CN115036303A - 一种基于tsv一次集成和ltcc二次集成的计算微系统 - Google Patents
一种基于tsv一次集成和ltcc二次集成的计算微系统 Download PDFInfo
- Publication number
- CN115036303A CN115036303A CN202210699535.7A CN202210699535A CN115036303A CN 115036303 A CN115036303 A CN 115036303A CN 202210699535 A CN202210699535 A CN 202210699535A CN 115036303 A CN115036303 A CN 115036303A
- Authority
- CN
- China
- Prior art keywords
- micro
- module
- tsv
- integration
- ltcc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010354 integration Effects 0.000 title claims abstract description 58
- 238000004364 calculation method Methods 0.000 title claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 61
- 238000000034 method Methods 0.000 claims abstract description 23
- 230000008569 process Effects 0.000 claims abstract description 22
- 238000013500 data storage Methods 0.000 claims abstract description 5
- 239000010410 layer Substances 0.000 claims description 31
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 26
- 229910052710 silicon Inorganic materials 0.000 claims description 26
- 239000010703 silicon Substances 0.000 claims description 26
- 230000002457 bidirectional effect Effects 0.000 claims description 23
- 230000015654 memory Effects 0.000 claims description 16
- 230000003993 interaction Effects 0.000 claims description 15
- 239000000919 ceramic Substances 0.000 claims description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 239000010949 copper Substances 0.000 claims description 3
- 239000011229 interlayer Substances 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 229910000679 solder Inorganic materials 0.000 claims description 3
- 230000010365 information processing Effects 0.000 abstract description 2
- 238000003466 welding Methods 0.000 description 10
- 230000003471 anti-radiation Effects 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 230000005855 radiation Effects 0.000 description 3
- 108091092878 Microsatellite Proteins 0.000 description 2
- 230000007774 longterm Effects 0.000 description 2
- 238000007726 management method Methods 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 230000002787 reinforcement Effects 0.000 description 2
- 230000035882 stress Effects 0.000 description 2
- 230000008646 thermal stress Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 238000013528 artificial neural network Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000010344 co-firing Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
- H01L25/18—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of the types provided for in two or more different main groups of the same subclass of H10B, H10D, H10F, H10H, H10K or H10N
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种基于TSV一次集成和LTCC二次集成的计算微系统，包括CPU微模组、NAND微模组、SSD微模组、FPGA微模组、第一DDR3微模组和第二DDR3微模组；CPU微模组和FPGA微模组采用2.5D‑TSV集成工艺进行裸芯片到LTCC基板的电气连接；NAND微模组、第一DDR3微模组和第二DDR3微模组均采用3D‑TSV重构集成工艺进行多芯片同构堆叠，并与LTCC基板进行电气连接；SSD微模组采用2.5D‑TSV和3D‑TSV混合集成工艺进行多芯片异构堆叠，并与LTCC基板进行电气连接；NAND微模组用于大数据存储，第一DDR微模组和第二DDR微模组用于高速数据缓存。能极大提升卫星载荷信息处理能力，且满足其高可靠小体积的需求。
Description
技术领域
本发明属于半导体集成领域，具体属于一种基于TSV一次集成和LTCC二次集成的计算微系统。
背景技术
复杂的太空辐射环境、有限的星上能源和星地数据传输带宽，一直制约着卫星的应用服务能力，是卫星行业发展的主要痛点。如何提高卫星的智能化水平，让卫星更好、更快地向地面传递更有价值的信息，是卫星全产业链价值提升的关键所在。传统卫星主要采用低性能宇航级元器件，这类元器件的技术相对保守，处理能力较差，智能化水平较低，这就导致传统卫星的应用服务能力无法满足目前业务智能化运行的需求。
微系统是一种将多种芯片进行有机集成，形成的具有系统级功能的模块化产品。微系统技术的应用对于微小卫星可提供极大助力，但是受限于抗辐照类元器件现在和当前工艺限制，现有面向空间应用的高性能微系统产品屈指可数，不足以满足当前以星链、微纳卫星等为代表的小体积高性能应用需求。
现有传统卫星主要采用低性能宇航级元器件和PCB组装工艺的整机类产品，这类产品的技术相对保守，处理能力较差，智能化水平较低，且体积重量大，不足以满足未来微小卫星的应用需求。
发明内容
为了解决现有技术中存在的问题，本发明提供一种基于TSV一次集成和LTCC二次集成的计算微系统，能极大提升卫星载荷信息处理能力，且满足其高可靠小体积的需求。
为实现上述目的，本发明提供如下技术方案：
一种基于TSV一次集成和LTCC二次集成的计算微系统，包括CPU微模组、NAND微模组、SSD微模组、FPGA微模组、第一DDR3微模组和第二DDR3微模组；
所述CPU微模组和FPGA微模组采用2.5D-TSV集成工艺进行裸芯片到LTCC基板的电气连接；
所述NAND微模组、第一DDR3微模组和第二DDR3微模组均采用3D-TSV重构集成工艺进行多芯片同构堆叠，并与LTCC基板进行电气连接；
所述SSD微模组采用2.5D-TSV和3D-TSV混合集成工艺进行多芯片异构堆叠，并与LTCC基板进行电气连接；
所述CPU微模组与FPGA微模组通过双向高速串行总线进行双向数据交互；所述SSD微模组和FPGA微模组通过双向高速串行总线进行双向数据交互；所述CPU微模组与第二DDR3微模组通过并行总线进行双向数据交互；所述FPGA微模组与第一DDR3微模组通过并行总线进行双向数据交互；所述NAND微模组与SSD微模组通过并行总线进行双向数据交互；
所述NAND微模组用于大数据存储，第一DDR微模组和第二DDR微模组用于高速数据缓存。
优选的，所述CPU微模组中CPU裸芯片为倒装形式；所述CPU微模组采用2.5D-TSV硅基板作为中介层进行CPU裸芯片到LTCC基板的连接。
优选的，所述NAND微模组为8层NAND FLASH芯片和1层IPD无源端接芯片的堆叠集成，NAND FLASH裸芯片嵌在TSV硅基板中，通过RDL再布线进行重构，层间通过微凸点进行垂直互联。
优选的，所述FPGA微模组中FPGA裸芯片为倒装形式；所述FPGA微模组采用2.5D-TSV硅基板作为中介层进行FPGA裸芯片到LTCC基板的连接。
优选的，所述第二DDR3微模组为3层DDR3存储芯片和1层IPD无源端接芯片的堆叠集成，DDR3裸芯片嵌在TSV硅基板中，通过RDL再布线进行重构，层间通过微凸点进行垂直互联。
优选的，所述第一DDR微模组为5层DDR3存储芯片和1层IPD无源端接芯片的堆叠集成，DDR3裸芯片嵌在TSV硅基板中，通过RDL再布线进行重构，层间通过微凸点进行垂直互联。
优选的，所述SSD微模组包括SSD控制器芯片和DDR3裸芯片，SSD控制器芯片采用倒装形式安装在2.5D-TSV硅基板上，DDR3裸芯片在嵌在TSV硅基板中重构，通过层间微凸点进行堆叠，形成异构微模组。
优选的，所述LTCC基板为高膨胀低温共烧陶瓷基板，LTCC基板内部采用铜作为多层金属布线层。
优选的，所述LTCC基板的底部设置有引脚，所述引脚为高铅焊柱，引脚焊接在LTCC基板底部焊盘上。
与现有技术相比，本发明具有以下有益的技术效果：
本发明提供一种基于TSV一次集成和LTCC二次集成的计算微系统，通过新型高性能处理器、大容量存储、超大规模FPGA的应用，以及基于TSV和LTCC的两次集成工艺，将微系统产品性能体积比提升一个数量级以上。基于TSV埋置重构工艺的3D堆叠存储器的应用，大幅提升系统存储容量和集成密度，产品整体性能达到甚至超越当前工业级空间产品性能；全部芯片采用抗辐照和耐辐照设计和工艺，以及封装的抗辐照加固，以保证微系统的抗辐照性能，使微系统的抗单粒子和抗总剂量性能达到传统空间电子系统性能，保证产品在空间中的应用可靠性和使用寿命；基于微组装工艺实现的微系统产品在具有高电性能、高可靠性的同时，具备50mm×50mm×6mm的小体积，基于该微系统的卫星体积重量更低，应用成本更低。
进一步的，基于TSV微模组的集成工艺，在大幅提升系统集成密度的情况下保证各芯片的热阻极小，工作时内部结温更低，产品寿命更长，另外，TSV硅基板实现的小凸点到大凸点的转换，可大幅提升多组件大面阵焊接良率。
进一步的，基于高膨胀低温共烧的新型陶瓷基板，满足多层布线和超高信号速率的前提下，具有较好的CTE匹配性，与裸芯和PCB的材料过渡可保证热应力更低，可靠性更高。
进一步的，基于高铅焊柱的应用可降低PCB到陶瓷管壳的热力学应力，使长期热循环环境下焊点不脱离，可靠性更高。
附图说明
图1为本发明一种基于TSV一次集成和LTCC二次集成的计算微系统示意图；
附图中：1为CPU微模组，2为NAND微模组，3为SSD微模组，4为FPGA微模组，5为LTCC基板，6为第一DDR3微模组，7为引脚，8为第二DDR3微模组。
具体实施方式
下面结合具体的实施例对本发明做进一步的详细说明，所述是对本发明的解释而不是限定。
在图1所示，本发明的一种基于TSV一次集成和LTCC二次集成的计算微系统，包括CPU微模组1、NAND微模组2、SSD微模组3、FPGA微模组4、LTCC基板5、第一DDR3微模组6和第二DDR3微模组8。
CPU微模组1和FPGA微模组4采用2.5D-TSV集成工艺进行裸芯片到LTCC基板5的电气连接；NAND微模组2、第一DDR3微模组6和第二DDR3微模组8均采用3D-TSV重构集成工艺进行多芯片同构堆叠，并与LTCC基板5进行电气连接；SSD微模组3采用2.5D-TSV和3D-TSV混合集成工艺进行多芯片异构堆叠，并与LTCC基板5进行电气连接。
CPU微模组1与FPGA微模组4通过双向高速串行总线进行双向数据交互；SSD微模组3和FPGA微模组4通过双向高速串行总线进行双向数据交互；CPU微模组1与第二DDR3微模组8通过并行总线进行双向数据交互；FPGA微模组4与第一DDR3微模组6通过并行总线进行双向数据交互；NAND微模组2与SSD微模组3通过并行总线进行双向数据交互；
NAND微模组2用于大数据存储，第一DDR微模组6和第二DDR微模组8用于高速数据缓存。
CPU微模组1采用TSV硅基板作为中介层，将CPU裸芯片倒装焊接TSV硅基板上，形成CPU微模组，该微模组再倒装焊接在LTCC基板上；NAND微模组2通过TSV埋置重构实现8+1堆叠，即8层NAND FLASH芯片和1层IPD无源端接芯片的堆叠集成，层间通过微凸点实现垂直互联，最下层通过焊球实现与LTCC基板的互联；SSD微模组3通过两层2.5D-TSV硅基板采用POP方式实现SSD控制器芯片和DDR3芯片的堆叠；FPGA微模组4采用TSV硅基板作为中介层，将FPGA裸芯片倒装焊接2.5D-TSV硅基板上，形成FPGA微模组，该微模组再倒装焊接在LTCC基板上；LTCC基板5内部采用铜作为多层金属布线层，低温烧结而成。
第一DDR3微模组6由五层DDR3硅基板和一层IPD芯片堆叠形成，首先再TSV硅基板上开腔，将DDR3裸芯片埋置在腔体中，经RDL再布线形成有源TSV硅基板，即TSV重构工艺，五层重构DDR3裸芯的硅基板和IPD芯片通过层间微凸点实现互联；第二DDR3微模组8与第一DDR3微模组6相同的集成方法，只是集成有源硅基为3层；引脚7为高铅焊柱，引脚7焊接在LTCC基板5的焊盘上。
本发明提出的高性能计算微系统从高性能处理、高带宽互联和高密度存储三方面着手。
高性能处理离不开高性能处理芯片，在本发明中，选用新一代多核抗辐照处理器+超大规模耐辐照FPGA+高性能高可靠SSD控制器的设计，以达到通用计算、并行计算和快速存储的高效能融合。选用的新一代抗辐照处理器为8核心处理器，单核处理主频达到1.5GHz，每个CPU核为双发射结构，具有独立的一级32KB数据cache和32KB指令cache，8个CPU核共享1MB二级cache，定点性能24GIPS，浮点48GFLOPS，内嵌可重构的神经网络加速引擎，具有高能效智能化处理能力，处理能力8TOPS，内部集成4MB大容量存储器。
并行计算采用基于FPGA的定制化协处理单元，FPGA为6900万门，具备耐辐照能力，基于FPGA内定制面向特定应用的协处理单元采用SIMD结构处理器核实现，处理器核由译码控制单元、算术逻辑单元、访存管理单元、追踪缓存单元以及可配置定时器单元五部分组成，运算性能达到100GFLOPS。
高性能高可靠SSD控制器为双核架构,该内核采用ARMv7R架构，采用8级流水线，流水线中实现了单个ALU单元，通过对有效资源的高效使用，可实现双指令流执行。设计紧耦合的存储器端口并集成私有的Cache存储器实现对片上存储器的低延迟访问。传输控制部分是整个控制器内数据通路的控制仲裁和缓存管理机制，主要包括DMA模块，用于控制外设及TCM、OCM之间的数据传输。在数据通路上支持AES与SM4加密模式。
高带宽互联包含处理器之间的高速互联和处理器与存储器之间的高带宽互联，本发明中，CPU与FPGA之间通过SRIO 4X实现双向传输，SSD控制器与FPGA之间通过PCIe 4X实现双向传输，带宽均达到40Gbps；CPU和DDR3存储器之间、FPGA和DDR3存储器、SSD控制器和DDR3存储器之间均采用DDR3总线。
本发明中，高密度存储包括DDR3快速大容量存储器和NAND FLASH超大容量存储单元，微系统中集成多片耐辐照DDR3存储器和耐辐照NAND FLASH存储器，形成大数据存储。
本发明中通过采用新型高性能CPU、FPGA、SSD控制器芯片的应用，将微系统产品性能提升一个数量级以上，基于TSV埋置重构工艺的3D堆叠存储器的应用，大幅提升系统存储容量和集成密度，产品整体性能达到甚至超越当前工业级空间产品性能。
本发明中全部芯片采用抗辐照和耐辐照芯片，以及封装的抗辐照加固，以保证微系统的抗辐照性能，使微系统的抗单粒子和抗总剂量性能达到传统空间电子系统性能，保证产品在空间中的应用可靠性和使用寿命；基于TSV微模组的集成工艺，在大幅提升系统集成密度的情况下保证各芯片的热阻极小，工作时内部结温更低，产品寿命更长，另外，TSV硅基板实现的小凸点到大凸点的转换，可大幅提升多组件大面阵焊接良率。
本发明中基于LTCC的新型陶瓷基板，满足多层布线和10Gbps信号速率的前提下，具有较好的CTE匹配性，与裸芯和PCB的过渡可保证热应力更低，可靠性更高。
本发明中基于高铅焊柱的应用可降低PCB到陶瓷管壳的热力学应力，使长期热循环环境下焊点不脱离，可靠性更高。
本发明中基于微组装工艺实现的微系统产品在具有高电性能、高可靠性的同时，具备50mm×50mm×6mm的小体积，基于该微系统的卫星体积重量更低，应用成本更低。
Claims (9)
1.一种基于TSV一次集成和LTCC二次集成的计算微系统，其特征在于，包括CPU微模组(1)、NAND微模组(2)、SSD微模组(3)、FPGA微模组(4)、第一DDR3微模组(6)和第二DDR3微模组(8)；
所述CPU微模组(1)和FPGA微模组(4)采用2.5D-TSV集成工艺进行裸芯片到LTCC基板(5)的电气连接；
所述NAND微模组(2)、第一DDR3微模组(6)和第二DDR3微模组(8)均采用3D-TSV重构集成工艺进行多芯片同构堆叠，并与LTCC基板(5)进行电气连接；
所述SSD微模组(3)采用2.5D-TSV和3D-TSV混合集成工艺进行多芯片异构堆叠，并与LTCC基板(5)进行电气连接；
所述CPU微模组(1)与FPGA微模组(4)通过双向高速串行总线进行双向数据交互；所述SSD微模组(3)和FPGA微模组(4)通过双向高速串行总线进行双向数据交互；所述CPU微模组(1)与第二DDR3微模组(8)通过并行总线进行双向数据交互；所述FPGA微模组(4)与第一DDR3微模组(6)通过并行总线进行双向数据交互；所述NAND微模组(2)与SSD微模组(3)通过并行总线进行双向数据交互；
所述NAND微模组(2)用于大数据存储，第一DDR微模组(6)和第二DDR微模组(8)用于高速数据缓存。
2.根据权利要求1所述的一种基于TSV一次集成和LTCC二次集成的计算微系统，其特征在于，所述CPU微模组(1)中CPU裸芯片为倒装形式；所述CPU微模组(1)采用2.5D-TSV硅基板作为中介层进行CPU裸芯片到LTCC基板(5)的连接。
3.根据权利要求1所述的一种基于TSV一次集成和LTCC二次集成的计算微系统，其特征在于，所述NAND微模组(2)为8层NAND FLASH芯片和1层IPD无源端接芯片的堆叠集成，NANDFLASH裸芯片嵌在TSV硅基板中，通过RDL再布线进行重构，层间通过微凸点进行垂直互联。
4.根据权利要求1所述的一种基于TSV一次集成和LTCC二次集成的计算微系统，其特征在于，所述FPGA微模组(4)中FPGA裸芯片为倒装形式；所述FPGA微模组(4)采用2.5D-TSV硅基板作为中介层进行FPGA裸芯片到LTCC基板(5)的连接。
5.根据权利要求1所述的一种基于TSV一次集成和LTCC二次集成的计算微系统，其特征在于，所述第二DDR3微模组(8)为3层DDR3存储芯片和1层IPD无源端接芯片的堆叠集成，DDR3裸芯片嵌在TSV硅基板中，通过RDL再布线进行重构，层间通过微凸点进行垂直互联。
6.根据权利要求1所述的一种基于TSV一次集成和LTCC二次集成的计算微系统，其特征在于，所述第一DDR微模组(6)为5层DDR3存储芯片和1层IPD无源端接芯片的堆叠集成，DDR3裸芯片嵌在TSV硅基板中，通过RDL再布线进行重构，层间通过微凸点进行垂直互联。
7.根据权利要求1所述的一种基于TSV一次集成和LTCC二次集成的计算微系统，其特征在于，所述SSD微模组(3)包括SSD控制器芯片和DDR3裸芯片，SSD控制器芯片采用倒装形式安装在2.5D-TSV硅基板上，DDR3裸芯片在嵌在TSV硅基板中重构，通过层间微凸点进行堆叠，形成异构微模组。
8.根据权利要求1所述的一种基于TSV一次集成和LTCC二次集成的计算微系统，其特征在于，所述LTCC基板(5)为高膨胀低温共烧陶瓷基板，LTCC基板(5)内部采用铜作为多层金属布线层。
9.根据权利要求1所述的一种基于TSV一次集成和LTCC二次集成的计算微系统，其特征在于，所述LTCC基板(5)的底部设置有引脚(7)，所述引脚(7)为高铅焊柱，引脚(7)焊接在LTCC基板(5)底部焊盘上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210699535.7A CN115036303A (zh) | 2022-06-20 | 2022-06-20 | 一种基于tsv一次集成和ltcc二次集成的计算微系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210699535.7A CN115036303A (zh) | 2022-06-20 | 2022-06-20 | 一种基于tsv一次集成和ltcc二次集成的计算微系统 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115036303A true CN115036303A (zh) | 2022-09-09 |
Family
ID=83125574
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210699535.7A Pending CN115036303A (zh) | 2022-06-20 | 2022-06-20 | 一种基于tsv一次集成和ltcc二次集成的计算微系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115036303A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117056279A (zh) * | 2023-10-12 | 2023-11-14 | 之江实验室 | 可重构电路、可重构芯粒间互联的装置及其方法 |
-
2022
- 2022-06-20 CN CN202210699535.7A patent/CN115036303A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117056279A (zh) * | 2023-10-12 | 2023-11-14 | 之江实验室 | 可重构电路、可重构芯粒间互联的装置及其方法 |
| CN117056279B (zh) * | 2023-10-12 | 2024-01-26 | 之江实验室 | 可重构电路、可重构芯粒间互联的装置及其方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11562993B2 (en) | Embedded memory device and method for embedding memory device in a substrate | |
| KR102631795B1 (ko) | 스케일러블 시스템을 구현하기 위한 시스템들 및 방법들 | |
| US20230138386A1 (en) | Bridge hub tiling architecture | |
| CN111244081A (zh) | 集成电路装置、互连元件晶粒及集成晶片上系统制造方法 | |
| US10509752B2 (en) | Configuration of multi-die modules with through-silicon vias | |
| WO2023078006A1 (zh) | 加速器结构、生成加速器结构的方法及其设备 | |
| CN113410223B (zh) | 芯片组及其制造方法 | |
| US20240071940A1 (en) | Creating interconnects between dies using a cross-over die and through-die vias | |
| WO2022016470A1 (zh) | 一种芯片封装结构、电子设备 | |
| Su et al. | 3D-MiM (MUST-in-MUST) technology for advanced system integration | |
| CN115036303A (zh) | 一种基于tsv一次集成和ltcc二次集成的计算微系统 | |
| US20150364454A1 (en) | Reconfigured wide i/o memory modules and package architectures using same | |
| CN211375603U (zh) | 一种基于XC7Z045高性能通用信号处理SiP电路技术装置 | |
| CN110544673B (zh) | 一种多层次融合的三维系统集成结构 | |
| WO2023056876A1 (zh) | 纵向堆叠芯片、集成电路装置、板卡及其制程方法 | |
| KR102629195B1 (ko) | 패키지 구조, 장치, 보드 카드 및 집적회로를 레이아웃하는 방법 | |
| CN103839938A (zh) | 服务器处理模块 | |
| KR20210082131A (ko) | 칩 패키징 구조 및 전자 기기 | |
| Wada et al. | Three-dimensional packaging structure for 3D-NoC | |
| CN213424991U (zh) | 一种用于数据处理与控制的SiP模块 | |
| WO2022242333A1 (zh) | 具有CoWoS封装结构的晶片、晶圆、设备及其生成方法 | |
| WO2023056875A1 (zh) | 多核芯片、集成电路装置、板卡及其制程方法 | |
| CN118898231A (zh) | 基于龙芯处理器的存算一体sip微系统 | |
| US20230085646A1 (en) | Embedded glass core patch | |
| Franzon | 3D Design Styles |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |