CN115004376B - 显示基板及显示装置 - Google Patents

Abstract

一种显示基板，包括：显示区域(100)和位于显示区域(100)一侧的绑定区域(200)。显示区域(100)包括：衬底基板(101)以及设置在衬底基板(101)上的驱动电路层。驱动电路层包括：构成多个单元行和多个单元列的多个电路单元、多条数据信号线(60)和多条数据连接线(70)。数据连接线(70)包括：沿第一方向延伸的第一连接线(71)和沿第二方向延伸的第二连接线(72)。第一连接线(71)分别与第二连接线(72)和数据信号线(60)电连接。第一连接线(60)和第二连接线(70)位于不同的导电层。

Description

显示基板及显示装置

技术领域

本文涉及但不限于显示技术领域，尤指一种显示基板及显示装置。

背景技术

有机发光二极管(OLED，Organic Light Emitting Diode)和量子点发光二极管(QLED，Quantum-dot Light Emitting Diodes)为主动发光显示器件，具有自发光、广视角、高对比度、低耗电、极高反应速度、轻薄、可弯曲和成本低等优点。随着显示技术的不断发展，以OLED或QLED为发光器件、由薄膜晶体管(TFT，Thin Film Transistor)进行信号控制的柔性显示装置(Flexible Display)已成为目前显示领域的主流产品。

发明内容

以下是对本文详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。

本公开实施例提供一种显示基板及显示装置。

一方面，本实施例提供一种显示基板，包括：显示区域和位于所述显示区域一侧的绑定区域。所述显示区域包括：衬底基板以及设置在所述衬底基板上的驱动电路层。所述驱动电路层包括：构成多个单元行和多个单元列的多个电路单元、多条数据信号线和多条数据连接线。所述多条数据信号线中的至少一条数据信号线与一个单元列电连接。所述多条数据连接线中的至少一条数据连接线包括：沿第一方向延伸的第一连接线和沿第二方向延伸的第二连接线，所述第二连接线向所述绑定区域延伸，所述第一方向和所述第二方向交叉。所述第一连接线分别与所述第二连接线和所述数据信号线电连接；所述第一连接线和所述第二连接线位于不同的导电层。

在一些示例性实施方式中，至少一条第一连接线的第一端与所述数据信号线电连接，第二端与所述第二连接线电连接。

在一些示例性实施方式中，至少一条第一连接线沿所述第一方向贯通所述显示区域。

在一些示例性实施方式中，至少一条第二连接线沿所述第二方向贯通所述显示区域。

在一些示例性实施方式中，在垂直于显示基板的方向上，所述第一连接线位于所述第二连接线远离所述衬底基板的一侧。

在一些示例性实施方式中，所述显示区域还包括：沿所述第一方向延伸的多条第一补偿走线、沿所述第二方向延伸的多条第二补偿走线；所述多条第二补偿走线中的至少一条第二补偿走线与所述多条第一补偿走线中的至少一条第一补偿走线电连接。

在一些示例性实施方式中，显示基板还包括：位于所述显示区域其它侧的边框区域，所述边框区域设置有边框电源引线，所述边框电源引线与所述显示区域的多条第一补偿走线和多条第二补偿走线电连接。

在一些示例性实施方式中，所述第一补偿走线和所述第一连接线同层设置，至少一个电路单元包括第一断口，所述第一断口设置在所述第一补偿走线和所述第一连接线之间。

在一些示例性实施方式中，所述第一断口在所述衬底基板的正投影被所述第一连接线所在膜层以外的导电膜层在衬底基板的正投影覆盖。

在一些示例性实施方式中，所述第二补偿走线和所述第二连接线同层设置，至少一个电路单元包括第二断口，所述第二断口设置在所述第二补偿走线和所述第二连接线之间。

在一些示例性实施方式中，所述第二断口在所述衬底基板的正投影被所述第二连接线所在膜层以外的导电膜层在衬底基板的正投影覆盖。

在一些示例性实施方式中，至少一个电路单元包括：虚设电极；所述虚设电极通过过孔与数据信号线或第二连接线电连接，所述虚设电极在所述衬底基板的正投影与所述数据信号线或第二连接线在所述衬底基板的正投影至少部分交叠。

在一些示例性实施方式中，至少一个电路单元包括：虚设电极和第一数据连接电极；所述第一数据连接电极与所述第一连接线电连接，所述虚设电极通过过孔与所述第一数据连接电极电连接，所述虚设电极在所述衬底基板的正投影与所述第一数据连接电极在所述衬底基板的正投影至少部分交叠。

在一些示例性实施方式中，所述电路单元至少包括像素驱动电路，所述像素驱动电路包括存储电容和多个晶体管。在垂直于显示基板的方向上，所述驱动电路层包括：在所述衬底基板上设置的半导体层、第一导电层、第二导电层和第三导电层；所述半导体层至少包括所述多个晶体管的有源层，所述第一导电层至少包括所述多个晶体管的栅极和所述存储电容的第一极板，所述第二导电层至少包括所述存储电容的第二极板，所述第三导电层至少包括多个连接电极。

在一些示例性实施方式中，所述第二导电层还包括：所述第一连接线，所述第三导电层还包括：所述第二连接线和所述数据信号线。

在一些示例性实施方式中，所述驱动电路层还包括：位于所述第三导电层远离所述衬底基板一侧的第四导电层；所述第四导电层包括：所述数据信号线和所述第二连接线；所述第三导电层还包括：所述第一连接线。

在一些示例性实施方式中，所述驱动电路层还包括：位于所述第三导电层远离所述衬底基板一侧的第四导电层、以及位于所述第四导电层远离所述衬底基板一侧的第五导电层；所述第四导电层包括：所述数据信号线和所述第二连接线；所述第五导电层包括：所述第一连接线。

在一些示例性实施方式中，所述绑定区域至少包括引线区，所述引线区包括多条引出线，所述数据信号线包括第一数据信号线组和第二数据信号线组，所述第一数据信号线组中的数据信号线通过所述数据连接线与所述引出线电连接，所述第二数据信号线组中的数据信号线直接与所述引出线电连接。

在一些示例性实施方式中，所述绑定区域至少包括引线区，所述引线区包括多条引出线，所述多条数据信号线通过所述多条数据连接线与所述多条引出线电连接。

在一些示例性实施方式中，相邻两条数据信号线之间设置有至少两条第二连接线。

在一些示例性实施方式中，至少一个单元列包括多个无效像素驱动电路，至少一条第二连接线在所述衬底基板的正投影与所述单元列的无效像素驱动电路在所述衬底基板的正投影存在交叠。

另一方面，本实施例提供一种显示装置，包括如上所述的显示基板。

在阅读并理解了附图和详细描述后，可以明白其他方面。

附图说明

附图用来提供对本公开技术方案的进一步理解，并且构成说明书的一部分，与本公开的实施例一起用于解释本公开的技术方案，并不构成对本公开的技术方案的限制。附图中一个或多个部件的形状和大小不反映真实比例，目的只是示意说明本公开内容。

图1为一种显示装置的结构示意图；

图2为一种显示基板的结构示意图；

图3为一种显示基板中显示区域的平面结构示意图；

图4为一种显示基板的显示区域的剖面结构示意图；

图5为一种像素驱动电路的等效电路示意图；

图6为本公开至少一实施例的显示基板的平面结构示意图；

图7A为本公开至少一实施例的显示基板的另一平面结构示意图；

图7B为图7A中区域C1的局部放大示意图；

图8为本公开至少一实施例的补偿走线的平面结构示意图；

图9A为图7A中区域C1形成半导体层后的显示基板的局部放大示意图；

图9B为图7A中区域C1形成第一导电层后的显示基板的局部放大示意图；

图9C为图7A中区域C1形成第二导电层后的显示基板的局部放大示意图；

图9D为图7A中区域C1形成第三绝缘层后的显示基板的局部放大示意图；

图9E为图7A中区域C1形成第三导电层后的显示基板的局部放大示意图；

图9F为图7A中区域C1形成第四绝缘层后的显示基板的局部放大示意图；

图9G为图7A中区域C1形成第四导电层后的显示基板的局部放大示意图；

图9H为图7A中区域C1的第三导电层和第四导电层的局部放大示意图；

图9I为图9G中沿Q-Q’的剖面示意图；

图10A为图7A中区域C2形成第三导电层后的显示基板的局部放大示意图；

图10B为图7A中区域C2形成第四绝缘层后的显示基板的局部放大示意图；

图10C为图7A中区域C2形成第四导电层后的显示基板的局部放大示意图；

图11A为图7A中区域C1形成第四导电层后的显示基板的另一局部放大示意图；

图11B为图7A中区域C1形成第五绝缘层后的显示基板的另一局部放大示意图；

图11C为图7A中区域C1形成第五导电层后的显示基板的另一局部放大示意图；

图11D为图7A中区域C1的第四导电层和第五导电层的局部放大示意图；

图11E为图11C中沿U-U’方向的剖面示意图；

图12A为图7A中区域C1形成第二导电层后的显示基板的另一局部放大示意图；

图12B为图7A中区域C1形成第三绝缘层后的显示基板的另一局部放大示意图；

图12C为图7A中区域C1形成第三导电层后的显示基板的另一局部放大示意图；

图12D为图7A中区域C1的第二导电层和第三导电层的局部放大示意图；

图12E为图12C中沿R-R’方向的剖面示意图；

图13为本公开至少一实施例的显示基板的另一平面结构示意图；

图14为图13中区域C3的驱动电路层的局部放大示意图；

图15为本公开至少一实施例的显示基板的另一平面结构示意图；

图16为本公开至少一实施例的电路单元的排布示意图；

图17为本公开至少一实施例的显示基板的另一平面结构示意图；

图18A为图17中区域C4形成第三导电层后的显示基板的局部放大示意图；

图18B为图17中区域C4形成第四导电层后的显示基板的局部放大示意图；

图18C为图18B中第三导电层和第四导电层的示意图；

图19为本公开至少一实施例的显示基板的另一平面结构示意图；

图20为本公开至少一实施例的显示基板的另一平面结构示意图；

图21为本公开至少一实施例的显示基板的另一平面结构示意图；

图22为本公开至少一实施例的补偿走线的平面结构视图；

图23A为图21中区域C5形成第三导电层后的显示基板的局部放大示意图；

图23B为图21中区域C5形成第四导电层后的显示基板的局部放大示意图；

图23C为图21中区域C5形成第五绝缘层后的显示基板的局部放大示意图；

图23D为图21中区域C5形成第五导电层后的显示基板的局部放大示意图；

图23E为图21中区域C5的第三导电层、第四导电层和第五导电层的局部放大示意图；

图24为本公开至少一实施例的显示基板的外观效果的示意图；

图25A为图21中区域C5形成第三导电层后的显示基板的另一局部放大示意图；

图25B为图21中区域C5形成第四导电层后的显示基板的另一局部放大示意图；

图25C为图21中区域C5的第三导电层和第四导电层的局部放大示意图；

图26A为图21中区域C5形成第二导电层后的显示基板的另一局部放大示意图；

图26B为图21中区域C5形成第三导电层后的显示基板的另一局部放大示意图；

图26C为图21中区域C5的第二导电层和第三导电层的局部放大示意图。

具体实施方式

下面将结合附图对本公开的实施例进行详细说明。实施方式可以以多个不同形式来实施。所属技术领域的普通技术人员可以很容易地理解一个事实，就是方式和内容可以在不脱离本公开的宗旨及其范围的条件下被变换为其他形式。因此，本公开不应该被解释为仅限定在下面的实施方式所记载的内容中。在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互任意组合。

在附图中，有时为了明确起见，夸大表示了一个或多个构成要素的大小、层的厚度或区域。因此，本公开的一个方式并不一定限定于该尺寸，附图中一个或多个部件的形状和大小不反映真实比例。此外，附图示意性地示出了理想的例子，本公开的一个方式不局限于附图所示的形状或数值等。

本说明书中的“第一”、“第二”、“第三”等序数词是为了避免构成要素的混同而设置，而不是为了在数量方面上进行限定的。本公开中的“多个”表示两个及以上的数量。

在本说明书中，为了方便起见，使用“中部”、“上”、“下”、“前”、“后”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示方位或位置关系的词句以参照附图说明构成要素的位置关系，仅是为了便于描述本说明书和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。构成要素的位置关系根据描述的构成要素的方向适当地改变。因此，不局限于在说明书中说明的词句，根据情况可以适当地更换。

在本说明书中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解。例如，可以是固定连接，或可拆卸连接，或一体地连接；可以是机械连接，或连接；可以是直接相连，或通过中间件间接相连，或两个元件内部的连通。对于本领域的普通技术人员而言，可以根据情况理解上述术语在本公开中的含义。

在本说明书中，“电连接”包括构成要素通过具有某种电作用的元件连接在一起的情况。“具有某种电作用的元件”只要可以进行连接的构成要素间的电信号的传输，就对其没有特别的限制。“具有某种电作用的元件”的例子不仅包括电极和布线，而且还包括晶体管等开关元件、电阻器、电感器、电容器、其它具有多种功能的元件等。

在本说明书中，晶体管是指至少包括栅极、漏极以及源极这三个端子的元件。晶体管在漏极(漏电极端子、漏区域或漏电极)与源极(源电极端子、源区域或源电极)之间具有沟道区域，并且电流能够流过漏极、沟道区域以及源极。在本说明书中，沟道区域是指电流主要流过的区域。

在本说明书中，第一极可以为漏极、第二极可以为源极，或者第一极可以为源极、第二极可以为漏极。在使用极性相反的晶体管的情况或电路工作中的电流方向变化的情况等下，“源极”及“漏极”的功能有时互相调换。因此，在本说明书中，“源极”和“漏极”可以互相调换。另外，栅极还可以称为控制极。

在本说明书中，“平行”是指两条直线形成的角度为-10°以上且10°以下的状态，因此，也包括该角度为-5°以上且5°以下的状态。另外，“垂直”是指两条直线形成的角度为80°以上且100°以下的状态，因此，也包括85°以上且95°以下的角度的状态。

本说明书中三角形、矩形、梯形、五边形或六边形等并非严格意义上的，可以是近似三角形、矩形、梯形、五边形或六边形等，可以存在公差导致的一些小变形，可以存在导角、弧边以及变形等。

本说明书中的“约”、“大致”，是指不严格限定界限，允许工艺和测量误差范围内的情况。在本说明书中，“大致相同”是指数值相差10％以内的情况。

图1为一种显示装置的结构示意图。如图1所示，显示装置可以包括：时序控制器、数据驱动器、扫描驱动器、发光驱动器和像素阵列。时序控制器分别与数据驱动器、扫描驱动器和发光驱动器连接。数据驱动器分别与多个数据信号线(例如，D1到Dn)连接，扫描驱动器分别与多个扫描信号线(例如，S1到Sm)连接，发光驱动器分别与多个发光控制线(例如，E1到Eo)连接。其中，n、m和o可以是自然数。像素阵列可以包括多个子像素Pxij，i和j可以是自然数。至少一个子像素Pxij可以包括：电路单元和与电路单元连接的发光元件。电路单元可以至少包括像素驱动电路，像素驱动电路可以分别与扫描信号线、发光控制线和数据信号线连接。

在一些示例性实施例中，时序控制器可以将适合于数据驱动器的规格的灰度值和控制信号提供到数据驱动器，可以将适合于扫描驱动器的规格的时钟信号、扫描起始信号等提供到扫描驱动器，可以将适合于发光驱动器的规格的时钟信号、发射停止信号等提供到发光驱动器。数据驱动器可以利用从时序控制器接收的灰度值和控制信号来产生将提供到数据信号线D1、D2、D3、……和Dn的数据电压。例如，数据驱动器可以利用时钟信号对灰度值进行采样，并且以像素行为单位将与灰度值对应的数据电压施加到数据信号线D1至Dn。扫描驱动器可以通过从时序控制器接收时钟信号、扫描起始信号等来产生将提供到扫描信号线S1、S2、S3、……和Sm的扫描信号。例如，扫描驱动器可以将具有导通电平脉冲的扫描信号顺序地提供到扫描信号线S1至Sm。例如，扫描驱动器可以被构造为移位寄存器的形式，并且可以以在时钟信号的控制下顺序地将以导通电平脉冲形式提供的扫描起始信号传输到下一级电路的方式产生扫描信号。发光驱动器可以通过从时序控制器接收时钟信号、发射停止信号等来产生将提供到发光控制线E1、E2、E3、……和Eo的发光控制信号。例如，发光驱动器可以将具有截止电平脉冲的发射信号顺序地提供到发光控制线E1至Eo。例如，发光驱动器可以被构造为移位寄存器的形式，并且可以以在时钟信号的控制下顺序地将以截止电平脉冲形式提供的发射停止信号传输到下一级电路的方式产生发光控制信号。

图2为一种显示基板的结构示意图。如图2所示，显示基板可以包括显示区域100、位于显示区域100一侧的绑定区域200以及位于显示区域100其它侧的边框区域300。在一些示例中，显示区域100可以是平坦的区域，包括组成像素阵列的多个子像素Pxij，多个子像素Pxij可以被配置为显示动态图片或静止图像，显示区域100可以称为有效区域(AA)。在一些示例中，显示基板可以采用柔性基板，因而显示基板可以是可变形的，例如卷曲、弯曲、折叠或卷起。

在一些示例性实施例中，绑定区域200可以包括沿着远离显示区域100的方向依次设置的扇出区、弯折区、驱动芯片区和绑定引脚区。扇出区连接到显示区域100，至少包括数据扇出线，多条数据扇出线被配置为以扇出走线方式连接显示区域100的数据信号线。弯折区连接到扇出区，可以包括设置有凹槽的复合绝缘层，被配置为使驱动芯片区和绑定引脚区弯折到显示区域100的背面。驱动芯片区可以设置集成电路(IC，Integrated Circuit)，集成电路可以被配置为与多条数据扇出线连接。绑定引脚区可以包括绑定焊盘(BondingPad)，绑定焊盘可以被配置为与外部的柔性线路板(FPC，Flexible Printed Circuit)绑定连接。

在一些示例性实施例中，边框区域300可以包括沿着远离显示区域100的方向依次设置的电路区、电源线区、裂缝坝区和切割区。电路区连接到显示区域100，可以至少包括栅极驱动电路，栅极驱动电路与显示区域100中像素驱动电路所连接的第一扫描线、第二扫描线和发光控制线连接。电源线区连接到电路区，可以至少包括边框电源引线，边框电源引线沿着平行于显示区域边缘的方向延伸，与显示区域100中的阴极连接。裂缝坝区连接到电源线区，可以至少包括在复合绝缘层上设置的多个裂缝。切割区连接到裂缝坝区，可以至少包括在复合绝缘层上设置的切割槽，切割槽被配置为在显示基板的所有膜层制备完成后，切割设备分别沿着切割槽进行切割。

在一些示例性实施例中，绑定区域200中的扇出区和边框区域300中的电源线区可以设置有第一隔离坝和第二隔离坝，第一隔离坝和第二隔离坝可以沿着平行于显示区域边缘的方向延伸，形成环绕显示区域100的环形结构。显示区域边缘是显示区域100靠近绑定区域200或者边框区域300一侧的边缘。

图3为一种显示基板中显示区域的平面结构示意图。如图3所示，显示基板可以包括以矩阵方式排布的多个像素单元P。至少一个像素单元P可以包括出射第一颜色光线的第一子像素P1、出射第二颜色光线的第二子像素P2和出射第三颜色光线的第三子像素P3和第四子像素P4。每个子像素可以均包括电路单元和发光元件，电路单元可以至少包括像素驱动电路，像素驱动电路分别与扫描信号线、数据信号线和发光控制线连接，像素驱动电路可以被配置为在扫描信号线和发光控制线的控制下，接收数据信号线传输的数据电压，向发光元件输出相应的电流。每个子像素中的发光元件分别与所在子像素的像素驱动电路连接，发光元件被配置为响应所在子像素的像素驱动电路输出的电流发出相应亮度的光。

在一些示例性实施例中，第一子像素P1可以是出射红色光线的红色子像素(R)，第二子像素P2可以是出射蓝色光线的蓝色子像素(B)，第三子像素P3和第四子像素P4可以是出射绿色光线的绿色子像素(G)。在一些示例中，子像素的发光元件的形状可以是矩形状、菱形、五边形或六边形，四个子像素的发光元件可以采用钻石形(Diamond)方式排列，形成RGBG像素排布。在其它示例性实施例中，四个子像素的发光元件可以采用水平并列、竖直并列或正方形等方式排列，本公开在此不做限定。

在另一些示例性实施例中，像素单元可以包括三个子像素，三个子像素的发光元件可以采用水平并列、竖直并列或品字等方式排列，本公开在此不做限定。

图4为一种显示基板的显示区域的剖面结构示意图。图4示意了显示区域100中三个子像素的结构。如图4所示，在垂直于显示基板的方向上，显示基板可以包括：衬底基板101、依次设置在衬底基板101上的驱动电路层102、发光结构层103以及封装结构层104。在一些可能的实现方式中，显示基板可以包括其它膜层，如触控结构层等，本公开在此不做限定。

在一些示例性实施例中，衬底基板101可以是柔性基底，或者可以是刚性基底。每个子像素的驱动电路层102可以包括由多个晶体管和存储电容构成的像素驱动电路。每个子像素的发光结构层103可以至少包括阳极301、像素定义层302、有机发光层303和阴极304，阳极301与像素驱动电路连接，有机发光层303与阳极301连接，阴极304与有机发光层303连接，有机发光层303在阳极301和阴极304驱动下出射相应颜色的光线。封装结构层104可以包括叠设的第一封装层401、第二封装层402和第三封装层403，第一封装层401和第三封装层403可以采用无机材料，第二封装层402可以采用有机材料，第二封装层402设置在第一封装层401和第三封装层403之间，形成无机材料/有机材料/无机材料叠层结构，可以保证外界水汽无法进入发光结构层103。

在一些示例性实施例中，有机发光层303可以包括发光层(EML)以及如下任意一层或多层：空穴注入层(HIL)、空穴传输层(HTL)、电子阻挡层(EBL)、空穴阻挡层(HBL)、电子传输层(ETL)和电子注入层(EIL)。在一些示例中，所有子像素的空穴注入层、空穴传输层、电子阻挡层、空穴阻挡层、电子传输层和电子注入层中的一层或多层可以是各自连接在一起的共通层，相邻子像素的发光层可以有少量的交叠，或者可以是相互隔离的。

图5为一种像素驱动电路的等效电路示意图。在一些示例性实施例中，像素驱动电路可以是3T1C、4T1C、5T1C、5T2C、6T1C、7T1C或8T1C结构。本示例性实施例的像素电路以7T1C结构为例进行说明。然而，本实施例对此并不限定。

在一些示例性实施方式中，如图5所示，本示例的像素驱动电路可以包括七个晶体管(即第一晶体管T1至第七晶体管T7)和一个存储电容Cst。像素驱动电路分别与九个信号线(例如包括：数据信号线DL、第一扫描信号线GL、第二扫描信号线RST1、第三扫描信号线RST2、发光控制线EML、第一初始信号线INIT1、第二初始信号线INIT2、第一电源线VDD和第二电源线VSS)连接。

在一些示例性实施方式中，像素驱动电路的七个晶体管可以是P型晶体管，或者可以是N型晶体管。像素驱动电路中采用相同类型的晶体管可以简化工艺流程，减少显示基板的工艺难度，提高产品的良率。在一些可能的实现方式中，像素驱动电路的七个晶体管可以包括P型晶体管和N型晶体管。

在一些示例性实施方式中，像素驱动电路的七个晶体管可以采用低温多晶硅薄膜晶体管，或者可以采用氧化物薄膜晶体管，或者可以采用低温多晶硅薄膜晶体管和氧化物薄膜晶体管。低温多晶硅薄膜晶体管的有源层采用低温多晶硅(LTPS，Low TemperaturePoly-Silicon)，氧化物薄膜晶体管的有源层采用氧化物半导体(Oxide)。低温多晶硅薄膜晶体管具有迁移率高、充电快等优点，氧化物薄膜晶体管具有漏电流低等优点，将低温多晶硅薄膜晶体管和氧化物薄膜晶体管集成在一个显示基板上，即LTPS+Oxide(简称LTPO)显示基板，可以利用两者的优势，可以实现低频驱动，可以降低功耗，可以提高显示品质。

在一些示例性实施方式中，第一电源线VDD可以配置为向像素驱动电路提供恒定的第一电压信号，第二电源线VSS可以配置为向像素驱动电路提供恒定的第二电压信号，并且第一电压信大于第二电压信号。第一扫描信号线GL可以配置为向像素驱动电路提供第一扫描信号SCAN，数据信号线DL可以配置为向像素驱动电路提供数据信号DATA，发光控制线EML可以配置为向像素驱动电路提供发光控制信号EM。在一些示例中，在第n行像素驱动电路中，第二扫描信号线RST1可以与第n-1行像素驱动电路的第一扫描信号线GL电连接，以被输入第一扫描信号SCAN(n-1)。第n行像素驱动电路的第三扫描信号线RST2可以与第n行像素驱动电路的第一扫描信号线GL电连接，以被输入第一扫描信号SCAN(n)。在一些示例中，第n行像素驱动电路所电连接的第三扫描信号线RST2与第n+1行像素驱动电路所电连接的第二扫描信号线RST1可以为一体结构。其中，n为大于0的整数。如此，可以减少显示基板的信号线，实现显示基板的窄边框设计。然而，本实施例对此并不限定。

在一些示例性实施方式中，第一初始信号线INIT1可以配置为向像素驱动电路提供第一初始信号，第二初始信号线INIT2可以配置为向像素驱动电路提供第二初始信号。例如，第一初始信号可以不同于第二初始信号。第一初始信号和第二初始信号可以为恒压信号，其大小例如可以介于第一电源线VDD提供的第一电压信号和第二电源线VSS提供的第二电压信号之间，但不限于此。在另一些示例中，第一初始信号与第二初始信号可以相同，可以仅设置第一初始信号线来提供第一初始信号。

在一些示例性实施方式中，如图5所示，第一晶体管T1的栅极与第二扫描信号线RST1电连接，第一晶体管T1的第一极与第一初始信号线INIT1电连接，第一晶体管T1的第二极与第三晶体管T3的栅极电连接。第二晶体管T2的栅极与第一扫描信号线GL电连接，第二晶体管T2的第一极与第三晶体管T3的栅极电连接，第二晶体管T2的第二极与第三晶体管T3的第二极电连接。第三晶体管T3的栅极与第一节点N1电连接，第一极与第二节点N2电连接，第二极与第三节点N3电连接。第三晶体管T3可以称为驱动晶体管，第三晶体管T3根据其栅极与第一极之间的电位差来确定在第一电源线VDD与第二电源线VSS之间流动的驱动电流的量。第四晶体管T4的栅极与第一扫描线GL电连接，第四晶体管T4的第一极与数据信号线DL电连接，第四晶体管T4的第二极与第三晶体管T3的第一极电连接。第五晶体管T5的栅极与发光控制线EML电连接，第五晶体管T5的第一极与第一电源线VDD电连接，第五晶体管T5的第二极与第三晶体管T3的第一极电连接。第六晶体管T6的栅极与发光控制线EML电连接，第六晶体管T6的第一极与第三晶体管T3的第二极电连接，第六晶体管T6的第二极与发光元件EL的阳极电连接。第五晶体管T5和第六晶体管T6可以称为发光晶体管。第七晶体管T7的栅极与第三扫描信号线RST2电连接，第七晶体管T7的第一极与第二初始信号线INIT2电连接，第七晶体管T7的第二极与发光元件EL的阳极电连接。存储电容Cst的第一极板与第三晶体管T3的栅极电连接，存储电容Cst的第二极板与第一电源线VDD电连接。

在本示例中，第一节点N1为存储电容Cst、第一晶体管T1、第三晶体管T3和第二晶体管T2的连接点，第二节点N2为第五晶体管T5、第四晶体管T4和第三晶体管T3的连接点，第三节点N3为第三晶体管T3、第二晶体管T2和第六晶体管T6的连接点，第四节点N4为第六晶体管T6、第七晶体管T7和发光元件EL的连接点。

在一些示例性实施例中，发光元件EL可以是OLED，包括叠设的第一极(阳极)、有机发光层和第二极(阴极)，或者可以是QLED，包括叠设的第一极(阳极)、量子点发光层和第二极(阴极)。发光元件的第二极与第二电源线VSS连接，第二电源线VSS的信号为持续提供的低电平信号，第一电源线VDD的信号为持续提供的高电平信号。

在一些示例性实施方式中，以像素驱动电路包括的第一晶体管T1至第七晶体管T7均为P型晶体管为例，像素驱动电路的工作过程可以包括以下阶段。

第一阶段A1，称为复位阶段。第二扫描信号线RST1提供的低电平信号，使第一晶体管T1导通，第一初始信号线INIT1提供的第一初始信号被提供至第一节点N1，对第一节点N1进行初始化，清除存储电容Cst中原有数据电压。第一扫描信号线GL提供高电平信号，发光控制线EML提供高电平信号，使第四晶体管T4、第二晶体管T2、第五晶体管T5、第六晶体管T6以及第七晶体管T7断开。此阶段发光元件EL不发光。

第二阶段A2，称为数据写入阶段或者阈值补偿阶段。第一扫描信号线GL提供低电平信号，第二扫描信号线RST1和发光控制线EML均提供高电平信号，数据信号线DL输出数据信号DATA。此阶段由于存储电容Cst的第一极板为低电平，因此第三晶体管T3导通。第一扫描信号线GL提供低电平信号，使第二晶体管T2、第四晶体管T4和第七晶体管T7导通。第二晶体管T2和第四晶体管T4导通，使得数据信号线DL输出的数据电压Vdata经过第二节点N2、导通的第三晶体管T3、第三节点N3、导通的第二晶体管T2提供至第一节点N1，并将数据信号线DL输出的数据电压Vdata与第三晶体管T3的阈值电压之差充入存储电容Cst，存储电容Cst的第一极板(即第一节点N1)的电压为Vdata-|Vth|，其中，Vdata为数据信号线DL输出的数据电压，Vth为第三晶体管T3的阈值电压。第七晶体管T7导通，使得第二初始信号线INIT2提供的第二初始信号提供至发光元件EL的阳极，对发光元件EL的阳极进行初始化(复位)，清空其内部的预存电压，完成初始化，确保发光元件EL不发光。第二扫描信号线RST1提供高电平信号，使第一晶体管T1断开。发光控制线EML提供高电平信号，使第五晶体管T5和第六晶体管T6断开。

第三阶段A3，称为发光阶段。发光控制线EML提供低电平信号，第一扫描信号线GL和第二扫描信号线RST1均提供高电平信号。发光控制线EML提供低电平信号，使第五晶体管T5和第六晶体管T6导通，第一电源线VDD输出的第一电压信号通过导通的第五晶体管T5、第三晶体管T3和第六晶体管T6向发光元件EL的阳极提供驱动电压，驱动发光元件EL发光。

在像素驱动电路的驱动过程中，流过第三晶体管T3(即驱动晶体管)的驱动电流由其栅极和第一极之间的电压差决定。由于第一节点N1的电压为Vdata-|Vth|，因而第三晶体管T3的驱动电流为：

I＝K×(Vgs-Vth)²＝K×[(Vdd-Vdata+|Vth|)-Vth]²＝K×[Vdd-Vdata]²。

其中，I为流过第三晶体管T3的驱动电流，也就是驱动发光元件EL的驱动电流，K为常数，Vgs为第三晶体管T3的栅极和第一极之间的电压差，Vth为第三晶体管T3的阈值电压，Vdata为数据信号线DL输出的数据电压，Vdd为第一电源线VDD输出的第一电压信号。

由上式中可以看到流经发光元件EL的电流与第三晶体管T3的阈值电压无关。本实施例的像素驱动电路可以较好地补偿第三晶体管T3的阈值电压。

随着OLED显示技术的发展，消费者对显示产品显示效果的要求越来越高，极窄边框成为显示产品发展的新趋势，因此边框的窄化甚至无边框设计在OLED显示产品设计中越来越受到重视。一种显示基板中，绑定区域通常包括沿着远离显示区域的方向依次设置的扇出区、弯折区、驱动芯片区和绑定引脚区。由于绑定区域的宽度小于显示区域的宽度，绑定区域中集成电路和绑定焊盘的信号线需要通过扇出区以扇出(Fanout)走线方式才能引入到较宽的显示区域，显示区域与绑定区域的宽度差距越大，扇形区中斜向扇出线越多，驱动芯片区与显示区域之间的距离就越大，因而扇形区占用空间较大，导致下边框的窄化设计难度较大，下边框一直维持在2.0毫米(mm)左右。

本公开实施例提供一种显示基板，包括：显示区域和位于显示区域一侧的绑定区域。显示区域包括：构成多个单元行和多个单元列的多个电路单元、多条沿着第二方向延伸的数据信号线、以及多条数据连接线。多条数据信号线中的至少一条数据信号线与一个单元列电连接。至少一条数据连接线包括：沿第一方向延伸的第一连接线和沿第二方向延伸的第二连接线。第一方向与第二方向交叉。第一连接线分别与第二连接线和数据信号线电连接。第一连接线和第二连接线位于不同的导电层。在一些示例中，第一连接线在衬底基板的正投影可以与一个单元行在衬底基板的正投影存在交叠，第二连接线在衬底基板的正投影可以与一个单元列在衬底基板的正投影存在交叠。

在本公开中，A沿着B方向延伸是指，A可以包括主要部分和与主要部分连接的次要部分，主要部分是线、线段或条形状体，主要部分沿着B方向伸展，且主要部分沿着B方向伸展的长度大于次要部分沿着其它方向伸展的长度。以下描述中所说的“A沿着B方向延伸”均是指“A的主体部分沿着B方向延伸”。在一些示例中，第二方向Y可以是从显示区域指向绑定区域的方向，第二方向Y的反方向可以是从绑定区域指向显示区域的方向。

本实施例提供的显示基板，通过在显示区域内设置数据连接线，可以使得绑定区域的引出线通过数据连接线与数据信号线电连接，使得绑定区域中不需要设置扇形状的斜线，有效减小了绑定区域的引线区的长度，大大缩减了下边框宽度，提高了屏占比，有利于实现全面屏显示。而且，本实施例的显示基板中，通过将数据连接线的沿两个不同方向延伸的第一连接线和第二连接线设置在不同的导电层，可以避免数据连接线在同一个导电层密集设置，使得显示区域的不同区域在透射光及反射光下均能达到基本上相同的显示效果，有效消除了消影情况，有效避免了显示基板的外观不良，提高了显示品质和显示质量。

在一些示例性实施方式中，至少一条第一连接线的第一端可以与数据信号线电连接，第二端可以与第二连接线电连接。在本示例中，第一连接线沿第一方向的长度可以根据所电连接的数据信号线和第二连接线在第一方向的间距来确定。在一些示例中，第二连接线沿第二方向的长度可以根据显示区域和绑定区域的边界与所述第二连接线所电连接的第一连接线之间的距离来确定。

在一些示例性实施方式中，至少一条第一连接线可以沿第一方向贯通显示区域。在本示例中，第一连接线的两个端部分别延伸至显示区域与两侧边框区域的边界，由第一连接线的中间部分与数据信号线和第二连接线电连接。在一些示例中，多条第一连接线沿第一方向的长度可以大致相同。本示例通过设置长度大致相同的第一连接线可以保证显示区域的不同区域的走线均一性。

在一些示例性实施方式中，至少一条第二连接线可以沿第二方向贯通显示区域。在本示例中，第二连接线的两个端部可以分别延伸至显示区域与上侧边框区域的边界以及显示区域与绑定区域的边界。在一些示例中，多条第二连接线沿第二方向的长度可以大致相同。本示例通过设置长度大致相同的第二连接线可以保证显示区域的不同区域的走线均一性。

图6为本公开至少一实施例的显示基板的平面结构示意图。在垂直于显示基板的平面内，显示基板可以包括设置在基底上的驱动电路层、设置在驱动电路层远离基底一侧的发光结构层以及设置在发光结构层远离基底一侧的封装结构层。如图6所示，在平行于显示基板的平面内，显示基板可以至少包括：显示区域100、沿第二方向Y位于显示区域100一侧的绑定区域200、以及位于显示区域100其它侧的边框区域300。在一些示例中，显示区域100的驱动电路层可以包括：构成多个单元行和多个单元列的多个电路单元、多条数据信号线60、多条数据连接线70。至少一个电路单元可以包括：像素驱动电路，像素驱动电路可以被配置为向所连接的发光元件输出相应的电流。显示区域100的发光结构层可以包括多个发光元件，发光元件与对应电路单元的像素驱动电路连接，发光元件被配置为响应所连接的像素驱动电路输出的电流发出相应亮度的光。在一些示例中，电路单元可以是按照像素驱动电路划分的区域。发光元件在衬底基板的正投影的位置与电路单元在衬底基板的正投影可以是对应的，或者，发光元件在衬底基板的正投影的位置与电路单元在衬底基板的正投影的位置可以是不对应的。

在一些示例中，至少一条数据信号线60与一个单元列中的多个像素驱动电路连接，数据信号线60可以被配置为向所连接的像素驱动电路提供数据信号。至少一条数据连接线70与数据信号线60对应连接，数据连接线70可以被配置为使数据信号线60通过数据连接线70与绑定区域200中的引出线80对应连接。

在一些示例中，沿着第一方向X依次设置的多个电路单元可以称为单元行，沿着第二方向Y依次设置的多个电路单元可以称为单元列，多个单元行和多个单元列构成阵列排布的电路单元阵列，第一方向X与第二方向Y交叉。例如，第二方向Y可以是数据信号线60的延伸方向(例如，竖直方向)，第一方向X可以与第二方向Y垂直(例如，水平方向)。

在一些示例中，如图6所示，绑定区域200可以包括：沿着远离显示区域方向依次设置的引线区201、弯折区、驱动芯片区和绑定引脚区。引线区201连接到显示区域100，弯折区连接到引线区201。引线区201可以设置多条引出线80，多条引出线80可以沿着远离显示区域100的第二方向Y延伸，一部分引出线80的第一端与显示区域100中的数据连接线70对应连接，另一部分引出线的第一端与显示区域100中的数据信号线60对应连接，所有引出线80的第二端跨过弯折区连接复合电路区的集成电路，使得集成电路通过引出线80和数据连接线70将数据信号施加到数据信号线60。由于数据连接线70设置在显示区域100，因而可以有效减小引线区201在第二方向Y的长度，大大缩减下边框宽度，提高了屏占比，有利于实现全面屏显示。

在一些示例中，显示区域100的多条数据信号线60可以沿着第二方向Y延伸，并按照编号递增的方式沿着第一方向X以设定的间隔顺序设置。多条数据信号线60可以按照是否与数据连接线连接划分为第一数据信号线组和第二数据信号线组，第一数据信号线组中的多条数据信号线60与数据连接线70对应连接，第二数据信号线组中的多条数据信号线60不与数据连接线70连接。引线区201的多条引出线80可以按照是与数据连接线70连接还是与数据信号线60连接划分为第一引出线组和第二引出线组，第一引出线组中的多条引出线80与数据连接线70对应连接，第二引出线组中的多条引出线80与数据信号线60对应连接。在一些示例中，引出线80与数据信号线60、引出线80与数据连接线70可以直接连接，或者可以通过过孔连接，本公开在此不做限定。

在一些示例中，如图6所示，显示区域100的数据连接线70可以包括第一连接线71和第二连接线72。第一连接线71和第二连接线72相互连接。第一连接线71可以沿第一方向X延伸，第二连接线72可以沿第二方向Y延伸。第一连接线71的第一端可以与第一数据信号线组的数据信号线60对应连接，第一连接线71的第二端可以沿着第一方向X或者第一方向X的反方向延伸后，与第二连接线72的第一端连接，第二连接线72的第二端可以向着绑定区域200的方向延伸并跨过显示区域边界B，与引线区201中第一引出线组的引出线80对应连接，使得显示区域100中第一数据信号线组的数据信号线60可以通过数据连接线70与引出线80间接连接。第二数据信号线组的多条数据信号线60可以向着绑定区域200的方向延伸并跨过显示区域边界B，与引线区201中第二引出线组的多条引出线80对应连接，使得显示区域100中第二数据信号线组的多条数据信号线60与引出线80直接连接。在本示例中，显示区域边界B可以是显示区域100和绑定区域200的交界处。

在一些示例中，第一连接线71和第二连接线72可以设置在不同的导电层中，第一连接线71和数据信号线60可以设置在不同的导电层中。例如，第一连接线71的第一端可以通过第一连接孔K1与数据信号线60连接，第一连接线71的第二端可以沿着第一方向X或者第一方向X的反方向延伸后，通过第二连接孔K2与第二连接线72的第一端连接，第二连接线72的第二端可以沿着第二方向Y向着引线区201的方向延伸后与引出线80连接。

在一些示例中，在第一方向X上相邻的两条第二连接线72之间可以设置至少一条数据信号线60。例如，相邻第二连接线72之间可以设置一条数据信号线。又如，相邻第二连接线72之间可以设置两条数据信号线。

在一些示例中，多条第二连接线72可以设置成与数据信号线60平行，多条第一连接线71可以设置成与数据信号线60垂直。

在一些示例中，相邻第二连接线72之间的间距可以大致相同，相邻第一连接线71之间的间距可以大致相同，本公开在此不做限定。

在一些示例中，显示区域100可以具有中心线O，显示区域100中的多条数据信号线60、多条数据连接线70和引线区201中的多条引出线80可以相对于中心线O对称设置，中心线O可以为平分显示区域100的多个单元列并沿着第二方向Y延伸的直线。如图6所示，以位于中心线O左侧的第一数据信号线组中的多条数据信号线60、多条数据连接线70为例，第一数据信号线组中远离中心线O的数据信号线60所连接的第二连接线72，可以位于靠近中心线O的数据信号线60所连接的第二连接线72靠近中心线O的一侧。在本示例中，多条第二连接线72沿第二方向Y的长度可以在第一方向X上沿着靠近中心线O的方向逐渐增加。第一数据信号线组中远离中心线O的数据信号线60所连接的第一连接线71，可以位于靠近中心线O的数据信号线60所连接的第一连接线71远离绑定区域200的一侧。在本示例中，多条第一连接线71沿第一方向X的长度可以在第二方向Y上逐渐减小。本示例性实施例不仅可以方便数据连接线的布局和负载无突变，而且可以通过在相邻的第二连接线之间设置一条数据信号线，可以进一步压缩数据连接线的占用空间，可以最小化数据信号负载差异。然而，本实施例对此并不限定。例如，第一数据信号线组中远离中心线O的数据信号线所连接的第二连接线，可以位于靠近中心线O的数据信号线所连接的第二连接线远离中心线O的一侧。又如，第一数据信号线组中远离中心线O的数据信号线所连接的第一连接线，可以位于靠近中心线O的数据信号线所连接的第一连接线靠近绑定区域200的一侧。

图7A为本公开至少一实施例的显示基板的另一平面结构示意图。图7B为图7A中区域C1的局部放大示意图。显示区域100的驱动电路层可以包括：组成电路单元阵列的多个电路单元、多条数据信号线60、多条数据连接线70和补偿走线90。多个电路单元、多条数据信号线60和多条数据连接线70的布局和结构与前述图6所示布局和结构大致相同。

在一些示例中，如图7A和图7B所示，补偿走线90可以包括多条沿第一方向X延伸的第一补偿走线91和多条沿第二方向Y延伸的第二补偿走线92。多条第一补偿走线91可以沿着第二方向Y依次设置，多条第二补偿走线92可以沿着第一方向X依次设置。第一补偿走线91和第二补偿走线92可以设置在不同的导电层中。第二补偿走线92可以设置在相邻的数据信号线60之间。多条第一补偿走线91和多条第二补偿走线92在衬底基板的正投影可以交叉，从而构成网状结构。在一些示例中，至少一条第二补偿走线92可以通过第三连接孔K3与至少一条第一补偿走线91电连接，使得多条第一补偿走线91和多条第二补偿走线92可以构成网状连通结构。

在一些示例中，第一补偿走线91和第一连接线71可以同层设置，且通过同一次图案化工艺同步形成。第二补偿走线92和第二连接线72可以同层设置，且通过同一次图案化工艺同步形成。在本示例中，通过设置补偿走线90可以对数据连接线70提供外观补偿效果，使得显示区域的不同区域在透射光及反射光下均能达到基本上相同的显示效果，有效消除了消影情况，有效避免了显示基板的外观不良，提高了显示品质和显示质量。

在一些示例中，至少一个单元行中可以仅设置有第一补偿走线91，且该单元行中没有设置第一连接线71。至少一个单元行中可以设置有至少一条第一补偿走线91和至少一条第一连接线71。例如，至少一个单元行中的第一补偿走线91和第一连接线71可以在第一方向X上对齐，该单元行的一个电路单元可以包括第一断口DF1，第一断口DF1可以设置在第一补偿走线91和第一连接线71之间。第一断口DF1可以配置为实现第一补偿走线91和第一连接线71之间没有电连接关系。

在一些示例中，至少一个单元列中可以仅设置第二补偿走线92，且该单元列中没有设置第二连接线72。至少一个单元列中可以设置有至少一条第二补偿走线92和至少一条第二连接线72。例如，至少一个单元列中的第二补偿走线92和第二连接线72可以在第二方向Y上对齐，该单元列的一个电路单元可以包括第二断口DF2，第二断口DF2可以设置在第二补偿走线92和第二连接线72之间。第二断口DF2可以配置为实现第二补偿走线92和第二连接线72之间没有电连接关系。

在一些示例中，第一补偿走线91和第二补偿走线91可以与第二电源线电连接，以持续接收低电平信号。

图8为本公开至少一实施例的补偿走线的平面结构示意图。在一些示例中，如图8所示，第二电源线可以包括位于绑定区域200的绑定电源引线410、以及位于边框区域300的边框电源引线510。绑定区域200的绑定电源引线410和边框区域300的边框电源引线510可以为相互连接的一体结构。在一些示例中，至少一条第一补偿走线91在第一方向X的一端或两端可以与边框电源引线510连接。至少一条第二补偿走线92在第二方向Y的反方向的一端可以与边框电源引线510连接。在一些示例中，至少一条第二补偿走线92在第二方向Y的一端可以与边框电源引线510连接。在另一些示例中，至少一条第二补偿走线92在第二方向Y的一端可以与绑定电源引线410连接，在第二方向Y的反方向的一端可以与边框电源引线510连接。然而，本实施例对此并不限定。

在一些示例中，第一补偿走线91和第二补偿走线92可以设置在不同的导电层中。如图7B所示，至少一条第二补偿走线92可以通过第三连接孔K3与至少一条第一补偿走线91电连接，使得多条第二补偿走线92和多条第一补偿走线91可以具有相同的电位。在本示例中，通过在显示区域内设置与第二电源线电连接的补偿走线，不仅可以有效降低第二电源走线的电阻，有效降低低电压电源信号的压降，实现低功耗，而且可以有效提升显示基板中电源信号的均一性，有效提升显示均一性，提高了显示品质和显示质量。

在一些示例中，如图7A所示，由于数据连接线70设置在显示区域100中的部分区域，且数据连接线70包括沿第一方向X延伸的第一连接线71和沿第二方向Y延伸的第二连接线72，因而可以按照有无数据连接线以及数据连接线的延伸方向作为划分依据，将显示区域100划分为第一区域110、第二区域120和第三区域130。其中，第一区域110可以是设置有第一连接线71的区域(扇出线横向走线区域)，第二区域120可以是设置有第二连接线72的区域(扇出线纵向走线区域)，第三区域130可以是没有设置第一连接线71和第二连接线72的区域(正常区域)。在一些示例中，第一补偿走线91和第二补偿走线92可以设置在第三区域130。

在一些示例中，第一区域110可以包括多个电路单元，第一连接线71在显示基板平面上的正投影与第一区域110的多个电路单元中像素驱动电路在显示基板平面上的正投影可以至少部分交叠。第二区域120可以包括多个电路单元，第二连接线72在显示基板平面上的正投影与第二区域120的多个电路单元中像素驱动电路在显示基板平面上的正投影可以至少部分交叠。第三区域130可以包括多个电路单元，第三区域130的多个电路单元中像素驱动电路在显示基板平面上的正投影与第一连接线71和第二连接线72在显示基板平面上的正投影可以均没有重叠。

在一些示例中，图7A所示多个区域的划分仅仅是一种示例性说明。由于第一区域110、第二区域120和第三区域130是按照有无数据连接线和数据连接线的延伸方向作为划分依据，因而三个区域的形状可以是规则的多边形，或者是不规则的多边形，显示区域100可以划分出一个或多个第一区域110、一个或多个第二区域120以及一个或多个第三区域130，本公开在此并不限定。

在一些示例性实施方式中，在垂直于显示基板的方向上，显示基板可以包括：衬底基板、依次设置在衬底基板上的驱动电路层、发光结构层和封装结构层。驱动电路层可以包括在衬底基板上依次设置的第一导电层、第二导电层、第三导电层和第四导电层。在一些示例中，第三导电层至少包括第一连接线，第四导电层至少包括数据信号线和第二连接线。数据信号线可以通过第一连接孔与第一连接线的第一端连接，第二连接线可以通过第二连接孔与第一连接线的第二端连接。

在一些示例性实施方式中，驱动电路层还可以至少包括第一绝缘层、第二绝缘层、第三绝缘层和第四绝缘层。第一绝缘层可以设置在半导体层和第一导电层之间，第二绝缘层可以设置在第一导电层与第二导电层之间，第三绝缘层可以设置在第二导电层与第三导电层之间，第四绝缘层可以设置在第三导电层与第四导电层之间。

下面参照图9A至图10C通过显示基板的制备过程进行示例性说明。其中，图9A为图7A中区域C1形成半导体层后的显示基板的局部放大示意图。图9B为图7A中区域C1形成第一导电层后的显示基板的局部放大示意图。图9C为图7A中区域C1形成第二导电层后的显示基板的局部放大示意图。图9D为图7A中区域C1形成第三绝缘层后的显示基板的局部放大示意图。图9E为图7A中区域C1形成第三导电层后的显示基板的局部放大示意图。图9F为图7A中区域C1形成第四绝缘层后的显示基板的局部放大示意图。图9G为图7A中区域C1形成第四导电层后的显示基板的局部放大示意图。图9H为图7A中区域C1的第三导电层和第四导电层的局部放大示意图。图9I为图9G中沿Q-Q’的剖面示意图。图9A至图9H中以区域C1中两个单元行(例如第M-1行和第M行)和四个单元列(例如，第N-1列至第N+2列)的电路单元为例进行示意。图10A为图7A中区域C2形成第三导电层后的显示基板的局部放大示意图。图10B为图7A中区域C2形成第四绝缘层后的显示基板的局部放大示意图。图10C为图7A中区域C2形成第四导电层后的显示基板的局部放大示意图。图10A至图10C中以区域C2中两个单元行和两个单元列(例如，第1列至第4列)的电路单元为例进行示意。

本公开所说的“图案化工艺”，对于金属材料、无机材料或透明导电材料，包括涂覆光刻胶、掩模曝光、显影、刻蚀、剥离光刻胶等处理，对于有机材料，包括涂覆有机材料、掩模曝光和显影等处理。沉积可以采用溅射、蒸镀、化学气相沉积中的任意一种或多种，涂覆可以采用喷涂、旋涂和喷墨打印中的任意一种或多种，刻蚀可以采用干刻和湿刻中的任意一种或多种，本公开不做限定。“薄膜”是指将某一种材料在基底上利用沉积、涂覆或其它工艺制作出的一层薄膜。若在整个制作过程当中该“薄膜”无需图案化工艺，则该“薄膜”还可以称为“层”。若在整个制作过程当中该“薄膜”需图案化工艺，则在图案化工艺前称为“薄膜”，图案化工艺后称为“层”。经过图案化工艺后的“层”中包含至少一个“图案”。本公开所说的“A和B同层设置”是指，A和B通过同一次图案化工艺同时形成，膜层的“厚度”为膜层在垂直于显示基板方向上的尺寸。本公开示例性实施例中，“B的正投影位于A的正投影的范围之内”或者“A的正投影包含B的正投影”是指，B的正投影的边界落入A的正投影的边界范围内，或者A的正投影的边界与B的正投影的边界重叠。

在一些示例性实施方式中，显示基板的制备过程可以包括如下操作。

(1)、形成半导体层图案。在一些示例性实施方式中，在衬底基板上沉积半导体薄膜，通过图案化工艺对半导体薄膜进行图案化，形成设置在衬底基板上的半导体层，如图9A所示。在一些示例中，显示区域100中每个电路单元的半导体层可以至少包括：第一晶体管T1的第一有源层11至第七晶体管T7的第七有源层17。第一有源层11至第七有源层17可以为相互连接的一体结构。第一有源层11、第二有源层12、第四有源层14可以位于本电路单元的第三有源层13的第二方向Y的一侧，第五有源层15、第六有源层16和第七有源层17可以位于本电路单元的第三有源层13的第二方向Y的另一侧。

在一些示例中，如图9A所示，第一有源层11的形状可以呈“n”字形，第二有源层12和第五有源层15的形状可以呈“L”字形，第三有源层13的形状可以呈“Ω”字形，第四有源层14、第六有源层16和第七有源层17的形状可以呈“I”字形。然而，本实施例对此并不限定。

在一些示例中，每个晶体管的有源层可以包括第一区、第二区以及位于第一区和第二区之间的沟道区。在一些示例中，第一有源层11的第一区11-1、第四有源层14的第一区14-1、第五有源层15的第一区15-1和第七有源层17的第一区17-1可以单独设置，第一有源层11的第二区11-2可以作为第二有源层12的第一区12-1，第三有源层13的第一区13-1可以同时作为第四有源层14的第二区14-2和第五有源层15的第二区15-2，第三有源层13的第二区13-2可以同时作为第二有源层12的第二区12-2和第六有源层16的第一区16-1，第六有源层16的第二区16-2可以作为第七有源层17的第二区17-2。

在一些示例中，绑定区域的引线区可以没有设置半导体层。

(2)、形成第一导电层。在一些示例性实施方式中，在形成前述图案的衬底基板上，依次沉积第一绝缘薄膜和第一导电薄膜，通过图案化工艺对第一导电薄膜进行图案化，形成覆盖半导体层的第一绝缘层111，以及设置在第一绝缘层111上的第一导电层，如图9B所示。在一些示例中，第一导电层可以称为第一栅金属(GATE1)层。

在一些示例中，如图9B所示，显示区域中每个电路单元的第一导电层至少包括：第一扫描信号线21、第二扫描信号线22、发光控制线24和存储电容的第一极板25。其中，一个单元行的像素驱动电路电连接的第三扫描信号线23即为下一个单元行的像素驱动电路电连接的第二扫描信号线22。

在一些示例中，存储电容的第一极板25的形状可以为矩形状，矩形状的角部可以设置倒角，第一极板25在衬底基板上的正投影与第三晶体管T3的第三有源层13在衬底基板上的正投影存在重叠区域。在本示例中，第一极板25可以同时作为存储电容的一个极板和第三晶体管T3的栅极。

在一些示例中，第一扫描信号线21、第二扫描信号线22、第三扫描信号线23和发光控制线24的形状可以为主体部分沿着第一方向X延伸的线形状。第一扫描信号线21和第二扫描信号线22可以位于本电路单元的第一极板25在第二方向Y的反方向的一侧，第二扫描信号线22可以位于本电路单元的第一扫描信号线21远离第一极板25的一侧，第三扫描信号线23和发光控制线24可以位于本电路单元的第一极板25第二方向Y的一侧，第三扫描信号线23可以位于本电路单元的发光控制线24远离第一极板25的一侧。

在一些示例中，第一扫描信号线21可以设置有向第二扫描信号线22一侧凸起的栅极块21-1，第一扫描信号线21和栅极块21-1与第二有源层12相重叠的区域可以作为第二晶体管T2的栅极，形成双栅结构的第二晶体管T2。第一扫描信号线21与第四有源层14相重叠的区域可以作为第四晶体管T4的栅极。第二扫描信号线22与第一有源层11相重叠的区域可以作为双栅结构的第一晶体管T1的栅极。第三扫描信号线23与第七有源层17相重叠的区域可以作为第七晶体管T7的栅极。发光控制线24与第五有源层15相重叠的区域可以作为第五晶体管T5的栅极，发光控制线24与第六有源层16相重叠的区域可以作为第六晶体管T6的栅极。

在一些示例中，第一扫描信号线21和第三扫描信号线23可以连接相同的信号源，即第一扫描信号线21和第三扫描信号线23的输出信号相同。

在一些示例中，形成第一导电层后，可以利用第一导电层作为遮挡，对半导体层进行导体化处理，被第一导电层遮挡区域的半导体层形成第一晶体管T1至第七晶体管T7的沟道区域，未被第一导电层遮挡区域的半导体层被导体化，即第一有源层11至第七有源层17的第一区和第二区均被导体化。

(3)、形成第二导电层。在一些示例性实施方式中，在形成前述图案的衬底基板上，依次沉积第二绝缘薄膜和第二导电薄膜，采用图案化工艺对第二导电薄膜进行图案化，形成覆盖第一导电层的第二绝缘层112，以及设置在第二绝缘层上的第二导电层，如图9C所示。在一些示例中，第二导电层可以称为第二栅金属(GATE2)层。

在一些示例中，如图9C所示，显示区域中每个电路单元的第二导电层至少包括：第一初始信号线31、第二初始信号线32、存储电容Cst的第二极板33、极板连接线34和屏蔽电极35。

在一些示例中，第一初始信号线31和第二初始信号线32的形状可以为主体部分可以沿第一方向X延伸的线形状。第一初始信号线31可以位于本电路单元的第一扫描信号线21和第二扫描信号线22之间，第二初始信号线32可以位于本电路单元的第三扫描信号线23靠近发光控制线24的一侧。

在一些示例中，第二极板33的轮廓形状可以为矩形状，矩形状的角部可以设置倒角，第二极板33在衬底基板上的正投影与第一极板25在衬底基板上的正投影存在重叠区域，第二极板33作为存储电容的另一个极板，位于本电路单元的第一扫描信号线21和发光控制线24之间，第一极板25和第二极板33构成像素驱动电路的存储电容。

在一些示例中，极板连接线34可以设置在第二极板33第一方向X或第一方向X的反方向的一侧，极板连接线34的第一端与本电路单元的第二极板33连接，极板连接线34的第二端沿着第一方向X或者第一方向X的反方向延伸后，与相邻电路单元的第二极板33连接，使一个单元行上相邻电路单元的第二极板33相互连接。在一些示例中，通过极板连接线可以使一个单元行中多个电路单元的第二极板形成相互连接的一体结构，一体结构的第二极板可以复用为电源信号连接线，保证一个单元行中的多个第二极板具有相同的电位，有利于提高面板的均一性，避免显示基板的显示不良，保证显示基板的显示效果。

在一些示例中，第二极板33上设置有开口36，开口36可以位于第二极板33的中部，开口36可以为矩形，使第二极板33形成环形结构。开口36暴露出覆盖第一极板25的第二绝缘层112，且第一极板25在衬底基板上的正投影包含开口36在衬底基板上的正投影。在一些示例中，开口36被配置为容置后续形成的第七过孔，第七过孔可以位于开口36内并暴露出第一极板25，使后续形成的第一晶体管T1的第二极与第一极板25连接。

在一些示例中，屏蔽电极35可以位于第一初始信号线31靠近第一扫描信号线21的一侧，且与第一初始信号线31连接。屏蔽电极35与第一初始信号线31可以为一体结构。屏蔽电极35在衬底基板上的正投影与第二有源层12的第一区12-1在衬底基板上的正投影至少部分交叠。屏蔽电极35可以被配置为屏蔽数据电压跳变对关键节点的影响，避免数据电压跳变影响像素驱动电路的关键节点的电位，提高显示效果。

(4)、形成第三绝缘层。在一些示例性实施方式中，在形成前述图案的衬底基板上，沉积第三绝缘薄膜，采用图案化工艺对第三绝缘薄膜进行图案化，形成覆盖第二导电层的第三绝缘层113，如图9D所示。在一些示例中，单个电路单元中可以设置有多个过孔。例如，显示区域中每个电路单元的多个过孔可以至少包括：第一过孔V1至第十过孔V10。其中，第一过孔V1至第六过孔V6内的第三绝缘层113、第二绝缘层112和第一绝缘层111被去掉，暴露出半导体层的表面。第七过孔V7内的第三绝缘层113和第二绝缘层112被去掉，暴露出位于第一导电层的存储电容的第一极板25的表面。第八过孔V8至第十过孔V10内的第三绝缘层113被去掉，暴露出第二导电层的表面。

(5)、形成第三导电层。在一些示例性实施方式中，在形成前述图案的衬底基板上，沉积第三导电薄膜，采用图案化工艺对第三导电薄膜进行图案化，形成设置在第三绝缘层113上的第三导电层，如图9E和图10A所示。在一些示例中，第三导电层可以称为第一源漏金属(SD1)层。

在一些示例中，如图9E所示，显示区域中多个电路单元的第三导电层均可以包括：第一连接电极41、第二连接电极42、第三连接电极43、第四连接电极44、第五连接电极45和第六连接电极46。

在一些示例中，第一连接电极41的一端可以通过第一过孔V1与第一有源层11的第一区11-1连接，第一连接电极41的另一端可以通过第八过孔V8与第一初始信号线31连接。第二连接电极42的一端可以通过第二过孔V2与第一有源层11的第二区11-2连接，另一端可以通过第七过孔V7与第一极板25连接。第三连接电极43可以通过第三过孔V3与第四有源层14的第一区14-1连接。第四连接电极44的一端可以通过第四过孔V4与第五有源层15的第一区15-1连接，另一端可以通过第九过孔V9与第二极板33连接。第五连接电极45可以通过第五过孔V5与第六有源层16的第二区16-2连接。第六连接电极46的一端可以通过第六过孔V6与第七有源层17的第一区17-1连接，另一端可以通过第十过孔V10与第二初始信号线32连接。

在一些示例中，如图9E所示，显示区域的第一区域的第三导电层还可以包括：多条第一连接线71和多个第一数据连接电极81。如图9E和图10A所示，显示区域的第三区域的第三导电层还可以包括：多条第一补偿走线91和多个第一补偿连接电极82。如图10A所示，边框区域的第三导电层可以包括：多个第一补偿连接线83。

在一些示例中，如图9E所示，第一连接线71的形状可以为主体部分沿着第一方向X延伸的线形状。在第一区域的至少一个电路单元中，第一连接线71在第二方向Y的一侧可以设置至少一个第一数据连接电极81。例如，在第一区域的一个电路单元中，两个第一数据连接电极81在第二方向Y上可以位于第一连接线71的同一侧。第一连接线71与多个第一数据连接电极81电连接，例如可以为一体结构。在一些示例中，第一连接线71在衬底基板的正投影可以位于所在单元行电连接的发光控制线24和第二初始信号线32在衬底基板的正投影之间。第一连接线71和多个第一数据连接电极81在衬底基板的正投影可以与发光控制线24和第二初始信号线32在衬底基板的正投影没有交叠。

在一些示例中，如图9E和图10A所示，第一补偿走线91的形状可以为主体部分沿着第一方向X延伸的线形状。在第三区域的至少一个电路单元中，第一补偿走线91在第二方向Y的一侧可以设置至少一个第一补偿连接电极82。例如，在第三区域的一个电路单元中，两个第一补偿连接电极82在第二方向Y上可以位于第一补偿走线91的同一侧。第一补偿走线91与多个第一补偿连接电极82电连接，例如可以为一体结构。在一些示例中，第一补偿走线91在衬底基板的正投影可以位于所在单元行电连接的发光控制线24和第二初始信号线32在衬底基板的正投影之间。第一补偿走线91和多个第一补偿连接电极82在衬底基板的正投影可以与发光控制线24和第二初始信号线32在衬底基板的正投影没有交叠。位于同一单元行的多个数据连接电极81和多个第一补偿连接电极82可以沿第一方向X依次排布。在一些示例中，多个第一补偿连接电极82和多个数据连接电极81的形状和大小可以相同。

在一些示例中，如图9E所示，位于同一个单元行且在第一方向X上对齐的第一补偿走线91和第一连接线71之间设置有第一断口DF1。第一断口DF1将同一个单元行中的第一连接线71和第一补偿走线91截断。例如，第一连接线71在第一方向X上的相对两侧均与第一断口DF1相邻，其中一个第一断口DF1在第一方向X的一侧为第一连接线71，在第一方向X的反方向的一侧为第一补偿走线91，另一个第一断口DF1在第一方向X的一侧为第一补偿走线91，在第一方向X的反方向的一侧为第一补偿走线91。

在一些示例中，如图10A所示，至少一条第一补偿走线91的一端可以延伸至边框区域，并与边框区域内的第一补偿连接线83电连接。例如，第一补偿走线91与第一补偿连接线83可以为一体结构。例如，第一补偿连接线8381可以先沿第二方向Y的反方向延伸，再沿第一方向X或第一方向X的反方向延伸。

(6)、形成第四绝缘层。在一些示例性实施方式中，在形成前述图案的衬底基板上，涂覆第一平坦薄膜，采用图案化工艺对第一平坦薄膜进行图案化，形成第四绝缘层114，如图9F和图10B所示。在本示例中，第四绝缘层114还可以被称为第一平坦层。第四绝缘层114上设置有多个过孔。在一些示例中，如图9F所示，显示区域中每个电路单元的多个过孔均可以包括：第十一过孔V11至第十三过孔V13。第十一过孔V11至第十三过孔V13内的第四绝缘层114被去掉，暴露出第三导电层的表面。如图9F所示，第一区域中多个电路单元和第二区域中多个电路单元还可以包括：第十四过孔V14至第十六过孔V16。第十四过孔V14至第十六过孔V16内的第四绝缘层114可以被去掉，暴露出第三导电层的第一数据连接电极81的表面。如图9F和图10B所示，第三区域中多个电路单元还可以包括：第十七过孔V17和第十八过孔V18。第十七过孔V17和第十八过孔V18内的第四绝缘层114被去掉，暴露出第三导电层的第一补偿连接电极82的表面。如图10B所示，边框区域还可以包括：第十九过孔V19。第十九过孔V19内的第四绝缘层114被去掉，暴露出第一补偿连接线83的表面。

(7)、形成第四导电层。在一些示例性实施方式中，在形成前述图案的衬底基板上，沉积第四导电薄膜，采用图案化工艺对第四导电薄膜进行图案化，形成设置在第四绝缘层114上的第四导电层，如图9G和图10C所示。在一些示例中，第四导电层可以称为第二源漏金属(SD2)层。

在一些示例中，如图9G所示，显示区域中多个电路单元的第四导电层均可以包括：第一电源线51、阳极连接电极52以及数据信号线60。

在一些示例中，如图9G所示，第一电源线51的形状可以为主体部分沿着第二方向Y延伸的折线状。第一电源线51可以通过显示区域的第十二过孔V12与第四连接电极44电连接，由于第四连接电极44可以通过过孔分别与存储电容的第二极板33和第五有源层15的第一区15-1连接，因而实现了第一电源线51将电源信号写入第五晶体管T5的第一极，且存储电容的第二极板33与第一电源线51具有相同的电位。第一电源线51还可以延伸至引线区，并与引线区的高压引线电连接，以实现持续接收高电平信号。

在一些示例中，如图9G和图10C所示，第一电源线51在衬底基板上的正投影与第二连接电极42在衬底基板上的正投影可以至少部分交叠，第一电源线51可以有效屏蔽数据电压跳变对像素驱动电路中关键节点的影响，避免了数据电压跳变影响像素驱动电路的关键节点的电位，提高了显示效果。

在一些示例中，如图9G和图10C所示第一电源线51可以为非等宽度设计，采用非等宽度设计的第一电源线51不仅可以便于像素结构的布局，而且可以降低第一电源线与数据信号线之间的寄生电容。

在一些示例中，如图9G和图10C所示，阳极连接电极52的形状可以为矩形状。阳极连接电极52可以通过第十一过孔V11与第五连接电极45电连接。在一些示例中，阳极连接电极52可以被配置为与后续形成的阳极连接，由于第五连接电极45可以通过过孔与第六有源层16的第二区16-2连接，因而实现了阳极通过阳极连接电极52和第五连接电极45与第六晶体管T6的第二极电连接。

在一些示例中，如图9G和图10C所示，数据信号线60的形状可以为主体部分沿着第二方向Y延伸的直线状。数据信号线60可以通过第十三过孔V13与第三连接电极43电连接。由于第三连接电极43可以通过过孔与第四有源层14的第一区14-1连接，因而实现了数据信号线60将数据信号写入第四晶体管T4的第一极。一条数据信号线60可以配置为给一个单元列的多个像素驱动电路提供数据信号。

在一些示例中，如图9G所示，第一区域的多个电路单元的第四导电层还可以包括：第二数据连接电极86和多个虚设电极85。第二区域的多个电路单元的第四导电层还可以包括：第二连接线72、第二数据连接电极86以及多个虚设电极85。如图9G和图10C所示，第三区域的多个电路单元的第四导电层还可以包括：第二补偿走线92、多个第二补偿连接电极87和多个虚设电极85。

在一些示例中，如图9G所示，第二连接线72的形状可以为主体部分沿着第二方向Y延伸的直线状。在第二区域的至少一个单元列中，第一电源线51、第二连接线72和数据信号线60沿第一方向X依次排布。第二连接线72可以位于第一电源线51和数据信号线60之间。在第一电源线51和第二连接线72之间可以设置一个第二数据连接电极86或者一个虚设电极85。第二连接线72可以与相邻的第二数据连接电极86电连接，例如可以为一体结构。数据信号线60沿第一方向X的一侧可以设置一个第二数据连接电极86或者一个虚设电极85。数据信号线60可以与相邻的第二数据连接电极86电连接，例如可以为一体结构。

在一些示例中，如图9G所示，位于第N列第M行的第二数据连接电极86可以通过第十五过孔V15与第一数据连接电极81电连接，从而实现位于第N列的数据信号线60与位于第M行的第一连接线71电连接。位于第N+1列第M行的第二数据连接电极86可以通过第十六过孔V16与第一数据连接电极81电连接，从而实现位于第N+1列的第二连接线72与位于第M行的第一连接线71电连接。如此一来，可以通过位于第M行的第一连接线71电连接位于第N列的数据信号线60和位于第N+1列的第二连接线72。在本示例中，第十五过孔V15可以称为第一连接孔，第十六过孔V16可以称为第二连接孔。在本示例中，第一区域和第二区域的虚设电极85可以通过第十四过孔V14与第一数据连接电极81电连接。

在一些示例中，如图10C所示，第二补偿走线92的形状可以为主体部分沿着第二方向Y延伸的直线状。在第三区域的至少一个单元列中，第一电源线51、第二补偿走线92和数据信号线60可以沿第一方向X依次排布。第二补偿走线92可以位于第一电源线51和数据信号线60之间。在第一电源线51和第二补偿走线92之间可以设置一个第二补偿连接电极87或一个虚设电极85。第二补偿走线92可以与相邻的第二补偿连接电极87电连接，例如可以为一体结构。数据信号线60沿第一方向X的一侧可以设置一个虚设电极85。

在一些示例中，如图10C所示，至少一个第二补偿连接电极87可以通过第十八过孔V18与第一补偿连接电极82电连接，从而实现第一补偿走线91和第二补偿走线92的电连接。在本示例中，第十八过孔V18可以称为第三连接孔。在一些示例中，多条第二补偿走线92和多条第一补偿走线91可以相互连接，从而构成网状连通结构。在本示例中，第三区域的虚设电极85可以通过第十七过孔V17与第一补偿连接电极82电连接。

在一些示例中，如图9G和图10C所示，虚设电极85在衬底基板的正投影可以与第一数据连接电极81或第一补偿连接电极82在衬底基板的正投影存在交叠。虚设电极85呈现出的形貌和结构与第二补偿连接电极87和第二数据连接电极86可以相同，不仅可以提高制备工艺的均一性，而且使得不同区域具有基本上相同的转接连接结构，不同区域在透射光及反射光下均能达到基本上相同的显示效果，有效消除了消影情况，有效避免了显示基板的外观不良，提高了显示品质和显示质量。

在一些示例中，如图9E和9H所示，第四导电层在衬底基板的正投影可以覆盖第一断口DF1。例如，第四导电层的第一电源线51在衬底基板的正投影可以覆盖第一断口DF1。如图9G所示，第一导电层(例如，发光控制线24)在衬底基板的正投影可以覆盖第二断口DF2。在本示例中，通过上侧或下侧的导电层覆盖第一断口DF1和第二断口DF2，可以使得不同区域在透射光及反射光下均能达到基本上相同的显示效果，保证显示基板的外观一致性。

在一些示例中，如图10C所示，边框区域的第四导电层可以包括：多条第二补偿连接线84和边框电源引线510。第二补偿连接线84可以沿第一方向X延伸，且一端可以与边框电源引线510电连接，另一端可以通过第十九过孔V19与第一补偿连接线83电连接。在一些示例中，第二补偿连接线84与边缘电源引线510可以为一体结构。然而，本实施例对此并不限定。在另一些示例中，边框电源引线510可以位于第三导电层，第二补偿连接线84可以通过第四绝缘层开设的过孔与边框电源引线510电连接。

本示例中，通过第一补偿连接线83和第二补偿连接线84可以实现第一补偿走线91与边框电源引线510之间的电连接。关于第二补偿走线92与边框电源引线510或绑定电源引线410的连接结构类似，故于此不再赘述。

至此，在衬底基板上制备完成驱动电路层。在平行于显示基板的平面内，驱动电路层可以包括多个电路单元，每个电路单元可以包括像素驱动电路，以及与像素驱动电路连接的第一扫描信号线、第二扫描信号线、第三扫描信号线、发光控制线、第一电源线、第一初始信号线和第二初始信号线。在垂直于显示基板的平面内，驱动电路层可以至少包括在基底上依次叠设的半导体层、第一绝缘层、第一导电层、第二绝缘层、第二导电层、第三绝缘层、第三导电层、第四绝缘层、第四导电层。

在一些示例性实施例中，衬底基板101可以是柔性基底，或者可以是刚性基底。刚性基底可以为但不限于玻璃、石英中的一种或多种，柔性基底可以为但不限于聚对苯二甲酸乙二醇酯、对苯二甲酸乙二醇酯、聚醚醚酮、聚苯乙烯、聚碳酸酯、聚芳基酸酯、聚芳酯、聚酰亚胺、聚氯乙烯、聚乙烯、纺织纤维中的一种或多种。在示例性实施例中，柔性基底可以包括叠设的第一柔性材料层、第一无机材料层、半导体层、第二柔性材料层和第二无机材料层，第一柔性材料层和第二柔性材料层的材料可以采用聚酰亚胺(PI)、聚对苯二甲酸乙二酯(PET)或经表面处理的聚合物软膜等材料，第一无机材料层和第二无机材料层的材料可以采用氮化硅(SiNx)或氧化硅(SiOx)等，用于提高基底的抗水氧能力，半导体层的材料可以采用非晶硅(a-si)。

在示例性实施例中，第一导电层、第二导电层、第三导电层和第四导电层可以采用金属材料，如银(Ag)、铜(Cu)、铝(Al)和钼(Mo)中的任意一种或多种，或上述金属的合金材料，如铝钕合金(AlNd)或钼铌合金(MoNb)，可以是单层结构，或者多层复合结构，如Mo/Cu/Mo等。第一绝缘层111、第二绝缘层112和第三绝缘层113可以采用硅氧化物(SiOx)、硅氮化物(SiNx)和氮氧化硅(SiON)中的任意一种或多种，可以是单层、多层或复合层。第一绝缘层111和第二绝缘层112称为栅绝缘(GI)层，第三绝缘层113称为层间绝缘(ILD)层。第四绝缘层114可以采用有机材料，如树脂等。有源层可以采用非晶态氧化铟镓锌材料(a-IGZO)、氮氧化锌(ZnON)、氧化铟锌锡(IZTO)、非晶硅(a-Si)、多晶硅(p-Si)、六噻吩或聚噻吩等材料，即本公开适用于基于氧化物(Oxide)技术、硅技术或有机物技术制造的晶体管。

在一些示例性实施例中，制备完成驱动电路层后，可以在驱动电路层上依次制备发光结构层和封装结构层，在此不再赘述。

从以上描述的显示基板的结构以及制备过程可以看出，本示例性实施例通过在显示区域内设置数据连接线，使得绑定区域的引出线通过数据连接线与数据信号线连接，使得引线区中不需要设置扇形状的斜线，有效减小了引线区的长度，大大缩减了下边框宽度，提高了屏占比，有利于实现全面屏显示。本示例将数据连接线的第一连接线和第二连接线设置在不同的导电层，可以方便数据连接线的布局，避免大量走线聚集排布，使得不同区域在透射光及反射光下均能达到基本上相同的显示效果，有效消除了消影情况，有效避免了显示基板的外观不良，提高了显示品质和显示质量。本示例通过设置补偿走线和虚设电极，可以进一步均衡显示区域的走线排布，有效消除了消影情况，有效避免了显示基板的外观不良。本示例通过将补偿走线设置成网状连通结构，不仅可以有效降低电源走线的电阻，有效降低低压电源信号的压降，实现低功耗，而且可以有效提升显示基板中电源信号的均一性，有效提升了显示均一性，提高了显示品质和显示质量。本公开的制备工艺可以很好地与现有制备工艺兼容，工艺实现简单，易于实施，生产效率高，生产成本低，良品率高。

本公开前述所示结构及其制备过程仅仅是一种示例性说明，在示例性实施例中，可以根据实际需要变更相应结构以及增加或减少构图工艺，本公开在此不做限定。例如，半导体层和衬底基板之间可以设置缓冲层。

图11A为图7A中区域C1形成第四导电层后的显示基板的另一局部放大示意图。图11B为图7A中区域C1形成第五绝缘层后的显示基板的另一局部放大示意图。图11C为图7A中区域C1形成第五导电层后的显示基板的另一局部放大示意图。图11D为图7A中区域C1的第四导电层和第五导电层的局部放大示意图。图11E为图11C中沿U-U’方向的剖面示意图。

在一些示例性实施方式中，如图11A至图11E所示，在垂直于显示基板的方向上，驱动电路层可以包括：依次设置在衬底基板101上的第一导电层、第二导电层、第三导电层、第四导电层和第五导电层。第四导电层可以包括：数据信号线60、第二连接线72和第二补偿走线92，第五导电层可以包括：第一连接线71和第一补偿走线91。第一绝缘层111可以设置在半导体层和第一导电层之间，第二绝缘层112可以设置在第一导电层与第二导电层之间，第三绝缘层113可以设置在第二导电层与第三导电层之间，第四绝缘层114可以设置在第三导电层与第四导电层之间。第五绝缘层115可以设置在第四导电层和第五导电层之间。本示例的驱动电路层可以包括三个源漏金属层。

在一些示例中，如图11A所示，显示区域中多个电路单元的第四导电层均可以包括：第一电源线51、阳极连接电极52、数据信号线60。显示区域的第四导电层还可以包括：第二连接线72、第二数据连接电极86、第二补偿走线92、第二补偿连接电极、以及多个虚设电极85。

在一些示例中，如图11B所示，显示区域的第五绝缘层115可以开设有多个过孔。例如，第一区域中多个电路单元和第二区域中多个电路单元可以包括：第二十一过孔V21至第二十三过孔V23。第三区域中多个电路单元可以至少包括第二十四过孔V24。第二十一过孔V21至第二十四过孔V24内的第五绝缘层115被去掉，暴露出第四导电层的表面。

在一些示例中，如图11C所示，显示区域的第五导电层可以包括：第一连接线71、第一补偿走线91、第一数据连接电极81和第一补偿连接电极82。第一连接线71和多个第一数据连接电极81可以为一体结构。第一补偿走线91和多个第一补偿连接电极82可以为一体结构。

在一些示例中，位于第N列第M行的第一数据连接电极81可以通过第二十一过孔V21与第二数据连接电极86电连接，从而实现位于第M行的第一连接线71与位于第N列的数据信号线60与电连接。位于第N+1列第M行的第一数据连接电极81可以通过第二十二过孔V22与第二数据连接电极86电连接，从而实现位于第M列的第一连接线71与位于第N+1列的第二连接线72电连接。在本示例中，第二十一过孔V21可以称为第一连接孔，第二十二过孔V22可以称为第二连接孔。在一些示例中，第一数据连接电极81可以通过第二十三过孔V23与虚设电极85电连接。第一补偿连接电极82可以通过第二十四过孔V24与虚设电极85电连接。第一补偿连接电极还可以与第二补偿连接电极电连接，以实现第一补偿走线和第二补偿走线的电连接。

在一些示例中，如图11D所示，第一补偿走线91与第一连接线71之间设置的第一断口DF1在衬底基板的正投影可以位于第四导电层的正投影范围内，例如可以被第一电源线51的正投影覆盖。如图11C所示，第二补偿走线92和第二连接线72之间设置的第二断口DF2在衬底基板的正投影可以位于第一导电层的正投影范围内，例如可以被发光控制线的正投影覆盖。然而，本实施例对此并不限定。

关于本示例的驱动电路层的其余结构可以参照前述实施例的说明，故于此不再赘述。

在一些示例中，在显示基板的制备过程中，在形成第四导电层之后，可以涂覆第二平坦薄膜，采用图案化工艺对第二平坦薄膜进行图案化，形成第五绝缘层115，随后，沉积第五导电薄膜，采用图案化工艺对第五导电薄膜进行图案化，形成设置在第五绝缘层115上的第五导电层。在一些示例中，第五导电层可以称为第三源漏金属(SD3)层。第五绝缘层可以称为第二平坦层。在一些示例中，第五导电层可以采用金属材料，如银(Ag)、铜(Cu)、铝(Al)和钼(Mo)中的任意一种或多种，或上述金属的合金材料，如铝钕合金(AlNd)或钼铌合金(MoNb)，可以是单层结构，或者多层复合结构，如Mo/Cu/Mo等。第五绝缘层可以采用有机材料，如树脂等。关于本实施例的显示基板的其余制备过程可以参照前述实施例的说明，故于此不再赘述。

本示例提供的显示基板，通过将第一连接线设置在第五导电层，可以降低第一连接线的负载，适用于较高刷新率的显示基板。

图12A为图7A中区域C1形成第二导电层后的显示基板的另一局部放大示意图。图12B为图7A中区域C1形成第三绝缘层后的显示基板的另一局部放大示意图。图12C为图7A中区域C1形成第三导电层后的显示基板的另一局部放大示意图。图12D为图7A中区域C1的第二导电层和第三导电层的局部放大示意图。图12E为图12C中沿R-R’方向的剖面示意图。

在一些示例性实施方式中，如图12A至图12E所示，在垂直于显示基板的方向上，驱动电路层可以包括：依次设置在衬底基板101上的第一导电层、第二导电层和第三导电层。第一绝缘层111可以设置在半导体层和第一导电层之间，第二绝缘层112可以设置在第一导电层与第二导电层之间，第三绝缘层113可以设置在第二导电层与第三导电层之间。

在一些示例中，如图12A所示，显示区域中每个电路单元的第二导电层可以包括：第一初始信号线31、第二初始信号线32、存储电容的第二极板33、极板连接线34和屏蔽电极35。显示区域的第一区域的多个电路单元可以包括：第一连接线71、多个第一数据连接电极81。显示区域的第三区域的多个电路单元可以包括：第一补偿走线91、多个第一补偿连接电极82。

在一些示例中，如图12B所示，第三绝缘层可以开设有多个过孔。例如，第一区域中多个电路单元和第二区域中多个电路单元还可以包括：第二十六过孔V26至第二十八过孔V28。第三区域中多个电路单元还可以包括：第二十九过孔V29。第二十六过孔V26至第二十九过孔V29内的第三绝缘层113被去掉，暴露出第二导电层的表面。

在一些示例中，如图12C所示，第一区域和第二区域中多个电路单元的第三导电层还可以包括：第二连接线72、第二数据连接电极86以及多个虚设电极85。第三区域中多个电路单元的第三导电层还可以包括：第二补偿走线92、第二补偿连接电极以及多个虚设电极85。在一些示例中，第一电源线51可以位于第三导电层，且第一电源线51的形状可以为主体部分沿着第二方向Y延伸的直线段。在一个单元列中，第二补偿走线92和第二连接线72可以位于数据信号线60远离第一电源线51的一侧。

在一些示例中，位于第N列第M行的第二数据连接电极86可以通过第二十六过孔V26与第一数据连接电极81电连接，从而实现位于第M行的第一连接线71与位于第N列的数据信号线60与电连接。位于第N+1列第M行的第二数据连接电极87可以通过第二十七过孔V27与第一数据连接电极81电连接，从而实现位于第M列的第一连接线71与位于第N+1列的第二连接线72电连接。在本示例中，第二十六过孔V26可以称为第一连接孔，第二十七过孔V27可以称为第二连接孔。在一些示例中，虚设电极85可以通过第二十八过孔V28与第一数据连接电极81电连接。虚设电极85可以通过第二十九过孔V29与第一补偿连接电极82电连接。第一补偿连接电极还可以与第二补偿连接电极电连接，以实现第一补偿走线和第二补偿走线的电连接。

在一些示例中，如图12D所示，第一补偿走线91与第一连接线71之间设置的第一断口DF1在衬底基板的正投影可以位于第三导电层的正投影范围内，例如可以被第一电源线51的正投影覆盖。如图12C所示，第二补偿走线92和第二连接线72之间设置的第二断口DF2在衬底基板的正投影可以位于第一导电层的正投影范围内，例如可以被发光控制线的正投影覆盖。然而，本实施例对此并不限定。

本示例提供的显示基板，驱动电路层仅包括三个导电层，可以减少工艺流程，减少掩模版的使用量和制作材料的使用量，从而可以降低成本。

关于本示例的显示基板的其余结构可以参照前述实施例的说明，故于此不再赘述。

图13为本公开至少一实施例的显示基板的另一平面结构示意图。在一些示例中，如图13所示，至少一个单元行中可以仅设置第一补偿走线91，至少一个单元行中可以仅设置至少一条第一连接线71。第一连接线71可以从靠近左侧或右侧的边框区域的一侧向中心线O延伸。第一连接线71的一端可以延伸至左侧或右侧的边框区域与显示区域的边界，另一端可以延伸至中心线O。至少一个单元行中的至少两条第一连接线71可以在第一方向上对齐，且相邻第一连接线71之间可以设置断口，以实现不同数据信号线60和数据连接线70之间的连接。至少一个单元列中可以仅设置第二补偿走线92，至少一个单元列中可以仅设置第二连接线72。在本示例中，第二连接线72可以沿第二方向D2贯通显示区域100。第二连接线72的一端可以延伸至上侧的边框区域与显示区域的边界，另一端可以延伸绑定区域与显示区域的边界B。

图14为图13中区域C3的驱动电路层的局部放大示意图。在本示例中，以驱动电路层包括三层源漏金属层为例进行示意。如图14所示，第一连接线71、第一补偿走线91、第一数据连接电极81和第一补偿连接电极82可以位于第五导电层，第二连接线72、第二补偿走线92、数据信号线60、第一电源线51、第二数据连接电极、第二补偿连接电极以及虚设电极可以位于第四导电层。在本示例中，通过将第一连接线设置在第五导电层，可以减小第一连接线的负载，从而可以增加第一连接线的长度，简化走线排布。关于本实施例的显示基板的其余结构可以参照前述实施例的说明，故于此不再赘述。

图15为本公开至少一实施例的显示基板的另一平面结构示意图。在一些示例中，如图15所示，第一连接线71可以沿第一方向X贯通显示区域100。第一连接线71的一端可以延伸至左侧边框区域与显示区域的边界，另一端可以延伸至右侧边框区域与显示区域的边界。至少一个单元行可以仅设置一条第一连接线71。第一连接线71可以与数据信号线60和第二连接线72电连接。第一补偿走线91可以与第一连接线71平行且同层设置，第一补偿走线91可以从左侧边框区域延伸至右侧边框区域。

在一些示例中，如图15所示，第二连接线72可以沿第二方向Y贯通显示区域。第二连接线72的一端可以延伸至上侧边框区域与显示区域的边界，另一端可以延伸至绑定区域与显示区域的边界。第二补偿走线92可以与第二连接线72平行且同层设置。第二补偿走线92可以从上侧边框区域延伸至绑定区域。

在一些示例中，第一连接线71和第一补偿走线91可以位于第五导电层，第二连接线72、第二补偿走线92和数据信号线60可以位于第四导电层。然而，本实施例对此并不限定。

关于本实施例的显示基板的其余结构可以参照前述实施例的说明，故于此不再赘述。

在一些示例性实施方式中，显示区域的至少一个电路单元可以包括多个无效像素电路。至少一条第二连接线在衬底基板的正投影可以与至少一个单元列的无效像素驱动电路在衬底基板的正投影存在交叠。在一些示例中，显示基板的显示区域可以包括屏下摄像头(UDC，Under Display Camera)区域和正常显示区域，感光传感器(如，摄像头等硬件)在显示基板上的正投影可以位于屏下摄像头区域。通过对显示区域的像素驱动电路进行压缩可以排布位于屏下摄像头区域的发光元件所连接的像素驱动电路，同时也会产生无效像素驱动电路。

图16为本公开至少一实施例的电路单元的排布示意图。在一些示例中，显示区域的多个单元列可以包括：多个第一单元列75和多个第二单元列76。第一单元列75可以包括多个有效像素驱动电路。第二单元列76可以包括多个无效像素驱动电路。第一单元列75和第二单元列76可以沿第一方向X间隔排布。例如，相邻两个第二单元列76之间可以设置四个第一单元列75。然而，本实施例对此并不限定。例如，相邻两个第二单元列之间可以设置一个或者多个第一单元列。

图17为本公开至少一实施例的显示基板的另一平面结构示意图。图18A为图17中区域C4形成第三导电层后的显示基板的局部放大示意图。图18B为图17中区域C4形成第四导电层后的显示基板的局部放大示意图。图18C为图18B中第三导电层和第四导电层的示意图。

在一些示例中，如图17所示，第二连接线72可以排布在包括无效像素驱动电路的单元列(即前述的第二单元列)。至少一个第二单元列可以包括至少一条第二连接线72和至少一条第二补偿走线92。例如，至少一个第二单元列可以包括一条第二连接线72和一条第二补偿走线92。然而，本实施例对此并不限定。

在一些示例中，如图18A至图18C所示，显示基板的驱动电路层可以包括：依次设置在衬底基板的半导体层、第一导电层、第二导电层、第三导电层和第四导电层。半导体层和第一导电层之间设置第一绝缘层。第一导电层和第二导电层之间设置第二绝缘层。第二导电层和第三导电层之间设置第三绝缘层。第三导电层和第四导电层之间设置第四绝缘层。本示例的驱动电路层可以包括两个源漏金属层。

在一些示例中，如图18A所示，显示区域的第三导电层可以至少包括：第一连接线71、第一补偿走线91、第一数据连接电极81、第一补偿连接电极82。在一些示例中，第一连接线71的形状可以为主体部分沿着第二方向Y延伸的折线状。例如，第一连接线71可以为曲线或者S型线。第一连接线71与多个第一数据连接电极81可以为一体结构。第一补偿走线91的形状可以为主体部分沿着第二方向Y延伸的折线状。例如，第一补偿走线91可以为曲线或者S型线。第一补偿走线91与多个第一补偿连接电极82可以为一体结构。

在一些示例中，如图18B所示，显示区域的第四导电层可以至少包括：第二连接线72、第二补偿走线92、数据信号线60、第一电源线51、第二数据连接电极86、虚设电极85以及第二补偿连接电极。第二连接线72可以与其相邻的一个第二数据连接电极86为一体结构。数据信号线60可以与其相邻的一个第二数据连接电极86为一体结构。在一些示例中，第二单元列(即包括无效像素电路的单元列)可以不设置数据信号线，而将空间留出用于排布第二连接线和第二补偿走线。例如，第二单元列可以排布至少一条第二连接线和第二补偿走线。在一些示例中，第二单元列的第四导电层的阳极连接电极和第一电源线可以与第三导电层没有电性连接。然而，本实施例对此并不限定。

在一些示例中，如图18A至图18C所示，第N列和第N+5列可以为第二单元列。第N-4列至第N-1列以及第N+1列至第N+4列可以为第一单元列。第N列和第N+5列的第四导电层可以包括：第一电源线51、第二连接线72、第二补偿走线92、第二数据连接电极86和虚设电极85。第二单元列的第四导电层的第一电源线可以与第三导电层没有电性连接。在第二单元列中，第一电源线51可以与第二连接线72和第二补偿走线92相邻。第N-4列至第N-1列以及第N+1列至第N+4列的第四导电层可以包括：第一电源线51和数据信号线60、虚设电极85、第二数据连接电极86。

在一些示例中，如图18A至图18C所示，位于第N列的第二连接线72可以通过位于第M+1行的第一连接线71与位于第N-1列的数据信号线60电连接。位于第N+5列的第二连接线72可以通过位于第M行的第一连接线71与位于第N-2列的数据信号线60电连接。其中，第一连接线71的一端可以与第一数据连接电极81为一体结构，第一数据连接电极81可以通过第四绝缘层的过孔与第二数据连接电极86电连接，由于第二数据连接电极86可以与数据信号线60为一体结构，从而实现第一连接线71与数据信号线60的电连接。第一连接线71的另一端可以与另一个第一数据连接电极81为一体结构，该第一数据连接电极81可以通过第四绝缘层的过孔与另一个第二数据连接电极86电连接，由于该第二数据连接电极86可以与第二连接线72为一体结构，从而实现第一连接线71与第二连接线72的电连接。

在一些示例中，虚设电极85呈现出的形貌和结构与第二补偿连接电极和第二数据连接电极86可以相同，不仅可以提高制备工艺的均一性，而且使得不同区域具有基本上相同的转接连接结构，不同区域在透射光及反射光下均能达到基本上相同的显示效果，有效消除了消影情况，有效避免了显示基板的外观不良，提高了显示品质和显示质量。

在本示例中，通过将第二连接线和第二补偿走线设置在第二单元列，可以避免大量走线聚集排布，使得不同区域在透射光及反射光下均能达到基本上相同的显示效果，有效消除了消影情况，有效避免了显示基板的外观不良，提高了显示品质和显示质量。

关于本实施例的显示基板的其余结构可以参照前述实施例的说明，故于此不再赘述。

图19为本公开至少一实施例的显示基板的另一平面结构示意图。在一些示例性实施方式中，如图19所示，显示区域100的多条数据信号线60可以沿着第二方向Y延伸，并按照编号递增的方式沿着第一方向X以设定的间隔顺序设置。显示区域的多条数据信号线60均可以与数据连接线70对应连接。引线区201的多条引出线80均可以与数据连接线70对应连接。在本示例中，全部引出线80可以不与数据信号线60直接连接，而是通过数据连接线70实现连接。本示例中，通过将全部数据信号线60通过数据连接线70与引出线80连接。

在一些示例中，如图19所示，数据连接线70可以包括沿第一方向X延伸的第一连接线71和沿第二方向Y延伸的第二连接线72。显示区域在第一方向X具有中心线O。位于中心线O一侧的区域内，靠近中心线O的数据信号线60所电连接的第一连接线71，可以位于远离中心线O的数据信号线60所电连接的第一连接线71远离绑定区域200的一侧。靠近中心线O的数据信号线60所电连接的第二连接线72，可以位于远离中心线O的数据信号线60所电连接的第二连接线72靠近中心线O的一侧。在本示例中，位于中心线O一侧的区域内，多条第一连接线71沿第一方向X的长度可以沿着第二方向逐渐增加。多条第二连接线72沿着第二方向Y的长度可以沿着第一方向X逐渐增加。然而，本实施例对此并不限定。

图20为本公开至少一实施例的显示基板的另一平面结构示意图。在一些示例中，如图20所示，多条第二连接线72可以沿第二方向Y贯通显示区域100。第二连接线72的一端可以延伸至上侧边框区域和显示区域100的边界，另一端可以延伸至显示区域100和绑定区域200的边界。关于本实施例的显示基板的其余结构可以参照图19所示实施例的说明，故于此不再赘述。

图21为本公开至少一实施例的显示基板的另一平面结构示意图。图22为本公开至少一实施例的补偿走线的平面结构视图。在一些示例中，如图21和图22所示，显示区域100的驱动电路层可以包括：组成电路单元阵列的多个电路单元、多条数据信号线60、多条数据连接线70和补偿走线90。多个电路单元、多条数据信号线60和多条数据连接线70的布局和结构与前述图20所示布局和结构大致相同。补偿走线90可以包括多条沿第一方向X延伸的第一补偿走线91和多条沿第二方向Y延伸的第二补偿走线92。多条第一补偿走线91可以沿着第二方向Y依次设置，多条第二补偿走线92可以沿着第一方向X依次设置。第一补偿走线91和第二补偿走线92可以设置在不同的导电层中。例如，第一补偿走线91和第一连接线71可以同层设置，第二补偿走线92和第二连接线72可以同层设置。

图23A为图21中区域C5形成第三导电层后的显示基板的局部放大示意图。图23B为图21中区域C5形成第四导电层后的显示基板的局部放大示意图。图23C为图21中区域C5形成第五绝缘层后的显示基板的局部放大示意图。图23D为图21中区域C5形成第五导电层后的显示基板的局部放大示意图。图23E为图21中区域C5的第三导电层、第四导电层和第五导电层的局部放大示意图。图23A至图23E中仅示意了区域C5中若干单元行(例如包括第M-1行和第M行)和若干单元列(例如包括第N-1列至第N+3列)的结构。

在一些示例性实施方式中，显示基板的驱动电路层可以包括：依次设置在衬底基板上的半导体层、第一导电层、第二导电层、第三导电层、第四导电层和第五导电层。半导体层和第一导电层之间设置有第一绝缘层。第一导电层和第二导电层之间设置有第二绝缘层。第二导电层和第三导电层之间设置有第三绝缘层。第三导电层和第四导电层之间设置有第四绝缘层。第四导电层和第五导电层之间设置有第五绝缘层。本示例的驱动电路层可以包括三个源漏金属层。

在一些示例中，如图23A所示，显示区域的第三导电层可以包括：多个连接电极和第一电源线51。第一电源线51可以通过第三绝缘层开设的过孔与存储电容的第二极板33以及第五有源层的第一区连接。关于第三导电层的多个连接电极、第三绝缘层、第二导电层、第二绝缘层、第一导电层、第一绝缘层和半导体层的描述可以参照前述实施例的相关说明，故于此不再赘述。

在一些示例中，如图23B所示，显示区域的第四导电层可以至少包括：阳极连接电极52、遮挡电极53、数据信号线60、第二连接线72和第二补偿走线。遮挡电极53可以通过第四绝缘层开设的过孔与第一电源线51电连接。在一些示例中，像素驱动电路的第三晶体管T3的栅极、第一晶体管T1的第二极、第二晶体管T2的第一极以及存储电容的第一极板与第一节点N1电连接。遮挡电极53在衬底基板的正投影可以覆盖第一节点N1在衬底基板的正投影，从而可以有效屏蔽数据电压跳变对像素驱动电路中关键节点的影响，避免了数据电压跳变影响像素驱动电路的关键节点的电位，提高了显示效果。至少一个单元列可以设置一条数据信号线60和至少两条第二连接线72。两条第二连接线72可以与数据信号线60相邻。例如，数据信号线60在衬底基板的正投影可以位于第一电源线51和第二连接线72在衬底基板的正投影之间。然而，本实施例对此并不限定。例如，至少一个单元列可以包括多条第二连接线。又如，相邻两个单元列可以包括三条第二连接线。

在一些示例中，如图23C所示，显示区域的第五绝缘层可以开设有多个过孔。例如，第五绝缘层开设的多个过孔可以包括：第三十一过孔V31至第三十三过孔V33。第三十一过孔V31至第三十三过孔V33内的第五绝缘层可以被去掉，暴露出第四导电层的表面。例如，第五绝缘层开设的多个过孔可以沿第一方向X依次排布。例如，在一个单元行内的多个过孔在衬底基板的正投影可以与本单元行的第二扫描线22在衬底基板的正投影存在交叠。在本示例中，通过设置多个规则排布的过孔，有助于提高制备工艺的均一性。

在一些示例中，如图23D所示，显示区域的第五导电层可以包括：沿第一方向X延伸的第一连接线71和第一补偿走线91、第一数据连接电极81以及虚设电极85。第一连接线71和第一补偿走线91可以为沿第一方向X延伸的直线状。第一连接线71的两端可以分别与第一数据连接电极81电连接，例如可以为一体结构。例如，位于第M-1行的第一连接线71的第一端可以通过第一数据连接电极81经由第三十一过孔V31与位于第N+2列的数据信号线60电连接，第二端可以通过另一个第一数据连接电极81经由第三十二过孔V32与位于第N+3列的一条第二连接线72电连接。位于第M行的第一连接线71的第一端可以通过一个第一数据连接电极81经由第三十一过孔V31与位于第N+1列的数据信号线60电连接，第二端可以通过另一个第一数据连接电极81经由第三十二过孔V32与位于第N+3列的另一条第二连接线72电连接。同理，位于第N+3列的数据信号线60可以通过位于第M-1行的另一条第一连接线71与该数据信号线60右侧的一条第二连接线72电连接。在本示例中，第一数据连接电极可以直接与数据信号线或第二连接线电连接，无需通过其他连接电极转接实现，可以节省排布空间。然而，本实施例对此并不限定。在另一些示例中，第四导电层还可以包括：第二数据连接电极和第二补偿连接电极。第二数据连接电极可以与数据信号线或第二连接线为一体结构，第二补偿连接电极可以与第二补偿走线为一体结构。第一数据连接电极可以与第二数据连接电极电连接，第二补偿连接电极可以与第一补偿连接电极电连接。

在一些示例中，如图23D和图23E所示，多个第一数据连接电极81和多个虚设电极85可以在第二方向Y上位于第一连接线71的相同侧。在一个单元行中，多个第一数据连接电极81和多个虚设电极85可以沿第一方向X对齐排布。虚设电极85可以通过第三十三过孔V33与数据信号线60或第二连接线72电连接。虚设电极85在衬底基板的正投影可以与数据信号线60或第二连接线72在衬底基板的正投影至少部分交叠。虚设电极85呈现出的形貌和结构与第一数据连接电极81可以相同，不仅可以提高制备工艺的均一性，而且使得不同区域具有基本上相同的转接连接结构，不同区域在透射光及反射光下均能达到基本上相同的显示效果，有效消除了消影情况，有效避免了显示基板的外观不良，提高了显示品质和显示质量。

在一些示例中，显示区域的第五导电层还可以包括多个第一补偿连接电极。第一补偿走线91可以与多个第一补偿连接电极为一体结构。第一补偿走线91可以通过第一补偿连接电极与第二补偿走线92电连接。第一补偿连接电极的形貌和结构可以与第一数据连接电极81相同，从而可以提高制备工艺的均一性。

在一些示例中，如图23E所示，第一连接线71和第一补偿走线91之间设置第一断口DF1。第一断口DF1在衬底基板的正投影可以位于第三导电层或第四导电层覆盖的区域内。例如，第一断口DF1在衬底基板的正投影可以被第四导电层的第二连接线在衬底基板的正投影覆盖。又如，第一断口DF1在衬底基板的正投影可以被第三导电层的第一电源线51在衬底基板的正投影覆盖。

关于本实施例的显示基板的其余结构和制备过程可以参照前述实施例的说明，故于此不再赘述。

图24为本公开至少一实施例的显示基板的外观效果的示意图。在一些示例中，如图24所示，本实施例的显示基板通过将第一连接线和第二连接线排布在不同的导电层，而且在显示区域设置第一补偿走线和第二补偿走线，除了数据连接线和补偿走线的断口处存在少量差异，可以使得显示区域的不同区域的走线达到一致，从而使得不同区域在透射光及反射光下均能达到基本上相同的显示效果，有效消除了消影情况，有效避免了显示基板的外观不良，提高了显示品质和显示质量。

图25A为图21中区域C5形成第三导电层后的显示基板的另一局部放大示意图。图25B为图21中区域C5形成第四导电层后的显示基板的另一局部放大示意图。图25C为图21中区域C5的第三导电层和第四导电层的局部放大示意图。图25A至图25C中仅示意了区域C5中若干单元行(例如包括第M-1行和第M行)和若干单元列(例如包括第N-1列至第N+3列)的结构。

在一些示例性实施方式中，显示基板的驱动电路层可以包括：依次设置在衬底基板上的半导体层、第一导电层、第二导电层、第三导电层和第四导电层。半导体层和第一导电层之间设置有第一绝缘层。第一导电层和第二导电层之间设置有第二绝缘层。第二导电层和第三导电层之间设置有第三绝缘层。第三导电层和第四导电层之间设置有第四绝缘层。本示例的驱动电路层可以包括两个源漏金属层。

在一些示例中，如图25A所示，显示区域的第三导电层可以包括：多个连接电极、第一连接线71、第一补偿走线91、第一数据连接电极81和多个虚设电极85。在一个单元行内，第一连接线71和第一补偿走线91在衬底基板的正投影可以位于本单元行的发光控制线24和第二初始信号线32在衬底基板的正投影之间。至少一个电路单元中可以设置多个虚设电极85，或者可以设置虚设电极85和第一数据连接电极81。在一个单元行内，多个虚设电极85和多个第一数据连接电极81沿第一方向X排布。多个虚设电极85和多个第一数据连接电极81可以在第二方向Y上位于本单元行的第一连接线71的同一侧。第一连接线71可以与多个第一数据连接电极81为一体结构。在一些示例中，第三导电层还可以包括：多个第一补偿连接电极。多个第一补偿连接电极可以与第一补偿走线为一体结构。第一补偿连接电极的形貌和结构可以与第一数据连接电极81和虚设电极85相同，从而可以提高制备工艺的均一性。

在一些示例中，如图25B所示，显示区域的第四导电层可以包括：阳极连接电极、数据信号线60、第二连接线72、第一电源线51和第二补偿走线。至少一个单元列可以设置一条数据信号线60和至少两条第二连接线72。两条第二连接线72可以与数据信号线60相邻。例如，数据信号线60在衬底基板的正投影可以位于第一电源线51和第二连接线72在衬底基板的正投影之间。然而，本实施例对此并不限定。在另一些示例中，第一电源线51可以设置在第三导电层。

在一些示例中，如图25A和图25C所示，第一连接线71和第一补偿走线91之间设置第一断口DF1。第一断口DF1在衬底基板的正投影可以位于第四导电层覆盖的区域内。例如，第一断口DF1在衬底基板的正投影可以被第四导电层的第二连接线、数据信号线或第一电源线在衬底基板的正投影覆盖。

关于本实施例的显示基板的其余结构可以参照前述实施例的说明，故于此不再赘述。

图26A为图21中区域C5形成第二导电层后的显示基板的另一局部放大示意图。图26B为图21中区域C5形成第三导电层后的显示基板的另一局部放大示意图。图26C为图21中区域C5的第二导电层和第三导电层的局部放大示意图。图26A至图26C中仅示意了区域C5中若干单元行(例如包括第M-1行和第M行)和若干单元列(例如包括第N-1列至第N+3列)的结构。

在一些示例性实施方式中，显示基板的驱动电路层可以包括：依次设置在衬底基板上的半导体层、第一导电层、第二导电层和第三导电层。半导体层和第一导电层之间设置有第一绝缘层。第一导电层和第二导电层之间设置有第二绝缘层。第二导电层和第三导电层之间设置有第三绝缘层。本示例的驱动电路层可以包括单个源漏金属层。

在一些示例中，如图26A所示，显示区域的第二导电层可以包括：第一初始信号线31、第二初始信号线32、存储电容的第二极板33、极板连接电极、屏蔽电极、第一连接线72、第一补偿走线91、第一数据连接电极81、以及多个虚设电极85。在一个单元行内，第一连接线71和第一补偿走线91在衬底基板的正投影可以位于本单元行的发光控制线24和第二初始信号线32在衬底基板的正投影之间。至少一个电路单元中可以设置多个虚设电极85，或者可以设置虚设电极85和第一数据连接电极81。在一个单元行内，多个虚设电极85和多个第一数据连接电极81沿第一方向X排布。多个虚设电极85和多个第一数据连接电极81可以在第二方向Y上位于本单元行的第一连接线71的同一侧。第一连接线71可以与多个第一数据连接电极81为一体结构。在一些示例中，第二导电层还可以包括：多个第一补偿连接电极。多个第一补偿连接电极可以与第一补偿走线为一体结构。第一补偿连接电极的形貌和结构可以与第一数据连接电极81和虚设电极85相同，从而可以提高制备工艺的均一性。

在一些示例中，如图26B所示，显示区域的第三导电层可以包括：多个连接电极、数据信号线60、第一连接线72、第一电源线51以及第二补偿走线。在至少一个单元列中，两条第二连接线72、第一电源线51和数据信号线60可以沿第一方向X依次排布。两条第二连接线72可以与数据信号线60相邻。例如，数据信号线60在衬底基板的正投影可以位于第一电源线51和第二连接线72在衬底基板的正投影之间。

在一些示例中，如图26A和图26C所示，第一连接线71和第一补偿走线91之间设置第一断口DF1。第一断口DF1在衬底基板的正投影可以位于第三导电层覆盖的区域内。例如，第一断口DF1在衬底基板的正投影可以被第三导电层的第二连接线、数据信号线或第一电源线在衬底基板的正投影覆盖。

关于本实施例的显示基板的其余结构可以参照前述实施例的说明，故于此不再赘述。

在另一些示例性实施方式中，第一连接线和第一补偿走线可以位于第四导电层，第一电源线、第二连接线、数据信号线和第二补偿走线可以位于第三导电层。又如，第一连接线和第一补偿走线可以位于第四导电层，第二连接线和第二补偿走线可以位于第五导电层。数据信号线和第一电源线可以均位于第三导电层，或者可以均位于第五导电层；或者，数据信号线可以位于第三导电层，第一电源线可以位于第五导电层；或者，数据信号线可以位于第五导电层，第一电源线可以位于第三导电层。

本实施例通过在显示区域内设置数据连接线，使得绑定区域的引出线部分或全部通过数据连接线与数据信号线连接，使得引线区中不需要设置扇形状的斜线，有效减小了引线区的长度，大大缩减了下边框宽度，提高了屏占比，有利于实现全面屏显示。本示例将数据连接线的第一连接线和第二连接线设置在不同的导电层，可以方便数据连接线的布局，避免大量走线聚集排布，使得不同区域在透射光及反射光下均能达到基本上相同的显示效果，有效消除了消影情况，有效避免了显示基板的外观不良，提高了显示品质和显示质量。本示例通过设置补偿走线和虚设电极，可以进一步均衡显示区域的走线排布，有效消除了消影情况，有效避免了显示基板的外观不良。本示例通过将补偿走线设置成网状连通结构，不仅可以有效降低电源走线的电阻，有效降低低压电源信号的压降，实现低功耗，而且可以有效提升显示基板中电源信号的均一性，有效提升了显示均一性，提高了显示品质和显示质量。本公开的制备工艺可以很好地与现有制备工艺兼容，工艺实现简单，易于实施，生产效率高，生产成本低，良品率高。

在一些示例性实施例中，本公开实施例的显示基板可以应用于具有像素驱动电路的显示装置中，如OLED、量子点显示(QLED)、发光二极管显示(Micro LED或Mini LED)或量子点发光二极管显示(QDLED)等，本公开在此不做限定。

本公开实施例还提供一种显示装置，显示装置可以包括前述的显示基板。在一些示例中，显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件，本发明实施例并不以此为限。

本公开中的附图只涉及本公开涉及到的结构，其他结构可参考通常设计。在不冲突的情况下，本公开的实施例及实施例中的特征可以相互组合以得到新的实施例。本领域的普通技术人员应当理解，可以对本公开的技术方案进行修改或者等同替换，而不脱离本公开技术方案的精神和范围，均应涵盖在本公开的权利要求的范围当中。

Claims (17)

1.一种显示基板，包括：显示区域和位于所述显示区域一侧的绑定区域；

所述显示区域包括：衬底基板以及设置在所述衬底基板上的驱动电路层；

所述驱动电路层包括：构成多个单元行和多个单元列的多个电路单元、多条数据信号线和多条数据连接线；所述多条数据信号线中的至少一条数据信号线与一个单元列电连接；

所述多条数据连接线中的至少一条数据连接线包括：沿第一方向延伸的第一连接线和沿第二方向延伸的第二连接线，所述第二连接线向所述绑定区域延伸，所述第一方向和所述第二方向交叉；

所述第一连接线分别与所述第二连接线和所述数据信号线电连接；所述第一连接线和所述第二连接线位于不同的导电层；

所述显示区域还包括：沿所述第一方向延伸的多条第一补偿走线、沿所述第二方向延伸的多条第二补偿走线；所述多条第二补偿走线中的至少一条第二补偿走线与所述多条第一补偿走线中的至少一条第一补偿走线电连接；

所述第一补偿走线和所述第一连接线同层设置，至少一个电路单元包括第一断口，所述第一断口设置在所述第一补偿走线和所述第一连接线之间；所述第一断口在所述衬底基板的正投影被所述第一连接线所在膜层以外的导电膜层在衬底基板的正投影覆盖；

所述第二补偿走线和所述第二连接线同层设置，至少一个电路单元包括第二断口，所述第二断口设置在所述第二补偿走线和所述第二连接线之间；所述第二断口在所述衬底基板的正投影被所述第二连接线所在膜层以外的导电膜层在衬底基板的正投影覆盖。

2.根据权利要求1所述的显示基板，其中，至少一条第一连接线的第一端与所述数据信号线电连接，第二端与所述第二连接线电连接。

3.根据权利要求1所述的显示基板，其中，至少一条第一连接线沿所述第一方向贯通所述显示区域。

4.根据权利要求1所述的显示基板，其中，至少一条第二连接线沿所述第二方向贯通所述显示区域。

5.根据权利要求4所述的显示基板，其中，在垂直于显示基板的方向上，所述第一连接线位于所述第二连接线远离所述衬底基板的一侧。

6.根据权利要求1所述的显示基板，还包括：位于所述显示区域其它侧的边框区域，所述边框区域设置有边框电源引线，所述边框电源引线与所述显示区域的多条第一补偿走线和多条第二补偿走线电连接。

7.根据权利要求1至6中任一项所述的显示基板，其中，至少一个电路单元包括：虚设电极；所述虚设电极通过过孔与数据信号线或第二连接线电连接，所述虚设电极在所述衬底基板的正投影与所述数据信号线或第二连接线在所述衬底基板的正投影至少部分交叠。

8.根据权利要求1至6中任一项所述的显示基板，其中，至少一个电路单元包括：虚设电极和第一数据连接电极；所述第一数据连接电极与所述第一连接线电连接，所述虚设电极通过过孔与所述第一数据连接电极电连接，所述虚设电极在所述衬底基板的正投影与所述第一数据连接电极在所述衬底基板的正投影至少部分交叠。

9.根据权利要求1至6中任一项所述的显示基板，其中，所述电路单元至少包括像素驱动电路，所述像素驱动电路包括存储电容和多个晶体管；

在垂直于显示基板的方向上，所述驱动电路层包括：在所述衬底基板上设置的半导体层、第一导电层、第二导电层和第三导电层；所述半导体层至少包括所述多个晶体管的有源层，所述第一导电层至少包括所述多个晶体管的栅极和所述存储电容的第一极板，所述第二导电层至少包括所述存储电容的第二极板，所述第三导电层至少包括多个连接电极。

10.根据权利要求9所述的显示基板，其中，所述第二导电层还包括：所述第一连接线，所述第三导电层还包括：所述第二连接线和所述数据信号线。

11.根据权利要求9所述的显示基板，其中，所述驱动电路层还包括：位于所述第三导电层远离所述衬底基板一侧的第四导电层；所述第四导电层包括：所述数据信号线和所述第二连接线；所述第三导电层还包括：所述第一连接线。

12.根据权利要求9所述的显示基板，其中，所述驱动电路层还包括：位于所述第三导电层远离所述衬底基板一侧的第四导电层、以及位于所述第四导电层远离所述衬底基板一侧的第五导电层；所述第四导电层包括：所述数据信号线和所述第二连接线；所述第五导电层包括：所述第一连接线。

13.根据权利要求1至6中任一项所述的显示基板，其中，所述绑定区域至少包括引线区，所述引线区包括多条引出线，所述数据信号线包括第一数据信号线组和第二数据信号线组，所述第一数据信号线组中的数据信号线通过所述数据连接线与所述引出线电连接，所述第二数据信号线组中的数据信号线直接与所述引出线电连接。

14.根据权利要求1至6中任一项所述的显示基板，其中，所述绑定区域至少包括引线区，所述引线区包括多条引出线，所述多条数据信号线通过所述多条数据连接线与所述多条引出线电连接。

15.根据权利要求14所述的显示基板，其中，相邻两条数据信号线之间设置有至少两条第二连接线。

16.根据权利要求1至6中任一项所述的显示基板，其中，至少一个单元列包括多个无效像素驱动电路，至少一条第二连接线在所述衬底基板的正投影与所述单元列的无效像素驱动电路在所述衬底基板的正投影存在交叠。

17.一种显示装置，包括如权利要求1至16中任一项所述的显示基板。