Nothing Special   »   [go: up one dir, main page]

CN114843341A - 一种增强型GaN功率器件及其制备方法 - Google Patents

一种增强型GaN功率器件及其制备方法 Download PDF

Info

Publication number
CN114843341A
CN114843341A CN202210384867.6A CN202210384867A CN114843341A CN 114843341 A CN114843341 A CN 114843341A CN 202210384867 A CN202210384867 A CN 202210384867A CN 114843341 A CN114843341 A CN 114843341A
Authority
CN
China
Prior art keywords
layer
gan
lpcvd
sin
power device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210384867.6A
Other languages
English (en)
Inventor
武乐可
夏远洋
范晓成
李亦衡
朱廷刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Corenergy Semiconductor Co ltd
Original Assignee
Jiangsu Corenergy Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Corenergy Semiconductor Co ltd filed Critical Jiangsu Corenergy Semiconductor Co ltd
Priority to CN202210384867.6A priority Critical patent/CN114843341A/zh
Publication of CN114843341A publication Critical patent/CN114843341A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/343—Gate regions of field-effect devices having PN junction gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种增强型GaN功率器件及其制备方法，涉及增强型GaN制备领域，该器件包括：由下至上依次设置的衬底、Buffer层、AlGaN层、P‑GaN层、LPCVD‑SiN层和PECVD‑SiN层；在器件的栅极区域的LPCVD‑SiN层和PECVD‑SiN层刻蚀有栅极凹槽；栅极凹槽内设置栅极电极；在器件的源极区域的LPCVD‑SiN层、PECVD‑SiN层、P‑GaN层和AlGaN层刻蚀有源极凹槽；源极凹槽内设置源极电极；在器件的漏极区域的LPCVD‑SiN层、PECVD‑SiN层、P‑GaN和AlGaN层刻蚀有漏极凹槽；漏极凹槽内设置漏极电极。本发明能够实现一种工艺简单、成本低的制备方法。

Description

一种增强型GaN功率器件及其制备方法
技术领域
本发明涉及增强型GaN制备领域，特别是涉及一种增强型GaN功率器件及其制备方法。
背景技术
近年来，宽禁带半导体新材料氮化镓(GaN)因其具备禁带宽度大、击穿电场高、电子饱和漂移速率高、抗辐射能力强等优越性能而得到高速发展。理论上，相同尺寸及结构的GaN基功率开关器件的临界击穿电场EC和击穿电压BV将超过Si的10倍。尤其特别的是，基于GaN材料的AlGaN/GaN具有独特异质结构和高性能二维电子气2DEG(面密度～1013/cm2、高迁移率～1500cm2/Vs-1)，以该结构为基础的常关型(增强型)高电子迁移率晶体管HEMT特别适合用于制备平面型功率开关器件，能实现器件更低导通电阻(Ron)、更高开关速度ton(其导通电阻Ron将低于Si同类器件的100倍以上，开关频率达到1MHz，可超Si同类器件1000倍。)
对于增强型的GaN HEMT器件，目前主要的实现方法是在AlGaN表面生长一层P型GaN层，通过P-GaN对栅极下方的二维电子气耗尽，实现常关的特性。在器件制作过程中，由于P-GaN对整个器件区域的二维电子气都有耗尽作用，而我们的目的是让P-GaN对栅极下方的二维电子气耗尽，其他区域的二维电子气不能被耗尽。这就使得必须对外延生长的P-GaN进行区域刻蚀，只保留栅极区域的P-GaN层，其他区域的P-GaN需要被刻蚀掉，这是增强型器件制作中的一大难点。由于P-GaN被刻蚀后，下方的AlGaN层要保留，并且不能受到损伤，因此需要采用高选择比、低损伤的刻蚀工艺。这种刻蚀工艺很难实现，即使采用价格高昂的刻蚀设备，也很难得到理想的刻蚀效果。
发明内容
针对上述问题，本发明的目的是提供一种增强型GaN功率器件及其制备方法。
为实现上述目的，本发明提供了如下方案：
一种增强型GaN功率器件，包括：由下至上依次设置的衬底、Buffer层、AlGaN层、P-GaN层、LPCVD-SiN层和PECVD-SiN层；
在所述增强型GaN功率器件的栅极区域的所述LPCVD-SiN层和PECVD-SiN层刻蚀有栅极凹槽；所述栅极凹槽内设置有栅极电极；
在所述增强型GaN功率器件的源极区域的所述LPCVD-SiN层、所述PECVD-SiN层、所述P-GaN层和所述AlGaN层刻蚀有源极凹槽；所述源极凹槽内设置有源极电极；
在所述增强型GaN功率器件的漏极区域的所述LPCVD-SiN层、所述PECVD-SiN层、所述P-GaN层和所述AlGaN层刻蚀有漏极凹槽；所述漏极凹槽内设置有漏极电极。
一种增强型GaN功率器件制备方法，所述方法包括：
以Si为衬底从下往上依次外延生长Buffer层、AlGaN层和P-GaN层；
采用LPCVD在所述P-GaN层的表面生长一层SiN层，得到LPCVD-SiN层；
刻蚀栅极区域的LPCVD-SiN层，得到栅极区域P-GaN层；
在所述LPCVD-SiN层和所述栅极区域P-GaN层上，利用PECVD生长一层SiN层，得到PECVD-SiN层；
在源极区域和漏极区域进行ICP刻蚀，得到源极凹槽和漏极凹槽；
对所述PECVD-SiN层、所述源极凹槽和所述漏极凹槽溅射欧姆金属层；
对所述PECVD-SiN层上的欧姆金属层进行刻蚀，得到源极电极和漏极电极；
刻蚀掉栅极区域的PECVD-SiN层，得到栅极凹槽；
在所述栅极凹槽沉积栅极金属，得到栅极电极。
可选地，所述在源极区域和漏极区域进行ICP刻蚀，得到源极凹槽和漏极凹槽，之前还包括：
分别对源极区域外边缘和漏极区域外边缘的Buffer层、AlGaN层和P-GaN层进行离子注入，得到绝缘区。
可选地，所述LPCVD-SiN层的厚度为1nm-1000nm。
可选地，所述刻蚀栅极区域的LPCVD-SiN层，得到栅极区域P-GaN层，具体包括：
利用ICP刻蚀机，刻蚀栅极区域的LPCVD-SiN层，得到裸露的P-GaN层；
对所述裸露的所述P-GaN层进行高温退火，得到栅极区域P-GaN层。
可选地，所述高温退火的温度大于600℃；所述高温退火的气体为氮气或氧气。
可选地，所述采用LPCVD在外延片P-GaN层的表面生长一层SiN层的温度大于700℃。
可选地，所述以Si为衬底从下往上依次外延生长Buffer层、AlGaN层和P-GaN层采用的设备为MOCVD设备。
可选地，所述采用LPCVD在外延片P-GaN层的表面生长一层SiN层，得到LPCVD-SiN层，之前还包括：
对外延片所述P-GaN层的表面进行清洗。
根据本发明提供的具体实施例，本发明公开了以下技术效果：
本发明提供的增强型GaN功率器件，包括：由下至上依次设置的衬底、Buffer层、AlGaN层、P-GaN层、LPCVD-SiN层和PECVD-SiN层；在增强型GaN功率器件的栅极区域的LPCVD-SiN层和PECVD-SiN层刻蚀有栅极凹槽；栅极凹槽内设置有栅极电极；在增强型GaN功率器件的源极区域的LPCVD-SiN层、PECVD-SiN层、P-GaN层和AlGaN层刻蚀有源极凹槽；源极凹槽内设置有源极电极；在增强型GaN功率器件的漏极区域的LPCVD-SiN层、PECVD-SiN层、P-GaN层和AlGaN层刻蚀有漏极凹槽；漏极凹槽内设置有漏极电极。本发明利用LPCVD SiN薄膜生长过程中，对P-GaN的钝化作用，先把整个P-GaN层进行钝化，然后在栅极区域将LPCVDSiN刻蚀掉，再进行高温退火，把栅极下方的P-GaN激活，实现了只有栅极下方的P-GaN对二维电子气起到耗尽作用，具有增强型器件功能。该制备方法成本低、工艺简单。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明提供的增强型GaN功率器件结构示意图；
图2为本发明提供的增强型GaN功率器件制备方法流程图；
图3为本发明提供的增强型GaN功率器件制备方法中步骤S1得到的结构示意图；
图4为本发明提供的增强型GaN功率器件制备方法中步骤S2得到的结构示意图；
图5为本发明提供的增强型GaN功率器件制备方法中步骤S3得到的结构示意图；
图6为本发明提供的增强型GaN功率器件制备方法中步骤S4得到的结构示意图；
图7为本发明提供的增强型GaN功率器件制备方法中进行离子注入后得到的结构示意图；
图8为本发明提供的增强型GaN功率器件制备方法中步骤S5得到的结构示意图；
图9为本发明提供的增强型GaN功率器件制备方法中步骤S7得到的结构示意图；
图10为本发明提供的增强型GaN功率器件制备方法中步骤S9得到的结构示意图。
符号说明：
源极电极—1，栅极电极—2，漏极电极—3，LPCVD-SiN层—4，PECVD-SiN层—5，绝缘区—6，P-GaN层—7，AlGaN层—8，Buffer层—9。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明的目的是提供一种增强型GaN功率器件及其制备方法，能够实现一种工艺简单、成本低的制备方法。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
如图1所示，本发明提供的一种增强型GaN功率器件，包括：由下至上依次设置的衬底、Buffer层9、AlGaN层8、P-GaN层7、LPCVD-SiN层4和PECVD-SiN层5。
在增强型GaN功率器件的栅极区域的LPCVD-SiN层4和PECVD-SiN层5刻蚀有栅极凹槽；栅极凹槽内设置有栅极电极2。
在增强型GaN功率器件的源极区域的LPCVD-SiN层4、PECVD-SiN层5、P-GaN层7和AlGaN层8刻蚀有源极凹槽；源极凹槽内设置有源极电极1。
在增强型GaN功率器件的漏极区域的LPCVD-SiN层4、PECVD-SiN层5、P-GaN层7和AlGaN层8刻蚀有漏极凹槽；漏极凹槽内设置有漏极电极3。
此外，增强型GaN功率器件还包括绝缘区6；绝缘区6设置在源极电极1外边缘和漏极电极3外边缘的Buffer层9、AlGaN层8和P-GaN层7。
如图2所示，本发明提供的一种增强型GaN功率器件制备方法，方法包括：
步骤S1：以Si为衬底从下往上依次外延生长Buffer层、AlGaN层和P-GaN层；具体的，以Si为衬底从下往上依次外延生长Buffer层、AlGaN层和P-GaN层采用的设备为MOCVD设备。由于P-GaN的耗尽作用，此时在AlGaN下方几乎没有二维电子气。如图3所示。
步骤S2：采用LPCVD在P-GaN层的表面生长一层SiN层，得到LPCVD-SiN层；具体的，LPCVD-SiN层的厚度为1nm-1000nm；采用LPCVD在外延片P-GaN层的表面生长一层SiN层的温度大于700℃。因为LPCVD SiN生长是高温过程，通常温度在700℃以上，这个温度下，P-GaN中掺杂的Mg会和H离子结合，生成Mg-H键，使得P-GaN被钝化，变成绝缘层，不能提供空穴，也就不能对二维电子气形成耗尽作用。二维电子气重新形成。如图4所示。
步骤S3：刻蚀栅极区域的LPCVD-SiN层，得到栅极区域P-GaN层。具体的，利用ICP刻蚀机，将栅极区域的LPCVD-SiN刻蚀掉，暴露出下面的P-GaN，得到栅极区域P-GaN层，然后进行高温退火。进一步的，采用800℃，N2退火，退火后，栅极下方的P-GaN被激活，可以提供空穴，因此下方的二维电子气被耗尽(其他区域的二维电子气仍然存在)。如图5所示。
步骤S4：在LPCVD-SiN层和栅极区域P-GaN层上，利用PECVD生长一层SiN层，得到PECVD-SiN层。具体的，PECVD-SiN层作为后面欧姆金属刻蚀工艺的保护层。如图6所示。
步骤S5：在源极区域和漏极区域进行ICP刻蚀，得到源极凹槽和漏极凹槽。具体的，源极凹槽和漏极凹槽均为欧姆接触凹槽。如图8所示。
步骤S6：对PECVD-SiN层、源极凹槽和漏极凹槽溅射欧姆金属层。
步骤S7：对PECVD-SiN层上的欧姆金属层进行刻蚀，得到源极电极和漏极电极。具体的，进行整片溅射欧姆金属层后，进行欧姆金属刻蚀，只保留源极和漏极区域的金属，形成欧姆接触。源极和漏极欧姆金属可分别作为源极电极和漏极电极，也可以增加后续工艺，在源极和漏极欧姆金属上继续加厚金属，作为源极电极和漏极电极。如图9所示。
步骤S8：刻蚀掉栅极区域的PECVD-SiN层，得到栅极凹槽。具体的，在栅极区域刻蚀掉钝化层。
S8具体包括：
利用ICP刻蚀机，刻蚀栅极区域的LPCVD-SiN层，得到裸露的P-GaN层。
对述裸露的所P-GaN层进行高温退火，得到栅极区域P-GaN层。具体的，高温退火的温度大于600℃；高温退火的气体为氮气或氧气。
步骤S9：在栅极凹槽沉积栅极金属，得到栅极电极。如图10所示。
其中，S2之前还包括：
对外延片P-GaN层的表面进行清洗。
此外，S5之前还包括：
分别对源极区域外边缘和漏极区域外边缘的Buffer层、AlGaN层和P-GaN层进行离子注入，得到绝缘区。具体的，绝缘区用于隔离有源区。如图7所示。
本发明提出新的增强型器件制作方法。该方法不需要进行困难的P-GaN刻蚀，利用LPCVD SiN薄膜生长过程中，对P-GaN的钝化作用，先把整个P-GaN层进行钝化，然后在栅极区域将LPCVD SiN刻蚀掉，再进行高温退火，把栅极下方的P-GaN激活，这样就实现了整个P-GaN层，只有栅极下方的P-GaN对二维电子气起到耗尽作用，实现了增强型器件功能。这种方法成本低、工艺简单，为增强型器件提供了新的实现手段。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处。综上所述，本说明书内容不应理解为对本发明的限制。

Claims (10)

1.一种增强型GaN功率器件，其特征在于，包括：由下至上依次设置的衬底、Buffer层、AlGaN层、P-GaN层、LPCVD-SiN层和PECVD-SiN层；
在所述增强型GaN功率器件的栅极区域的所述LPCVD-SiN层和PECVD-SiN层刻蚀有栅极凹槽；所述栅极凹槽内设置有栅极电极；
在所述增强型GaN功率器件的源极区域的所述LPCVD-SiN层、所述PECVD-SiN层、所述P-GaN层和所述AlGaN层刻蚀有源极凹槽；所述源极凹槽内设置有源极电极；
在所述增强型GaN功率器件的漏极区域的所述LPCVD-SiN层、所述PECVD-SiN层、所述P-GaN层和所述AlGaN层刻蚀有漏极凹槽；所述漏极凹槽内设置有漏极电极。
2.根据权利要求1所述的增强型GaN功率器件，其特征在于，所述增强型GaN功率器件还包括绝缘区；所述绝缘区设置在所述源极电极外边缘和漏极电极外边缘的Buffer层、AlGaN层和P-GaN层。
3.一种增强型GaN功率器件制备方法，其特征在于，所述方法应用于权利要求1-2任意一项所述的增强型GaN功率器件，所述方法包括：
以Si为衬底从下往上依次外延生长Buffer层、AlGaN层和P-GaN层；
采用LPCVD在所述P-GaN层的表面生长一层SiN层，得到LPCVD-SiN层；
刻蚀栅极区域的LPCVD-SiN层，得到栅极区域P-GaN层；
在所述LPCVD-SiN层和所述栅极区域P-GaN层上，利用PECVD生长一层SiN层，得到PECVD-SiN层；
在源极区域和漏极区域进行ICP刻蚀，得到源极凹槽和漏极凹槽；
对所述PECVD-SiN层、所述源极凹槽和所述漏极凹槽溅射欧姆金属层；
对所述PECVD-SiN层上的欧姆金属层进行刻蚀，得到源极电极和漏极电极；
刻蚀掉栅极区域的PECVD-SiN层，得到栅极凹槽；
在所述栅极凹槽沉积栅极金属，得到栅极电极。
4.根据权利要求3所述的增强型GaN功率器件制备方法，其特征在于，所述在源极区域和漏极区域进行ICP刻蚀，得到源极凹槽和漏极凹槽，之前还包括：
分别对源极区域外边缘和漏极区域外边缘的Buffer层、AlGaN层和P-GaN层进行离子注入，得到绝缘区。
5.根据权利要求3所述的增强型GaN功率器件制备方法，其特征在于，所述LPCVD-SiN层的厚度为1nm-1000nm。
6.根据权利要求3所述的增强型GaN功率器件制备方法，其特征在于，所述刻蚀栅极区域的LPCVD-SiN层，得到栅极区域P-GaN层，具体包括：
利用ICP刻蚀机，刻蚀栅极区域的LPCVD-SiN层，得到裸露的P-GaN层；
对所述裸露的所述P-GaN层进行高温退火，得到栅极区域P-GaN层。
7.根据权利要求6所述的增强型GaN功率器件制备方法，其特征在于，所述高温退火的温度大于600℃；所述高温退火的气体为氮气或氧气。
8.根据权利要求3所述的增强型GaN功率器件制备方法，其特征在于，所述采用LPCVD在外延片P-GaN层的表面生长一层SiN层的温度大于700℃。
9.根据权利要求3所述的增强型GaN功率器件制备方法，其特征在于，所述以Si为衬底从下往上依次外延生长Buffer层、AlGaN层和P-GaN层采用的设备为MOCVD设备。
10.根据权利要求3所述的增强型GaN功率器件制备方法，其特征在于，所述采用LPCVD在外延片P-GaN层的表面生长一层SiN层，得到LPCVD-SiN层，之前还包括：
对外延片所述P-GaN层的表面进行清洗。
CN202210384867.6A 2022-04-13 2022-04-13 一种增强型GaN功率器件及其制备方法 Pending CN114843341A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210384867.6A CN114843341A (zh) 2022-04-13 2022-04-13 一种增强型GaN功率器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210384867.6A CN114843341A (zh) 2022-04-13 2022-04-13 一种增强型GaN功率器件及其制备方法

Publications (1)

Publication Number Publication Date
CN114843341A true CN114843341A (zh) 2022-08-02

Family

ID=82564481

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210384867.6A Pending CN114843341A (zh) 2022-04-13 2022-04-13 一种增强型GaN功率器件及其制备方法

Country Status (1)

Country Link
CN (1) CN114843341A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4507007A1 (en) * 2023-08-10 2025-02-12 Infineon Technologies Austria AG Method for fabricating a semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4507007A1 (en) * 2023-08-10 2025-02-12 Infineon Technologies Austria AG Method for fabricating a semiconductor device

Similar Documents

Publication Publication Date Title
JP5355888B2 (ja) キャップ層および埋込みゲートを有する窒化物ベースのトランジスタを作製する方法
US8648390B2 (en) Transistor with enhanced channel charge inducing material layer and threshold voltage control
CN102386223B (zh) GaN高阈值电压增强型MOSHFET器件及制备方法
CN104269434B (zh) 一种高电子迁移率晶体管
CN102332469B (zh) 纵向导通的GaN常关型MISFET器件及其制作方法
CN110061053B (zh) 一种增强型半导体晶体管及其制备方法
JP2016139781A (ja) エンハンスメント型高電子移動度トランジスタおよびその製作方法
CN102856374B (zh) 一种GaN增强型MIS-HFET器件及其制备方法
CN106033724A (zh) Iii族氮化物增强型hemt及其制备方法
CN104638010B (zh) 一种横向导通的GaN常关型MISFET器件及其制作方法
CN220065702U (zh) 一种增强型hemt器件
WO2020107754A1 (zh) 一种提高GaN增强型MOSFET阈值电压的外延层结构及器件制备
CN108258035B (zh) 一种GaN基增强型场效应器件及其制作方法
KR20190112526A (ko) 이종접합 전계효과 트랜지스터 및 그 제조 방법
JP7052503B2 (ja) トランジスタの製造方法
CN111584628B (zh) 增强型GaN HEMT器件及其制备方法
WO2019176434A1 (ja) 半導体装置および半導体装置の製造方法、並びに電子機器
CN103715256B (zh) 基于氟离子注入的增强型器件及其制造方法
CN117133806B (zh) 一种天然超结GaN HEMT器件及其制备方法
CN114843341A (zh) 一种增强型GaN功率器件及其制备方法
JP2011210785A (ja) 電界効果トランジスタ、およびその製造方法
KR20190112523A (ko) 이종접합 전계효과 트랜지스터 및 그 제조 방법
CN103681831A (zh) 高电子迁移率晶体管及其制造方法
CN113628962A (zh) Ⅲ族氮化物增强型hemt器件及其制造方法
CN113628963A (zh) Ⅲ族氮化物增强型hemt器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination