CN114823638A - 一种低寄生电容集成电感结构 - Google Patents
一种低寄生电容集成电感结构 Download PDFInfo
- Publication number
- CN114823638A CN114823638A CN202210451700.7A CN202210451700A CN114823638A CN 114823638 A CN114823638 A CN 114823638A CN 202210451700 A CN202210451700 A CN 202210451700A CN 114823638 A CN114823638 A CN 114823638A
- Authority
- CN
- China
- Prior art keywords
- metal
- parasitic capacitance
- integrated inductor
- silicon
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003071 parasitic effect Effects 0.000 title claims abstract description 29
- 239000002184 metal Substances 0.000 claims abstract description 33
- 229910052751 metal Inorganic materials 0.000 claims abstract description 33
- 239000004065 semiconductor Substances 0.000 claims abstract description 15
- 238000000034 method Methods 0.000 claims abstract description 11
- 230000000694 effects Effects 0.000 claims abstract description 9
- 230000008569 process Effects 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims description 20
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 15
- 229910052710 silicon Inorganic materials 0.000 claims description 15
- 239000010703 silicon Substances 0.000 claims description 15
- 150000002739 metals Chemical class 0.000 claims description 11
- 238000002161 passivation Methods 0.000 claims description 7
- 239000003990 capacitor Substances 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 3
- 238000005516 engineering process Methods 0.000 abstract description 6
- 238000013461 design Methods 0.000 abstract description 3
- 239000007769 metal material Substances 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000001965 increasing effect Effects 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/10—Inductors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提出了一种低寄生电容集成电感结构，该结构通过trench工艺在金属薄膜下方开出密集的细沟槽结构，该密集细沟槽结构能够大大降低金属‑氧化物‑半导体间的寄生电容COX，随着沟槽工艺技术的提升，该结构对COX的屏蔽作用则更强，使得集成电感的自谐振频率大大提高，若再配合使用低电阻率金属材料降低金属寄生串联电阻RS，则可以适用于超高频率低损耗IPD集成滤波器的设计与实现。
Description
技术领域
本发明属于电子科学与技术领域，主要用于解决集成无源器件技术(integratedpassive device，IPD)中集成电感自谐振频率过低的问题，具体是提出了一种密集沟槽电感结构大大降低了寄生电容COX。
背景技术
随着通讯终端的功能越来越多，射频前端复杂度大大增加，因此如何将射频前端无源器件(如滤波器，双工器，匹配网络，巴伦等)进行单片集成是解决小型化的关键路径。IPD集成无源器件技术是一种将射频无源元器件通过半导体工艺集成在半导体衬底上实现射频功能单片集成的一种先进技术，有利于射频前端的小型化，轻量化。然而，由于半导体寄生参数的影响，射频无源器件中的集成电感自谐振频率一般较低，在超高频率应用(如毫米波等)中难以采用，一次如何提高IPD集成电感的自谐振频率是关键。
本发明提出了一种采用密集沟槽阵列降低集成电感寄生电容的结构，该结构通过密集的挖槽工艺，大大降低了集成电感金属薄膜与半导体衬底间的寄生电容，使得集成电感的自谐振频率大大提高。
发明内容
本发明要解决的技术问题是：如何降低集成电感与衬底的寄生电容。一般而言，集成电感俯视图如图1所示(不仅局限于此图形，六边形，八边形等也常用)，其剖面结构图如图2所示。根据图3的等效电路可以看出，一个传统集成电感包括主电感L，金属电阻RS，金属间电容CS，金属-氧化物-半导体电容COX，衬底寄生电容CSi，衬底寄生电阻RSi。
为实现上述发明目的，需要降低COX，本发明技术方案如下：
一种低寄生电容集成电感结构，包括：硅基衬底01、制作在硅基衬底01上方的第一介质层11、制作在第一介质层11上方的具有不同图形的第一金属21，制作在的第一金属21上方的第二介质层31，第二金属层41制作在第二介质层31上方并通过通孔与第一金属21连接，第二金属层41上方为钝化层51，其中钝化层51上方开有pad孔用于电极引出；在第一金属21下方的硅基衬底01中，通过挖槽工艺制作了沟槽阵列12，沟槽阵列12的沟槽填充材料与第一介质层11相同。
作为优选方式，沟槽阵列12将第一金属21与硅基衬底01间的寄生金属-氧化物-半导体电容通过沟槽阵列的屏蔽作用降低，从而降低等效电路中的金属-氧化物-半导体间的寄生电容COX，因此降低电容串的影响，提升集成电感的自谐振频率。
本发明的有益效果为：相比于传统集成电感结构，其沟槽阵列12能够将第一金属21与硅基衬底01间的寄生金属-氧化物-半导体电容通过沟槽阵列的屏蔽作用大大降低。从而大大降低图3等效电路中的COX电容，由于COX电容与CSi电容为串联关系，因此能够显著的降低该电容串的影响，大大提升集成电感的自谐振频率。
附图说明
图1为传统集成电感结构俯视图；
图2为传统集成电感结构图；
图3中(a)为传统集成电感结构寄生参数的结构示意图；(b)为传统集成电感结构的等效电路；
图4为本发明低寄生电容集成电感结构的示意图。
01为硅基衬底，11为第一介质层，12为沟槽阵列，21为第一金属，31为第二介质层，41为第二金属层，51为钝化层。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
实施例1：
本实施例提供一种低寄生电容集成电感结构，包括：硅基衬底01、制作在硅基衬底01上方的第一介质层11、制作在第一介质层11上方的具有不同图形的第一金属21，制作在的第一金属21上方的第二介质层31，第二金属层41制作在第二介质层31上方并通过通孔与第一金属21连接，第二金属层41上方为钝化层51，其中钝化层51上方开有pad孔用于电极引出；在第一金属21下方的硅基衬底01中，通过挖槽工艺制作了沟槽阵列12，沟槽阵列12的沟槽填充材料与第一介质层11相同。
沟槽阵列12将第一金属21与硅基衬底01间的寄生金属-氧化物-半导体电容通过沟槽阵列的屏蔽作用降低，从而降低等效电路中的金属-氧化物-半导体间的寄生电容COX，因此降低电容串的影响，提升集成电感的自谐振频率。
其工作原理如图3b所示，
传统集成电感由于存在COX等寄生参数，当信号频率不高时，COX与CSi容抗较高，其难以对信号产生明显的衰减，因此电感的影响占主导地位，整个电路呈现感性，此时电感值较为稳定，可以进行LC滤波器等无源器件的设计。而当信号频率很高时(如上升至毫米波，太赫兹等)，其COX与CSi虽然很小但其容抗仍会因为频率的增加而大大降低，当其影响力将远强于主电感L时，整个电路呈现容性，电感作用消失，此时若将其作为超高频滤波器的电感使用无疑是不行的。因此可知，其影响电感自谐振频率的主要因素就是COX与CSi，而因COX与CSi呈现串联，若大大降低COX则能够优化电感的频率。本发明采用的沟槽阵列技术通过将密集的深沟槽(10um以上)插入电感金属下方，直接屏蔽了COX，因此该电感的COX电容可以忽略，大大提高电感自谐振频率。另一方面，若采用更加精密的集成电路工艺进行本发明电感的设计，则可以将沟槽密度进一步加大，大大增强屏蔽效应，再配合Cu，Au等低电阻率的金属材料大大降低RS，则可以制造出十分优异的高频IPD电感。
综上，本发明提出了一种密集沟槽阵列低寄生电容集成电感结构，该结构通过trench沟槽工艺在金属薄膜下方的硅衬底中开出密集的细沟槽阵列并用介质层填充，该密集细沟槽阵列能够屏蔽金属-氧化物-半导体间的寄生电容COX(随着沟槽工艺技术的提升，该结构对COX的屏蔽作用会更强)，使得集成电感的自谐振频率大大提高，若再配合使用低电阻率金属材料降低金属寄生串联电阻RS，则可以适用于超高频率低损耗IPD集成滤波器的设计与实现。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (2)
1.一种低寄生电容集成电感结构，其特征在于，包括：硅基衬底(01)、制作在硅基衬底(01)上方的第一介质层(11)、制作在第一介质层(11)上方的具有不同图形的第一金属(21)，制作在的第一金属(21)上方的第二介质层(31)，第二金属层(41)制作在第二介质层(31)上方并通过通孔与第一金属(21)连接，第二金属层(41)上方为钝化层(51)，其中钝化层(51)上方开有pad孔用于电极引出；在第一金属(21)下方的硅基衬底(01)中，通过挖槽工艺制作了沟槽阵列(12)，沟槽阵列(12)的沟槽填充材料与第一介质层(11)相同。
2.根据权利要求1所述的一种低寄生电容集成电感结构，其特征在于：沟槽阵列(12)将第一金属(21)与硅基衬底(01)间的寄生金属-氧化物-半导体电容通过沟槽阵列的屏蔽作用降低，从而降低等效电路中的金属-氧化物-半导体间的寄生电容COX，因此降低电容串的影响，提升集成电感的自谐振频率。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210451700.7A CN114823638A (zh) | 2022-04-27 | 2022-04-27 | 一种低寄生电容集成电感结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210451700.7A CN114823638A (zh) | 2022-04-27 | 2022-04-27 | 一种低寄生电容集成电感结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114823638A true CN114823638A (zh) | 2022-07-29 |
Family
ID=82509147
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210451700.7A Pending CN114823638A (zh) | 2022-04-27 | 2022-04-27 | 一种低寄生电容集成电感结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114823638A (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1220778A (zh) * | 1996-05-31 | 1999-06-23 | 艾利森电话股份有限公司 | 集成电路的导体 |
| WO2001020649A1 (de) * | 1999-09-15 | 2001-03-22 | Infineon Technologies Ag | Reduzierung der kopplung zwischen halbleitersubstrat und darauf integrierter spule |
| KR20020014225A (ko) * | 2000-08-17 | 2002-02-25 | 박종섭 | 미세 인덕터와 중첩되는 트렌치 내에 절연막을 구비하는집적 소자 및 그 제조 방법 |
| JP2002093622A (ja) * | 2000-09-18 | 2002-03-29 | Matsushita Electric Ind Co Ltd | インダクタ素子 |
| CN1694240A (zh) * | 2004-05-05 | 2005-11-09 | Atmel德国有限公司 | 在衬底上制造螺旋电感的方法及根据该方法制造的器件 |
| CN102456612A (zh) * | 2010-10-27 | 2012-05-16 | 上海华虹Nec电子有限公司 | 半导体集成电感的制作方法及结构 |
| JP2013098238A (ja) * | 2011-10-28 | 2013-05-20 | Denso Corp | 半導体装置 |
-
2022
- 2022-04-27 CN CN202210451700.7A patent/CN114823638A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1220778A (zh) * | 1996-05-31 | 1999-06-23 | 艾利森电话股份有限公司 | 集成电路的导体 |
| WO2001020649A1 (de) * | 1999-09-15 | 2001-03-22 | Infineon Technologies Ag | Reduzierung der kopplung zwischen halbleitersubstrat und darauf integrierter spule |
| KR20020014225A (ko) * | 2000-08-17 | 2002-02-25 | 박종섭 | 미세 인덕터와 중첩되는 트렌치 내에 절연막을 구비하는집적 소자 및 그 제조 방법 |
| JP2002093622A (ja) * | 2000-09-18 | 2002-03-29 | Matsushita Electric Ind Co Ltd | インダクタ素子 |
| CN1694240A (zh) * | 2004-05-05 | 2005-11-09 | Atmel德国有限公司 | 在衬底上制造螺旋电感的方法及根据该方法制造的器件 |
| CN102456612A (zh) * | 2010-10-27 | 2012-05-16 | 上海华虹Nec电子有限公司 | 半导体集成电感的制作方法及结构 |
| JP2013098238A (ja) * | 2011-10-28 | 2013-05-20 | Denso Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106158835B (zh) | 一种基于硅通孔技术的低通滤波器 | |
| US20090033439A1 (en) | Multilayer filter | |
| US6535098B1 (en) | Integrated helix coil inductor on silicon | |
| CN103956985A (zh) | 一种具有多层结构的带通滤波器 | |
| EP1100193A2 (en) | Integrated filter with improved I/O matching and method of fabrication | |
| US6577208B2 (en) | Radio frequency filter | |
| US7501915B2 (en) | High frequency module | |
| TWI499123B (zh) | 交錯耦合帶通濾波器 | |
| CN112953431A (zh) | 一种适用于微波与毫米波的ipd滤波器芯片 | |
| US5812037A (en) | Stripline filter with capacitive coupling structures | |
| CN113810003B (zh) | 基于集成无源器件工艺的小型化传输零点可控带通滤波器 | |
| CN107947752A (zh) | 一种带通滤波器 | |
| CN114823638A (zh) | 一种低寄生电容集成电感结构 | |
| CN107634293B (zh) | 一种具有两个传输零点的小型化微带低通滤波器 | |
| US11881833B2 (en) | Radio frequency filtering circuitry on integrated passive die | |
| CN205725677U (zh) | 一种ipd带通滤波器 | |
| US20070228512A1 (en) | Thin-film device | |
| CN109150130A (zh) | 一种电感耦合型带通滤波器 | |
| CN111262545B (zh) | 低通滤波器 | |
| CN212648439U (zh) | 一种ipd宽通带高通滤波器 | |
| WO2023231153A1 (zh) | 一种无源低通滤波器及低通滤波电路 | |
| CN114050384A (zh) | 低温共烧陶瓷双工器 | |
| Li et al. | Design of super compact bandpass filter using silicon-based integrated passive device technology | |
| EP1568128A1 (en) | Decoupling module for decoupling high-frequency signals from a voltage supply line | |
| TWI575667B (zh) | 半導體裝置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20220729 |