Nothing Special   »   [go: up one dir, main page]

CN114816890A - 识别数据有效窗口 - Google Patents

识别数据有效窗口 Download PDF

Info

Publication number
CN114816890A
CN114816890A CN202210053495.9A CN202210053495A CN114816890A CN 114816890 A CN114816890 A CN 114816890A CN 202210053495 A CN202210053495 A CN 202210053495A CN 114816890 A CN114816890 A CN 114816890A
Authority
CN
China
Prior art keywords
electronic device
point
test
data
tester
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210053495.9A
Other languages
English (en)
Inventor
P·A·拉斯马森
C·D·加利亚诺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN114816890A publication Critical patent/CN114816890A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3177—Testing of logic operation, e.g. by logic analysers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30—Marginal testing, e.g. by varying supply voltage
    • G01R31/3004—Current or voltage test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31708—Analysis of signal quality
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31708—Analysis of signal quality
    • G01R31/31711—Evaluation methods, e.g. shmoo plots
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31724—Test controller, e.g. BIST state machine
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31725—Timing aspects, e.g. clock distribution, skew, propagation delay
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/31813—Test pattern generators
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31924—Voltage or current aspects, e.g. driver, receiver
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Nonlinear Science (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本申请涉及识别数据有效窗口。测试器包含配置成与电子装置介接的接口和逻辑电路。所述逻辑电路包含型式发生器和至少一个有限状态机，且配置成：在用于评估所述电子装置或所述测试器的操作参数的测试范围的循序测试点处依序从所述电子装置获取读取数据，直到识别到具有第一通过点和最后一个通过点的一组连续通过点为止；响应于识别所述第一通过点，在所述测试器的所述逻辑电路内写入识别所述第一通过点的数据；响应于识别最后一个通过点，在所述测试器的所述逻辑电路内写入识别所述最后一个通过点的数据；以及仅将识别所述第一通过点的数据和识别所述最后一个通过点的数据输出到软件应用程序。

Description

识别数据有效窗口
优先权声明
本申请主张于2021年1月20日申请的题为“识别数据有效窗口(IDENTIFYING DATAVALID WINDOWS)”的第17/153,726号美国专利申请的申请日的权益。
技术领域
本公开的实施例大体上涉及用于测试电子装置的电子装置测试器、测试电子装置的方法以及相关系统和方法。
背景技术
电子装置(例如，微电子装置、半导体装置、存储器装置)通常需要测试来验证功能。举例来说，半导体装置(例如，集成电路)通常经历功能测试，在所述功能测试中，将输入信号输入到电子装置中，且观察到来自电子装置的输出信号以便验证电子装置的合适功能。
电子装置测试器(例如，存储器装置测试器)通常利用图形发生器(例如，算法图形发生器)来产生测试图形以用于测试电子装置，尤其是在测试存储器装置时。图形发生器用于对指令进行编码以便测试数据读取/写入操作。
随着电子装置(例如，存储器装置)的容量增大，测试电子装置所需时间增加。举例来说，电子装置测试器通常测试(例如，扫描)电子装置以识别测试范围(例如，时间段、电压范围等)，在所述测试范围内，电子装置的条件返回预期结果(例如，读取数据)。另外，在测试期间，运行测试范围的每一点，存储每一点的结果，且随后利用软件分析(例如，分类)所存储的数据以确定数据有效窗口的边界。此外，所存储的数据通常包含每一引脚的多个结果。因此，读取、存储和处理所有结果所需的时间为电子装置的测试(例如，扫描)增加了大量测试时间。
发明内容
本公开的实施例包含一种设备(例如，测试器)。设备包含图形发生器、至少一个有限状态机和逻辑电路。逻辑电路可配置成：响应于要评估的选定操作参数，在用于评估选定操作参数的测试范围的第一测试点处评估电子装置，其包括：在测试范围的第一测试点处从电子装置获取读取数据；以及至少部分地基于与第一测试点相关联的读取数据的第一值而在逻辑电路内写入指示第一测试点为第一通过点的数据；在测试范围的第二测试点处评估电子装置，其包括：在测试范围的第二测试点处从电子装置获取读取数据；以及至少部分地基于与第二测试点相关联的读取数据的第二值而在逻辑电路内写入指示第二测试点为第一通过点的数据；在测试范围的一或多个另外的测试点处评估电子装置，直到识别到第一通过点和最后一个通过点为止；以及在识别最后一个通过点之后，在逻辑电路内写入指示最后一个通过点的数据。
本公开的一或多个实施例包含一种方法。方法可包含：在用于评估电子装置或电子装置测试器的操作参数的测试范围的循序测试点处依序从电子装置获取读取数据，直到识别到一组(例如，多个)连续通过点的第一通过点和最后一个通过点为止；响应于识别第一通过点，在电子装置测试器的逻辑芯片内写入识别第一通过点的数据；响应于识别最后一个通过点，在电子装置测试器的逻辑芯片内写入识别最后一个通过点的数据；确定由所识别的第一通过点和所识别的最后一个通过点表示的数据有效窗口是否大于或等于用户定义的可接受数据有效窗口；响应于确定由所识别的第一通过点和所识别的最后一个通过点表示的数据有效窗口大于或等于用户定义的可接受数据有效窗口，终止对电子装置的评估；响应于确定由所识别的第一通过点和所识别的最后一个通过点表示的数据有效窗口不大于或等于用户定义的可接受数据有效窗口，继续在测试范围的循序测试点的其它测试点处评估电子装置，直到识别到新的一组连续通过点的新的第一通过点和新的最后一个通过点为止；以及至少部分地基于数据有效窗口，评估电子装置或电子装置测试器的操作参数。
本公开的一些实施例包含一种设备。设备包含配置成与电子装置介接的接口(例如，探针卡(针型、垂直型和MEMS(微机电系统)型)、非接触式探针(例如，RF探针)、任何常规接口)和逻辑电路。逻辑电路包含图形发生器和至少一个有限状态机。逻辑电路可配置成：在用于评估电子装置或测试器的操作参数的测试范围的循序测试点处依序从电子装置获取读取数据，直到识别到具有第一通过点和最后一个通过点的一组连续通过点为止；响应于识别第一通过点，在测试器的逻辑电路内写入识别第一通过点的数据；响应于识别最后一个通过点，在测试器的逻辑电路内写入识别最后一个通过点的数据；以及仅将识别第一通过点的数据和识别最后一个通过点的数据输出到软件应用程序。
本公开的实施例包含一种方法。方法可包含：经由测试器在用于评估电子装置或测试器的操作参数的测试范围的循序测试点处依序从电子装置获取读取数据，直到识别到含有具有第一通过点和最后一个通过点的一组连续通过点的窗口为止；响应于识别第一通过点，在测试器的逻辑电路内写入数据；响应于识别最后一个通过点，在测试器的逻辑电路内写入数据；仅将识别第一通过点的数据和识别最后一个通过点的数据输出到软件应用程序；以及至少部分地基于识别第一通过点的数据和识别最后一个通过点的数据，评估电子装置或电子装置测试器的操作参数。
附图说明
图1展示根据本公开的一或多个实施例的电子装置测试器的示意图；
图2展示根据本公开的一或多个实施例的测试电子装置的方法的流程图；
图3展示根据本公开的一或多个实施例的测试电子装置的方法的流程图；以及
图4展示根据本公开的一或多个实施例的用于测试电子装置的状态机逻辑的流程图。
具体实施方式
本文中呈现的图示不是任何特定的电子装置(例如，半导体装置)或电子装置测试器的实际视图，而是仅是用于描述本公开的实例实施例的理想化表示。以下描述提供本公开的实施例的特定细节以便提供对其的彻底描述。然而，所属领域的一般技术人员应理解，可在不采用这类具体细节的情况下实践本公开的实施例。实际上，可结合行业中采用的常规技术来实践本公开的实施例。另外，下文提供的描述不包含形成完整结构或组合件的所有元件。下文仅详细地描述理解本公开的实施例所需的那些过程动作和结构。可使用额外的常规动作和结构。还应注意，本申请的任何随附图式仅出于说明性目的，且因此不按比例绘制。另外，图式之间共用的元件可具有对应的数字标识。
如本文中所使用，术语“包括”、“包含”和其语法等效物是包含性的或开放的术语，其不排除额外的未列出元件或方法步骤，且还包含更具限制性的术语“由…组成”和“基本上由…组成”以及其语法等效物。
如本文中所使用，关于材料、结构、特征或方法动作的术语“可”指示此类各者预期用于实施本公开的实施例，且此类术语优先于在更具限定性术语“是”意义上使用以便避免对于应或必须排除可与其组合使用的其它兼容材料、结构、特征和方法的任何暗示。
如本文中所使用，术语“配置”是指至少一个结构及至少一个设备中的一或多者的为了以预先确定的方式促进所述结构及所述设备中的一或多者的操作的大小、形状、材料组成、材料分布、定向及布置。
如本文中所使用，除非上下文另外明确指示，否则单数形式“一(a/an)”和“所述(the)”意图同样包含复数形式。
如本文所使用，术语“和/或”包含相关联列举项中一或多者的任何和全部组合。
如本文所使用，关于给定参数、性质或条件的术语“基本上”在一定程度上是指并包含所属领域的一般技术人员将理解给定参数、性质或条件在一定偏差度，例如在可接受的制造公差内得到满足。举例来说，取决于基本上得到满足的特定参数、性质或条件，所述参数、性质或条件可满足至少90.0％、满足至少95.0％、满足至少99.0％或甚至满足至少99.9％。
如本文所使用，关于读取数据(例如，输出数据)和预期数据的术语“匹配”是指并包含读取数据和预期数据等效于所属领域的一般技术人员将理解的读取数据与预期数据匹配(例如，在可接受测试变差、公差和误差程度内)的程度。举例来说，取决于特定读取数据和预期数据，如果读取数据小于预期数据的量在预期数据的10％、5％或1％内，那么读取数据可与预期数据匹配。
如本文所使用，“存储器装置”是指并包含展现存储器功能但不必限于存储器功能的微电子装置。换句话说且仅借助于非限制性实例，术语“存储器装置”不仅包含常规存储器(例如，常规易失性存储器，例如常规DRAM；常规非易失性存储器，例如常规NAND存储器)，且还包含专用集成电路(ASIC)(例如，芯片上系统(SoC))、微电子装置组合逻辑和存储器，以及并入有存储器的图形处理单元(GPU)。
本公开的实施例包含一种电子装置测试器(例如，电子装置测试器)和用于测试电子装置(例如，微电子装置、半导体装置、存储器装置)的方法。电子装置测试器可产生测试信号和测试图形以用于测试(例如，输入到)电子装置和用于在测试程序期间从电子装置获取(例如，接收)返回输出(例如，信号和/或读取数据)。此外，可利用电子装置测试器通过测试和评估电子装置来确定和识别用于电子装置的各种操作参数的数据有效窗口(例如，给定条件所通过的窗口)。
电子装置测试器可包含图形发生器(例如，算法图形发生器)，且图形发生器可用于对指令进行译码以便实现数据读取/写入测试操作。另外，图形发生器可包含一致有限状态机的一或多者。有限状态机中的每一者可包含数学计算模型。此外，有限状态机中的每一者可在任何给定时间处于有限数目个状态中的一者中。有限状态机中的每一者可响应于特定输入而从一种状态改变到另一种状态。图形发生器和有限状态机可形成电子装置测试器的逻辑电路(例如，硬件)的至少一部分。此外，在用于识别数据有效窗口的测试程序期间，电子装置测试器可仅存储(例如，写入)关于所识别的数据有效窗口的边界(例如，第一和最后一个通过点)的数据(例如，在逻辑电路的结果寄存器内设置值)。因此，电子装置测试器的硬件仅报告数据有效窗口的第一和最后一个通过点以及其它诊断信息以辅助其中未识别到数据有效窗口的调试情形。
本文中所描述的电子装置测试器和方法至少基本上代替用于计算数据有效窗口的常规软件方法。此外，本文中所描述的电子装置测试器和方法可优于常规测试电子装置的测试器和方法。举例来说，通过仅存储(例如，写入)关于所识别的数据有效窗口的边界(例如，第一和最后一个通过点)的数据(例如，在逻辑电路的结果寄存器内设置值)，而不是存储每一测试点的有效/无效数据，根据本公开的实施例的电子装置测试器和方法减少了所需的测试时间且降低了处理所存储的数据所需的软件的复杂性。举例来说，因为电子装置测试器仅存储扫描测试的第一和最后一个通过点的结果和/或其它最小诊断信息，所以仅将那些结果提供(例如，输出)到测试软件(例如，外部软件应用程序和/或程序)，且测试软件仅必须处理第一和最后一个通过点和其它最小诊断信息。此外，根据本公开的实施例的电子装置测试器仅必须花费存储第一和最后一个通过点的结果的时间。因此，读取、存储和处理每一测试点的结果一般所需的时间显著减少。举例来说，扫描测试中的每一测试点的通过/失败信息无需读出(例如，读出到处理软件)。举例来说，电子装置测试器的有限状态机和逻辑电路仅输出(例如，报告)所识别的可接受数据有效窗口的第一和最后一个通过点。
此外，每当初始化半导体装置时，一些半导体装置(例如，存储器装置和/或图形装置)就需要数据有效窗口(即，数据眼)训练，这在每一测试中都会发生。因此，在一些情况下，虽然本文中所描述的由电子装置测试器和方法提供的测试时间的减少取决于扫描测试的分辨率(例如，测试点的数目和密度)、配置读出时间和其它因素，但本文中所描述的电子装置测试器和方法可将常规训练时间减少大于50％，同时实现较高分辨率且简化过程。
另外，通过减少测试电子装置所需的时间量，本公开的电子装置测试器和方法可减少生产时间且可增大总体产率。增大总体产率可引起销量和收益的增加。此外，通过减少测试电子装置所需的时间量，本公开的电子装置测试器和方法可使得能够在常规时间要求内执行较高分辨率测试。
图1展示根据本公开的一或多个实施例的用于测试电子装置(例如，半导体装置)的电子装置测试器100的示意图。如本文所使用，术语“半导体装置”可包含存储器装置(例如，NAND快闪存储器装置)、图形装置(例如，图形双倍数据速率同步动态随机存取存储器)、微电子装置和/或微电子装置结构。如下文进一步详细描述，电子装置测试器100可产生测试信号和测试图形以用于测试电子装置和用于在测试程序期间从电子装置获取(例如，接收)返回输出(例如，信号和/或读取数据)。另外，可利用电子装置测试器100实时测试。
如下文同样更详细地描述，可利用电子装置测试器100通过测试和评估电子装置112来确定和识别用于电子装置112的各种操作参数的数据有效窗口(例如，电子装置112的给定条件所通过(例如，返回预期读取数据)的窗口)。在一些实施例中，可利用电子装置测试器100至少部分地基于所确定的数据有效窗口来对电子装置112分级。
在一些实施例中，电子装置测试器100可包含电源102、驱动器104、比较器106、图形发生器108、定时发生器109和中央处理单元110。在一些实施例中，驱动器104、比较器106、图形发生器108和中央处理单元(“CPU”)110中的一或多者可形成电子装置测试器100的逻辑电路的一部分。
电子装置测试器100可利用电源102将电压施加到待测试的电子装置112。电子装置测试器100可利用驱动器104将一或多个信号输入到电子装置112。电子装置测试器100可利用比较器130将从电子装置112输出的信号与电子装置测试器100内的一个预期值和/或多个预期值进行比较。电子装置测试器100可利用图形发生器108产生经由驱动器104输入到电子装置112的信号阵列(即，测试图形)。电子装置测试器100可利用定时发生器109产生(例如，确定)输入到电子装置112的信号(例如，信号阵列)的时序。CPU 110可充当电源102、驱动器104、比较器106、图形发生器108和定时发生器109的控制器。另外，在操作期间，CPU110可从外部存储装置读取数据并通过操作系统(OS)对读取数据进行解译，由此产生并确定用于测试电子装置112(例如，测试图形)和进行预定测试的信号。在一些实施例中，电子装置测试器100可进一步包含用于对电子装置112实行AC和DC测试(例如，在测试期间检测来自电子装置112的输出电压电平或输出电流电平)的AC/DC测试电路114。
仍参考图1，在一些实施例中，图形发生器108可包含算法图形发生器，且可利用算法图形发生器对指令进行译码以便实现数据读取/写入测试操作。另外，图形发生器108可包含数个(例如，多个)有限状态机。有限状态机中的每一者可包含数学计算模型。此外，有限状态机中的每一者可在任何给定时间处于有限数目个状态中的一者中。有限状态机中的每一者可响应于特定输入而从一种状态改变到另一种状态。如本领域中已知，从一种状态改变到另一种状态通常被称作转变。通常，有限状态机由其状态、其初始状态和触发每一转变的输入一系列界定。在一些实施例中，图形发生器108可包含用于电子装置测试器100的引脚中的每一者的有限状态机。另外，可利用电子装置测试器100的总线的给定引脚的有限状态机中的每一者来跟踪给定引脚内的结果(例如，读取数据)。电子装置测试器100的引脚可包含数据和命令引脚(例如，输入和输出引脚)，且在测试程序期间可具有用于传输到电子装置112和从所述电子装置接收的读取和写入命令(即，信号)的分配值。下文关于图1进一步描述有限状态机的状态机逻辑。
在一些实施例中，CPU 110、驱动器104、比较器106、图形发生器108、定时发生器109和AC/DC测试电路170中的一或多者可形成电子装置测试器100的逻辑电路。
在一些实施例中，电子装置测试器100还可可操作地耦合到具有存储器和软件的外部控制器，且软件可与电子装置测试器100(例如，电子装置测试器100的硬件)介接。
如下文更详细地描述，在操作期间，可利用电子装置测试器100基于在整个测试范围中的电子装置112的条件来评估电子装置112和/或电子装置测试器100的操作参数。举例来说，电子装置测试器100可使电子装置112经历给定输入(例如，所应用的测试图形)，且可确定电子装置112在经历给定输入时在其间返回(例如，输出)预期结果(即，读取数据)的范围(例如，时间段、电压范围等)(例如，电子装置112的条件(例如，输出)在期间通过的范围)。换句话说，当使电子装置112经历给定输入时，可利用电子装置测试器100确定在其间来自电子装置112的读取数据(例如，输出)与预期结果匹配的范围。范围可表示用于电子装置112和/或电子装置测试器100的操作参数的数据有效窗口。如本文所使用，术语“数据有效窗口”指其间可基于电子装置112所经历的给定输入从电子装置112读取有效数据(例如，预期数据)的范围(例如，持续时间)。又换句话说，可利用电子装置测试器100识别用于电子装置112和/或电子装置测试器100的一或多个操作参数的电子装置112的数据有效窗口。
在一些实施例中，可利用电子装置测试器100确定用于评估电子装置112的DC电压参数或AC电压参数中的一或多者的电子装置112的数据有效窗口。举例来说，可利用电子装置测试器100确定用于评估装置(例如，电子装置112)供电电压、装置参考电压(例如，Vref)和装置输出电压(例如，VOH、VOL)中的一或多者的电子装置112的数据有效窗口。另外，可利用电子装置测试器100确定用于评估驱动器电压(例如，从电子装置测试器100到电子装置112的高和/或低信号电压电平)的电子装置112的数据有效窗口。如下文更详细地描述，可通过使电子装置112经历一系列电压来评估用于电子装置112的DC电压参数或AC电压参数。
在一或多个实施例中，可利用电子装置测试器100确定用于评估电子装置112的一或多个AC定时参数的电子装置112的数据有效窗口。举例来说，可利用电子装置测试器100确定用于评估时钟频率、引脚到引脚时序(例如，设置时序、保持时序、对准时序及训练时序)、命令到命令时序、读取数据选通放置、写入数据边沿放置或边沿到边沿时序(例如，工作循环)中的一或多者的电子装置112的数据有效窗口。如下文更详细地描述，可通过使电子装置112经历AC定时信号来评估电子装置112的AC定时参数。
此外，至少部分地基于电子装置112的所识别的数据有效窗口，可评估和调整其它参数。举例来说，至少部分地基于电子装置112的所识别的数据有效窗口，可评估和调整配置寄存器设置(例如，型式寄存器设置)和/或测试型式设置。鉴于前述内容，至少部分地基于所识别的数据有效窗口，可评估电子装置112和/或电子装置测试器100的操作参数。
图2描绘确定用于电子装置和/或电子装置测试器的数据有效窗口(与选择操作参数相关联)的方法200的示意性流程图。图2的描述包含对图1的电子装置测试器100和电子装置112的参考。
在一些实施例中，方法200可包含接收对电子装置112和/或电子装置测试器100的操作参数的选择以进行评估，如图2的动作202中所展示。在一或多个实施例中，接收对电子装置112和/或电子装置测试器100的操作参数的选择以进行评估可包含从外部控制器和/或软件应用程序(例如，测试应用程序或程序)接收选择。举例来说，电子装置测试器100可从外部控制器和/或软件应用程序(例如，测试应用程序)接收对操作参数的选择。选定操作参数可具有相关联的测试型式(例如，用于评估操作参数的输入信号的类型)和相关联的测试范围，在所述测试范围内，来自电子装置112的读取数据预期在测试范围的至少一部分上与预期数据匹配(例如，电子装置112的条件预期通过)，且在所述测试范围内，预期具有数据有效窗口(例如，给定条件在其间通过的测试范围的部分)。
如上文所论述，在一些实施例中，测试范围可包含关于特定事件(例如，时钟边沿、起始点、电压输入等)的时间段、电压范围或电子装置(例如，半导体装置)的操作参数的任何其它常规测试范围。此外，测试范围可包含与测试范围相关联的数个(例如，多个)循序测试点。举例来说，当测试范围为时间段时，循序测试点的每一测试点可表示从电子装置112获取读取数据的某一时间段内的时间点。在一些实施例中，循序测试点可彼此间等距离间隔开。举例来说，第一测试点可为在特定事件后的一毫秒，且第二测试点可为在特定事件后的两毫秒。作为另一非限制性实例，当测试范围为电压范围时，第一测试点可表示第一输入电压(例如，一毫伏)且测量来自电子装置112的输出电压(例如，响应)，且第二测试点可表示第二输入电压(例如，两毫伏)且测量来自电子装置112的输出电压(例如，响应)。如下文所论述，在循序测试点的测试点中的每一者处，相对于预期值评估来自电子装置112的读取数据以确定相应测试点是通过还是失败。
在一些实施例中，接收对操作参数的选择以进行评估还可包含接收对用于操作参数的可接受数据有效窗口大小的选择，如图2的动作204中所展示。举例来说，接收对操作参数的选择以进行评估可包含从/经由外部控制器和/或软件应用程序(例如，测试应用程序)接收对可接受数据有效窗口大小的选择以进行报告。在一些实施例中，可接受的有效窗口大小可为用户定义的。举例来说，电子装置测试器100可从外部控制器和/或软件应用程序(例如，测试应用程序或程序)接收对可接受数据有效窗口大小的选择。在一些实施例中，对可接受数据有效窗口大小的选择可限定最小数据有效窗口大小以保证结束扫描测试和报告数据有效窗口(例如，提供关于数据有效窗口的输出数据)。在一些实施例中，可接受数据有效窗口大小可限定为测试范围的至少一部分。举例来说，选定可接受数据有效窗口可指示必须通过的循序测试点的连续测试点的特定数目，以便使其具有资格作为可接受数据有效窗口。在其它实施例中，选定可接受数据有效窗口可表示电子装置112的条件在其间必须通过的时间段、电压范围或任何其它常规输入信号的范围。
基于要评估的选定操作参数，方法200可包含至少部分地经由电子装置测试器100的硬件(例如，逻辑电路)对电子装置112执行扫描测试，如动作206中所展示。举例来说，电子装置测试器100(例如，电子装置测试器100的算法图形发生器内的有限状态机)可对电子装置112执行扫描测试。如下文所描述，对电子装置112执行扫描测试可包含在与选定操作参数相关联的测试范围中的循序测试点的测试点中的至少一些处评估来自电子装置112的读取数据。此外，可由与选定操作参数相关联的测试型式定义如何执行测试点。下文关于图2更详细地描述扫描测试的实例逻辑流程图。
执行扫描测试可包含在与选定操作参数相关联的测试范围的循序测试点的第一测试点处经由电子装置测试器100的逻辑电路评估电子装置112，如图2的动作208所展示。举例来说，电子装置测试器100可在循序测试点的第一测试点处评估电子装置112。在一些实施例中，在第一测试点处评估电子装置112可任选地包含输入与循序测试点的第一测试点相关联的第一输入，如图2的动作209所展示。举例来说，在第一测试点处评估电子装置112可包含输入第一电压值、第一定时信号(例如，AC定时信号)或任何其它常规信号。在一或多个实施例中，在第一测试点处评估电子装置112可包含从电子装置112获取读取数据(例如，输出)，如图2的动作210所展示。共同参考动作209和210，作为非限制性实例，在第一测试点处评估电子装置112可包含将第一电压电平输入到电子装置112中，且从电子装置112读取输出电压(例如，响应电压)。作为另一非限制性实例，在第一测试点处评估电子装置112可包含在不输入输入的情况下从电子装置112获取读取数据(例如，输出数据)。
在一些实施例中，可在使电子装置112经历初始信号(例如，电压、定时信号等)之后，在循序测试点的第一测试点处评估电子装置112之前执行扫描测试。
鉴于前述内容，在循序测试点的第一测试点处评估电子装置112可包含使电子装置112经历上文所描述的测试图形(例如，输入)和用于测试上文所描述的操作参数中的任一者的任何常规测试图形和/或任何常规测试型式中的任一者。
在第一测试点处评估电子装置112可进一步包含确定电子装置112是否在循序测试点的第一测试点处返回预期读取数据(例如，通过)，如图2的动作211所展示。换句话说，在第一测试点处评估电子装置112可包含确定电子装置112的条件是否在第一测试点处通过。举例来说，电子装置测试器100可利用比较器106比较来自第一测试点处的电子装置112的读取数据与第一测试点的预期读取数据。
在一些实施例中，在第一测试点处评估电子装置112可包含在第一测试点处重复地评估电子装置112(例如，写入和读取数据或读取数据)十次、二十次、五十次、一百次或更多次迭代。另外，电子装置测试器100可利用比较器106比较在对第一测试点进行评估的迭代中的每一者中来自电子装置112的读取数据与第一测试点的预期读取数据。在一些情况下，如果在对第一测试点进行评估的迭代中的特定百分比(例如，阈值)返回预期读取数据，那么电子装置测试器100可确定电子装置112的条件在第一测试点处通过。举例来说，如果在对第一测试点进行评估的迭代中的至少约60％、约70％、约80％、约90％、约95％或约99％返回预期读取数据，那么电子装置测试器100可确定电子装置112的条件在第一测试点处通过。
仍参考图2，如果确定电子装置112在循序测试点的第一测试点处返回预期读取数据(即，电子装置112的条件，如由读取数据证明，在第一测试点处通过)，那么方法200可包含存储指示第一测试点为电子装置测试器100的逻辑电路内的第一通过点的数据，如图2的动作212所展示。举例来说，方法200可包含将表示电子装置测试器100的逻辑电路的结果寄存器内的第一通过点的值设置为表示第一测试点的值。确切地说，在测试循序测试点的每一测试点之后，电子装置测试器100的图形发生器108的有限状态机可由图形发生器108定时。举例来说，在定时后，有限状态机中的每一者利用其当前状态与其相关联的引脚的通过或失败状态的组合来选择性地设置结果寄存器(例如，存储结果)。此外，如果确定第一测试点为通过点，那么方法200可进一步包含存储指示第一测试点可在数据有效窗口内且可不为数据有效窗口的边界的数据(即，更新结果寄存器)，如图2的动作214所展示。举例来说，方法200可包含标记指示第一测试点为通过点的数据。如上文所提及，数据可存储在电子装置测试器100的硬件内。
共同参考动作212和214，在存储指示第一测试点为通过点的数据之后，方法200可包含在循序测试点的第二测试点或后续点(在本文中被称作“第二测试点”)处评估电子装置112，如图2的动作216所展示。举例来说，电子装置测试器100可在循序测试点的第二测试点或后续点(在本文中被称作“第二测试点”)处评估电子装置112。下文更详细地描述在循序测试点的第二测试点处评估电子装置112(例如，动作216)。
返回到图2的动作211，如果确定电子装置112在循序测试点的第一测试点处未返回预期读取数据(即，电子装置112的条件，如由读取数据所证明，在第一测试点处失败)，那么如方框213中所展示，方法200还可移动到在循序测试点的第二测试点处评估电子装置112，如图2的动作216所展示。举例来说，电子装置测试器100可在循序测试点的第二测试点或后续点(在本文中被称作“第二测试点”)处评估电子装置112。在循序测试点的第二测试点处评估电子装置112可包含经由上文关于图2的动作208到212所描述的任何方式来评估电子装置112。
如果确定电子装置112在循序测试点的第二测试点处返回预期读取数据(即，电子装置112的条件，如由读取数据所证明，在第二测试点处通过)，且电子装置112在第一测试点处未返回预期读取数据(即，第一测试点失败)，那么方法200可包含存储指示第二测试点为通过点且为第一通过点的数据，如图2的动作218所展示。确切地说，方法200可包含将表示电子装置测试器100的逻辑电路的结果寄存器内的第一通过点的值设置为表示第二测试点的值。举例来说，可经由上文关于图2的动作212所描述的任何方式来存储数据。此外，方法200可继续评估循序测试点的一个循序测试点(例如，第三测试点)，如图2的动作220所展示。下文更详细地描述在循序测试点的所述循序测试点处评估电子装置112(例如，动作220)。
另外，仍参考图2的动作211和216，如果确定电子装置112在循序测试点的第二测试点处返回预期读取数据(即，电子装置112的条件，如由读取数据所证明，在第二测试点处通过)，且电子装置112在第一测试点处也返回预期读取数据(即，第一测试点通过)，如方框221中所展示，那么方法200也可包含评估与选定操作参数的测试范围相关联的循序测试点的一个循序测试点(例如，第三测试点，后续测试点)，如图2的动作220所展示。举例来说，电子装置测试器100可在循序测试点的所述循序测试点(例如，第三测试点)处评估电子装置112。
另外，仍参考图2的动作211和216，如果确定电子装置112在循序测试点的第二测试点处未返回预期读取数据(即，电子装置112的条件，如由读取数据所证明，在第二测试点处未通过)，但电子装置112在第一测试点处返回预期读取数据(即，第一测试点通过)，那么方法200可包含将循序测试点的循序通过点的最近通过点指定为最后一个通过点，如图2的动作222所展示。举例来说，方法200的动作222可包含存储指示最近通过测试点为最后一个通过点的数据，如图2的动作224所展示。确切地说，方法200可包含将表示电子装置测试器100的逻辑电路的结果寄存器内的最后一个通过点的值设置为表示最近通过测试点的值。动作224可包含经由上文关于图2的动作212所描述的任何方式来存储数据。
另外，仍参考图2的动作222，如果确定电子装置112在循序测试点的第二测试点处未返回预期读取数据，但电子装置112在第一测试点处返回预期读取数据(即，第一测试点通过)，那么方法200也可包含确定循序测试点的循序通过点的数目是否大于或等于用户定义的可接受的数据有效窗口的循序通过点的所需数目(即，最小可接受数据有效窗口大小)，如图2的动作226所展示。举例来说，电子装置测试器100可确定循序通过点的数目是否大于或等于用户定义的可接受数据有效窗口的循序通过点的所需数目。
如果确定循序测试点的循序通过点的数目不大于或等于用户定义的可接受数据有效窗口的循序通过点的所需数目，如由箭头227表示，那么方法200可包含返回评估循序测试点的测试点并评估循序测试点的后续点(例如，第三测试点)，如上文关于图2的动作220所展示和论述。举例来说，电子装置测试器100可返回评估循序测试点的点并评估循序测试点的后续点(例如，第三测试点)。
替代地，如果确定循序测试点的循序通过点的数目大于或等于用户定义的可接受数据有效窗口的循序通过点的所需数目，如由箭头231表示，那么方法200可包含终止扫描测试，如图2的动作228所展示。举例来说，电子装置测试器100可终止扫描测试。另外，如果扫描测试尚未完全完成(例如，未测试循序测试点的每个点)，那么方法200可包含在识别用于选定操作参数的可接受数据有效窗口之前存储指示扫描测试未完成的数据(例如，更新结果寄存器)，如图2的动作229所展示。
如果方法200继续进行图2的动作220，那么在循序测试点的后续点处评估电子装置112可包含经由上文关于图2的动作208到212所描述的任何方式来评估电子装置112。另外，上文关于图2的动作216到226所描述的用于评估点的评估过程可针对循序测试点的后续点重复任何次数，直到识别到第一通过点和最后一个通过点为止，如图2的动作230所展示。此外，可经由上文关于第一和最后一个通过点所描述的任何方式将点识别为第一通过点和最后一个通过点。举例来说，在一些情况下，上文关于图2的动作216到226所描述的评估过程可重复进行直到识别到第一通过点和最后一个通过点为止，其中由第一通过点和最后一个通过点表示的循序测试点的循序通过点(例如，在第一通过点和最后一个通过点之间且包含第一通过点和最后一个通过点)大于或等于用户定义的可接受数据有效窗口的循序通过点的所需数目。在其它情况下，上文关于图2的动作216到226所描述的评估过程可重复进行直到已在循序测试点的每一测试点处评估电子装置112的条件为止。
在一些实施例中，如果选定操作参数的循序测试点的最终点被确定为通过点，那么方法200可包含存储指示循序测试点的最终测试点为通过点的数据(例如，更新结果寄存器)，如图2的动作232所展示。举例来说，如果循序测试点的最终测试点确定为通过点，且为大于或等于用户定义的可接受数据有效窗口的循序通过点的所需数目的循序测试点的循序通过点的数目的部分(例如，最终点为数据有效窗口的部分)，那么方法200可包含标记最终点。举例来说，电子装置测试器100可将指示最后一个通过点的数据标记为电子装置测试器100的硬件内的最终测试点。
另外，如上文所提及，如果在完成完全扫描测试(例如，评估电子装置112)之前将可接受数据有效窗口识别为循序测试点中的每一者，那么方法200可包含在识别数据有效窗口之前存储指示扫描测试未完成的数据(例如，更新结果寄存器)，如在图2的动作229中展示。举例来说，电子装置测试器100可在电子装置测试器100的硬件(例如，逻辑电路)内标记识别第一通过点和/或最后一个通过点的数据。
仍参考图2，当识别在第一通过点之后且在最后一个通过点之前的通过点时，方法200可包含不存储任何数据(例如，不更新结果寄存器)。举例来说，当识别到在第一通过点之后且在最后一个通过点之前的通过点时，电子装置测试器100可不存储任何数据(例如，可不更新结果寄存器)。另外，当识别到失败点时，方法200可包含不存储任何数据(例如，不更新结果寄存器)。举例来说，当识别到失败点时，电子装置测试器100可不存储任何数据(例如，可不更新结果寄存器)。
图3描绘根据一或多个实施例的评估电子装置和/或电子装置测试器的操作参数的方法300的示意性流程图。在一些实施例中，图3的方法300可为图2的方法200的延续。图3的描述包含对图1的电子装置测试器100和电子装置112的参考。
方法300可包含从电子装置测试器100的硬件(例如，硬件状态机、逻辑电路等)检索扫描测试的结果，如图3的动作302所展示。举例来说，从电子装置测试器100的硬件检索扫描测试的结果可包含经由外部控制器和/或与电子装置测试器100介接的软件应用程序检索结果。此外，如上文简要描述，检索扫描测试的结果可包含仅检索关于所识别的可接受数据有效窗口的第一和最后一个通过点的数据以及来自电子装置测试器100的其它诊断信息(例如，指示第一测试点为通过点、扫描测试未完成等数据)。
方法300还可包含至少部分地基于由所检索的第一和最后一个通过点表示的所识别的可接受数据有效窗口来评估(例如，分级、表征、限定等)电子装置112和/或电子装置测试器100的操作参数，如图3的动作304所展示。举例而言，评估电子装置112和/或电子装置测试器100的操作参数可包含确定电子装置112或电子装置测试器100关于操作参数的功能水平，或关于操作参数将电子装置112或电子装置测试器100分级。
在一些实施例中，评估电子装置112和/或电子装置测试器100的操作参数可包含确定操作参数的最佳设置。在一或多个实施例中，确定操作参数的最佳设置可包含训练电子装置测试器100。在一些实施例中，可连续地评估可或可不取决于彼此的多个操作参数，直到根据每一操作参数确定最佳设置为止。
在一些实施例中，至少部分地基于所识别的可接受数据有效窗口，方法300可包含评估DC电压参数和/或AC电压参数(装置供电电压、装置参考电压(例如，Vref))和装置输出电压(例如VOH、VOL)或驱动器电压(例如，从电子装置测试器100到电子装置112的高和/或低信号电压电平)中的一或多者。
在一或多个实施例中，至少部分地基于所识别的可接受数据有效窗口，方法300可包含评估电子装置112的一或多个AC定时参数。举例来说，至少部分地基于所识别的可接受数据有效窗口，方法300可包含评估时钟频率、引脚到引脚时序(例如，设置时序、保持时序、对准时序及训练时序)、命令到命令时序、读取数据选通放置、写入数据边沿放置或边沿到边沿时序(例如，工作循环)中的一或多者。
共同参考图1至3，本文中所描述的电子装置测试器100和方法可优于常规测试器和常规方法。本文中所描述的电子装置测试器100和方法至少大体上代替用于计算数据有效窗口的常规软件方法。此外，本文中所描述的电子装置测试器100和方法减少了所需测试时间并且降低了进一步处理所需的软件的复杂性。举例来说，因为电子装置测试器100仅存储扫描测试的第一和最后一个通过点的结果和其它最小诊断信息，所以仅将这些结果提供(例如，输出)到测试软件，且测试软件仅必须处理第一和最后一个通过点和其它最小诊断信息。因此，读取、存储和处理每一测试点的结果一般所需的时间显著减少。举例来说，扫描测试的测试范围中的每一测试点的通过/失败信息无需读出(例如，读出到处理软件)。举例来说，电子装置测试器100的有限状态机和逻辑电路仅输出(例如，报告)所识别的可接受数据有效窗口的第一和最后一个通过点。
此外，每当初始化半导体装置时，一些半导体装置(例如，存储器装置和/或图形装置)就需要数据有效窗口训练，这在每一测试中都会发生。因此，在一些情况下，虽然本文中所描述的由电子装置测试器100和方法提供的测试时间的减少取决于扫描测试的分辨率(例如，测试点的数目和密度)、配置读出时间和其它因素，但本文中所描述的电子装置测试器100和方法可将常规训练时间减少大于50％，同时实现较高分辨率且简化过程。
另外，通过减少测试电子装置所需的时间量，本公开的电子装置测试器100和方法可减少生产时间且可增大总体产率。增大总体产率可引起销量和收益的增加。此外，通过减少测试电子装置所需的时间量，本公开的电子装置测试器100和方法可使得能够在常规时间要求内执行较高分辨率测试。
图4为根据一或多个实施例的电子装置测试器(例如，电子装置测试器100)的实例状态机逻辑的示意性流程图400。状态机逻辑可初始化重置动作，所述重置动作将电子装置测试器100的硬件内的第一通过点的值、目测值、第一通过值、最后一个通过值和眼大小值中的每一者的所存储值(例如，结果寄存器)重置为零(“0”)，如动作402所展示。
在重置结果寄存器之后，状态机逻辑可发起对测试范围的循序测试点的第一测试点的评估，所述测试范围与用于评估的电子装置112和/或电子装置测试器100的选定操作参数相关联，如图4的动作404所展示。评估循序测试点的第一测试点可包含上文关于图2的动作208到211所描述的动作中的任一者。
此外，状态机逻辑可发起确定电子装置112的条件在循序测试点的第一测试点处是通过还是失败，如由图4的箭头406和408所表示。状态机逻辑可确定经由上文关于图2的动作211、216和220所描述的任何方式，电子装置112的条件在循序测试点的第一测试点处是通过还是失败。
如果电子装置112的条件在循序测试点的第一测试点处失败，那么状态机逻辑可发起评估循序测试点的一个循序测试点，如图4的动作410所展示。评估循序测试点的所述循序测试点可包含上文关于图2的动作208、216和220所描述的动作中的任一者。
另外，状态机逻辑可发起确定电子装置112的条件在循序测试点的所述循序测试点处是通过还是失败，如由图4的箭头412和414所表示。状态机逻辑可确定经由上文关于图2的动作211、216和220所描述的任何方式，电子装置112的条件在循序测试点的所述循序测试点处是通过还是失败。
如果电子装置112的条件在循序测试点的所述循序测试点处失败，那么状态机逻辑可发起评估循序测试点的另一循序测试点，如图4的动作416所展示。评估循序测试点的循序测试点(例如，另一循序测试点)可包含上文关于图2的动作208、216和220所描述的动作中的任一者。另外，状态机逻辑可重复动作410且评估循序测试点直到电子装置112的条件在循序测试点的第一测试点处通过为止，如箭头412所表示。
返回到图4的动作404和箭头406，如果电子装置112的条件在循序测试点的第一测试点处通过或状态机逻辑识别电子装置112的条件通过的循序测试点，那么状态机逻辑可发起在循序测试点的其它测试点处评估电子装置112的条件，直到识别到循序测试点的最后一个通过点为止，如图4的动作418所展示。举例来说，图4的动作418可重复(箭头419)直到电子装置112的条件在循序测试点的测试点(例如，另一循序测试点)处失败为止，如由图4的箭头420所表示。评估循序测试点的循序测试点可包含上文关于图2的动作208、216和220所描述的动作中的任一者。另外，状态机逻辑可确定经由上文关于图2的动作211、216和220所描述的任何方式，电子装置112的条件在循序测试点的循序测试点处是通过还是失败。
共同参考动作404和418，在识别第一通过点后，状态机逻辑可将结果寄存器的第一通过值设置为表示待通过的第一测试点的值(例如，curr_idx)。
另外，在识别循序测试点的循序测试点处的电子装置112的条件在其处失败的测试点之后，状态机逻辑可将结果寄存器的最后一个通过值设置为表示待通过的最后一个测试点(例如，前一通过点)的值(例如，curr_idx)，其中所识别的失败测试点紧跟在紧跟在前一通过点之后。
另外，在识别最后一个通过点之后，状态机逻辑可发起关于由第一通过点和最后一个通过点表示的循序通过点的数目(例如，眼大小)是否大于或等于循序通过点的最小所需数目(例如，最小眼大小)的确定，如图4的动作422所展示。状态机逻辑可经由上文关于图2的动作226所描述的任何方式确定循序通过点的数目(例如，眼值)是否大于或等于循序通过点的最小所需数目。
如果状态机逻辑确定由第一通过点和最后一个通过点表示的循序通过点的数目(例如，眼大小)不大于或等于循序通过点的最小所需数目(例如，最小眼大小)，那么状态机逻辑可返回到动作410，如由箭头424表示，且可再次发起评估循序测试点的循序测试点直到识别到新的第一通过点为止。此外，可重复动作416、418、422和424，直到识别到大于或等于循序通过点的最小所需数目的由第一通过点和最后一个通过点表示的循序通过点的数目(例如，眼大小)为止，或直到完成扫描测试为止。
响应于识别大于或等于循序通过点的最小所需数目(例如，最小眼大小)的循序通过点的数目，状态机逻辑可终止扫描测试，如动作426所展示。
参考图2至4，方法200和300和逻辑流程400可进一步包含至少部分地基于对电子装置的操作参数的评估来对电子装置进行分级和排序。
共同参考图1至4，虽然本公开的实施例描述利用逻辑电路执行本文中所描述的方法，但本公开不限于此。确切地说，本文中所描述的动作和方法也适用于具有存储器控制器的电子装置测试器。此外，本文中所描述的动作和方法适用于存储器控制器自身。
本公开的实施例包含一种设备(例如，测试器)。设备包含图形发生器、至少一个有限状态机和逻辑电路。逻辑电路可配置成：响应于要评估的选定操作参数，在用于评估选定操作参数的测试范围的第一测试点处评估电子装置，其包括：在测试范围的第一测试点处从电子装置获取读取数据；以及至少部分地基于与第一测试点相关联的读取数据的第一值而在逻辑电路内写入指示第一测试点为第一通过点的数据；在测试范围的第二测试点处评估电子装置，其包括：在测试范围的第二测试点处从电子装置获取读取数据；以及至少部分地基于与第二测试点相关联的读取数据的第二值而在逻辑电路内写入指示第二测试点为第一通过点的数据；在测试范围的一或多个另外的测试点处评估电子装置，直到识别到第一通过点和最后一个通过点为止；以及在识别最后一个通过点之后，在逻辑电路内写入指示最后一个通过点的数据。
本公开的一或多个实施例包含一种方法。方法可包含：在用于评估电子装置或电子装置测试器的操作参数的测试范围的循序测试点处依序从电子装置获取读取数据，直到识别到一组(例如，多个)连续通过点的第一通过点和最后一个通过点为止；响应于识别第一通过点，在电子装置测试器的逻辑芯片内写入识别第一通过点的数据；响应于识别最后一个通过点，在电子装置测试器的逻辑芯片内写入识别最后一个通过点的数据；确定由所识别的第一通过点和所识别的最后一个通过点表示的数据有效窗口是否大于或等于用户定义的可接受数据有效窗口；响应于确定由所识别的第一通过点和所识别的最后一个通过点表示的数据有效窗口大于或等于用户定义的可接受数据有效窗口，终止对电子装置的评估；响应于确定由所识别的第一通过点和所识别的最后一个通过点表示的数据有效窗口不大于或等于用户定义的可接受数据有效窗口，继续在测试范围的循序测试点的其它测试点处评估电子装置，直到识别到新的一组连续通过点的新的第一通过点和新的最后一个通过点为止；以及至少部分地基于数据有效窗口，评估电子装置或电子装置测试器的操作参数。
本公开的一些实施例包含一种设备。设备包含配置成与电子装置介接的接口(例如，探针卡(针型、垂直型和MEMS(微机电系统)型)、非接触式探针(例如，RF探针)、任何常规接口)和逻辑电路。逻辑电路包含图形发生器和至少一个有限状态机。逻辑电路可配置成：在用于评估电子装置或测试器的操作参数的测试范围的循序测试点处依序从电子装置获取读取数据，直到识别到具有第一通过点和最后一个通过点的一组连续通过点为止；响应于识别第一通过点，在测试器的逻辑电路内写入识别第一通过点的数据；响应于识别最后一个通过点，在测试器的逻辑电路内写入识别最后一个通过点的数据；以及仅将识别第一通过点的数据和识别最后一个通过点的数据输出到软件应用程序。
本公开的实施例包含一种方法。方法可包含：经由测试器在用于评估电子装置或测试器的操作参数的测试范围的循序测试点处依序从电子装置获取读取数据，直到识别到含有具有第一通过点和最后一个通过点的一组连续通过点的窗口为止；响应于识别第一通过点，在测试器的逻辑电路内写入数据；响应于识别最后一个通过点，在测试器的逻辑电路内写入数据；仅将识别第一通过点的数据和识别最后一个通过点的数据输出到软件应用程序；以及至少部分地基于识别第一通过点的数据和识别最后一个通过点的数据，评估电子装置或电子装置测试器的操作参数。
本公开的实施例进一步包含：
实施例1.一种设备，其包括：图形发生器；和至少一个有限状态机；以及逻辑电路，所述逻辑电路配置成：响应于要评估的选定操作参数，在用于评估选定操作参数的测试范围的第一测试点处评估电子装置，其包括：在测试范围的第一测试点处从电子装置获取读取数据；以及至少部分地基于与第一测试点相关联的读取数据的第一值而在逻辑电路内写入指示第一测试点为第一通过点的数据；在测试范围的第二测试点处评估电子装置，其包括：在测试范围的第二测试点处从电子装置获取读取数据；以及至少部分地基于与第二测试点相关联的读取数据的第二值而在逻辑电路内写入指示第二测试点为第一通过点的数据；在测试范围的一或多个另外的测试点处评估电子装置，直到识别到第一通过点和最后一个通过点为止；以及在识别最后一个通过点之后，在逻辑电路内写入指示最后一个通过点的数据。
实施例2.根据实施例1所述的设备，其中逻辑电路进一步配置成确定由所识别的第一通过点和所识别的最后一个通过点表示的数据有效窗口是否大于或等于用户定义的可接受数据有效窗口。
实施例3.根据实施例2所述的设备，其中逻辑电路进一步配置成响应于确定由所识别的第一通过点和所识别的最后一个通过点表示的数据有效窗口大于或等于用户定义的可接受数据有效窗口而终止对电子装置的评估。
实施例4.根据实施例2所述的设备，其中逻辑电路进一步配置成响应于确定由所识别的第一通过点和所识别的最后一个通过点表示的数据有效窗口不大于或等于用户定义的可接受数据有效窗口而在测试范围的其它测试点处依序评估电子装置，直到识别到新的第一通过点和新的最后一个通过点为止。
实施例5.根据实施例1至4中任一实施例所述的设备，其中测试范围表示时间段，且测试范围内的每一测试点表示所述时间段内的时间点。
实施例6.根据实施例1至5中任一实施例所述的设备，其中测试范围表示输入电压的范围，且测试范围内的每一测试点表示输入电压的范围内的唯一输入电压值。
实施例7.根据实施例1至6中任一实施例所述的设备，其中测试范围表示输入定时信号的范围，且测试范围内的每一测试点表示输入定时信号的范围内的唯一输入定时信号。
实施例8.根据实施例1至7中任一实施例所述的设备，其中逻辑电路进一步配置成从外部系统接收对选定操作参数的选择。
实施例9.根据实施例1至8中任一实施例所述的设备，其中选定操作参数包括电子装置的操作参数。
实施例10.根据实施例1至9中任一实施例所述的设备，其中选定操作参数包括测试器的操作参数。
实施例11.根据实施例1至10中任一实施例所述的设备，其中在测试范围的第一测试点处评估电子装置进一步包括在测试范围的第一测试点处从电子装置获取读取数据之前，使电子装置经历输入信号。
实施例12.根据实施例1至11中任一实施例所述的设备，其中选定操作参数包括电子装置的DC电压参数或AC电压参数。
实施例13.根据实施例1至12中任一实施例所述的设备，其中选定操作参数包括电子装置的AC定时参数或测试器的AC定时参数。
实施例14.根据实施例1至13中任一实施例所述的设备，其中在测试范围的第一测试点处评估电子装置包括：在第一测试点处重复地评估电子装置至少约十次、约二十次、约五十次或约一百次迭代；确定在第一测试点的迭代中的每一者中来自电子装置的读取数据是否与第一测试点的预期读取数据匹配；以及确定第一测试点的迭代的阈值百分比是否产生来自电子装置的与第一测试点的预期读取数据匹配的读取数据。
实施例15.一种方法，其包括：在用于评估电子装置或电子装置测试器的操作参数的测试范围的循序测试点处依序从电子装置获取读取数据，直到识别到连续通过点的第一通过点和最后一个通过点为止；响应于识别第一通过点，在电子装置测试器的逻辑芯片内写入识别第一通过点的数据；响应于识别最后一个通过点，在电子装置测试器的逻辑芯片内写入识别最后一个通过点的数据；确定由所识别的第一通过点和所识别的最后一个通过点表示的数据有效窗口是否大于或等于用户定义的可接受数据有效窗口；响应于确定由所识别的第一通过点和所识别的最后一个通过点表示的数据有效窗口大于或等于用户定义的可接受数据有效窗口，终止对电子装置的评估；响应于确定由所识别的第一通过点和所识别的最后一个通过点表示的数据有效窗口不大于或等于用户定义的可接受数据有效窗口，继续在测试范围的循序测试点的其它测试点处评估电子装置，直到识别到新的一组连续通过点的新的第一通过点和新的最后一个通过点为止；以及至少部分地基于数据有效窗口，评估电子装置或电子装置测试器的操作参数。
实施例16.根据实施例15所述的方法，其进一步包括：响应于测试范围的循序测试点的给定测试点的读取数据与给定测试点的读取数据不匹配，不在逻辑电路内写入任何数据；以及响应于识别在第一通过点之后但在最后一个通过点之前的通过点，不在逻辑电路内写入任何数据。
实施例17.根据实施例15和16中任一实施例所述的方法，其中识别第一通过点包括：在测试范围的循序测试点的给定测试点处从电子装置获取读取数据；以及确定在给定测试点处来自电子装置的读取数据与关联于给定测试点的预期读取数据匹配。
实施例18.根据实施例15至17中任一实施例所述的方法，其中在测试范围的循序测试点处依序从电子装置获取读取数据包括：将一系列电压值输入到电子装置中；以及响应于输入一系列电压值的每一电压值，从电子装置获取读取数据。
实施例19.根据实施例15至18中任一实施例所述的方法，其中在测试范围的循序测试点处依序从电子装置获取读取数据包括在某一时间段内的时间点获取读取数据。
实施例20.根据实施例15至19中任一实施例所述的方法，其中评估电子装置或电子装置测试器的操作参数包括以下各者中的至少一者：确定电子装置或电子装置测试器关于操作参数的功能水平，或关于操作参数将电子装置或电子装置测试器分级。
实施例21.根据实施例15至20中任一实施例所述的方法，其中评估电子装置或电子装置测试器的操作参数包括评估电子装置的DC电压参数或AC电压参数。
实施例22.根据实施例15至21中任一实施例所述的方法，其中评估电子装置或电子装置测试器的操作参数包括评估电子装置的AC定时参数或电子装置测试器的AC定时参数。
实施例23.根据实施例15至22中任一实施例所述的方法，其进一步包括从外部应用程序接收对操作参数的选择。
实施例24.一种设备，其包括：接口，其配置成与电子装置介接；以及图形发生器；至少一个有限状态机；以及逻辑电路，所述逻辑电路配置成：在用于评估电子装置或测试器的操作参数的测试范围的循序测试点处依序从电子装置获取读取数据，直到识别到具有第一通过点和最后一个通过点的连续通过点为止；响应于识别第一通过点，在测试器的逻辑电路内写入指示第一通过点的数据；响应于识别最后一个通过点，在测试器的逻辑电路内写入指示最后一个通过点的数据；以及仅将识别第一通过点的数据和识别最后一个通过点的数据输出到软件应用程序。
实施例25.一种方法，其包括：经由测试器在用于评估电子装置或测试器的操作参数的测试范围的循序测试点处依序从电子装置获取读取数据，直到识别到含有具有第一通过点和最后一个通过点的连续通过点的窗口为止；响应于识别第一通过点，在测试器的逻辑电路内写入数据；响应于识别最后一个通过点，在测试器的逻辑电路内写入数据；仅将识别第一通过点的数据和识别最后一个通过点的数据输出到软件应用程序；以及至少部分地基于识别第一通过点的数据和识别最后一个通过点的数据，评估电子装置或电子装置测试器的操作参数。
虽然本文已关于某些说明性实施例描述了本公开，但所属领域的技术人员将认识和了解到本公开不限于此。实际上，在不脱离如所要求的本发明的范围，包含其合法等效物的情况下，可对所说明的实施例做出许多添加、删除和修改。另外，来自一个实施例的特征可以与另一实施例的特征组合，同时仍涵盖在发明人所预期的本公开的范围内。此外，本公开的实施例具有各种各样工具类型和配置的实用性。

Claims (25)

1.一种设备，其包括：
型式发生器；以及
至少一个有限状态机；以及
逻辑电路，其配置成：
响应于要评估的选定操作参数，在用于评估所述选定操作参数的测试范围的第一测试点处评估电子装置，其包括：
在所述测试范围的所述第一测试点处从所述电子装置获取读取数据；以及
至少部分地基于与所述第一测试点相关联的所述读取数据的第一值而在所述逻辑电路内写入指示所述第一测试点为第一通过点的数据；
在所述测试范围的第二测试点处评估所述电子装置，其包括：
在所述测试范围的所述第二测试点处从所述电子装置获取读取数据；以及
至少部分地基于与所述第二测试点相关联的所述读取数据的第二值而在所述逻辑电路内写入指示所述第二测试点为所述第一通过点的数据；
在所述测试范围的一或多个另外的测试点处评估所述电子装置，直到识别到所述第一通过点和最后一个通过点为止；以及
在识别所述最后一个通过点之后，在所述逻辑电路内写入指示所述最后一个通过点的数据。
2.根据权利要求1所述的设备，其中所述逻辑电路进一步配置成确定由所识别的第一通过点和所识别的最后一个通过点表示的数据有效窗口是否大于或等于用户定义的可接受数据有效窗口。
3.根据权利要求2所述的设备，其中所述逻辑电路进一步配置成响应于确定由所述所识别的第一通过点和所述所识别的最后一个通过点表示的所述数据有效窗口大于或等于所述用户定义的可接受数据有效窗口而终止对所述电子装置的评估。
4.根据权利要求2所述的设备，其中所述逻辑电路进一步配置成响应于确定由所述所识别的第一通过点和所述所识别的最后一个通过点表示的所述数据有效窗口不大于或等于所述用户定义的可接受数据有效窗口而在所述测试范围的其它测试点处依序评估所述电子装置，直到识别到新的第一通过点和新的最后一个通过点为止。
5.根据权利要求1至4中任一权利要求所述的设备，其中所述测试范围表示时间段，且所述测试范围内的每一测试点表示所述时间段内的时间点。
6.根据权利要求1至4中任一权利要求所述的设备，其中所述测试范围表示输入电压的范围，且所述测试范围内的每一测试点表示所述输入电压的范围内的唯一输入电压值。
7.根据权利要求1至4中任一权利要求所述的设备，其中所述测试范围表示输入定时信号的范围，且所述测试范围内的每一测试点表示所述输入定时信号的范围内的唯一输入定时信号。
8.根据权利要求1至4中任一权利要求所述的设备，其中所述逻辑电路进一步配置成从外部系统接收对所述选定操作参数的选择。
9.根据权利要求1至4中任一权利要求所述的设备，其中所述选定操作参数包括所述电子装置的操作参数。
10.根据权利要求1至4中任一权利要求所述的设备，其中所述选定操作参数包括测试器的操作参数。
11.根据权利要求1至4中任一权利要求所述的设备，其中在所述测试范围的所述第一测试点处评估所述电子装置进一步包括在所述测试范围的所述第一测试点处从所述电子装置获取读取数据之前，使所述电子装置经历输入信号。
12.根据权利要求1至4中任一权利要求所述的设备，其中所述选定操作参数包括所述电子装置的DC电压参数或AC电压参数。
13.根据权利要求1至4中任一权利要求所述的设备，其中所述选定操作参数包括所述电子装置的AC定时参数或所述测试器的AC定时参数。
14.根据权利要求1至4中任一权利要求所述的设备，其中在所述测试范围的所述第一测试点处评估所述电子装置包括：
在所述第一测试点处重复地评估所述电子装置至少约十次、约二十次、约五十次或约一百次迭代；
确定在所述第一测试点的所述迭代中的每一者中来自所述电子装置的所述读取数据是否与所述第一测试点的预期读取数据匹配；以及
确定所述第一测试点的所述迭代的阈值百分比是否产生来自所述电子装置的与所述第一测试点的预期读取数据匹配的读取数据。
15.一种方法，其包括：
在用于评估电子装置或电子装置测试器的操作参数的测试范围的循序测试点处依序从所述电子装置获取读取数据，直到识别到连续通过点的第一通过点和最后一个通过点为止；
响应于识别第一通过点，在所述电子装置测试器的逻辑芯片内写入识别所述第一通过点的数据；
响应于识别最后一个通过点，在所述电子装置测试器的所述逻辑芯片内写入识别所述最后一个通过点的数据；
确定由所识别的第一通过点和所识别的最后一个通过点表示的数据有效窗口是否大于或等于用户定义的可接受数据有效窗口；
响应于确定由所述所识别的第一通过点和所述所识别的最后一个通过点表示的所述数据有效窗口大于或等于用户定义的可接受数据有效窗口，终止对所述电子装置的评估；
响应于确定由所述所识别的第一通过点和所述所识别的最后一个通过点表示的所述数据有效窗口不大于或等于用户定义的可接受数据有效窗口，继续在所述测试范围的所述循序测试点的其它测试点处评估所述电子装置，直到识别到新的一组连续通过点的新的第一通过点和新的最后一个通过点为止；以及
至少部分地基于所述数据有效窗口，评估所述电子装置或电子装置测试器的所述操作参数。
16.根据权利要求15所述的方法，其进一步包括：
响应于所述测试范围的所述循序测试点的给定测试点的读取数据与所述给定测试点的读取数据不匹配，不在逻辑电路内写入任何数据；以及
响应于识别在所述第一通过点之后但在所述最后一个通过点之前的通过点，不在所述逻辑电路内写入任何数据。
17.根据权利要求15所述的方法，其中识别所述第一通过点包括：
在所述测试范围的所述循序测试点的给定测试点处从所述电子装置获取读取数据；以及
确定在所述给定测试点处来自所述电子装置的所述读取数据与关联于所述给定测试点的预期读取数据匹配。
18.根据权利要求15至17中任一权利要求所述的方法，其中在所述测试范围的所述循序测试点处依序从所述电子装置获取读取数据包括：
将一系列电压值输入到所述电子装置中；以及
响应于输入所述一系列电压值的每一电压值，从所述电子装置获取读取数据。
19.根据权利要求15至17中任一权利要求所述的方法，其中在所述测试范围的所述循序测试点处依序从所述电子装置获取读取数据包括在某一时间段内的时间点获取读取数据。
20.根据权利要求15至17中任一权利要求所述的方法，其中评估所述电子装置或电子装置测试器的所述操作参数包括以下各者中的至少一者：确定所述电子装置或所述电子装置测试器关于所述操作参数的功能水平，或关于所述操作参数将所述电子装置或所述电子装置测试器分级。
21.根据权利要求15至17中任一权利要求所述的方法，其中评估所述电子装置或电子装置测试器的所述操作参数包括评估所述电子装置的DC电压参数或AC电压参数。
22.根据权利要求15至17中任一权利要求所述的方法，其中评估所述电子装置或电子装置测试器的所述操作参数包括评估所述电子装置的AC定时参数或所述电子装置测试器的AC定时参数。
23.根据权利要求15至17中任一权利要求所述的方法，其进一步包括从外部应用程序接收对所述操作参数的选择。
24.一种设备，其包括：
接口，其配置成与电子装置介接；以及
型式发生器；
至少一个有限状态机；以及
逻辑电路，其配置成：
在用于评估所述电子装置或测试器的操作参数的测试范围的循序测试点处依序从所述电子装置获取读取数据，直到识别到具有第一通过点和最后一个通过点的连续通过点为止；
响应于识别所述第一通过点，在所述测试器的所述逻辑电路内写入指示所述第一通过点的数据；
响应于识别所述最后一个通过点，在所述测试器的所述逻辑电路内写入指示所述最后一个通过点的数据；以及
仅将识别所述第一通过点的数据和识别所述最后一个通过点的数据输出到软件应用程序。
25.一种方法，其包括：
经由测试器在用于评估电子装置或所述测试器的操作参数的测试范围的循序测试点处依序从所述电子装置获取读取数据，直到识别到含有具有第一通过点和最后一个通过点的连续通过点的窗口为止；
响应于识别所述第一通过点，在所述测试器的逻辑电路内写入数据；
响应于识别最后一个通过点，在所述测试器的所述逻辑电路内写入数据；
仅将识别所述第一通过点的数据和识别所述最后一个通过点的数据输出到软件应用程序；以及
至少部分地基于识别所述第一通过点的所述数据和识别所述最后一个通过点的所述数据，评估所述电子装置或电子装置测试器的所述操作参数。
CN202210053495.9A 2021-01-20 2022-01-18 识别数据有效窗口 Pending CN114816890A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/153,726 US11815554B2 (en) 2021-01-20 2021-01-20 Identifying data valid windows
US17/153,726 2021-01-20

Publications (1)

Publication Number Publication Date
CN114816890A true CN114816890A (zh) 2022-07-29

Family

ID=82406153

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210053495.9A Pending CN114816890A (zh) 2021-01-20 2022-01-18 识别数据有效窗口

Country Status (2)

Country Link
US (1) US11815554B2 (zh)
CN (1) CN114816890A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11815554B2 (en) * 2021-01-20 2023-11-14 Micron Technology, Inc. Identifying data valid windows

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5537550A (en) * 1992-11-18 1996-07-16 Canon Kabushiki Kaisha Interactive network board for logging peripheral statistics with logging level commands
JP2002025292A (ja) * 2000-07-11 2002-01-25 Hitachi Ltd 半導体集積回路
GB2372324B (en) * 2000-11-10 2004-12-22 Leamount Ltd Air flow measurement
US7025205B2 (en) * 2002-06-26 2006-04-11 Aventis Pharma Limited Method and packaging for pressurized containers
US7542764B2 (en) * 2005-02-25 2009-06-02 Research In Motion Limited Method of using SNR to reduce factory test time
US7461295B1 (en) * 2005-07-29 2008-12-02 Netlogic Microsystems, Inc. Timing failure analysis in a semiconductor device having a pipelined architecture
US8015460B2 (en) * 2008-04-07 2011-09-06 Micron Technology, Inc. Test mode for parallel load of address dependent data to enable loading of desired data backgrounds
US8918686B2 (en) * 2010-08-18 2014-12-23 Kingtiger Technology (Canada) Inc. Determining data valid windows in a system and method for testing an integrated circuit device
WO2012118880A2 (en) * 2011-03-01 2012-09-07 Celerint, Llc. Method and system for utilizing stand-alone controller in multiplexed handler test cell for indexless tandem semiconductor test
US11334391B2 (en) * 2017-04-17 2022-05-17 Red Hat, Inc. Self-programmable and self-tunable resource scheduler for jobs in cloud computing
TWI653519B (zh) * 2017-05-03 2019-03-11 和碩聯合科技股份有限公司 配置單元、檢測系統及檢測方法
US11815554B2 (en) * 2021-01-20 2023-11-14 Micron Technology, Inc. Identifying data valid windows

Also Published As

Publication number Publication date
US20220229108A1 (en) 2022-07-21
US11815554B2 (en) 2023-11-14

Similar Documents

Publication Publication Date Title
DE102004023407B4 (de) Testvorrichtung und Verfahren zum Testen eines eingebetteten Speicherkerns sowie zugehöriger Halbleiterchip
US6370675B1 (en) Semiconductor integrated circuit design and evaluation system using cycle base timing
US7114110B2 (en) Semiconductor device, and the method of testing or making of the semiconductor device
CN106448742B (zh) 半导体装置，测试装置及测试系统
KR100299716B1 (ko) Ic시험장치및방법
JP4334463B2 (ja) 半導体集積回路のテスト装置および方法
CN113641545B (zh) 一种数字测试向量自动学习方法及系统
CN115656792B (zh) 芯片可测性设计的测试方法及测试平台
US7096397B2 (en) Dft technique for avoiding contention/conflict in logic built-in self-test
US6557132B2 (en) Method and system for determining common failure modes for integrated circuits
JP2005172549A (ja) 半導体集積回路の検証方法及びテストパターンの作成方法
CN114816890A (zh) 识别数据有效窗口
US7184932B1 (en) Reliability prediction for complex components
JP4371488B2 (ja) デバイス試験評価システムおよびデバイス試験評価方法
US6721914B2 (en) Diagnosis of combinational logic circuit failures
US7181660B2 (en) Reconstruction of non-deterministic algorithmic tester stimulus used as input to a device under test
JPS61133873A (ja) 半導体試験装置
KR100506769B1 (ko) 고속 테스트 패턴 평가 장치
US8072232B2 (en) Test apparatus that tests a device under test having a test function for sequentially outputting signals
CN116224013A (zh) 芯片测试方法及设备
Bernardi et al. Collecting diagnostic information through dichotomic search from Logic BIST of failing in-field automotive SoCs with delay faults
CN116973736B (zh) 一种基于fail周期的ATE测试方法及系统
Chillarige et al. High Throughput Chain Diagnosis Methodology with Minimal Failure Data Collection
JPH0863999A (ja) 不揮発性フラッシュｅｐｒｏｍメモリ装置用のバーンイン法
JP3254633B2 (ja) Ｅｅｐ−ｒｏｍの同時テスト方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination