Nothing Special   »   [go: up one dir, main page]

CN114746583A - 用于具有玫瑰金接触垫的电路的条带及该条带的制造方法 - Google Patents

用于具有玫瑰金接触垫的电路的条带及该条带的制造方法 Download PDF

Info

Publication number
CN114746583A
CN114746583A CN202080083794.6A CN202080083794A CN114746583A CN 114746583 A CN114746583 A CN 114746583A CN 202080083794 A CN202080083794 A CN 202080083794A CN 114746583 A CN114746583 A CN 114746583A
Authority
CN
China
Prior art keywords
layer
gold
copper
copper alloy
alloy layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080083794.6A
Other languages
English (en)
Inventor
弗洛里安·万诺
斯蒂芬尼·柯奎拉德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Linxens Holding SAS
Original Assignee
Linxens Holding SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from EP20168312.5A external-priority patent/EP3892759B1/en
Application filed by Linxens Holding SAS filed Critical Linxens Holding SAS
Publication of CN114746583A publication Critical patent/CN114746583A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07743External electrical contacts
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23FNON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00Etching metallic material by chemical means
    • C23F1/02Local etching
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/56Electroplating: Baths therefor from solutions of alloys
    • C25D3/62Electroplating: Baths therefor from solutions of alloys containing more than 50% by weight of gold
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02Electroplating of selected surface areas
    • C25D5/022Electroplating of selected surface areas using masking means
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10Electroplating with more than one layer of the same or of different metals
    • C25D5/12Electroplating with more than one layer of the same or of different metals at least one layer being of nickel or chromium
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/54Electroplating of non-metallic surfaces
    • C25D5/56Electroplating of non-metallic surfaces of plastics
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/627Electroplating characterised by the visual appearance of the layers, e.g. colour, brightness or mat appearance
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07718Constructional details, e.g. mounting of circuits in the carrier the record carrier being manufactured in a continuous process, e.g. using endless rolls

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Electrochemistry (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

用于制造具有电接触垫的电路的条带,所述条带包括:‑柔性介电基板(4),‑铜箔(10),所述铜箔(10)至少部分地覆盖所述介电基板(4),所述铜箔(10)具有朝向所述介电基板(4)的内面(18)及与所述内面(18)相对的外面(19),‑中间层,所述中间层至少包括至少部分地覆盖所述铜箔(10)的所述外面(19)的镍基层,将金铜合金层(13)沉积于所述中间层上。电路的制造方法,所述方法包括提供具有导电垫的条带,以及用从电沉积溶液电沉积的金铜合金层镀覆垫。

Description

用于具有玫瑰金接触垫的电路的条带及该条带的制造方法
技术领域
本发明涉及具有接触垫的电路。例如,该电路用于制造智能卡模块,该模块包括电接触垫,该电接触垫被设计为连接于智能卡读取器的连接器(该智能卡用于例如银行应用及身份证明文件)。
背景技术
用于智能卡的连接器模块包括支承电接触垫的介电基板(参见例如文件WO2019051712A1)。在由柔性介电基板支承的导电层中蚀刻电接触垫(通过例如光刻技术及蚀刻技术)。或者,在导电层中切出电接触垫,然后将电接触垫共层压于柔性介电基板上(通过例如引线框架技术)。在这两种情况下,由介电基板支承的接触垫均被制成为柔性条带。更一般地,此类具有电路的柔性条带可用于制造用于存储密钥(memory keys)或磁盘等的连接器的电接触件。因此,本文特别关注在日常使用期间旨在至少部分可见的、结合本发明领域制成的电路。
下文通过使用旨在形成智能卡连接器的接触件的电路示例说明本发明,但该示例不应被理解为是限制性的,因为一般而言,下文描述的沉积工艺可以应用于任何类型的金属导电支承件。
在智能卡领域,卡制造商希望卡体的颜色与卡模块的颜色匹配。例如,出于美学和/或定制目的,在模块的可视面上具有所谓“玫瑰金”颜色(即粉红金色)的电接触垫可以是适宜的。但是,生产具有新颜色的电接触垫必须不能使其品质受到怀疑,例如,在接触电阻、耐候性(resistance to climatic tests)、耐腐蚀性、抗疲劳性等方面。有色接触垫必须满足预期应用的现行标准和规范的要求。
本发明的一个目的是获得成品上具有可见的玫瑰金色的、包括导电迹线或导电垫的电路,同时保持电特性及机械特性,特别是在许多连接及断开连接的循环期间,该电特性及机械特性适于其作为旨在与连接器电连接的接触件的用途。
发明内容
该目的至少部分地通过根据权利要求1的条带及根据权利要求12的方法实现。在从属权利要求中提出该条带及该方法的其他特征,该其他特征应相互独立考虑或与一个或多个另外的其他特征组合考虑。
为提供具有“玫瑰金”颜色的、符合接触电阻、耐候性、耐腐蚀性、抗疲劳性等方面的严格规范的电接触垫,该电接触垫覆着有由具有特定铜含量及特定厚度的金铜合金构成的至少一个金属层,借助于电沉积工艺沉积形成该至少一个金属层。
附图说明
上述条带及方法的其他特征、目的和优点将在阅读以下详细描述并参考以非限制性示例方式给出的附图时呈现,其中:
[图1]示意性示出智能卡的透视图,该智能卡包括模块的示例,该模块具有由根据本发明的条带制成的电路。
[图2]示意性示出根据本发明的条带的一部分的俯视图;
[图3]示意性示出可以通过根据本发明的方法获得的堆叠层的示例的截面图;
[图4a]至[图4k]示意性地表示根据本发明的方法的实施示例的步骤。
具体实施方式
下文描述由根据本发明的条带制成的电路的公开示例。该示例取自智能卡领域,但本领域技术人员将能够在不涉及创造性的情况下将该示例转用于其他的电路应用。具体而言,在所有粉色导电接触件或粉色导电迹线的使用可以(为例如SD存储卡的连接器或USB存储盘的连接器)带来美学附加值的情况下,本发明特别有益。
如图1所示,智能卡1包括例如具有连接器3的模块2。模块2通常以从条带上切出的单独元件的形式制成。该元件被插入形成于卡1中的腔内。该元件包括聚对苯二甲酸(PET)、玻璃-环氧树脂(glass-epoxy)等制成的、实质上柔性的基板4(见图2),在基板4上制成有连接器3,随后芯片被连接于连接器3(没有示出)。
图2示出电路部分的示例。该电路部分为具有六个连接器3的印刷电路5。每个连接器3包括八个电接触垫6(连接器3实质上为没有芯片、没有芯片与接触垫6之间的连接且没有用于保护芯片及连接的封装树脂的模块2)。从导电片10(例如冲压或蚀刻而成)切出接触垫6。
图3示出形成用于制造连接器3的条带的多层结构示例的示意性横截面。该多层结构包括基板4、粘合层9、导电片10(由例如铜或铜合金制成)和较多或较少的多个层A、B及/或C的堆叠,以及金铜层13。
导电片10具有朝向介电基板4的内面18及与该内面18相对的外面19。更具体地,导电片10具有附连于(例如用粘合层胶合或层压)介电基板4的内面18。内面18暴露于盲孔14的底部处。盲孔14旨在与可能容纳于腔15中的芯片建立电连接(通过例如引线键合技术连接)。外面19对应于旨在与另一连接器建立电连接的接触表面。分别在内面18及外面19上的沉积层A、B、C不必为相同类型且不必具有相同厚度。
下表示出可能的层堆叠:
导电片10 A B C 13
金(闪镀) 金铜
镍合金 金(闪镀) 金铜
有光泽的镍 镍合金 金(闪镀) 金铜
有光泽的镍 金(闪镀) 金铜
镍合金 金(闪镀) 金铜
有光泽的铜 金(闪镀) 金铜
铜锡合金 金(闪镀) 金铜
在金铜合金层13下方(下方不一定意味着与金铜合金层13接触的下方)的光泽层(shiny layer)的存在导致上表面具有较亮的外观及较强烈的粉色。该光泽底层可以通过在导电片10上电镀例如铜和/或镍和/或镍合金获得,导电片10可能已由铜或铜合金制成。或者,可以通过对选自包括铜、镍、镍合金和铜锡合金的系列中的至少一个底层进行抛光和/或电抛光处理以获得有光泽的外观。
例如,根据上表第六行的工艺,导电片10为铜片。铜制电镀层A沉积于铜片的自由表面的至少一部分上(另一表面附连于介电基板)。该铜制电镀层A允许降低成品中垫表面(即铜金合金层的自由表面)的粗糙度。例如,该粗糙度等于或接近0.45±0.15微米(Rz测量)。在没有电沉积的铜制电镀层A的情况下,顶表面的粗糙度等于或接近0.90±0.20微米(Rz测量)。
沉积于铜金合金层下方的光泽层的粗糙度是铜金合金层自由表面的粗糙度平均除以2。这允许在垫表面上获得半光饰面,而非底部光泽层的哑光饰面(底部不意味着与金铜合金层13接触的下方)。
金层C为可选的。当沉积时,金层C为“闪镀(flash)”形式,即电沉积0纳米及15纳米之间的厚度。
当不设想对内面18进行选择性掩蔽时,特别是在沉积金铜合金层13时,薄金层C在沉积金铜合金层13之前有益地沉积于盲孔14中的内面18上,从而增加键合于该内面18上的引线的抗拉强度。
图4a至图4k示意性示出用于如图2所示条带的制造方法示例的步骤。
这些步骤可以通过卷到卷工艺执行,包括:
-提供介电基板4(图4a),介电基板由例如环氧树脂-玻璃(epoxy-glass)、或聚酰亚胺(polyimide)、或PET等制成;
-用粘合层9涂覆基板4的面(图4b);
-对具有粘合层9的基板4进行冲孔,以形成孔14及可能的腔15,在稍后阶段芯片可以容置(accommodated)于腔15中(图4c);
-将设置有粘合层9的基板4与导电材料片10(例如铜片)共层压,加热如此获得的复合件以实现粘合层9的热交联,然后将如此获得的复合件脱氧(图4d);孔14现在为盲孔14;
-在导电片10的外面19上层压干光敏膜16(图4e);
-通过掩模曝光光敏膜16(图4f),
-显影感光膜16(图4g);
-蚀刻不受光敏膜16保护的区域中的导电片10,以设定导电迹线及/或接触垫6(图4h),
-去除光敏膜16(图4i);
-在蚀刻导电片10之后获得的至少一些迹线及/或一些接触垫6上电沉积导电层;该电沉积可以执行一步或多步,以形成如上文结合图3所述的层堆叠;例如,该堆叠包括镍层11及金层12(图4j);例如,在外面19上沉积厚度为2微米的镍层11,在内面18上沉积厚度为5微米的镍层11;并且在外面19上沉积厚度小于15纳米的金层12,在内面18上沉积厚度为0.3微米的金层12。
-电沉积金铜层13以形成具有金粉色的表面层(图4k);例如,铜金层13以0.1微米或以上的厚度沉积于外面19上;例如,金铜合金层13中的铜含量小于40%Wt(重量百分比),优选地小于或等于35%Wt,更优选地小于或等于30%Wt,例如在10%Wt及20%Wt之间。
至少在铜金层13的沉积过程中,可以通过例如选择性掩蔽保护内面18(即旨在成品上不可见的面不被铜金层13覆盖)。仅有一金层12和/或一镍层及/或另一合金层11覆盖盲孔14中的内面18。因此,与标准工艺相比,用于连接芯片的封装工艺保持不变。
将通过双组分合金的特定沉积进行金铜层13的电沉积以形成玫瑰金表面层,其中电解液的电镀浴包含:
ο金的氰化物络合物,例如金的氰化物络合物为KAu(CN)2或KAu(CN)4
ο铜的氰化物络合物,例如铜的氰化物络合物为K3Cu(CN)4
例如,电镀浴中的金浓度为每升0.6克及1.0克之间,电镀浴中的铜浓度为每升0.6克及0.8克之间。电镀浴具有11及13之间的pH值。电镀浴的温度被控制在50℃及60℃之间。在阴极产出量为约5毫克/分钟至15毫克/分钟的情况下,电镀浴中的电流密度及条带的速度根据电镀槽的可用长度进行调整,以获得目标厚度。
有益地,在铜金合金沉积期间,电镀浴不包括任何其他金属化合物(基于锌、镍、银或其他)。
金的颜色通常根据瑞士标准“1-5N”进行校准,范围从特定的淡黄色到粉色金合金。上文公开的工艺使得有可能获得该范围之外的粉色,即5N++的颜色(即较强烈的粉色)。接触垫6的全部表面为玫瑰金色。或者,使用掩模和/或蚀刻技术可以仅对该表面的一部分着色(例如,用于徽标)。
例如,对于对应于上表第二行的层结构(铜片10/镍/镍合金/金(闪镀)/铜金合金),使用根据本发明的工艺获得的粉色具有以下比色参数:
-L*=63±1,
-a*=7.1±0.3,以及
-b*=6.9±0.3。
产品性能总结于下表中:
Figure BDA0003676421200000071
此外,上表中提及的金铜层13气候测试后的视觉外观可以通过顶表面保护得到改善。例如,可以通过将金属表面浸入含有硫醇化合物(例如1-十二烷硫醇)的溶液中获得该保护。
作为上述方法的替代,可以执行引线框架技术制造条带。然后,可在导电层10与介电基板4共层压之前或之后,在导电层10上镀金铜层13。

Claims (16)

1.用于制造具有电接触垫(6)的电路(5)的条带,所述条带包括:
-柔性介电基板(4),
-铜箔(10),所述铜箔至少部分地覆盖所述介电基板(4)且包括所述铜箔(10)中切出的电接触垫(6),所述铜箔(10)具有附连于所述介电基板(4)的内面(18),以及与所述内面(18)相对的外面(19),
-中间层,所述中间层至少包括至少部分地覆盖所述铜箔(10)的所述外面(19)的镍基层(11),
其特征在于,在所述中间层上沉积有金铜合金层(13),并且所述中间层包括薄金层(12),所述薄金层具有小于或等于15纳米的厚度且至少部分地覆盖所述镍基层(11),所述金铜合金层(13)沉积于所述薄金层(12)上,所述金铜合金层(13)中的铜含量大于10%Wt。
2.根据权利要求1所述的条带,其中所述金铜合金层(13)中的铜含量小于40%Wt。
3.根据权利要求2所述的条带,其中所述金铜合金层(13)中的铜含量小于30%Wt。
4.根据权利要求3所述的条带,其中所述金铜合金层(13)中的铜含量小于20%Wt。
5.根据前述权利要求中任一项所述的条带,其中所述金铜合金层(13)的厚度大于或等于0.1微米。
6.根据前述权利要求中任一项所述的条带,包括由所述铜箔(10)形成的盲孔(14),所述铜箔(10)至少部分地覆盖贯穿所述介电基板(4)制成的孔,所述盲孔(14)具有对应于所述铜箔(10)的所述内面(18)的底表面,所述底表面不被金铜合金层(13)覆盖。
7.根据权利要求1至5中任一项所述的条带,包括由所述铜箔(10)形成的盲孔(14),所述铜箔(10)至少部分地覆盖贯穿所述介电基板(4)制成的孔,所述盲孔(14)具有对应于所述铜箔(10)的所述内面(18)的底表面,所述底表面被数个层覆盖,所述数个层至少包括薄金层及金铜合金层(13),所述金铜合金层(13)沉积于所述薄金层上,所述薄金层具有小于或等于15纳米的厚度。
8.根据前述权利要求中任一项所述的条带,其中所述金铜合金层(13)至少部分地被包括硫醇化合物的保护层覆盖。
9.根据前述权利要求中任一项所述的条带,包括所述金铜合金层(13)下方的光泽层。
10.根据权利要求9所述的条带,其中所述光泽层为金属的电镀层,所述金属选自包括铜、镍及镍合金的系列。
11.根据权利要求9所述的条带,其中所述光泽层为经抛光或电抛光的所述铜箔(10)。
12.电路(5)的制造方法,包括
-提供包括支承导电垫(6)的柔性介电基板(4)的条带,并且
-以至少包括镍基层(11)的中间层镀覆所述垫(6),
其特征在于,所述方法还包括在所述中间层上由电沉积溶液电沉积金铜合金层(13),所述中间层包括厚度小于或等于15纳米的薄金层(12),并且所述薄金层(12)至少部分地覆盖镍基层(11),所述金铜合金层(13)沉积于所述薄金层(12)上,所述金铜合金层中的铜含量(13)大于10%Wt。
13.根据权利要求12所述的方法,其中所述电沉积溶液包括氰化金络合物及氰化铜络合物。
14.根据权利要求12所述的方法,其中所述电沉积溶液不包括氰化物化合物。
15.根据权利要求12至14所述的方法,包括在所述金铜合金层(13)下方电镀金属制成的光泽层,所述金属选自包括铜、镍及镍合金的系列。
16.根据权利要求12至14所述的方法,包括在所述金铜合金(13)的电沉积之前,抛光或电抛光制成所述导电垫(6)的所述铜箔。
CN202080083794.6A 2019-12-03 2020-12-03 用于具有玫瑰金接触垫的电路的条带及该条带的制造方法 Pending CN114746583A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
EP19315157 2019-12-03
EP19315157.8 2019-12-03
EP20168312.5A EP3892759B1 (en) 2020-04-06 2020-04-06 Tape for electrical circuits with rose-gold contact pads and method for manufacturing such a tape
EP20168312.5 2020-04-06
PCT/EP2020/084537 WO2021110872A1 (en) 2019-12-03 2020-12-03 Tape for electrical circuits with rose-gold contact pads and method for manufacturing such a tape

Publications (1)

Publication Number Publication Date
CN114746583A true CN114746583A (zh) 2022-07-12

Family

ID=73642909

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080083794.6A Pending CN114746583A (zh) 2019-12-03 2020-12-03 用于具有玫瑰金接触垫的电路的条带及该条带的制造方法

Country Status (3)

Country Link
KR (1) KR20220110247A (zh)
CN (1) CN114746583A (zh)
WO (1) WO2021110872A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230114877A (ko) * 2022-01-26 2023-08-02 엘지이노텍 주식회사 스마트 ic 기판, 스마트 ic 모듈 및 이를 포함하는 ic 카드

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011117023A (ja) * 2009-12-01 2011-06-16 Seiko Epson Corp 装飾品の製造方法、装飾品および時計
JP2011240625A (ja) * 2010-05-19 2011-12-01 Jx Nippon Mining & Metals Corp 銅張積層板
DE102013109400A1 (de) * 2013-08-29 2015-03-05 Harting Kgaa Kontaktelement mit Goldbeschichtung
CN105230134A (zh) * 2013-03-19 2016-01-06 兰克森控股公司 制造柔性印刷电路的方法、通过该方法获得的柔性印刷电路以及包括如该柔性印刷电路的芯片卡模块
CN106061126A (zh) * 2015-04-03 2016-10-26 兰克森控股公司 柔性电路的制造方法、由该方法获得的柔性电路及含该柔性电路的智能卡
WO2019051712A1 (en) * 2017-09-14 2019-03-21 Apply Card Technology Limited METHODS OF MANUFACTURING INTEGRATED CIRCUIT BOARD CIRCUIT BOARD SUBSTRATES AND INTEGRATED CIRCUIT BOARDS

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2997550B1 (fr) * 2012-10-26 2016-01-22 Linxens Holding Circuit electrique, module electronique pour carte a puce realise sur ce circuit electrique et procede pour la realisation d’un tel circuit electrique.

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011117023A (ja) * 2009-12-01 2011-06-16 Seiko Epson Corp 装飾品の製造方法、装飾品および時計
JP2011240625A (ja) * 2010-05-19 2011-12-01 Jx Nippon Mining & Metals Corp 銅張積層板
CN105230134A (zh) * 2013-03-19 2016-01-06 兰克森控股公司 制造柔性印刷电路的方法、通过该方法获得的柔性印刷电路以及包括如该柔性印刷电路的芯片卡模块
DE102013109400A1 (de) * 2013-08-29 2015-03-05 Harting Kgaa Kontaktelement mit Goldbeschichtung
US20160168741A1 (en) * 2013-08-29 2016-06-16 Harting Kgaa Contact element with gold coating
CN106061126A (zh) * 2015-04-03 2016-10-26 兰克森控股公司 柔性电路的制造方法、由该方法获得的柔性电路及含该柔性电路的智能卡
WO2019051712A1 (en) * 2017-09-14 2019-03-21 Apply Card Technology Limited METHODS OF MANUFACTURING INTEGRATED CIRCUIT BOARD CIRCUIT BOARD SUBSTRATES AND INTEGRATED CIRCUIT BOARDS

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
何生龙编著: "《彩色电镀技术》", 31 July 1986, 四川科学技术出版社, pages: 72 *
屠振密等编著: "《电镀合金实用技术》", 31 January 2007, 国防工业出版社, pages: 264 - 265 *
张绍恭,孙旭辉编: "《防护装饰性电镀》", 31 August 2007, 国防工业出版社, pages: 169 *
戴传忠,雷伊生编著: "《镀金与节金新技术》", 28 February 1991, 上海科学普及出版社, pages: 179 *
胡信国,李桂芝编著: "《现代防护装饰性电镀》", 31 March 1989, 哈尔滨工业大学出版社, pages: 130 *

Also Published As

Publication number Publication date
WO2021110872A1 (en) 2021-06-10
KR20220110247A (ko) 2022-08-05

Similar Documents

Publication Publication Date Title
EP1802183B1 (en) Ultrathin copper foil with carrier and printed circuit board using same
TWI338543B (zh)
CN100571483C (zh) 带载体的极薄铜箔以及使用带载体的极薄铜箔的电路板
JP2012102407A (ja) キャリア付き極薄銅箔及びプリント配線板
CN114746583A (zh) 用于具有玫瑰金接触垫的电路的条带及该条带的制造方法
US20240117518A1 (en) Method for Depositing a Bronze Alloy on a Printed Circuit and Printed Circuit Obtained by Said Method
KR102438037B1 (ko) 전기 회로, 전기 회로 상에 형성된 칩 카드를 위한 전자 모듈, 및 이러한 전기 회로의 제조 방법
KR101112979B1 (ko) 표면 처리 동박과 그 표면 처리 방법, 및 적층 회로 기판
EP3892759B1 (en) Tape for electrical circuits with rose-gold contact pads and method for manufacturing such a tape
US6451448B1 (en) Surface treated metallic materials and manufacturing method thereof
KR20150142096A (ko) 금속 카드 및 금속 카드 제조 방법
CN1301130A (zh) 具有改良的粘结强度和耐底切性的铜箔的粘结处理
CN115349034A (zh) 电路上的灰色层或黑色层的电沉积方法,以及用于包括该层的芯片卡的电子模块的电路
FR3141834A1 (fr) Circuit imprimé avec une couche d’alliage substitutive de l’or et procédé de fabrication d’un tel circuit imprimé
US20240287698A1 (en) Bronze Layers as Noble Metal Substitutes
EP2718875A1 (en) A method for manufacturing a card connector
JP4489409B2 (ja) Icカード用icモジュールの形成方法とicカード用icモジュール
WO2005039258A1 (ja) ポリイミド樹脂基材及びそのポリイミド樹脂基材を用いた配線板
CN117941472A (zh) 具有载体箔的超薄铜箔及通过使用其制造嵌入式基材的方法
WO2021116048A1 (en) Circuit for a chip card module
JP2000183235A (ja) 電子電気用部品
JPS62140489A (ja) プリント基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination