Nothing Special   »   [go: up one dir, main page]

CN114730701A - 包括嵌入接合焊盘的扩散阻挡层的半导体裸片及其形成方法 - Google Patents

包括嵌入接合焊盘的扩散阻挡层的半导体裸片及其形成方法 Download PDF

Info

Publication number
CN114730701A
CN114730701A CN202080081818.4A CN202080081818A CN114730701A CN 114730701 A CN114730701 A CN 114730701A CN 202080081818 A CN202080081818 A CN 202080081818A CN 114730701 A CN114730701 A CN 114730701A
Authority
CN
China
Prior art keywords
pad
diffusion barrier
layer
material layer
dielectric material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080081818.4A
Other languages
English (en)
Inventor
织田宪明
翁照男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SanDisk Technologies LLC
Original Assignee
SanDisk Technologies LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/888,188 external-priority patent/US11450624B2/en
Priority claimed from US16/888,055 external-priority patent/US11444039B2/en
Application filed by SanDisk Technologies LLC filed Critical SanDisk Technologies LLC
Publication of CN114730701A publication Critical patent/CN114730701A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/18—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of the types provided for in two or more different main groups of the same subclass of H10B, H10D, H10F, H10H, H10K or H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, the devices being individual devices of subclass H10D or integrated devices of class H10
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H01L2224/03616—Chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H01L2224/05096—Uniform arrangement, i.e. array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/05186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05546—Dual damascene structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05547—Structure comprising a core and a coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05657—Cobalt [Co] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05676—Ruthenium [Ru] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/0568—Molybdenum [Mo] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/05686—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06132—Square or rectangular array being non uniform, i.e. having a non uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06133—Square or rectangular array with a staggered arrangement, e.g. depopulated array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/0805—Shape
    • H01L2224/08057—Shape in side view
    • H01L2224/08058—Shape in side view being non uniform along the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80053—Bonding environment
    • H01L2224/80095—Temperature settings
    • H01L2224/80096—Transient conditions
    • H01L2224/80097—Heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8034—Bonding interfaces of the bonding area
    • H01L2224/80357—Bonding interfaces of the bonding area being flush with the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8036—Bonding interfaces of the semiconductor or solid state body
    • H01L2224/80379—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80801—Soldering or alloying
    • H01L2224/8082—Diffusion bonding
    • H01L2224/8083—Solid-solid interdiffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/9202—Forming additional connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

可在半导体衬底上方形成半导体器件，并且可在该半导体器件上形成嵌入金属互连结构的互连层级介电材料层。在一个实施方案中，可形成焊盘连接通孔层级介电材料层、近侧介电扩散阻挡层和焊盘层级介电材料层。可在该焊盘层级介电材料层中形成由介电扩散阻挡部分包围的接合焊盘。在另一个实施方案中，可形成近侧介电扩散阻挡层和焊盘和通孔层级介电材料层的层堆叠。可穿过该焊盘和通孔层级介电材料层形成集成焊盘和通孔腔，并且可填充有含有介电扩散阻挡部分和集成焊盘和通孔结构的接合焊盘。

Description

包括嵌入接合焊盘的扩散阻挡层的半导体裸片及其形成方法
相关申请
本申请要求以下专利申请的优先权权益：2020年5月29日提交的美国非临时专利申请号16/888,055；以及2020年5月29日提交的美国非临时专利申请号16/888,188，这些专利申请的全部内容据此以引用方式并入本文以用于所有目的。
技术领域
本公开整体涉及半导体器件领域，并且具体地涉及一种包括嵌入在扩散阻挡层中的接合焊盘的半导体裸片及其形成方法。
背景技术
半导体存储器器件可包括位于同一衬底上的存储器阵列和驱动器电路。然而，驱动器电路占据了衬底上的宝贵空间，由此减少了存储器阵列的可用空间。
发明内容
根据本公开的一方面，提供了一种结构，该结构包括第一半导体裸片。该第一半导体裸片包括：第一半导体器件，该第一半导体器件位于第一衬底上方；第一互连层级介电材料层，该第一互连层级介电材料层嵌入第一金属互连结构，该第一金属互连结构电连接到第一半导体器件并覆于第一半导体器件之上；第一焊盘连接通孔层级介电材料层和第一近侧介电扩散阻挡层的层堆叠，该层堆叠覆于第一互连层级介电材料层之上并嵌入第一焊盘连接通孔结构；以及第一焊盘层级介电材料层，该第一焊盘层级介电材料层包括第一焊盘腔，该第一焊盘腔填充有第一接合焊盘和相应第一介电扩散阻挡部分的相应组合，其中第一接合焊盘中的每个第一接合焊盘接触第一焊盘连接通孔结构的相应子组。
根据本公开的另一方面，提供了一种形成半导体结构的方法。该方法包括通过以下操作来形成第一半导体裸片：在第一衬底上方形成第一半导体器件；在第一半导体器件上方形成第一焊盘连接通孔层级介电材料层和第一近侧介电扩散阻挡层的层堆叠，该层堆叠嵌入第一金属互连结构；在第一金属互连结构的子组上穿过层堆叠形成第一焊盘连接通孔结构；在层堆叠上方形成第一焊盘层级介电材料层；穿过第一焊盘层级介电材料层形成第一焊盘腔；在第一焊盘腔中和第一焊盘层级介电材料层上方形成第一远侧介电扩散阻挡层；在第一焊盘腔的底部部分处穿过第一远侧介电扩散阻挡层形成开口，其中第一焊盘连接通孔结构的顶表面物理地暴露；以及直接在第一焊盘连接通孔结构的顶表面上在第一焊盘腔的剩余体积中形成第一接合焊盘。
根据本公开的一方面，提供了一种结构，该结构包括第一半导体裸片。该第一半导体裸片包括：第一半导体器件，该第一半导体器件位于第一衬底上方；第一互连层级介电材料层，该第一互连层级介电材料层嵌入第一金属互连结构，该第一金属互连结构电连接到第一半导体器件并覆于第一半导体器件之上；第一近侧介电扩散阻挡层和第一焊盘和通孔层级介电材料层的层堆叠，该层堆叠覆于第一互连层级介电材料层之上并嵌入第一集成焊盘和通孔结构；以及第一介电扩散阻挡部分，第一介电扩散阻挡部分嵌入在第一焊盘和通孔层级介电材料层中，其中第一介电扩散阻挡部分中的每个第一介电扩散阻挡部分接触并横向地包围第一集成焊盘和通孔结构中的相应第一集成焊盘和通孔结构的焊盘部分。
根据本公开的另一方面，提供了一种形成半导体结构的方法。该方法包括通过以下操作来形成第一半导体裸片：在第一衬底上方形成第一半导体器件；在所述第一半导体器件上方形成嵌入第一金属互连结构的第一互连层级介电层；在第一半导体器件上方形成第一近侧介电扩散阻挡层和第一焊盘和通孔层级介电材料层；穿过第一焊盘和通孔层级介电材料层形成第一集成焊盘和通孔腔；在第一集成焊盘和通孔腔中和第一焊盘和通孔层级介电材料层上方形成第一远侧介电扩散阻挡层；移除第一远侧介电扩散阻挡层的在第一集成焊盘和通孔腔的区域内的水平部分，其中第一金属互连结构的子组的顶表面物理地暴露；以及在第一焊盘和通孔腔的剩余体积中形成第一集成焊盘和通孔结构。
附图说明
图1A是根据本公开的第一实施方案的在形成第一互连层级介电材料层和第一金属互连结构之后的第一半导体裸片的第一构型的区域的示意性竖直剖面图。
图1B是图1A的第一半导体裸片的示意性俯视图。
图1C是沿图1B的竖直平面C-C'的第一半导体裸片的第一构型的示意性竖直剖面图。
图1D是沿图1C的水平平面D-D'的第一半导体裸片的第一构型的示意性水平剖面图。竖直平面C-C'是图1C的竖直剖面图的平面。
图1E是沿图1C的水平平面E-E'的第一半导体裸片的第一构型的示意性水平剖面图。竖直平面C-C'是图1C的竖直剖面图的平面。
图2A是根据本公开的第一实施方案的在形成互连封盖介电扩散阻挡层、第一焊盘连接通孔层级介电材料层、第一近侧介电扩散阻挡层和第一焊盘连接通孔之后的第一半导体裸片的第一构型的区域的示意性竖直剖面图。
图2B是图2A的第一半导体裸片的示意性俯视图。
图3A是根据本公开的第一实施方案的在形成第一焊盘连接通孔结构之后的第一半导体裸片的第一构型的区域的示意性竖直剖面图。
图3B是图3A的第一半导体裸片的示意性俯视图。
图4A是根据本公开的第一实施方案的在形成第一焊盘层级介电材料层和第一焊盘腔之后的第一半导体裸片的第一构型的区域的示意性竖直剖面图。
图4B是图4A的第一半导体裸片的示意性俯视图。
图5是根据本公开的第一实施方案的在形成第一远侧介电扩散阻挡层之后的第一半导体裸片的第一构型的区域的示意性竖直剖面图。
图6是根据本公开的第一实施方案的在图案化第一远侧介电扩散阻挡层之后的第一半导体裸片的第一构型的区域的示意性竖直剖面图。
图7是根据本公开的第一实施方案的在移除图案化光致抗蚀剂层之后的第一半导体裸片的第一构型的区域的示意性竖直剖面图。
图8A是根据本公开的第一实施方案的在形成第一接合焊盘之后的第一半导体裸片的第一构型的区域的示意性竖直剖面图。
图8B是图8A的第一半导体裸片的示意性俯视图。
图9是根据本公开的第一实施方案的在形成第二焊盘连接通孔结构之后的第二半导体裸片的第一构型的区域的示意性竖直剖面图。
图10是根据本公开的第一实施方案的在形成第二焊盘层级介电材料层和第二焊盘腔之后的第二半导体裸片的第一构型的区域的示意性竖直剖面图。
图11是根据本公开的第一实施方案的在形成第二远侧介电扩散阻挡层之后的第二半导体裸片的第一构型的区域的示意性竖直剖面图。
图12是根据本公开的第一实施方案的在图案化第二远侧介电扩散阻挡层之后的第二半导体裸片的第一构型的区域的示意性竖直剖面图。
图13是根据本公开的第一实施方案的在移除图案化光致抗蚀剂层之后的第二半导体裸片的第一构型的区域的示意性竖直剖面图。
图14是根据本公开的第一实施方案的在形成第二接合焊盘之后的第二半导体裸片的第一构型的区域的示意性竖直剖面图。
图15是根据本公开的第一实施方案的在将第一半导体裸片的第一构型接合到第二半导体裸片的第一构型之后的第一示例性接合结构的示意性竖直剖面图。
图16是根据本公开的第一实施方案的在从背侧减薄第一半导体裸片之后的第一示例性接合结构的示意性竖直剖面图。
图17是根据本公开的第一实施方案的在形成背侧绝缘层、外部接合焊盘和焊料材料部分之后的第一示例性接合结构的示意性竖直剖面图。
图18根据本公开的第一实施方案的第一半导体裸片的另选实施方案的示意性竖直剖面图。
图19是根据本公开的第一实施方案的第一示例性接合结构的另选实施方案的示意性竖直剖面图。
图20A是根据本公开的第一实施方案的沿图20E的竖直平面A–A'的第一示例性接合组件的第二另选实施方案的竖直剖面图。
图20B是沿图20E的竖直平面B-B'的第一示例性接合组件的竖直剖面图。
图20C是沿图20E的竖直平面C-C'的第一示例性接合组件的存储器阵列区域的竖直剖面图。
图20D是沿图20E的竖直平面D-D'的第一示例性接合组件的外围区域的竖直剖面图。
图20E是图20A至图20D示出的第一示例性接合组件的透视平面图。
图20F是沿图20E的竖直平面F-F'的第一示例性接合组件的竖直剖面图。
图20G是沿图20E的竖直平面G-G'的第一示例性接合组件的竖直剖面图。
图21A是根据本公开的实施方案的第一示例性接合组件的第三另选实施方案的竖直剖面图。
图21B是根据本公开的实施方案的第一示例性接合组件的第四另选实施方案的竖直剖面图。
图22是根据本公开的第二实施方案的在形成第一互连层级介电材料层、第一金属互连结构、第一近侧介电扩散阻挡层、第一焊盘和通孔层级介电材料层和第一焊盘腔之后的第一半导体裸片的第二构型的区域的示意性竖直剖面图。
图23A是根据本公开的第二实施方案的在形成第一集成焊盘和通孔腔之后的第一半导体裸片的第二构型的区域的示意性竖直剖面图。
图23B是图23A的第一半导体裸片的示意性俯视图。
图24是根据本公开的第二实施方案的在形成第一远侧介电扩散阻挡层之后的第一半导体裸片的第二构型的区域的示意性竖直剖面图。
图25是根据本公开的第二实施方案的在图案化第一远侧介电扩散阻挡层之后的第一半导体裸片的第二构型的区域的示意性竖直剖面图。
图26是根据本公开的第二实施方案的在沉积第一金属衬里层和第一金属焊盘填充材料层之后的第一半导体裸片的第二构型的区域的示意性竖直剖面图。
图27A是根据本公开的第二实施方案的在形成第一集成焊盘和通孔结构之后的第一半导体裸片的第二构型的区域的示意性竖直剖面图。
图27B是图27A的第一半导体裸片的示意性俯视图。
图28是根据本公开的第二实施方案的在形成第二近侧介电扩散阻挡层、第二焊盘和通孔层级介电材料层和第二焊盘腔之后的第二半导体裸片的第二构型的区域的示意性竖直剖面图。
图29A是根据本公开的第二实施方案的在形成第二集成焊盘和通孔腔之后的第二半导体裸片的第二构型的区域的示意性竖直剖面图。
图29B是图29A的第二半导体裸片的示意性俯视图。
图30是根据本公开的第二实施方案的在形成第二远侧介电扩散阻挡层之后的第二半导体裸片的第二构型的区域的示意性竖直剖面图。
图31是根据本公开的第二实施方案的在图案化第二远侧介电扩散阻挡层之后的第二半导体裸片的第二构型的区域的示意性竖直剖面图。
图32是根据本公开的第二实施方案的在沉积第二金属衬里层和第二金属焊盘填充材料层之后的第二半导体裸片的第二构型的区域的示意性竖直剖面图。
图33A是根据本公开的第二实施方案的在形成第二集成焊盘和通孔结构之后的第二半导体裸片的第二构型的区域的示意性竖直剖面图。
图33B是图33A的第二半导体裸片的示意性俯视图。
图34是根据本公开的第二实施方案的在将第一半导体裸片的第二构型接合到第二半导体裸片的第二构型之后的第二示例性接合结构的示意性竖直剖面图。
图35是根据本公开的第二实施方案的在从背侧减薄第一半导体裸片之后的第二示例性接合结构的示意性竖直剖面图。
图36是根据本公开的第二实施方案的在形成背侧绝缘层、外部接合焊盘和焊料材料部分之后的第二示例性接合结构的示意性竖直剖面图。
图37根据本公开的第二实施方案的第一半导体裸片的另选实施方案的示意性竖直剖面图。
图38是根据本公开的第二实施方案的第二示例性接合结构的另选实施方案的示意性竖直剖面图。
具体实施方式
在被构造用于焊盘间接合的半导体裸片中，金属接合焊盘被提供作为没有位于接合焊盘之间的金属线的离散结构，以便减少在化学机械平面化(即，化学机械抛光CMP)过程期间金属接合焊盘的凹形变形或腐蚀。因此，在边缘密封区域中的接合焊盘不完全地包围裸片的内部部分，并且边缘密封结构在金属接合焊盘的层级处具有横向开口。湿气或离子杂质可扩散通过嵌入金属接合焊盘的介电基质，并且可穿透到下面的半导体器件部件诸如场效应晶体管、存储器单元或金属互连结构中，并且引起在半导体器件中的各种部件的可靠性退化。换句话说，湿气或杂质可横向地扩散通过在成对邻近金属接合焊盘之间的间隙。本公开的实施方案涉及一种包括扩散阻挡层包围的接合焊盘的半导体裸片及其制造方法，其各个方面在下文详细地讨论。扩散阻挡层减少或防止湿气和/或杂质扩散到下面的半导体器件部件中并提高半导体器件的可靠性。
附图未按比例绘制。在其中示出元件的单个实例的情况下可以重复元件的多个实例，除非明确地描述或以其他方式清楚地指出不存在元件的重复。序号诸如“第一”、“第二”和“第三”仅仅被用于标识类似的元件，并且在本公开的整个说明书和权利要求书中可采用不同序号。术语“至少一个”元件是指包括单个元件的可能性和多个元件的可能性的所有可能性。
相同的附图标号表示相同的元件或相似的元件。除非另有说明，具有相同附图标号的元件被假定具有相同的组成和相同的功能。除非另外指明，否则元件之间的“接触”是指提供元件共享的边缘或表面的元件之间的直接接触。如果两个或更多个元件彼此不直接接触，则这两个元件彼此“分离”。如本文所用，定位在第二元件“上”的第一元件可以定位在第二元件的表面的外侧上或者第二元件的内侧上。如本文所用，如果在第一元件的表面和第二元件的表面之间存在物理接触，则第一元件“直接”定位在第二元件上。如本文所用，如果在第一元件和第二元件之间存在由至少一种导电材料构成的导电路径，则第一元件“电连接到”第二元件。如本文所用，“原型”结构或“过程中”结构是指随后在其中至少一个部件的形状或组成中被修改的瞬态结构。
如本文所用，“层”是指包括具有厚度的区域的材料部分。层可在下层或上覆结构的整体上方延伸，或者可具有小于下层或上覆结构的范围的范围。另外，层可以是均匀或不均匀的连续结构的厚度小于连续结构的厚度的区域。例如，层可以定位在连续结构的顶表面和底表面之间或在连续结构的顶表面和底表面处的任何一对水平平面之间。层可水平地、垂直地和/或沿着锥形表面延伸。衬底可以是层，可以在其中包括一个或多个层，或者可以在其上、在其上方和/或在其下方具有一个或多个层。
如本文所用，如果第二表面在第一表面上面或下面并且如果存在包括第一表面和第二表面的竖直平面或基本上竖直的平面，则第一表面和第二表面彼此“竖直地重合”。基本上竖直的平面是沿偏离竖直方向小于5度的角度的方向直线延伸的平面。竖直平面或基本上竖直的平面沿竖直方向或基本上竖直的方向为直的，并且可包括或可不包括沿垂直于竖直方向或基本上竖直的方向的方向的曲率。
如本文所用，“存储器层级”或“存储器阵列层级”是指对应于包括存储器元件阵列的最顶部表面的第一水平平面(即，平行于衬底的顶表面的平面)与包括存储器元件阵列的最底部表面的第二水平平面之间的一般区的层级。如本文所用，“穿通堆叠”元件是指竖直地延伸穿过存储器层级的元件。
如本文所用，“半导体材料”是指具有在1.0×10-5S/m至1.0×105S/m的范围内的电导率的材料。如本文所用，“半导体材料”是指在其中不存在电掺杂剂的情况下具有在1.0×10-5S/m至1.0S/m的范围内的电导率的材料，并且能够在适当掺杂电掺杂剂时产生具有在1.0S/m至1.0×105S/m的范围内的电导率的掺杂材料。如本文所用，“电掺杂剂”是指将空穴添加到能带结构内的价带的p型掺杂剂，或者将电子添加到能带结构内的导带的n型掺杂剂。如本文所用，“导电材料”是指具有大于1.0×105S/m的电导率的材料。如本文所用，“绝缘体材料”或“介电材料”是指具有小于1.0×10-5S/m的电导率的材料。如本文所用，“重掺杂半导体材料”是指以足够高的原子浓度掺杂有电掺杂剂以在被形成为晶体材料时或在通过退火工艺来转换成晶体材料(例如，从初始非晶态开始)的情况下变成导电材料(即，具有大于1.0×105S/m的电导率)的半导体材料。“掺杂半导体材料”可为重掺杂半导体材料，或者可为包括呈提供在1.0×10-5S/m至1.0×105S/m的范围内的电导率的浓度的电掺杂剂(即，p型掺杂剂和/或n型掺杂剂)的半导体材料。“本征半导体材料”是指不掺杂有电掺杂物的半导体材料。因此，半导体材料可以是半导体的或导电的，并且可以是本征半导体材料或掺杂半导体材料。掺杂半导体材料可以是半导体的或导电的，这取决于在其中的电掺杂剂的原子浓度。如本文所用，“金属材料”是指其中包括至少一种金属元素的导电材料。所有电导率测量都在标准条件下进行。
本公开的各种三维存储器器件包括单体三维NAND串存储器器件，并且可以采用本文所述的各种实施方案来制造。单体三维NAND串定位在位于衬底上方的单体三维NAND串阵列中。三维NAND串阵列的第一设备层级中的至少一个存储器单元位于三维NAND串阵列的第二设备层级中的另一个存储器单元上方。
一般来讲，半导体封装(或“封装”)是指可通过一组引脚或焊球附接到电路板的单元半导体器件。半导体封装件可包括一个或多个半导体芯片(或“芯片”)，该一个或多个半导体芯片例如通过倒装芯片接合或另一种芯片到芯片接合而贯穿接合。封装或芯片可包括单个半导体裸片(或“裸片”)或多个半导体裸片。裸片是可独立地执行外部命令或报告状态的最小单元。通常，具有多个裸片的封装件或芯片能够同时执行与其中平面的总数一样多的外部命令。每个裸片包括一个或多个平面。可在同一裸片内的每个平面中执行相同的并发操作，但可能存在一些限制。在裸片是存储器裸片(即，包括存储器元件的裸片)的情况下，可在同一存储器裸片内的每个平面中执行并发读取操作、并发写入操作或并发擦除操作。在存储器裸片中，每个平面包含多个存储块(或“块”)，这些存储块是可通过单个擦除操作擦除的最小单元。每个存储块包含多个页面，这些页面是可被选择用于编程的最小单元。页面也是可被选择用于读取操作的最小单元。
参考图1A至图1E，示出了呈第一构型的第一半导体裸片900。图1B和图1D至图1E对应于第一半导体裸片900的整个区域和随后在裸片切割过程期间移除的相邻切口区域的视图。第一半导体裸片900包括第一衬底908、上覆于第一衬底908的第一半导体器件920、上覆于第一半导体器件的第一互连层级介电材料层(290,960)和嵌入在第一互连层级介电材料层(290,960)中的第一金属互连结构980。在一个实施方案中，第一衬底908可以是第一半导体衬底，诸如具有在500微米至1mm的范围内的厚度的可商购的硅晶片。
通过在第一衬底908的顶表面上方施加光致抗蚀剂层、光刻地图案化该光致抗蚀剂层以形成离散开口阵列并通过执行各向异性蚀刻过程将离散开口阵列的图案转移到第一衬底的上部部分中，可在第一衬底908的上部部分中形成离散衬底凹陷腔。随后可以例如通过灰化移除光致抗蚀剂层。每个离散衬底凹陷腔的深度可在500nm至10,000nm的范围内，但是也可使用更小和更大的深度。贯穿衬底衬里386和贯穿衬底通孔结构388可形成在每个离散衬底凹陷腔内。
一般来讲，第一半导体器件920可包括本领域已知的任何半导体器件。在一个实施方案中，第一半导体裸片900包括存储器裸片，并且可包括存储器器件诸如三维NAND存储器器件。在例示性示例中，第一半导体器件920可包括绝缘层32和导电层46的竖直交替堆叠，以及竖直地延伸穿过竖直交替堆叠(32,46)的二维存储器开口阵列。导电层46可包括三维NAND存储器器件的字线。
存储器开口填充结构58可形成在每个存储器开口内。存储器开口填充结构58可包括存储器膜和接触该存储器膜的竖直半导体沟道。存储器膜可包括阻挡电介质、隧穿电介质和位于阻挡电介质与隧穿电介质之间的电荷存储材料。该电荷存储材料可包括电荷俘获层(诸如氮化硅层)或多个离散电荷俘获区(诸如电荷俘获层的浮栅或离散部分)。在这种情况下，每个存储器开口填充结构58以及导电层46的相邻部分构成竖直NAND串。另选地，存储器开口填充结构58可包括任何类型的非易失性存储器元件，诸如电阻存储器元件、铁电存储器元件、相变存储器元件等。存储器器件可包括连接到每个竖直半导体沟道的底端的任选的水平半导体沟道层10，以及在第一衬底908与水平半导体沟道层10之间提供电隔离的任选的介电间隔物层910。
导电层46可被图案化以提供平台区，其中每个上覆导电层46具有比任何下层导电层46小的横向范围。可在导电层46上的平台区中形成接触通孔结构(未示出)，以提供到导电层46的电连接。介电材料部分65可围绕每个竖直交替堆叠(32,46)形成，以在相邻的竖直交替堆叠(32,46)之间提供电隔离。
可穿过介电材料部分65、任选的介电间隔物层910和水平半导体沟道层10形成贯穿存储器层级通孔腔。可在每个贯穿存储器层级通孔腔内形成任选的贯穿存储器层级介电衬里486和贯穿存储器层级通孔结构488。每个贯穿存储器层级介电衬里486包含介电材料，诸如氧化硅。每个贯穿存储器层级通孔结构488可直接形成在贯穿衬底通孔结构388中的相应一个贯穿衬底通孔结构上。
第一互连层级介电材料层(290,960)可包括嵌入接触通孔结构和位线982的第一近侧互连层级介电材料层290，以及嵌入位于第一近侧互连层级介电材料层290上方的第一金属互连结构980的子组的第一远侧互连层级介电材料层960。位线982是第一金属互连结构980的子组并可电接触位于存储器开口填充结构58的顶部的半导体沟道上方的漏极区。接触通孔结构接触第一半导体器件的各个节点。一般来讲，第一金属互连结构980可电连接到第一半导体器件920。第一金属互连结构980的近侧子组可位于第一远侧互连层级介电材料层960内。作为第一金属互连结构980的子组的互连金属线和互连金属通孔结构可嵌入在第一远侧互连层级介电材料层960中。在例示性示例中，第一金属互连结构980可包括第一存储器侧金属层级M1和第二存储器侧金属层级M2，该第一存储器侧金属层级包括存储器侧第一层级金属线，该第二存储器侧金属层级包括存储器侧第二层级金属线。
第一近侧互连层级介电材料层290和第一远侧互连层级介电材料层960中的每一者可包含介电材料，诸如未掺杂硅酸盐玻璃、掺杂硅酸盐玻璃、有机硅酸盐玻璃、氮化硅、介电金属氧化物或它们的组合。第一远侧互连层级介电材料层960可包括一个或多个介电扩散阻挡层(未明确示出)。在这种情况下，嵌入在第一远侧互连层级介电材料层960中的每个介电扩散阻挡层可包含硅碳氮化物(即，碳氮化硅“SiCN”，其也称为碳化硅氮化物)、氮化硅(Si3N4)、氮氧化硅或有效阻挡铜的扩散的任何其他介电材料。在一个实施方案中，嵌入在第一远侧互连层级介电材料层960中的每个介电扩散阻挡层可包括介电常数小于5诸如小于4的介电材料，诸如介电常数为约3.8的SiCN，以减小第一金属互连结构980的RC延迟。每个介电扩散阻挡层可具有在10nm至300nm的范围内的厚度。
图1B至图1E示出的至少一个边缘密封结构(688,984,986)可穿过介电材料部分65和第一互连层级介电材料层(290,960)围绕第一半导体裸片900的周边形成。例如，可形成竖直地延伸穿过介电材料部分65并任选地穿过第一互连层级介电材料层(290,960)的较低层级的至少一个壕沟沟槽，并且随后可用至少一种介电材料填充该至少一个壕沟沟槽以形成至少一个第一金属壁结构688。可形成多个嵌套金属壁结构688。每个第一金属壁结构688围绕第一半导体裸片900的周边连续地延伸并完全横向地包封第一半导体器件920。每个金属壁结构688的整个底表面可接触第一衬底908的顶表面。
至少一个边缘密封结构(688,984,986)中的每个边缘密封结构还可任选地包括至少一个通孔层级环结构984，该至少一个通孔层级环结构覆于至少一个金属壁结构688中的相应金属壁结构之上并形成在相应金属通孔层级处。每个通孔层级环结构984是第一金属互连结构980的部件。另外，边缘密封结构(688,984,986)中的每个边缘密封结构可包括至少一个线层级环结构986。每个线层级环结构986是第一金属互连结构980的部件。每个线层级环结构986覆于至少一个金属壁结构688的相应金属壁结构之上并形成在相应金属线层级处。一般来讲，每个边缘密封结构(688,984,986)包括至少一组连续导电材料部分，该至少一组连续导电材料部分从第一衬底908竖直地延伸到第一互连层级介电材料层(290,960)的顶表面。每个边缘密封结构(688,984,986)包括一组连续导电材料部分，该组连续导电材料部分横向地包围第一半导体器件920而没有从中穿过的任何开口。
在一个实施方案中，至少一个边缘密封结构(688,984,986)中的每个边缘密封结构可包括金属壁结构688以及提供横向地包围第一半导体器件920的相应连续阻挡层而没有任何横向开口的第一金属互连结构980的相应子组。至少一个边缘密封结构(688,984,986)中的每个第一边缘密封结构从第一衬底908竖直地延伸到第一远侧互连层级介电材料层980的最顶表面。
参考图2A和图2B，可形成包括第一互连封盖介电扩散阻挡层962、第一焊盘连接通孔层级介电材料层964和第一近侧介电扩散阻挡层972的层堆叠。第一互连封盖介电扩散阻挡层962可包含阻挡铜扩散的介电材料。在一个实施方案中，第一互连封盖介电扩散阻挡层962可包含氮化硅、硅碳氮化物、氮氧化硅或它们的堆叠。在一个实施方案中，第一互连封盖介电扩散阻挡层962可包括介电常数小于5诸如小于4的介电材料，诸如介电常数为约3.8的碳硅氮化物。第一互连封盖介电扩散阻挡层962的厚度可在5nm至50nm的范围内，但是也可使用更小和更大的厚度。
第一焊盘连接通孔层级介电材料层964可包括未掺杂硅酸盐玻璃、掺杂硅酸盐玻璃或有机硅酸盐玻璃，并且/或者基本上由以上项组成。第一焊盘连接通孔层级介电材料层964的厚度可在100nm至3,000nm的范围内，但是也可使用更小和更大的厚度。第一焊盘连接通孔层级介电材料层964可具有平面顶表面。
第一近侧介电扩散阻挡层972可包括阻挡湿气扩散的介电材料(例如，湿气阻挡层)。第一近侧介电扩散阻挡层972包含介电材料诸如氮化硅、氮氧化硅或它们的堆叠，并且/或者基本上由该介电材料组成。在一个实施方案中，第一近侧介电扩散阻挡层972可包括介电常数大于5的介电材料，诸如介电常数为7.9的氮化硅或介电常数在5至7.9的范围内的氮氧化硅。第一近侧介电扩散阻挡层972的厚度可在5nm至100nm的范围内，但是也可使用更小和更大的厚度。
光致抗蚀剂层(未示出)可施加在第一近侧介电扩散阻挡层972上方，并且可被光刻地图案化以在覆于第一金属互连结构980的最顶金属互连结构之上的区域中形成离散开口。可执行各向异性蚀刻过程以将光致抗蚀剂层中的开口的图案转移通过第一近侧介电扩散阻挡层972、第一焊盘连接通孔层级介电材料层964和第一互连封盖介电扩散阻挡层962。第一焊盘连接通孔腔967穿过第一近侧介电扩散阻挡层972形成。最顶金属互连结构980的顶表面可在每个第一焊盘连接通孔腔967的底部处物理地暴露。
在一个实施方案中，第一焊盘连接通孔腔967可被布置为第一焊盘连接通孔腔967的集群，如图2B所示。第一焊盘连接通孔腔967的每个集群可位于将随后形成的接合焊盘中的相应接合焊盘的区域内。例如，每个接合焊盘可具有矩形形状或圆角矩形形状，该形状具有平行于第一水平方向hd1和第二水平方向hd2的侧边。每个接合焊盘的沿第一水平方向hd1的尺寸和每个接合焊盘的沿第二水平方向hd2的尺寸在2微米至60微米的范围内。在这种情况下，第一焊盘连接通孔腔967的每个集群可被布置为矩形阵列。虽然附图将第一焊盘连接通孔腔967的每个集群示出为4×4矩形阵列，但是第一焊盘连接通孔腔967的每个集群可形成为M×N矩形阵列，其中M和N是独立整数。另选地，可针对将随后形成的接合焊盘的每个区域形成单个第一焊盘连接通孔腔967。
每个第一焊盘连接通孔腔967形成在最顶金属互连结构980中的相应最顶金属互连结构的区域内。第一焊盘连接通孔腔967的集群可沿每个边缘密封结构(688,984,986)形成。第一焊盘连接通孔腔967和间隙区域的集群可沿第一半导体裸片900的周边在每个边缘密封结构(688,984,986)的整个区域上方交替。在存在多个嵌套边缘密封结构(688,984,986)的情况下，沿第一半导体裸片900的周边设置第一焊盘连接通孔腔967和间隙区域的集群的多个横向交替序列。
参考图3A和图3B，任选的焊盘连接通孔层级金属阻挡层和焊盘连接通孔层级金属填充材料可顺序地沉积在第一焊盘连接通孔腔967中。焊盘连接通孔层级金属阻挡层包含导电金属阻挡材料，诸如TiN、TaN和/或WN。导电金属阻挡材料可阻挡湿气和铜扩散。焊盘连接通孔层级金属阻挡层的厚度可在4nm至80nm的范围内，诸如8nm至40nm，但是也可使用更小和更大的厚度。焊盘连接通孔层级金属填充材料可包括任何合适的金属或金属合金，诸如钨。
可通过平面化过程诸如化学机械平面化来移除覆于包括第一近侧介电扩散阻挡层972的顶表面的水平平面之上的焊盘连接通孔层级金属填充材料和焊盘连接通孔层级金属阻挡层的多余部分。填充第一焊盘连接通孔腔967的焊盘连接通孔层级金属填充材料和焊盘连接通孔层级金属阻挡层的剩余部分构成第一焊盘连接通孔结构968。每个第一焊盘连接通孔结构968可包括任选的焊盘连接通孔层级金属阻挡衬里968A和焊盘连接通孔层级金属填充材料部分968B。焊盘连接通孔层级金属阻挡衬里968A是焊盘连接通孔层级金属阻挡层的图案化剩余部分，并且焊盘连接通孔层级金属填充材料部分968B是焊盘连接通孔层级金属填充材料的图案化剩余插塞部分(例如，钨插塞)。另选地，可省略焊盘连接通孔层级金属阻挡衬里968A。第一焊盘连接通孔结构968的顶表面可在与第一近侧介电扩散阻挡层972的顶表面相同的水平平面内。
参考图4A和图4B，可在第一近侧介电扩散阻挡层972上方形成第一焊盘层级介电材料层974。第一焊盘层级介电材料层974可包括未掺杂硅酸盐玻璃、掺杂硅酸盐玻璃或有机硅酸盐玻璃，并且/或者基本上由以上项组成。第一焊盘层级介电材料层974的厚度可在300nm至3,000nm的范围内，但是也可使用更小和更大的厚度。第一焊盘层级介电材料层974可具有平面顶表面。
光致抗蚀剂层(未示出)可施加在第一焊盘层级介电材料层974上方，并且可被光刻地图案化以在第一焊盘连接通孔结构968的集群的每个区域中形成离散开口。换句话说，光致抗蚀剂层中的每个离散开口覆于第一焊盘连接通孔结构968中的相应集群之上。光致抗蚀剂层中的每个离散开口具有将随后形成的接合焊盘的形状。例如，光致抗蚀剂层中的每个离散开口可具有矩形形状或圆角矩形形状，该形状具有平行于第一水平方向hd1和第二水平方向hd2的侧边。每个开口的沿第一水平方向hd1的尺寸和每个开口的沿第二水平方向hd2的尺寸在2微米至60微米的范围内。
可执行蚀刻过程诸如各向异性蚀刻过程以将光致抗蚀剂层中的开口的图案转移通过第一焊盘层级介电材料层974。第一焊盘腔979穿过第一焊盘层级介电材料层974形成。第一焊盘连接通孔结构968的阵列的顶表面可在每个第一焊盘腔979的底部处物理地暴露。另选地，单个焊盘连接通孔结构968的顶表面可在每个第一焊盘腔979的底部处物理地暴露。每个第一焊盘腔979可具有矩形或圆角矩形的水平横截面形状，使得每个第一焊盘腔979的沿第一水平方向hd1的尺寸在2微米至60微米的范围内，并且每个第一焊盘腔979的沿第二水平方向hd2的尺寸在2微米至60微米的范围内。在一个实施方案中，每个第一焊盘腔979可具有正方形或圆角正方形的水平横截面形状，使得每个第一焊盘腔979的沿第一水平方向hd1的尺寸和每个第一焊盘腔979的沿第二水平方向hd2的尺寸是相同的。在这种情况下，每个第一焊盘腔979的沿第一水平方向hd1和沿第二水平方向hd2的尺寸可在2微米至60微米的范围内，诸如4微米至30微米。第一焊盘腔979的侧壁可以是竖直的，或者可具有相对于竖直方向大于0度且小于30度的锥角(诸如在3度至10度的范围内的锥角)。
参考图5，第一远侧介电扩散阻挡层976可沉积在第一焊盘腔979中和第一焊盘层级介电材料层974上方。第一远侧介电扩散阻挡层976沉积在第一焊盘连接通孔结构968的顶表面上。第一远侧介电扩散阻挡层976包括扩散阻挡介电材料诸如氮化硅、氮氧化硅或它们的堆叠，并且/或者基本上由该扩散阻挡介电材料组成。在一个实施方案中，第一远侧介电扩散阻挡层976包括介电常数大于5的防湿气介电材料(诸如介电常数为7.9的氮化硅或介电常数在5至7.9的范围内的氮氧化硅)。第一远侧介电扩散阻挡层976的厚度可在5nm至50nm的范围内，诸如10nm至25nm，但是也可使用更小和更大的厚度。
参考图6，光致抗蚀剂层977可施加在第一远侧介电扩散阻挡层976之上，并且可被光刻地图案化以形成从中穿过的离散开口。光致抗蚀剂层977中的离散开口的每个区域可位于相应第一焊盘腔979的底周边内部，即，在邻接第一近侧介电扩散阻挡层972的顶表面的相应第一焊盘腔979的一组侧壁的闭合底边缘内部。换句话说，穿过光致抗蚀剂层977的开口可通过光刻地图案化光致抗蚀剂层977来形成在第一焊盘腔979的底表面的区域内。
可通过执行采用图案化光致抗蚀剂层977作为蚀刻掩模的各向异性蚀刻过程来各向异性蚀刻第一远侧介电扩散阻挡层976的未掩蔽部分。在第一焊盘腔979的底部部分处穿过第一远侧介电扩散阻挡层976形成开口。图案化第一远侧介电扩散阻挡层976的剩余部分包括横向地包围第一焊盘腔979中的相应第一焊盘腔的第一介电扩散阻挡部分976P。第一焊盘连接通孔结构968的顶表面在第一焊盘腔979下方物理地暴露。
第一远侧介电扩散阻挡层976的第一介电扩散阻挡部分976P中的横向地包围第一焊盘腔979中的相应第一焊盘腔的每个第一介电扩散阻挡部分接触第一近侧介电扩散阻挡层972的顶表面。具体地，第一介电扩散阻挡部分976P中的每个第一介电扩散阻挡部分包括侧壁段，该侧壁段与第一焊盘层级介电材料层974接触并从第一焊盘层级介电材料层974的底表面和第一焊盘层级介电材料层974的顶表面竖直地延伸。在一个实施方案中，穿过第一远侧介电扩散阻挡层976的每个开口的周边可从穿过第一焊盘层级介电材料层974的相应开口的底周边向内横向地偏移。在这种情况下，第一介电扩散阻挡部分976P中的每个第一介电扩散阻挡部分包括水平段，该水平段具有接触第一近侧介电扩散阻挡层972的底表面。底表面可包括邻接相应第一介电扩散阻挡部分976P的侧壁段的底边缘的外周边和从外周边向内横向地偏移了偏移距离osd的内周边，该偏移距离大于第一介电扩散阻挡部分976P的侧壁段的厚度。
参考图7，可例如通过灰化来移除图案化光致抗蚀剂层977。参考图8A和图8B，第一接合焊盘衬里层和第一金属焊盘填充材料可顺序地沉积在第一焊盘腔979中。第一接合焊盘衬里层包含金属氮化物材料，诸如TiN、TaN和/或WN。导电金属阻挡材料可阻挡铜扩散。第一接合焊盘衬里层形成在第一焊盘连接通孔结构968的顶表面上和近侧介电扩散阻挡层972的顶表面的在穿过第一远侧介电扩散阻挡层976的开口内(即，在第一焊盘腔979内)的部分上。第一接合焊盘衬里层的厚度可在4nm至80nm的范围内，诸如8nm至40nm，但是也可使用更小和更大的厚度。第一金属焊盘填充材料可包括铜，其可通过采用物理气相沉积的铜晶种层沉积过程与填充第一焊盘腔979的剩余体积的镀铜过程的组合来沉积。
可通过平面化过程诸如化学机械平面化来移除覆于包括第一远侧介电扩散阻挡层976的顶表面的水平平面的第一金属焊盘填充材料和第一接合焊盘衬里层的多余部分。填充第一焊盘腔979的第一金属焊盘填充材料和第一接合焊盘衬里层的剩余部分构成第一接合焊盘988。每个第一接合焊盘988可包括第一接合焊盘衬里988A和第一金属焊盘填充材料部分988B。第一接合焊盘衬里988A是第一接合焊盘衬里层的图案化剩余部分，并且第一金属焊盘填充材料部分988B是第一金属焊盘填充材料的图案化剩余部分。第一接合焊盘988的顶表面可在与第一远侧介电扩散阻挡层976的顶表面相同的水平平面内。
一般来讲，第一接合焊盘988直接在第一焊盘连接通孔结构966的顶表面上在图案化第一远侧介电扩散阻挡层976之后形成在第一焊盘腔979的剩余体积中。第一接合焊盘988中的每个第一接合焊盘包括第一接合焊盘衬里988A和第一金属焊盘填充材料部分988B(例如，铜部分)并且/或者由以上项组成，该第一接合焊盘衬里包含金属氮化物材料，该第一金属焊盘填充材料部分嵌入在接合焊盘衬里988A中。
在一个实施方案中，第一介电扩散阻挡部分976P穿过覆于第一焊盘层级介电材料层974之上的第一水平延伸扩散阻挡部分彼此互连。第一接合焊盘988的顶表面可位于包括第一远侧介电扩散阻挡层976的第一水平延伸扩散阻挡部分的顶表面的水平平面内。
在一个实施方案中，每个第一接合焊盘988可物理且电接触第一焊盘连接通孔结构968的下面的相应子组，该下面的相应子组可以是相应多个第一焊盘连接通孔结构968。第一接合焊盘988中的每个第一接合焊盘可直接接触第一近侧介电扩散阻挡层972的顶表面的位于相应多个第一焊盘连接通孔结构968间的部分。一般来讲，第一焊盘层级介电材料层974包括填充有第一接合焊盘988和相应第一介电扩散阻挡部分976P的相应组合的第一焊盘腔。
第一接合焊盘988的第一子组可位于由至少一个边缘密封结构(688,984,986)包围的区域内，并且可电连接到第一半导体器件920的相应节点。第一接合焊盘988的第二子组可位于至少一个边缘密封结构(688,984,986)中的相应边缘密封结构上，并且可电连接到该相应边缘密封结构。
参考图9，示出了呈第一构型的第二半导体裸片700的区域。第二半导体裸片700包括第二衬底708、上覆于第二衬底708的第二半导体器件720、上覆于第二半导体器件720的第二互连层级介电材料层760和嵌入在第二互连层级介电材料层760中的第二金属互连结构780。在一个实施方案中，第二半导体器件720可包括至少一个互补金属氧化物半导体(CMOS)电路，其包括场效应晶体管。在一个实施方案中，第二衬底708可以是第二半导体衬底，诸如具有在500微米至1mm的范围内的厚度的可商购的硅衬底。
一般来讲，第二半导体器件可包括可结合第一半导体裸片900中的第一半导体器件操作以提供增强功能的任何半导体器件。在一个实施方案中，第一半导体裸片900包括存储器裸片，并且第二半导体裸片700包括逻辑裸片，该逻辑裸片包括用于操作存储器裸片内的存储器器件(诸如三维存储器元件阵列)的支持电路(即，周边电路)。在一个实施方案中，第一半导体裸片900可包括三维存储器器件，该三维存储器器件包括三维存储器元件阵列、字线(其可包括导电层46的子组)和位线982，并且第二半导体裸片700的第二半导体器件720可包括用于操作三维存储器元件阵列的周边电路。周边电路可包括：一个或多个字线驱动器电路，该一个或多个字线驱动器电路驱动第一半导体裸片900的三维存储器元件阵列的字线；一个或多个位线驱动器电路，该一个或多个位线驱动器电路驱动第一半导体裸片900的位线982；一个或多个字线解码器电路，该一个或多个字线解码器电路对字线的地址进行解码；一个或多个位线解码器电路，该一个或多个位线解码器电路对位线982的地址进行解码；一个或多个感测放大器电路，该一个或多个感测放大器电路感测第一半导体裸片900的存储器开口填充结构58内的存储器元件的状态；源极电源电路，该源极电源电路向第一半导体裸片900中的水平半导体沟道层10提供电力；数据缓冲器和/或锁存器；以及/或者可用于操作第一半导体裸片900的三维存储器器件的任何其他半导体电路。
第二互连层级介电材料层760可包含介电材料，诸如未掺杂硅酸盐玻璃(例如，氧化硅)、掺杂硅酸盐玻璃、有机硅酸盐玻璃、氮化硅、介电金属氧化物或它们的组合。在例示性示例中，第二金属互连结构780可包括第一逻辑侧金属层级D1和第二逻辑侧金属层级D2，该第一逻辑侧金属层级包括逻辑侧第一层级金属线，该第二逻辑侧金属层级包括逻辑侧第二层级金属线。
第二互连层级介电材料层760可包括一个或多个介电扩散阻挡层(未明确示出)。在这种情况下，嵌入在第二互连层级介电材料层760中的每个介电扩散阻挡层可包含硅碳氮化物(SiCN)、氮化硅(Si3N4)、氮氧化硅或有效阻挡铜的扩散的任何其他介电材料。在一个实施方案中，嵌入在第二互连层级介电材料层760中的每个介电扩散阻挡层可包括介电常数小于5诸如小于4的介电材料(诸如介电常数为约3.8的SiCN)，以减小第一金属互连结构980的RC延迟。每个介电扩散阻挡层可具有在10nm至300nm的范围内的厚度。可以与第一半导体裸片900相同的方式穿过第二互连层级介电材料层760围绕第二半导体裸片700的周边形成至少一个边缘密封结构(未示出)。第二半导体裸片700中的至少一个边缘密封结构中的每个边缘密封结构可包括金属壁结构以及任选地至少一个通孔层级环结构和/或至少一个线层级环结构。第二半导体裸片700中的每个边缘密封结构包括一组连续导电材料部分，该组连续导电材料部分横向地包围第二半导体器件720而没有从中穿过的任何开口。第二半导体裸片700中的至少一个边缘密封结构中的每个边缘密封结构从第二衬底708竖直地延伸到第二互连层级介电材料层780的顶表面。
包括第二互连封盖介电扩散阻挡层762、第二焊盘连接通孔层级介电材料层764和第二近侧介电扩散阻挡层772的层堆叠可形成在第二互连层级介电材料层780上方。第二互连封盖介电扩散阻挡层762可包含阻挡铜扩散的介电材料。在一个实施方案中，第二互连封盖介电扩散阻挡层762可包含氮化硅、硅碳氮化物、氮氧化硅或它们的堆叠。在一个实施方案中，第二互连封盖介电扩散阻挡层762可包括介电常数小于5诸如小于4的介电材料，诸如介电常数为约3.8的碳硅氮化物。第二互连封盖介电扩散阻挡层762的厚度可在5nm至50nm的范围内，但是也可使用更小和更大的厚度。
第二焊盘连接通孔层级介电材料层764可包括未掺杂硅酸盐玻璃、掺杂硅酸盐玻璃或有机硅酸盐玻璃，并且/或者基本上由以上项组成。第二焊盘连接通孔层级介电材料层764的厚度可在100nm至3,000nm的范围内，但是也可使用更小和更大的厚度。第二焊盘连接通孔层级介电材料层764可具有平面顶表面。
第二近侧介电扩散阻挡层772可包括阻挡湿气扩散的介电材料。第二近侧介电扩散阻挡层772包含介电材料诸如氮化硅、氮氧化硅或它们的堆叠，并且/或者基本上由该介电材料组成。在一个实施方案中，第二近侧介电扩散阻挡层772可包括介电常数大于5的介电材料，诸如介电常数为7.9的氮化硅或介电常数在5至7.9的范围内的氮氧化硅。第二近侧介电扩散阻挡层772的厚度可在5nm至100nm的范围内，但是也可使用更小和更大的厚度。
光致抗蚀剂层(未示出)可施加在第二近侧介电扩散阻挡层772上方，并且可被光刻地图案化以在覆于第二金属互连结构780的最顶金属互连结构之上的区域中形成离散开口。可执行各向异性蚀刻过程以将光致抗蚀剂层中的开口的图案转移通过第二近侧介电扩散阻挡层772、第二焊盘连接通孔层级介电材料层764和第二互连封盖介电扩散阻挡层762。第二焊盘连接通孔腔穿过第二近侧介电扩散阻挡层772形成。最顶金属互连结构780的顶部表面可在每个第二焊盘连接通孔腔的底部处物理地暴露。
在一个实施方案中，第二焊盘连接通孔腔可被布置为第二焊盘连接通孔腔的集群。第二焊盘连接通孔腔的每个集群可位于将随后形成的接合焊盘中的相应接合焊盘的区域内。例如，每个接合焊盘可具有有正交侧边的矩形形状或圆角矩形形状。每个接合焊盘的沿矩形或圆角矩形形状的侧面的方向的尺寸可在2微米至60微米的范围内。在这种情况下，第二焊盘连接通孔腔的每个集群可被布置为矩形阵列。第二焊盘连接通孔腔的每个集群可形成为M'×N'矩形阵列，其中M'和N'是独立整数。另选地，可针对将随后形成的接合焊盘的每个区域形成单个第二焊盘连接通孔腔。
每个第二焊盘连接通孔腔形成在最顶金属互连结构780中的相应最顶金属互连结构的区域内。第二焊盘连接通孔腔的集群可沿每个边缘密封结构形成。第二焊盘连接通孔腔和间隙区域的集群可沿第二半导体裸片700的周边在每个边缘密封结构的整个区域上方交替。在存在多个嵌套边缘密封结构的情况下，沿第二半导体裸片700的周边设置第二焊盘连接通孔腔和间隙区的集群的多个横向交替序列。
任选的焊盘连接通孔层级金属阻挡层和焊盘连接通孔层级金属填充材料可顺序地沉积在第二焊盘连接通孔腔中。焊盘连接通孔层级金属阻挡层包含导电金属阻挡材料，诸如TiN、TaN和/或WN。导电金属阻挡材料可阻挡铜扩散。焊盘连接通孔层级金属阻挡层的厚度可在4nm至80nm的范围内，诸如8nm至40nm，但是也可使用更小和更大的厚度。焊盘连接通孔层级金属填充材料可包括任何合适的金属或金属合金，诸如钨。
可通过平面化过程诸如化学机械平面化来移除覆于包括第二近侧介电扩散阻挡层772的顶表面的水平平面之上的焊盘连接通孔层级金属填充材料和焊盘连接通孔层级金属阻挡层的多余部分。填充第二焊盘连接通孔腔的焊盘连接通孔层级金属填充材料和焊盘连接通孔层级金属阻挡层的剩余部分构成第二焊盘连接通孔结构768。每个第二焊盘连接通孔结构768可包括任选的焊盘连接通孔层级金属阻挡衬里768A和焊盘连接通孔层级金属填充材料部分768B。焊盘连接通孔层级金属阻挡衬里768A是焊盘连接通孔层级金属阻挡层的图案化剩余部分，并且焊盘连接通孔层级金属填充材料部分768B是焊盘连接通孔层级金属填充材料的图案化剩余插塞部分(例如，钨插塞)。另选地，可省略焊盘连接通孔层级金属阻挡衬里768A。第二焊盘连接通孔结构768的顶表面可在与第二近侧介电扩散阻挡层772的顶表面相同的水平平面内。
参考图10，可在第二近侧介电扩散阻挡层772上方形成第二焊盘层级介电材料层774。第二焊盘层级介电材料层774可包括未掺杂硅酸盐玻璃、掺杂硅酸盐玻璃或有机硅酸盐玻璃，并且/或者基本上由以上项组成。第二焊盘层级介电材料层774的厚度可在300nm至3,000nm的范围内，但是也可使用更小和更大的厚度。第二焊盘层级介电材料层774可具有平面顶表面。
光致抗蚀剂层(未示出)可施加在第二焊盘层级介电材料层774上方，并且可被光刻地图案化以在第二焊盘连接通孔结构768的集群的每个区域中形成离散开口。换句话说，光致抗蚀剂层中的每个离散开口覆于第二焊盘连接通孔结构768中的相应集群之上。光致抗蚀剂层中的每个离散开口具有将随后形成的接合焊盘的形状。例如，光致抗蚀剂层中的每个离散开口可具有矩形形状或圆角矩形形状，该形状具有平行于第二水平方向hd1和第二水平方向hd2的侧边。每个开口的沿第二水平方向hd1的尺寸和每个开口的沿第二水平方向hd2的尺寸在2微米至60微米的范围内。
可执行蚀刻过程诸如各向异性蚀刻过程以将光致抗蚀剂层中的开口的图案转移通过第二焊盘层级介电材料层774。第二焊盘腔779穿过第二焊盘层级介电材料层774形成。第二焊盘连接通孔结构768的阵列的顶表面可在每个第二焊盘腔779的底部处物理地暴露。另选地，单个焊盘连接通孔结构768的顶表面可在每个第二焊盘腔779的底部处物理地暴露。每个焊盘腔779可具有矩形或圆角矩形的水平横截面形状，使得每个焊盘腔779的沿矩形或圆角矩形的侧边的水平方向的尺寸在2微米至60微米的范围内。在一个实施方案中，每个焊盘腔779可具有正方形或圆角正方形的水平横截面形状。
参考图11，第二远侧介电扩散阻挡层776可沉积在第二焊盘腔779中和第二焊盘层级介电材料层774上方。第二远侧介电扩散阻挡层776沉积在第二焊盘连接通孔结构768的顶表面上。第二远侧介电扩散阻挡层776包括扩散阻挡介电材料诸如氮化硅、氮氧化硅或它们的堆叠，并且/或者基本上由该扩散阻挡介电材料组成。在一个实施方案中，第二远侧介电扩散阻挡层776包括介电常数大于5的防湿气介电材料(诸如介电常数为7.9的氮化硅或介电常数在5至7.9的范围内的氮氧化硅)。第二远侧介电扩散阻挡层776的厚度可在5nm至50nm的范围内，诸如10nm至25nm，但是也可使用更小和更大的厚度。
参考图12，光致抗蚀剂层777可施加在第二远侧介电扩散阻挡层776之上，并且可被光刻地图案化以形成从中穿过的离散开口。光致抗蚀剂层777中的离散开口的每个区域可位于相应第二焊盘腔779的底周边内部，即，在邻接第二近侧介电扩散阻挡层772的顶表面的相应第二焊盘腔779的一组侧壁的闭合底边缘内部。换句话说，穿过光致抗蚀剂层777的开口可通过光刻地图案化光致抗蚀剂层777来形成在第二焊盘腔779的底表面的区域内。
可通过执行采用图案化光致抗蚀剂层777作为蚀刻掩模的各向异性蚀刻过程来各向异性蚀刻第二远侧介电扩散阻挡层776的未掩蔽部分。在第二焊盘腔779的底部部分处穿过第二远侧介电扩散阻挡层776形成开口。图案化第二远侧介电扩散阻挡层776的剩余部分包括横向地包围第二焊盘腔779中的相应第二焊盘腔的第二介电扩散阻挡部分776P。第二焊盘连接通孔结构768的顶表面在第二焊盘腔779下方物理地暴露。
第二远侧介电扩散阻挡层776的第二介电扩散阻挡部分776P中的横向地包围第二焊盘腔779中的相应第二焊盘腔的每个第二介电扩散阻挡部分接触第二近侧介电扩散阻挡层772的顶表面。具体地，第二介电扩散阻挡部分776P中的每个第二介电扩散阻挡部分包括侧壁段，该侧壁段与第二焊盘层级介电材料层772接触并从第二焊盘层级介电材料层774的底表面和第二焊盘层级介电材料层774的顶表面竖直地延伸。在一个实施方案中，穿过第二远侧介电扩散阻挡层776的每个开口的周边可从穿过第二焊盘层级介电材料层774的相应开口的底周边向内横向地偏移。在这种情况下，第二介电扩散阻挡部分776P中的每个第二介电扩散阻挡部分包括水平段，该水平段具有接触第二近侧介电扩散阻挡层772的底表面。底表面可包括邻接相应第二介电扩散阻挡部分776P的侧壁段的底边缘的外周边和从外周边向内横向地偏移了偏移距离osd的内周边，该偏移距离大于第二介电扩散阻挡部分776P的侧壁段的厚度。
参考图13，可例如通过灰化来移除图案化光致抗蚀剂层777。
参考图14，第二接合焊盘衬里层和第二金属焊盘填充材料可顺序地沉积在第二焊盘腔779中。第二接合焊盘衬里层包含金属氮化物材料，诸如TiN、TaN和/或WN。导电金属阻挡材料可阻挡铜扩散。第二接合焊盘衬里层形成在第二焊盘连接通孔结构768的顶表面上和近侧介电扩散阻挡层772的顶表面的在穿过第二远侧介电扩散阻挡层776的开口内(即，在第二焊盘腔779内)的部分上。第二接合焊盘衬里层的厚度可在4nm至80nm的范围内，诸如8nm至40nm，但是也可使用更小和更大的厚度。第二金属焊盘填充材料可包括铜，该铜可通过采用物理气相沉积的铜晶种层沉积过程与填充第二焊盘腔779的剩余体积的镀铜过程的组合来沉积。
可通过平面化过程诸如化学机械平面化来移除覆于包括第二远侧介电扩散阻挡层776的顶表面的水平平面之上的第二金属焊盘填充材料和第二接合焊盘衬里层的多余部分。填充第二焊盘腔779的第二金属焊盘填充材料和第二接合焊盘衬里层的剩余部分构成第二接合焊盘788。每个第二接合焊盘788可包括第二接合焊盘衬里788A和第二金属焊盘填充材料部分788B。第二接合焊盘衬里788A是第二接合焊盘衬里层的图案化剩余部分，并且第二金属焊盘填充材料部分788B是第二金属焊盘填充材料的图案化剩余部分。第二接合焊盘788的顶表面可在与第二焊盘层级介电材料层774的顶表面相同的水平平面内。
一般来讲，第二接合焊盘788直接在第二焊盘连接通孔结构766的顶表面上在图案化第二远侧介电扩散阻挡层776之后形成在第二焊盘腔779的剩余体积中。第二接合焊盘788中的每个第二接合焊盘包括第二接合焊盘衬里788A和第二金属焊盘填充材料部分788B并且/或者由以上项组成，该第二接合焊盘衬里包含金属氮化物材料，该第二金属焊盘填充材料部分嵌入在第二接合焊盘衬里788A中。
在一个实施方案中，第二介电扩散阻挡部分776P穿过覆于第二焊盘层级介电材料层774之上的第二水平延伸扩散阻挡部分彼此互连。第二接合焊盘788的顶表面可位于包括第二远侧介电扩散阻挡层776的第二水平延伸扩散阻挡部分的顶表面的水平平面内。
在一个实施方案中，每个第二接合焊盘788可物理且电接触第二焊盘连接通孔结构768的下面的相应子组，该下面的相应子组可以是相应多个第二焊盘连接通孔结构768。第二接合焊盘788中的每个第二接合焊盘可直接接触第二近侧介电扩散阻挡层772的顶表面的位于相应多个第二焊盘连接通孔结构768间的部分。一般来讲，第二焊盘层级介电材料层774包括填充有第二接合焊盘788和相应第二介电扩散阻挡部分776P的相应组合的第二焊盘腔。
第二接合焊盘788的第一子组可位于由第二半导体裸片700中的至少一个边缘密封结构包围的区域内，并且可电连接到第二半导体器件720的相应节点。第二接合焊盘788的第二子组可位于至少一个边缘密封结构中的相应边缘密封结构上，并且可电连接到该相应边缘密封结构。第二接合焊盘788的图案可以第一接合焊盘988的图案的镜像图案布置。
参考图15，第二半导体裸片700和第一半导体裸片700可对准，使得每个第二接合焊盘788面向第一接合焊盘988中的相应第一接合焊盘。每对相面对的第一接合焊盘988和第二接合焊盘788可对准以使第一接合焊盘988与第二接合焊盘788之间的面积重叠最大化。如果第一接合焊盘988和第二接合焊盘788具有不同面积，则在一对相面对的第一接合焊盘988和第二接合焊盘788之间的每个重叠面积可与在一对相面对的第一接合焊盘988和第二接合焊盘788之间的更小接合焊盘的面积相同。如果第一接合焊盘988和第二接合焊盘788具有相同面积，则在一对相面对的第一接合焊盘988和第二接合焊盘788之间的重叠面积可在第一接合焊盘988的面积(其与第二接合焊盘788的面积相同)的90％至100％的范围内，诸如95％至100％。
第一半导体裸片900和第二半导体裸片700可彼此接触，使得每个第一接合焊盘988接触第二接合焊盘788中的相应第二接合焊盘，在两者间具有相应面积重叠。第一半导体裸片900和第二半导体裸片700的组件在250摄氏度到400摄氏度的范围内的高温下退火，以在成对相面对的相应第一接合焊盘988和相应第二接合焊盘788之间的每个界面上引起铜扩散。在高温下的退火过程的持续时间可在5分钟至2小时的范围内，但是也可使用更短或更长的退火持续时间。每对相面对的第一接合焊盘988和第二接合焊盘788在高温下的退火过程期间彼此接合。可形成包括第一半导体裸片900和第二半导体裸片700的第一示例性接合结构。
包括第一远侧介电扩散阻挡层976的水平延伸部分和第二远侧介电扩散阻挡层776的水平延伸部分的层堆叠可位于第一焊盘层级介电材料层974与第二焊盘层级介电材料层774之间。在第一焊盘层级介电材料层974与第二焊盘层级介电材料层774之间的竖直分离距离可以是第一远侧介电扩散阻挡层976的厚度与第二远侧介电扩散阻挡层776的厚度的和。
参考图16，可通过研磨、抛光、各向异性蚀刻或各向同性蚀刻从背侧使第一衬底908减薄。减薄过程可继续，直到移除贯穿衬底衬里386的水平部分，并且物理地暴露贯穿衬底通孔结构388的水平表面。一般来讲，通过减薄可以为存储器裸片的衬底的第一衬底908的背侧，可物理地暴露贯穿衬底通孔结构388的端表面。在减薄之后的第一衬底908的厚度可在1微米至30微米的范围内，诸如2微米至15微米，但是也可使用更小和更大的厚度。
参考图17，背侧绝缘层930可形成在第一衬底908的背侧上。背侧绝缘层930包含绝缘材料，诸如氧化硅。背侧绝缘层930的厚度可在50nm至500nm的范围内，但是也可使用更小和更大的厚度。光致抗蚀剂层(未示出)可施加在背侧绝缘层930上方，并且可被光刻地图案化以在贯穿衬底通孔结构388的区域上方形成开口。可执行蚀刻过程以穿过在光致抗蚀剂层中的每个开口下方的背侧绝缘层930形成通孔腔。贯穿衬底通孔结构388的顶表面可穿过背侧绝缘层930在每个通孔腔的底部处物理地暴露。
至少一种金属材料可沉积到穿过背侧绝缘层930的开口中并沉积在背侧绝缘层930的平面表面上方以形成金属材料层。至少一种金属材料可包括铜、铝、钌、钴、钼和/或可通过物理气相沉积、化学气相沉积、电镀、真空蒸发或其他沉积方法沉积的任何其他金属材料。例如，金属氮化物衬里材料(诸如TiN、TaN或WN)可直接沉积在贯穿衬底通孔结构388的物理暴露的表面上、沉积在穿过背侧绝缘层930的开口的侧壁上以及沉积在背侧绝缘层930的物理暴露的平面表面上方。金属氮化物衬里材料的厚度可在10nm至100nm的范围内，但是也可使用更小和更大的厚度。可在金属氮化物衬里材料上方沉积至少一种金属填充材料，诸如铜或铝。在一个实施方案中，至少一种金属填充材料可包括高导电金属层(诸如铜层或铝层)的堆叠和用于将焊球接合在其上的凸块下冶金(UBM)层堆叠。示例性UBM层堆叠包括但不限于Al/Ni/Au堆叠、Al/Ni/Cu堆叠、Cu/Ni/Au堆叠、Cu/Ni/Pd堆叠、Ti/Ni/Au堆叠、Ti/Cu/Ni/Au堆叠、Ti-W/Cu堆叠、Cr/Cu堆叠和Cr/Cu/Ni堆叠。在背侧绝缘层930的平面水平表面上方的金属材料层的厚度可在0.5微米至10微米的范围内，诸如1微米至5微米，但是也可使用更小和更大的厚度。
至少一种金属填充材料和金属材料层随后可被图案化以形成离散背侧接合焊盘936，从而接触贯穿衬底通孔结构388中的相应一个贯穿衬底通孔结构。背侧接合焊盘936可用作外部接合焊盘，其可用于将第一半导体裸片900和第二半导体裸片700内的各个节点电连接到外部节点，诸如封装衬底上的接合焊盘或另一个半导体裸片的C4接合焊盘。例如，焊料材料部分938可形成在背侧接合焊盘936上，并且可执行C4接合过程或引线接合过程以将背侧接合焊盘936电连接到外部电有源节点。
一般来讲，背侧接合焊盘936可形成在第一半导体裸片900(其可以是存储器裸片)的背侧表面上，该背侧表面位于第一半导体裸片900与第二半导体裸片700之间的接合界面的相对侧上。贯穿衬底通孔结构388可竖直地延伸穿过第一半导体裸片900，并且可在背侧接合焊盘936与接合焊盘(988,788)的子组之间提供电连接。
参考图18，示出了根据本公开的第一实施方案的第一半导体裸片900的另选实施方案。可通过移除第一远侧介电扩散阻挡层976的覆于第一焊盘层级介电材料层974之上的水平延伸部分来从图8A和图8B的第一半导体裸片900得到第一半导体裸片900的另选实施方案。例如，在从第一远侧介电扩散阻挡层976的顶表面上方移除金属材料之后，可通过化学机械平面化过程的附加的抛光步骤来移除第一远侧介电扩散阻挡层976的覆于第一焊盘层级介电材料层974之上的水平延伸部分。在这种情况下，第一焊盘层级介电材料层974的顶表面可在平面化过程之后物理地暴露，并且第一接合焊盘988的顶表面可形成在与第一焊盘层级介电材料层974的顶表面相同的水平平面内。在移除第一远侧介电扩散阻挡层976的水平延伸部分后，第一远侧介电扩散阻挡层976的剩余部分包括第一介电扩散阻挡部分976'。第一介电扩散阻挡部分976'彼此不互连，并且形成为横向地包围相应第一接合焊盘988的离散结构。
参考图19，第二半导体裸片700可以与如上所述相同的方式提供，并且可与图18示出的第一半导体裸片的另选构型接合以提供第一接合组件的另选实施方案。可对图19示出的结构执行图16和图17的处理步骤。在这种情况下，第二远侧介电扩散阻挡层776的水平延伸部分可位于第一焊盘层级介电材料层974与第二焊盘层级介电材料层774之间。在第一焊盘层级介电材料层974与第二焊盘层级介电材料层774之间的竖直分离距离可与第二远侧介电扩散阻挡层776的厚度相同。第一介电扩散阻挡部分976'是由第一焊盘层级介电材料层974彼此横向地间隔开的离散材料部分。第一接合焊盘988的顶表面可位于包括第一焊盘层级介电材料层974的顶表面的水平平面内。
在根据本公开的第一实施方案的第一半导体裸片900的另一个另选实施方案中，可移除第二远侧介电扩散阻挡层776的覆于第二焊盘层级介电材料层774之上的水平延伸部分。在该另选实施方案中，在第一焊盘层级介电材料层974与第二焊盘层级介电材料层774之间的竖直分离距离可与设置在第一焊盘层级介电材料层974与第二焊盘层级介电材料层774之间的第一远侧介电扩散阻挡层976的厚度相同。
参考图20A至图20G，示出了第一示例性接合组件的第二另选实施方案。在这种情况下，可从图17示出的第一半导体裸片900省略水平半导体沟道层10和任选的介电间隔层910，并且可直接在第一衬底908上形成三维存储器元件阵列。第一半导体裸片900可包括背侧金属材料板906，该背侧金属材料板可用作贯穿存储器层级通孔结构488的子组的导电路径。背侧金属材料板906可嵌入在背侧绝缘层930中，该背侧绝缘层可包括第一背侧绝缘子层930A、第二背侧绝缘子层930B和第三背侧绝缘子层930C。例如，第一背侧绝缘子层930A可包含氧化硅，第二背侧绝缘子层930B可包含氧化硅，并且第三背侧绝缘子层930C可包含聚酰亚胺。背侧金属材料板906可形成在第一背侧绝缘子层930A与第二背侧绝缘子层930B之间。
介电扩散阻挡层952可嵌入在第一远侧互连层级介电材料层960内。在一个实施方案中，介电扩散阻挡层952可包括介电常数小于5诸如小于4的铜阻挡介电材料，诸如介电常数为约3.8的碳硅氮化物。另外，附加的介电扩散阻挡层752可嵌入在第二互连层级介电材料层760内。在一个实施方案中，附加的介电扩散阻挡层752可包括介电常数小于5诸如小于4的铜阻挡介电材料，诸如介电常数为约3.8的碳硅氮化物。
第一近侧介电扩散阻挡层972、第一远侧介电扩散阻挡层976、第二近侧介电扩散阻挡层772和第二远侧介电扩散阻挡层776的组合形成连续扩散阻挡结构，该连续扩散阻挡结构保护嵌入在第一远侧互连层级介电材料层960中的第一金属互连结构980并保护嵌入在第二互连层级介电材料层760中的第二金属互连结构780免受湿气和/或污染物扩散通过第一焊盘层级介电材料层974或第二焊盘层级介电材料层774的影响。另外，第一近侧介电扩散阻挡层972、第一远侧介电扩散阻挡层976和焊盘连接通孔层级金属阻挡衬里968A的组合形成连续扩散阻挡结构，该连续扩散阻挡结构保护嵌入在第一远侧互连层级介电材料层960中的第一金属互连结构980免受湿气和/或污染物扩散通过第一焊盘连接通孔层级介电材料层964的影响。第二近侧介电扩散阻挡层772、第二远侧介电扩散阻挡层776和焊盘连接通孔层级金属阻挡衬里768A的组合形成连续扩散阻挡结构，该连续扩散阻挡结构保护嵌入在第二互连层级介电材料层760中的第二金属互连结构780免受湿气和/或污染物扩散通过第二焊盘连接通孔层级介电材料层764的影响。此外，如果第一半导体裸片和第二半导体裸片的相反的铜接合焊盘彼此未对准，则第一远侧介电扩散阻挡层976和第二远侧介电扩散阻挡层776中的至少一者阻挡铜从未对准铜接合焊盘的边缘扩散出而进入相反的第一焊盘层级介电材料层或第二焊盘层级介电材料层(974,774)中。这减少了在接合焊盘中的空隙形成和接合组件的可能分层。
参考图21A和图21B，示出了第一示例性接合组件的另选实施方案。在图21A示出的实施方案中，第一半导体裸片900的包括第一金属壁结构688的边缘密封结构通过第二半导体裸片700的包括第二金属壁结构388的边缘密封结构电接地到第二半导体裸片700的第二衬底708。在图21B示出的实施方案中，第一半导体裸片900的包括第一金属壁结构688的边缘密封结构和第二半导体裸片700的包括第二金属壁结构388的边缘密封结构通过包括金属板衬里906A和金属填充材料部分906B的堆叠的背侧金属材料板906电接地到外部电接地。可穿过背侧绝缘层930中的开口形成背侧金属材料板906。
参考图1A至图21B并根据本公开的各种实施方案，结构包括第一半导体裸片900。第一半导体裸片900包括：第一半导体器件920，该第一半导体器件位于第一衬底908上方；第一互连层级介电材料层(290,960)，该第一互连层级介电材料层嵌入第一金属互连结构980，该第一金属互连结构电连接到第一半导体器件920并覆于第一半导体器件920之上(即，第一金属互连结构980位于第一衬底908与第一半导体器件920相反的一侧上)；第一焊盘连接通孔层级介电材料层964和第一近侧介电扩散阻挡层972的层堆叠，该层堆叠覆于第一互连层级介电材料层(290,960)之上并嵌入第一焊盘连接通孔结构968；以及第一焊盘层级介电材料层974，该第一焊盘层级介电材料层包括第一焊盘腔，该第一焊盘腔填充有第一接合焊盘988和相应第一介电扩散阻挡部分(976P或976')的相应组合，其中第一接合焊盘988中的每个第一接合焊盘接触第一焊盘连接通孔结构968的相应子组。
在一个实施方案中，第一介电扩散阻挡部分(976P或976’)中的每个第一介电扩散阻挡部分接触第一近侧介电扩散阻挡层972的顶表面。在一个实施方案中，第一介电扩散阻挡部分(976P或976’)中的每个第一介电扩散阻挡部分包括侧壁段，该侧壁段与第一焊盘层级介电材料层974接触并从第一焊盘层级介电材料层974的底表面延伸到第一焊盘层级介电材料层974的顶表面。在一个实施方案中，第一介电扩散阻挡部分(976P或976')中的每个第一介电扩散阻挡部分还包括水平段，该水平段具有接触第一近侧介电扩散阻挡层972的底表面，其中该底表面包括邻接侧壁段的底边缘的外周边和从该外周边向内横向地偏移了偏移距离osd的内周边，该偏移距离大于第一介电扩散阻挡部分(976P或976')的侧壁段的厚度。
在一个实施方案中，第一焊盘连接通孔结构968的相应子组包括多个第一焊盘连接通孔结构968；并且第一接合焊盘988中的每个第一接合焊盘直接接触第一近侧介电扩散阻挡层972的顶表面的位于多个第一焊盘连接通孔结构968之间的部分。在一个实施方案中，第一焊盘连接通孔结构968的顶表面在与第一近侧介电扩散阻挡层972的顶表面相同的水平平面内。
在一个实施方案中，第一接合焊盘988中的每个第一接合焊盘包括：第一接合焊盘衬里988A，该第一接合焊盘衬里包含金属氮化物材料；以及铜，该铜含有嵌入在接合焊盘衬里988A中的第一金属焊盘填充材料部分988B。在一个实施方案中，第一介电扩散阻挡部分976P穿过覆于第一焊盘层级介电材料层974之上的第一水平延伸扩散阻挡部分(即，第一远侧介电扩散阻挡层976的水平延伸部分)彼此互连；并且第一接合焊盘988的顶表面位于包括第一水平延伸扩散阻挡部分的顶表面的水平平面内。在另一个实施方案中，第一介电扩散阻挡部分976'是由第一焊盘层级介电材料层974彼此横向地间隔开的离散材料部分；并且第一接合焊盘988的顶表面位于包括第一焊盘层级介电材料层974的顶表面的水平平面内。
在一个实施方案中，第一介电扩散阻挡部分(976P或976')包含选自氮化硅、氮氧化硅或它们的堆叠的介电材料；并且第一近侧介电扩散阻挡层972包括选自氮化硅、氮氧化硅或硅碳氮化物的介电材料。
在一个实施方案中，该结构包括第二半导体裸片700，该第二半导体裸片包括：第二半导体器件720，该第二半导体器件位于第二衬底708上方；第二互连层级介电材料层760，该第二互连层级介电材料层嵌入第二金属互连结构780，该第二金属互连结构电连接到第二半导体器件720并覆于第二半导体器件720之上；以及第二接合焊盘788，该第二接合焊盘电连接到第二金属互连结构780并接合到第一接合焊盘988中的相应第一接合焊盘。在一个实施方案中，第二接合焊盘788中的每个第二接合焊盘接触相应第二介电扩散阻挡部分776P并由其横向地包围；并且第二接合焊盘788和第二介电扩散阻挡部分776P嵌入在第二焊盘层级介电材料层774中。在一个实施方案中，第二半导体裸片700包括第二焊盘连接通孔层级介电材料层764和第二近侧介电扩散阻挡层772的层堆叠，该层堆叠位于第二互连层级介电材料层760与第二焊盘层级介电材料层774之间并嵌入第二焊盘连接通孔结构768，其中第二接合焊盘788中的每个第二接合焊盘接触第二焊盘连接通孔结构768的相应子组。
在一个实施方案中，第一半导体裸片900包括：附加平面扩散阻挡层962(诸如第一互连封盖介电扩散阻挡层962)，该附加平面扩散阻挡层位于第一互连层级介电材料层(290,960)与第一焊盘连接通孔层级介电材料层964之间；以及至少一个边缘密封结构(688,984,986)，该至少一个边缘密封结构包括第一金属互连结构980的相应子组，该至少一个边缘密封结构提供横向地包围第一半导体器件920而没有任何横向开口的相应连续阻挡层并从第一衬底908竖直地延伸到附加平面扩散阻挡层。
在根据本公开的第一实施方案的第一示例性接合结构中，接合焊盘可通过单镶嵌过程形成。在根据图22至图38示出的本公开的第二实施方案的第二示例性接合结构中，接合焊盘可通过双镶嵌过程形成。参考图22，示出了第一半导体裸片900的第二构型的区域。可通过在第一远侧互连层级介电材料层960上方顺序地沉积包括第一近侧介电扩散阻挡层972和第一焊盘和通孔层级介电材料层954的层堆叠来从图1A至图1E示出的第一半导体裸片900的第一构型导出第一半导体裸片900的第二构型。
第一近侧介电扩散阻挡层972接触第一金属互连结构980的子组的顶表面和第一互连层级介电材料层960的最顶表面。第一近侧介电扩散阻挡层972可包括阻挡湿气扩散的介电材料。第一近侧介电扩散阻挡层972包含介电材料诸如氮化硅、氮氧化硅和/或硅碳氮化物，并且/或者基本上由该介电材料组成。在一个实施方案中，第一近侧介电扩散阻挡层972可包括氮化硅、氮氧化硅或它们的堆叠。在一个实施方案中，第一近侧介电扩散阻挡层972可包括介电常数大于5的介电材料，诸如介电常数为7.9的氮化硅或介电常数在5至7.9的范围内的氮化硅氧化物。第一近侧介电扩散阻挡层972的厚度可在5nm至100nm的范围内，但是也可使用更小和更大的厚度。
可在第一近侧介电扩散阻挡层972上方形成第一焊盘和通孔层级介电材料层954。第一焊盘和通孔层级介电材料层954可包括未掺杂硅酸盐玻璃、掺杂硅酸盐玻璃或有机硅酸盐玻璃，并且/或者基本上由以上项组成。第一焊盘和通孔层级介电材料层954的厚度可在600nm至6,000nm的范围内，但是也可使用更小和更大的厚度。第一焊盘和通孔层级介电材料层954可具有平面顶表面。
光致抗蚀剂层(未示出)可施加在第一焊盘和通孔层级介电材料层954上方，并且可被光刻地图案化以在覆于嵌入在第一远侧互连层级介电材料层960的最顶层内的第一金属互连结构980之上的区域中形成离散开口。光致抗蚀剂层中的每个离散开口具有将随后形成的接合焊盘的形状。例如，光致抗蚀剂层中的每个离散开口可具有矩形形状或圆角矩形形状。每个开口的沿光致抗蚀剂层中的开口的侧面的方向的尺寸可在2微米至60微米的范围内。
可执行各向异性蚀刻过程以将光致抗蚀剂层中的开口的图案转移通过第一焊盘和通孔层级介电材料层954的上部部分。第一焊盘腔979部分地穿过第一焊盘和通孔层级介电材料层954形成。第一焊盘腔979的深度可在第一焊盘和通孔层级介电材料层954的厚度的20％至80％的范围内，诸如40％至60％。每个第一焊盘腔979可具有矩形或圆角矩形的水平横截面形状，使得每个第一焊盘腔979沿矩形或圆角矩形形状的每个侧边的方向的横向尺寸在2微米至60微米的范围内。在一个实施方案中，每个第一焊盘腔979可具有正方形或圆角正方形的水平横截面形状。第一焊盘腔979的侧壁可以是竖直的，或者可具有相对于竖直方向大于0度且小于30度的锥角(诸如在3度至10度的范围内的锥角)。
参考图23A和图23B，另一个光致抗蚀剂层(未示出)可施加在第一焊盘和通孔层级介电材料层954上方，并且可被光刻地图案化以在第一焊盘腔979的区域内形成离散开口。具体地，光致抗蚀剂层中的至少一个开口可形成在第一焊盘腔979的每个区域内。在一个实施方案中，光致抗蚀剂层中的开口的集群(诸如开口阵列)可形成在每个焊盘腔区域内。在另一个实施方案中，光致抗蚀剂层中的一个开口可形成在每个焊盘腔区域内。可执行各向异性蚀刻过程以将光致抗蚀剂层中的开口的图案转移通过第一焊盘和通孔层级介电材料层954的下部部分。第一焊盘连接通孔腔969穿过第一焊盘和通孔层级介电材料层954的下部部分形成。最顶金属互连结构980的顶表面可在每个第一焊盘连接通孔腔969的底部处物理地暴露。随后可以例如通过灰化移除光致抗蚀剂层。
第一集成线和通孔腔959穿过第一焊盘和通孔层级介电材料层954形成。每个第一集成线和通孔腔959包括第一焊盘腔979中的相应第一焊盘腔和至少一个第一焊盘连接通孔腔969。在一个实施方案中，第一集成线和通孔腔959可包括第一焊盘腔979和多个第一焊盘连接通孔腔969(诸如焊盘连接通孔腔的集群)。第一金属互连结构980的子组的顶表面在形成第一焊盘和通孔腔959时物理地暴露于第一焊盘和通孔腔959。
在一个实施方案中，第一焊盘连接通孔腔969可被布置为第一焊盘连接通孔腔的集群。第一焊盘连接通孔腔969的每个集群可位于第一焊盘腔979中的相应第一焊盘腔的区域内。例如，每个第一焊盘腔979可具有矩形形状或圆角矩形形状，该形状具有平行于第一水平方向hd1和第二水平方向hd2的侧边。每个第一焊盘腔979的沿第一水平方向hd1的尺寸和每个第一焊盘腔979的沿第二水平方向hd2的尺寸在2微米至60微米的范围内。在这种情况下，第一焊盘连接通孔腔969的每个集群可被布置为矩形阵列。第一焊盘连接通孔腔969的每个集群可形成为M×N矩形阵列，其中M和N是独立整数。另选地，可针对将随后形成的接合焊盘的每个区域形成单个第一焊盘连接通孔腔969。
每个第一焊盘连接通孔腔969形成在最顶金属互连结构980中的相应最顶金属互连结构的区域内。第一焊盘连接通孔腔969的集群可沿每个边缘密封结构(688,984,986)形成。第一焊盘连接通孔腔969和间隙区域的集群可沿第一半导体裸片900的周边在每个边缘密封结构(688,984,986)的整个区域上方交替。在存在多个嵌套边缘密封结构(688,984,986)的情况下，沿第一半导体裸片900的周边设置第一焊盘连接通孔腔969和间隙区域的集群的多个横向交替序列。
参考图24，第一远侧介电扩散阻挡层956L可沉积在第一集成线和通孔腔959中和第一焊盘和通孔层级介电材料层954上方。第一远侧介电扩散阻挡层956L沉积在下面的第一金属互连结构980的顶表面上和第一焊盘和通孔层级介电材料层954的物理暴露的表面上。第一远侧介电扩散阻挡层956L包括扩散阻挡介电材料诸如氮化硅、氮氧化硅或它们的堆叠，并且/或者基本上由该扩散阻挡介电材料组成。在一个实施方案中，第一远侧介电扩散阻挡层956L包括介电常数大于5的防湿气介电材料(诸如介电常数为7.9的氮化硅或介电常数在5至7.9的范围内的氮氧化硅)。第一远侧介电扩散阻挡层956L可通过保形沉积过程诸如化学气相沉积过程来沉积。第一远侧介电扩散阻挡层956L的厚度可在5nm至50nm的范围内，诸如10nm至25nm，但是也可使用更小和更大的厚度。
参考图25，光致抗蚀剂层977可施加在第一远侧介电扩散阻挡层956L之上，并且可被光刻地图案化以形成从中穿过的离散开口。通过光刻地图案化光致抗蚀剂层977来在第一集成焊盘和通孔腔959的底表面的区域内穿过光致抗蚀剂层977形成开口。光致抗蚀剂层977中的离散开口的每个区域可位于相应第一集成线和通孔腔959的焊盘腔部分的底周边内部，即，位于相应第一集成线和通孔腔959的焊盘腔部分的一组侧壁的闭合底边缘内部。穿过光致抗蚀剂层977的每个开口可包括位于相应第一集成线和通孔腔959的焊盘腔部分979下方的一组至少一个第一焊盘连接通孔腔969的整个区域。
通过执行采用图案化光致抗蚀剂层977作为蚀刻掩模的各向异性蚀刻过程来各向异性蚀刻第一远侧介电扩散阻挡层956L的未掩蔽部分。可通过各向异性蚀刻过程各向异性蚀刻第一远侧介电扩散阻挡层956L的未掩蔽水平部分。可通过各向异性蚀刻过程来移除第一远侧介电扩散阻挡层956L的在第一集成焊盘和通孔腔959的区域内的水平部分，并且直接位于第一近侧介电扩散阻挡层972下方的第一金属互连结构980的子组的顶表面物理地暴露。
开口沿穿过图案化光致抗蚀剂层977的开口的每个周边穿过第一远侧介电扩散阻挡层956L形成。移除第一远侧介电扩散阻挡层956L的位于第一集成线和通孔腔959的焊盘腔部分的底部区域处和第一焊盘连接通孔腔969上方的水平延伸部分。因此，移除第一远侧介电扩散阻挡层956L的位于第一焊盘连接通孔腔969的底部部分处的水平部分。图案化第一远侧介电扩散阻挡层956L的剩余部分包括横向地包围第一集成线和通孔腔959的相应焊盘腔部分979的第一介电扩散阻挡部分956P。相应第一金属互连结构980的顶表面的部分在每个第一集成线和通孔腔959下方物理地暴露。
在各向异性蚀刻过程之后的第一远侧介电扩散阻挡层956L的剩余部分包括形成在第一集成焊盘和通孔腔959的焊盘腔部分979的侧壁上的第一介电扩散阻挡部分956P，以及形成在第一集成焊盘和通孔腔959的位于焊盘腔部分979下方的第一通孔腔部分969的侧壁上的第一管状介电扩散阻挡衬里955。在各向异性蚀刻过程之后的第一远侧介电扩散阻挡层956L的包括第一介电扩散阻挡部分956P的连续剩余部分在本文中称为第一远侧介电扩散阻挡层956。第一远侧介电扩散阻挡层956包括第一水平延伸扩散阻挡部分，该第一水平延伸扩散阻挡部分覆于第一焊盘和通孔层级介电材料层954之上。第一介电扩散阻挡部分956P通过第一远侧介电扩散阻挡层956的第一水平延伸扩散阻挡部分彼此互连。
第一介电扩散阻挡部分956P中的每个第一介电扩散阻挡部分与第一近侧介电扩散阻挡层972竖直地间隔开。管状介电扩散阻挡衬里955中的每个管状介电扩散阻挡衬里横向地包围第一集成焊盘和通孔腔959中的相应第一集成焊盘和通孔腔的第一通孔腔部分969。在一个实施方案中，管状介电扩散阻挡衬里955不接触第一介电扩散阻挡部分956P并与其横向地间隔开。每个管状介电扩散阻挡衬里955可接触第一近侧介电扩散阻挡层972中的相应开口的圆柱形侧壁。
第一远侧介电扩散阻挡层956的第一介电扩散阻挡部分956P中的每个第一介电扩散阻挡部分横向地包围相应第一集成线和通孔腔959的焊盘腔部分979，并且由第一焊盘和通孔层级介电材料层954的下部部分与第一近侧介电扩散阻挡层972竖直地间隔开。在一个实施方案中，穿过第一远侧介电扩散阻挡层956的每个开口的周边可从一组相应至少一个管状介电扩散阻挡衬里955向外横向地偏移。在这种情况下，第一介电扩散阻挡部分956P中的每个第一介电扩散阻挡部分包括水平段，该水平段具有接触第一焊盘和通孔层级介电材料层954的水平表面的底表面。随后可例如通过灰化移除图案化光致抗蚀剂层977。
参考图26，第一接合焊盘衬里层958L和第一金属焊盘填充材料层958F可顺序地沉积在第一集成线和通孔腔959中。第一接合焊盘衬里层958L包括金属氮化物材料，诸如TiN、TaN和/或WN。导电金属阻挡材料可阻挡铜扩散。第一接合焊盘衬里层958L形成在位于第一远侧互连层级介电材料层960的最顶层级处的第一金属互连结构980的子组的顶表面上、管状介电扩散阻挡衬里955的内壁上、第一远侧介电扩散阻挡层956的物理暴露的表面上和第一焊盘和通孔层级介电材料层954的位于第一焊盘和通孔层级介电材料层954的最顶表面与第一焊盘和通孔层级介电材料层954的底表面之间的物理暴露的水平表面上。第一接合焊盘衬里层958L的厚度可在4nm至80nm的范围内，诸如8nm至40nm，但是也可使用更小和更大的厚度。第一金属焊盘填充材料层958F可包括铜，其可通过采用物理气相沉积的铜晶种层沉积过程与填充第一集成线和通孔腔959的剩余体积的镀铜过程的组合来沉积。
参考图27A和图27B，可通过平面化过程诸如化学机械平面化来移除覆于包括第一远侧介电扩散阻挡层956的顶表面的水平平面之上的第一金属焊盘填充材料层958F和第一接合焊盘衬里层958L的多余部分。填充第一集成线和通孔腔959的第一金属焊盘填充材料层958F和第一接合焊盘衬里层958L的剩余部分构成第一集成焊盘和通孔结构958(例如，双镶嵌第一接合焊盘)。每个第一集成焊盘和通孔结构958可包括第一接合焊盘衬里958A和第一金属焊盘填充材料部分958B。第一接合焊盘衬里958A是第一接合焊盘衬里层958L的图案化剩余部分，并且第一金属焊盘填充材料部分958B是第一金属焊盘填充材料层958F的图案化剩余部分。第一集成焊盘和通孔结构958的顶表面可在与第一远侧介电扩散阻挡层956的顶表面相同的水平平面内。
一般来讲，第一集成焊盘和通孔结构958形成在第一集成线和通孔腔959的剩余体积中。第一集成焊盘和通孔结构958中的每个第一集成焊盘和通孔结构包括第一接合焊盘衬里988A和第一金属焊盘填充材料部分988B和/或由以上项组成，该第一接合焊盘衬里包括金属氮化物材料，该第一金属焊盘填充材料部分嵌入在接合焊盘衬里988A中。
在一个实施方案中，第一介电扩散阻挡部分956P穿过覆于第一焊盘和通孔层级介电材料层954之上的第一水平延伸扩散阻挡部分彼此互连。第一集成焊盘和通孔结构958的顶表面可位于包括第一远侧介电扩散阻挡层956的第一水平延伸扩散阻挡部分的顶表面的水平平面内。第一集成焊盘和通孔结构958中的每个第一集成焊盘和通孔结构可直接接触第一近侧介电扩散阻挡层972的至少一个侧壁。一般来讲，第一焊盘和通孔层级介电材料层954包括填充有第一集成焊盘和通孔结构958和相应第一介电扩散阻挡部分956P的相应组合的第一集成线和通孔腔。
第一集成焊盘和通孔结构958的第一子组可位于至少一个边缘密封结构(688,984,986)的区域内，并且可电连接到第一半导体器件920的相应节点。第一集成焊盘和通孔结构958的第二子组可位于至少一个边缘密封结构(688,984,986)中的相应边缘密封结构上，并且可电连接到该相应边缘密封结构。
在一个实施方案中，在第一集成焊盘和通孔结构958中的每个第一集成焊盘和通孔结构内的第一接合焊盘衬里958A从第一金属互连结构980中的相应第一金属互连结构的顶表面连续地延伸到包括第一介电扩散阻挡部分956P的最顶表面的水平平面，并且直接接触第一焊盘和通孔层级介电材料层954的位于穿过第一介电扩散阻挡部分956P中的相应第一介电扩散阻挡部分的开口的区域内的水平表面。
每个第一集成焊盘和通孔结构958具有接触第一金属互连结构980的至少一个底表面。在一个实施方案中，第一集成焊盘和通孔结构958的通孔部分接触位于第一远侧互连层级介电材料层960的最顶层级处的第一金属互连结构980的水平表面。第一介电扩散阻挡部分956P嵌入在第一焊盘和通孔层级介电材料层954中。第一介电扩散阻挡部分956P中的每个第一介电扩散阻挡部分接触并横向地包围第一集成焊盘和通孔结构958中的相应第一集成焊盘和通孔结构的焊盘部分。每个管状介电扩散阻挡衬里955横向地包围第一集成焊盘和通孔结构958中的相应第一集成焊盘和通孔结构的通孔部分。
参考图28，示出了呈第二构型的第二半导体裸片700的区域。可通过直接在第二互连层级介电材料层760的最顶表面上顺序地沉积包括第二近侧介电扩散阻挡层772和第二焊盘和通孔层级介电材料层754的层堆叠来从图9示出的第二半导体裸片700的第一构型导出第二半导体裸片700的第二构型。换句话说，不形成图9示出的第二互连封盖介电扩散阻挡层762和第二焊盘连接通孔层级介电材料层764，并且可直接在第二互连层级介电材料层760的顶表面上形成第二近侧介电扩散阻挡层772。
第二近侧介电扩散阻挡层772接触第二金属互连结构780的子组的顶表面和第二介电材料层760的最顶表面。第二近侧介电扩散阻挡层772可包括阻挡湿气扩散的介电材料。第二近侧介电扩散阻挡层772包含介电材料诸如氮化硅、氮氧化硅或它们的堆叠，并且/或者基本上由该介电材料组成。在一个实施方案中，第二近侧介电扩散阻挡层772可包括介电常数大于5的介电材料，诸如介电常数为7.9的氮化硅或介电常数在5至7.9的范围内的氮化硅氧化物。第二近侧介电扩散阻挡层772的厚度可在5nm至100nm的范围内，但是也可使用更小和更大的厚度。
可在第二近侧介电扩散阻挡层772上方形成第二焊盘和通孔层级介电材料层754。第二焊盘和通孔层级介电材料层754可包括未掺杂硅酸盐玻璃、掺杂硅酸盐玻璃或有机硅酸盐玻璃，并且/或者基本上由以上项组成。第二焊盘和通孔层级介电材料层754的厚度可在600nm至6,000nm的范围内，但是也可使用更小和更大的厚度。第二焊盘和通孔层级介电材料层754可具有平面顶表面。
光致抗蚀剂层(未示出)可施加在第二焊盘和通孔层级介电材料层754上方，并且可被光刻地图案化以在覆于嵌入在第二互连层级介电材料层760的最顶层内的第二金属互连结构780之上的区域中形成离散开口。光致抗蚀剂层中的每个离散开口具有将随后形成的接合焊盘的形状。例如，光致抗蚀剂层中的每个离散开口可具有矩形形状或圆角矩形形状。每个开口的沿光致抗蚀剂层中的开口的侧面的方向的尺寸可在2微米至60微米的范围内。
可执行各向异性蚀刻过程以将光致抗蚀剂层中的开口的图案转移通过第二焊盘和通孔层级介电材料层754的上部部分。第二焊盘腔779部分地穿过第二焊盘和通孔层级介电材料层754形成。第二焊盘腔779的深度可在第二焊盘和通孔层级介电材料层754的厚度的20％至80％的范围内，诸如40％至60％。每个第二焊盘腔779可具有矩形或圆角矩形的水平横截面形状，使得每个第二焊盘腔779沿矩形或圆角矩形形状的每个侧边的方向的横向尺寸在2微米至60微米的范围内。在一个实施方案中，每个第二焊盘腔779可具有正方形或圆角正方形的水平横截面形状。第二焊盘腔779的侧壁可以是竖直的，或者可具有相对于竖直方向大于0度且小于30度的锥角(诸如在3度至10度的范围内的锥角)。
参考图29A和图29B，光致抗蚀剂层(未示出)可施加在第二焊盘和通孔层级介电材料层754上方，并且可被光刻地图案化以在第二焊盘腔779的区域内形成离散开口。具体地，光致抗蚀剂层中的至少一个开口可形成在第二焊盘腔779的每个区域内。在一个实施方案中，光致抗蚀剂层中的开口的集群(诸如开口阵列)可形成在每个焊盘腔区域内。在另一个实施方案中，光致抗蚀剂层中的一个开口可形成在每个焊盘腔区域内。可执行各向异性蚀刻过程以将光致抗蚀剂层中的开口的图案转移通过第二焊盘和通孔层级介电材料层754的下部部分。第二焊盘连接通孔腔769穿过第二焊盘和通孔层级介电材料层754的下部部分形成。最顶金属互连结构780的顶部表面可在每个第二焊盘连接通孔腔769的底部处物理地暴露。随后可以例如通过灰化移除光致抗蚀剂层。
第二集成线和通孔腔759穿过第二焊盘和通孔层级介电材料层754形成。每个第二集成线和通孔腔759包括第二焊盘腔779中的相应第二焊盘腔和至少一个第二焊盘连接通孔腔769。在一个实施方案中，第二集成线和通孔腔759可包括第二焊盘腔779和多个第二焊盘连接通孔腔769(诸如焊盘连接通孔腔的集群)。第二金属互连结构780的子组的顶表面在形成第二焊盘和通孔腔759时物理地暴露于第二焊盘和通孔腔759。
在一个实施方案中，第二焊盘连接通孔腔769可被布置为第二焊盘连接通孔腔的集群。第二焊盘连接通孔腔769的每个集群可位于第二焊盘腔779中的相应第二焊盘腔的区域内。例如，每个第二焊盘腔779可具有矩形形状或圆角矩形形状，该形状具有平行于第二水平方向hd1和第二水平方向hd2的侧边。每个第二焊盘腔779的沿第二水平方向hd1的尺寸和每个第二焊盘腔779的沿第二水平方向hd2的尺寸在2微米至60微米的范围内。在这种情况下，第二焊盘连接通孔腔769的每个集群可被布置为矩形阵列。第二焊盘连接通孔腔769的每个集群可形成为M×N矩形阵列，其中M和N是独立整数。另选地，可针对将随后形成的接合焊盘的每个区域形成单个第二焊盘连接通孔腔769。
每个第二焊盘连接通孔腔769形成在最顶金属互连结构780中的相应最顶金属互连结构的区域内。第二焊盘连接通孔腔769的集群可沿第二半导体裸片700中的每个边缘密封结构(未示出)形成。第二焊盘连接通孔腔769和间隙区域的集群可沿第二半导体裸片700的周边在每个边缘密封结构的整个区域上方交替。在第二半导体裸片700中存在多个嵌套边缘密封结构的情况下，沿第二半导体裸片700的周边设置第二焊盘连接通孔腔769和间隙区的集群的多个横向交替序列。
参考图30，第二远侧介电扩散阻挡层756L可沉积在第二集成线和通孔腔759中和第二焊盘和通孔层级介电材料层754上方。第二远侧介电扩散阻挡层756L沉积在下面的第二金属互连结构780的顶表面上和第二焊盘和通孔层级介电材料层754的物理暴露的表面上。第二远侧介电扩散阻挡层756L包括扩散阻挡介电材料诸如氮化硅、氮氧化硅或它们的堆叠，并且/或者基本上由该扩散阻挡介电材料组成。在一个实施方案中，第二远侧介电扩散阻挡层756L包括介电常数大于5的防湿气介电材料(诸如介电常数为7.9的氮化硅或介电常数在5至7.9的范围内的氮氧化硅)。第二远侧介电扩散阻挡层756L可通过保形沉积过程诸如化学气相沉积过程来沉积。第二远侧介电扩散阻挡层756L的厚度可在5nm至50nm的范围内，诸如10nm至25nm，但是也可使用更小和更大的厚度。
参考图31，光致抗蚀剂层777可施加在第二远侧介电扩散阻挡层756L之上，并且可被光刻地图案化以形成从中穿过的离散开口。通过光刻地图案化光致抗蚀剂层777来在第二集成焊盘和通孔腔759的底表面的区域内穿过光致抗蚀剂层777形成开口。光致抗蚀剂层777中的离散开口的每个区域可位于相应第二集成线和通孔腔759的焊盘腔部分的底周边内部，即，位于相应第二集成线和通孔腔759的焊盘腔部分的一组侧壁的闭合底边缘内部。穿过光致抗蚀剂层777的每个开口可包括位于相应第二集成线和通孔腔759的焊盘腔部分下方的一组至少一个第二焊盘连接通孔腔的整个区域。
通过执行采用图案化光致抗蚀剂层777作为蚀刻掩模的各向异性蚀刻过程来各向异性蚀刻第二远侧介电扩散阻挡层756L的未掩蔽部分。可通过各向异性蚀刻过程各向异性蚀刻第二远侧介电扩散阻挡层756L的未掩蔽水平部分。可通过各向异性蚀刻过程来移除第二远侧介电扩散阻挡层756L的在第二集成焊盘和通孔腔759的区域内的水平部分，并且直接位于第二近侧介电扩散阻挡层772下方的第二金属互连结构780的子组的顶表面物理地暴露。
开口沿穿过图案化光致抗蚀剂层777的开口的每个周边穿过第二远侧介电扩散阻挡层756L形成。移除第二远侧介电扩散阻挡层756L的位于第二集成线和通孔腔759的焊盘腔部分779的底部区域处和第二焊盘连接通孔腔769上方的水平延伸部分。还移除第二远侧介电扩散阻挡层756L的位于第二焊盘连接通孔腔769的底部部分处的水平部分。图案化第二远侧介电扩散阻挡层756L的剩余部分包括横向地包围第二集成线和通孔腔759的相应焊盘腔部分的第二介电扩散阻挡部分756P。相应第二金属互连结构780的顶表面的部分在每个第二集成线和通孔腔759下方物理地暴露。
在各向异性蚀刻过程之后的第二远侧介电扩散阻挡层756L的剩余部分包括形成在第二集成焊盘和通孔腔759的焊盘腔部分的侧壁上的第二介电扩散阻挡部分756P，以及形成在第二集成焊盘和通孔腔759的位于焊盘腔部分779下方的第二通孔腔部分769的侧壁上的第二管状介电扩散阻挡衬里755。在各向异性蚀刻过程之后的第二远侧介电扩散阻挡层756L的包括第二介电扩散阻挡部分756P的连续剩余部分在本文中称为第二远侧介电扩散阻挡层756。第二远侧介电扩散阻挡层756包括第二水平延伸扩散阻挡部分，该第二水平延伸扩散阻挡部分覆于第二焊盘和通孔层级介电材料层754之上。第二介电扩散阻挡部分756P通过第二远侧介电扩散阻挡层756的第二水平延伸扩散阻挡部分彼此互连。
第二介电扩散阻挡部分756P中的每个第二介电扩散阻挡部分与第二近侧介电扩散阻挡层772竖直地间隔开。管状介电扩散阻挡衬里755中的每个管状介电扩散阻挡衬里横向地包围第二集成焊盘和通孔腔759中的相应第二集成焊盘和通孔腔的第一通孔腔部分769。管状介电扩散阻挡衬里755不接触第二介电扩散阻挡部分756P并与其横向地间隔开。每个管状介电扩散阻挡衬里755可接触第二近侧介电扩散阻挡层772中的相应开口的圆柱形侧壁。
第二远侧介电扩散阻挡层756的第二介电扩散阻挡部分756P中的每个第二介电扩散阻挡部分横向地包围相应第二集成线和通孔腔759的焊盘腔部分，并且由第二焊盘和通孔层级介电材料层754的下部部分与第二近侧介电扩散阻挡层772竖直地间隔开。在一个实施方案中，穿过第二远侧介电扩散阻挡层756的每个开口的周边可从一组相应至少一个管状介电扩散阻挡衬里755向外横向地偏移。在这种情况下，第二介电扩散阻挡部分756P中的每个第二介电扩散阻挡部分包括水平段，该水平段具有接触第二焊盘和通孔层级介电材料层754的水平表面的底表面。随后可例如通过灰化移除图案化光致抗蚀剂层777。
参考图32，第二接合焊盘衬里层758L和第二金属焊盘填充材料层758F可顺序地沉积在第二集成线和通孔腔759中。第二接合焊盘衬里层758L包含金属氮化物材料，诸如TiN、TaN和/或WN。导电金属阻挡材料可阻挡湿气和铜扩散。第二接合焊盘衬里层758L形成在位于第二远侧互连层级介电材料层760的最顶层级处的第二金属互连结构780的子组的顶表面上、管状介电扩散阻挡衬里755的内壁上、第二远侧介电扩散阻挡层756的物理暴露的表面上和第二焊盘和通孔层级介电材料层754的位于第二焊盘和通孔层级介电材料层754的最顶表面与第二焊盘和通孔层级介电材料层754的底表面之间的物理暴露的水平表面上。第二接合焊盘衬里层758L层的厚度可在4nm至80nm的范围内，诸如8nm至40nm，但是也可使用更小和更大的厚度。第二金属焊盘填充材料层758F可包括铜，其可通过采用物理气相沉积的铜晶种层沉积过程与填充第二集成线和通孔腔759的剩余体积的镀铜过程的组合来沉积。
参考图33A和图33B，可通过平面化过程诸如化学机械平面化来移除覆于包括第二远侧介电扩散阻挡层756的顶表面的水平平面之上的第二金属焊盘填充材料层758F和第二接合焊盘衬里层758L的多余部分。填充第二集成线和通孔腔759的第二金属焊盘填充材料层758F和第二接合焊盘衬里层758L的剩余部分构成第二集成焊盘和通孔结构758(例如，双镶嵌接合焊盘)。每个第二集成焊盘和通孔结构758可包括第二接合焊盘衬里758A和第二金属焊盘填充材料部分758B。第二接合焊盘衬里758A是第二接合焊盘衬里层758L的图案化剩余部分，并且第二金属焊盘填充材料部分758B是第二金属焊盘填充材料层758F的图案化剩余部分。第二集成焊盘和通孔结构758的顶表面可在与第二远侧介电扩散阻挡层756的顶表面相同的水平平面内。
一般来讲，第二集成焊盘和通孔结构758形成在第二集成线和通孔腔759的剩余体积中。第二集成焊盘和通孔结构758中的每个第二集成焊盘和通孔结构包括第二接合焊盘衬里788A和第二金属焊盘填充材料部分788B和/或由以上项组成，该第二接合焊盘衬里包括金属氮化物材料，该第二金属焊盘填充材料部分嵌入在接合焊盘衬里788A中。
在一个实施方案中，第二介电扩散阻挡部分756P穿过覆于第二焊盘和通孔层级介电材料层754之上的第二水平延伸扩散阻挡部分彼此互连。第二集成焊盘和通孔结构758的顶表面可位于包括第二远侧介电扩散阻挡层756的第二水平延伸扩散阻挡部分的顶表面的水平平面内。第二集成焊盘和通孔结构758中的每个第二集成焊盘和通孔结构可直接接触第二近侧介电扩散阻挡层772的至少一个侧壁。一般来讲，第二焊盘和通孔层级介电材料层754包括填充有第二集成焊盘和通孔结构788和相应第二介电扩散阻挡部分756P的相应组合的第二集成线和通孔腔。
第二集成焊盘和通孔结构758的第一子组可位于第二半导体裸片700中的至少一个边缘密封结构(未示出)的区域内，并且可电连接到第二半导体器件720的相应节点。第二集成焊盘和通孔结构758的第二子组可位于至少一个边缘密封结构中的相应边缘密封结构上，并且可电连接到该相应边缘密封结构。第二双镶嵌接合焊盘758的图案可以第一双镶嵌接合焊盘958的图案的镜像图案布置。
在一个实施方案中，在第二集成焊盘和通孔结构758中的每个第二集成焊盘和通孔结构内的第二接合焊盘衬里758A从第二金属互连结构780中的相应第二金属互连结构的顶表面连续地延伸到包括第二介电扩散阻挡部分756P的最顶表面的水平平面，并且直接接触第二焊盘和通孔层级介电材料层754的位于穿过第二介电扩散阻挡部分756P中的相应第二介电扩散阻挡部分的开口的区域内的水平表面。
每个第二集成焊盘和通孔结构758具有接触第二金属互连结构780的至少一个底表面。在一个实施方案中，第二集成焊盘和通孔结构758的通孔部分接触位于第二互连层级介电材料层760的最顶层级处的第二金属互连结构780的水平表面。第二介电扩散阻挡部分756P嵌入在第二焊盘和通孔层级介电材料层754中。第二介电扩散阻挡部分756P中的每个第二介电扩散阻挡部分接触并横向地包围第二集成焊盘和通孔结构758中的相应第二集成焊盘和通孔结构的焊盘部分。每个管状介电扩散阻挡衬里755横向地包围第二集成焊盘和通孔结构758中的相应第二集成焊盘和通孔结构的通孔部分。
参考图34，第二半导体裸片700和第一半导体裸片700可对准，使得每个第二集成焊盘和通孔结构758面对第一集成焊盘和通孔结构958中的相应第一集成焊盘和通孔结构。每对相面对的第一集成焊盘和通孔结构958和第二集成焊盘和通孔结构758可对准，以最大化在第一集成焊盘和通孔结构958与第二集成焊盘和通孔结构758之间的面积重叠。如果第一集成焊盘和通孔结构958和第二集成焊盘和通孔结构758具有不同面积，则在一对相面对的第一集成焊盘和通孔结构958和第二集成焊盘和通孔结构758之间的每个重叠面积可与在一对相面对的第一集成焊盘和通孔结构958和第二集成焊盘和通孔结构758之间的更小的集成焊盘和通孔结构的面积相同。如果第一集成焊盘和通孔结构958和第二集成焊盘和通孔结构758具有相同面积，则在一对相面对的第一集成焊盘和通孔结构958和第二集成焊盘和通孔结构758之间的重叠面积可在第一集成焊盘和通孔结构958的面积(其与第二集成焊盘和通孔结构758的面积相同)的90％至100％的范围内，诸如95％至100％。
第一半导体裸片900和第二半导体裸片700可彼此接触，使得每个第一集成焊盘和通孔结构958接触第二集成焊盘和通孔结构758中的相应第二集成焊盘和通孔结构，在两者间具有相应面积重叠。第一半导体裸片900和第二半导体裸片700的组件在250摄氏度至400摄氏度的范围内的高温下退火，以在成对相面对的相应第一集成焊盘和通孔结构958和相应第二集成焊盘和通孔结构758之间的每个界面上引起铜扩散。在高温下的退火过程的持续时间可在5分钟至2小时的范围内，但是也可使用更短或更长的退火持续时间。每对相面对的第一集成焊盘和通孔结构958和第二集成焊盘和通孔结构758在高温下的退火过程期间彼此接合。可形成包括第一半导体裸片900和第二半导体裸片700的第一示例性接合结构。
包括第一远侧介电扩散阻挡层956的水平延伸部分和第二远侧介电扩散阻挡层756的水平延伸部分的层堆叠可位于第一焊盘和通孔层级介电材料层954与第二焊盘和通孔层级介电材料层754之间。在第一焊盘和通孔层级介电材料层954与第二焊盘和通孔层级介电材料层754之间的竖直分离距离可以是第一远侧介电扩散阻挡层956的厚度与第二远侧介电扩散阻挡层756的厚度的和。
参考图35，可通过研磨、抛光、各向异性蚀刻或各向同性蚀刻从背侧使第一衬底908减薄。减薄过程可继续，直到移除贯穿衬底衬里386的水平部分，并且物理地暴露贯穿衬底通孔结构388的水平表面。一般来讲，通过减薄可以为存储器裸片的衬底的第一衬底908的背侧，可物理地暴露贯穿衬底通孔结构388的端表面。在减薄之后的第一衬底908的厚度可在1微米至30微米的范围内，诸如2微米至15微米，但是也可使用更小和更大的厚度。
参考图36，背侧绝缘层930可形成在第一衬底908的背侧上。背侧绝缘层930包含绝缘材料，诸如氧化硅。背侧绝缘层930的厚度可在50nm至500nm的范围内，但是也可使用更小和更大的厚度。光致抗蚀剂层(未示出)可施加在背侧绝缘层930上方，并且可被光刻地图案化以在贯穿衬底通孔结构388的区域上方形成开口。可执行蚀刻过程以穿过在光致抗蚀剂层中的每个开口下方的背侧绝缘层930形成通孔腔。贯穿衬底通孔结构388的顶表面可穿过背侧绝缘层930在每个通孔腔的底部处物理地暴露。
至少一种金属材料可沉积到穿过背侧绝缘层930的开口中并沉积在背侧绝缘层930的平面表面上方以形成金属材料层。至少一种金属材料可包括铜、铝、钌、钴、钼和/或可通过物理气相沉积、化学气相沉积、电镀、真空蒸发或其他沉积方法沉积的任何其他金属材料。例如，金属氮化物衬里材料(诸如TiN、TaN或WN)可直接沉积在贯穿衬底通孔结构388的物理暴露的表面上、沉积在穿过背侧绝缘层930的开口的侧壁上以及沉积在背侧绝缘层930的物理暴露的平面表面上方。金属氮化物衬里材料的厚度可在10nm至100nm的范围内，但是也可使用更小和更大的厚度。可在金属氮化物衬里材料上方沉积至少一种金属填充材料，诸如铜或铝。在一个实施方案中，至少一种金属填充材料可包括高导电金属层(诸如铜层或铝层)的堆叠和用于将焊球接合在其上的凸块下冶金(UBM)层堆叠。示例性UBM层堆叠包括但不限于Al/Ni/Au堆叠、Al/Ni/Cu堆叠、Cu/Ni/Au堆叠、Cu/Ni/Pd堆叠、Ti/Ni/Au堆叠、Ti/Cu/Ni/Au堆叠、Ti-W/Cu堆叠、Cr/Cu堆叠和Cr/Cu/Ni堆叠。在背侧绝缘层930的平面水平表面上方的金属材料层的厚度可在0.5微米至10微米的范围内，诸如1微米至5微米，但是也可使用更小和更大的厚度。
至少一种金属填充材料和金属材料层随后可被图案化以形成离散背侧接合焊盘936，从而接触贯穿衬底通孔结构388中的相应一个贯穿衬底通孔结构。背侧接合焊盘936可用作外部集成焊盘和通孔结构，该外部集成焊盘和通孔结构可用于将第一半导体裸片900和第二半导体裸片700内的各个节点电连接到外部节点，诸如在封装衬底上的集成焊盘和通孔结构或另一个半导体裸片的C4集成焊盘和通孔结构。例如，焊料材料部分938可形成在背侧接合焊盘936上，并且可执行C4接合过程或引线接合过程以将背侧接合焊盘936电连接到外部电有源节点。
一般来讲，背侧接合焊盘936可形成在第一半导体裸片900(其可以是存储器裸片)的背侧表面上，该背侧表面位于第一半导体裸片900与第二半导体裸片700之间的接合界面的相对侧上。贯穿衬底通孔结构388可竖直地延伸穿过第一半导体裸片900，并且可在背侧接合焊盘936与集成焊盘和通孔结构(958,758)的子组之间提供电连接。
参考图37，示出了根据本公开的第二实施方案的第一半导体裸片900的另选实施方案。可通过移除第一远侧介电扩散阻挡层956的覆于第一焊盘和通孔层级介电材料层954之上的水平延伸部分来从图27A和图27B的第一半导体裸片900得到第一半导体裸片900的另选实施方案。例如，在从第一远侧介电扩散阻挡层956的顶表面上方移除金属材料的部分之后，可通过化学机械平面化过程的附加的抛光步骤来移除第一远侧介电扩散阻挡层956的覆于第一焊盘和通孔层级介电材料层954之上的水平延伸部分。在这种情况下，第一焊盘和通孔层级介电材料层954的顶表面可在平面化过程之后物理地暴露，并且第一集成焊盘和通孔结构958的顶表面可形成在与第一焊盘和通孔层级介电材料层954的顶表面相同的水平平面内。在移除第一远侧介电扩散阻挡层956的水平延伸部分后，第一远侧介电扩散阻挡层956的剩余部分包括第一介电扩散阻挡部分956'。第一介电扩散阻挡部分956'彼此不互连，并且形成为横向地包围相应第一集成焊盘和通孔结构958的离散结构。
参考图38，第二半导体裸片700可以与如上所述相同的方式提供，并且可与图37示出的第一半导体裸片的另选构型接合以提供第二接合组件的另选实施方案。可对图38示出的结构执行图35和图36的处理步骤。在这种情况下，第二远侧介电扩散阻挡层756的水平延伸部分可位于第一焊盘和通孔层级介电材料层954与第二焊盘和通孔层级介电材料层754之间。在第一焊盘和通孔层级介电材料层954与第二焊盘和通孔层级介电材料层754之间的竖直分离距离可与第二远侧介电扩散阻挡层756的厚度相同。第一介电扩散阻挡部分956'是由第一焊盘和通孔层级介电材料层954彼此横向地间隔开的离散材料部分。第一集成焊盘和通孔结构958的顶表面可位于包括第一焊盘和通孔层级介电材料层954的顶表面的水平平面内。
在根据本公开的第一实施方案的第一半导体裸片900的另一个另选实施方案中，可移除第二远侧介电扩散阻挡层756的覆于层754之上的水平延伸部分。在该另选实施方案中，在第一焊盘和通孔层级介电材料层954与第二焊盘和通孔层级介电材料层754之间的竖直分离距离可与设置在层754与层954之间的第一远侧介电扩散阻挡层956的厚度相同。
在一个实施方案中，第一近侧介电扩散阻挡层972、第一远侧介电扩散阻挡层956、管状介电扩散阻挡衬里955、第一接合焊盘衬里958A、第二近侧介电扩散阻挡层772、第二远侧介电扩散阻挡层756、管状介电扩散阻挡衬里755和第二接合焊盘衬里758A的组合形成连续扩散阻挡结构，该连续扩散阻挡结构保护嵌入在第一远侧互连层级介电材料层960中的第一金属互连结构980并保护嵌入在第二互连层级介电材料层760中的第二金属互连结构780免受湿气和/或污染物扩散通过第一焊盘和通孔层级介电材料层954或第二焊盘和通孔层级介电材料层754的影响。
虽然本公开被描述为采用其中呈第一构型的第一半导体裸片900接合到呈第一构型的第二半导体裸片700(如图1A至图21B所示)并且呈第二构型的第一半导体裸片900接合到呈第二构型的第二半导体裸片700(如图22至图38所示的实施方案)，但是在本文中明确地设想了呈第一构型的第一半导体裸片900接合到呈第二构型的第二半导体裸片700和/或呈第二构型的第一半导体裸片900接合到呈第一构型的第二半导体裸片700的实施方案。因此，本申请的权利要求应当被解释为涵盖第一半导体裸片900和第二半导体裸片700具有上述构型中的任何构型的所有可能性。
参考图22至图38和相关附图并根据本公开的各种实施方案，提供包括第一半导体裸片900的结构。第一半导体裸片900包括：第一半导体器件920，该第一半导体器件位于第一衬底908上方；第一互连层级介电材料层(290,960)，该第二互连层级介电材料层嵌入第一金属互连结构980，该第一金属互连结构电连接到第一半导体器件920并覆于第一半导体器件920之上；第一近侧介电扩散阻挡层972和第一焊盘和通孔层级介电材料层954的层堆叠，该层堆叠覆于第一互连层级介电材料层(290,960)之上并嵌入第一集成焊盘和通孔结构958；以及第一介电扩散阻挡部分(956P,956')，该第一介电扩散阻挡部分嵌入在第一焊盘和通孔层级介电材料层954中，其中第一介电扩散阻挡部分(956P,956')中的每个第一介电扩散阻挡部分接触并横向地包围第一集成焊盘和通孔结构958中的相应第一集成焊盘和通孔结构的焊盘部分。
在一个实施方案中，第一介电扩散阻挡部分(956P,956')中的每个第一介电扩散阻挡部分与第一近侧介电扩散阻挡层972竖直地间隔开。在一个实施方案中，管状介电扩散阻挡衬里955可横向地包围第一集成焊盘和通孔结构958中的相应第一集成焊盘和通孔结构的通孔部分。在一个实施方案中，管状介电扩散阻挡衬里955不接触第一介电扩散阻挡部分(956P,956')并与其横向地间隔开。在一个实施方案中，管状介电扩散阻挡衬里955接触第一近侧介电扩散阻挡层972中的相应开口的侧壁。
在一个实施方案中，第一近侧介电扩散阻挡层972接触第一金属互连结构980的子组的顶表面和第一互连层级介电材料层(290,960)的最顶表面；并且第一集成焊盘和通孔结构958的通孔部分接触第一金属互连结构980的子组的水平表面。
在一个实施方案中，第一集成焊盘和通孔结构958中的每个第一集成焊盘和通孔结构包括：第一接合焊盘衬里958A，该第一接合焊盘衬里包含金属氮化物材料；以及铜，该铜含有嵌入部分在第一接合焊盘衬里958A中的第一金属焊盘填充材料部分958B。在一个实施方案中，第一介电扩散阻挡部分956P穿过覆于第一焊盘和通孔层级介电材料层954之上的第一水平延伸扩散阻挡部分彼此互连；并且第一集成焊盘和通孔结构958的顶表面位于包括第一水平延伸扩散阻挡部分的顶表面的水平平面内。另选地，第一介电扩散阻挡部分956'是由第一焊盘和通孔层级介电材料层954彼此横向地间隔开的离散材料部分；并且第一集成焊盘和通孔结构958的顶表面位于包括第一焊盘和通孔层级介电材料层954的顶表面的水平平面内。
在一个实施方案中，在第一集成焊盘和通孔结构958中的每个第一集成焊盘和通孔结构内的第一接合焊盘衬里958A从第一金属互连结构980中的相应第一金属互连结构的顶表面连续地延伸到包括第一介电扩散阻挡部分(956P,956’)的最顶表面的水平平面而其中没有任何开口，并且直接接触第一焊盘和通孔层级介电材料层954的位于穿过第一介电扩散阻挡部分(956P,956’)中的相应第一介电扩散阻挡部分的开口的区域内的水平表面。
在一个实施方案中，第一介电扩散阻挡部分(956P,956')包括选自氮化硅、氮氧化硅或它们的堆叠的介电材料；并且第一近侧介电扩散阻挡层972包括选自氮化硅、氮氧化硅和/或硅碳氮化物的介电材料。
在一个实施方案中，该结构包括第二半导体裸片700，该第二半导体裸片包括：第二半导体器件720，该第二半导体器件位于第二衬底708上方；第二互连层级介电材料层760，该第二互连层级介电材料层嵌入第二金属互连结构780，该第二金属互连结构电连接到第二半导体器件720并位于第二半导体器件720下方(在接合状态下)；以及第二接合焊盘(其可在第二半导体裸片700的第一构型中提供作为第二接合焊盘788，或者在第二半导体裸片700的第二构型中提供作为第二集成焊盘和通孔结构758的焊盘部分)，该第二接合焊盘电连接到第二金属互连结构780并接合到第一集成焊盘和通孔结构958中的相应第一集成焊盘和通孔结构。
在一个实施方案中，第二接合焊盘中的每个第二接合焊盘接触相应第二介电扩散阻挡部分(776P,756P,756’)并由其横向地包围；第二介电扩散阻挡部分(776P,756P,756’)和第二接合焊盘(788,758)嵌入在焊盘层级介电材料层(其可以是第二焊盘层级介电材料层774或第二焊盘和通孔层级介电材料层754的上部部分)中；并且第一焊盘和通孔层级介电材料层954和焊盘层级介电材料层(774,754)彼此不接触并由横向地连接第一介电扩散阻挡部分956P或横向地连接第二介电扩散阻挡部分756P的至少一个水平延伸扩散阻挡部分彼此竖直地间隔开。至少一个水平延伸扩散阻挡部分可包括第一远侧介电扩散阻挡层956的水平延伸部分和/或第二远侧介电扩散阻挡层756的水平延伸部分。在一个实施方案中，第一半导体器件920可包括三维存储器器件，并且第二半导体器件720可包括用于三维存储器器件920的驱动器电路器件(例如，CMOS器件)。
在一个实施方案中，第一半导体裸片900包括至少一个边缘密封结构(688,984,986)，该至少一个边缘密封结构包括第一金属互连结构980的相应子组，该至少一个边缘密封结构提供横向地包围第一半导体器件920而没有任何横向开口的相应连续阻挡层并从第一衬底908竖直地延伸到第一近侧介电扩散阻挡层972。
一般来讲，本公开的各种实施方案在接合焊盘的层级处提供湿气扩散阻挡结构。在金属间接合界面处的连续金属结构的形成对于形成高质量结合表面是不利的，因为连续金属结构引起金属与电介质面积比的局部变化，相对于介电表面改变金属的微观凹陷深度，并且由于金属结构的凹陷深度的局部变化而使接合强度退化。本公开的实施方案的方法和结构提供连续扩散阻挡结构，即使湿气和/或杂质通过在金属焊盘和连接通孔结构的层级处的开口进入，该连续扩散阻挡结构也可阻挡湿气和杂质扩散到互连层级介电材料层(290,960,760)中，并且由此，提高单独半导体裸片(900,700)和/或多个半导体裸片(900,700)的接合组件的可靠性。
此外，本公开的实施方案提供了晶片间接合焊盘结构的相容性并阻挡湿气从接合裸片外部渗透。半导体裸片(900,700)的最上接合焊盘优选地具有正方形水平形状以提供高接合强度。接合焊盘的正方形形状可允许湿气穿透接合焊盘之间的空间。然而，介电扩散阻挡层阻止湿气渗透到存储器和CMOS器件中。因此，实施方案提供了高接合强度和湿气阻挡的组合。
湿气由在接合焊盘下方的包围半导体裸片(900,700)的密封环导电层阻挡，并且湿气由在接合焊盘层级中的介电扩散阻挡层阻挡。此外，在一些实施方案中，当接合焊盘部分地未对准时，介电扩散阻挡层可防止或减少铜从接合焊盘向外扩散到氧化硅介电层中。
在一些实施方案中，接合焊盘(例如，铜接合焊盘)的底部和侧面由扩散阻挡金属或金属氮化物并由介电扩散阻挡层包围来减少或防止湿气扩散到接合焊盘中，这可导致铜电离和向外扩散。此外，由于避免或减少铜从接合焊盘向外扩散，因此可避免或减少接合半导体裸片的分层。此外，由于介电扩散阻挡层位于接合焊盘层级中的阻挡金属外部，因此介电扩散阻挡层阻挡湿气扩散到铜接合焊盘中。在一些实施方案中，也可减少或避免由高频噪声引起的电路操作的故障。
在一些实施方案中，通过使用低介电常数介电层诸如SiCN或上述其他介电材料来降低在互连层中的邻近金属或金属合金层之间的电容。
图1A至图21B示出的第一实施方案的器件避免或减少了电路操作速度的退化，因为布线电容在将具有至少5的高介电常数的介电层放置在接合焊盘层级的底部处的情况下不增加，而不必将该层放置在底层电路的顶层上方。图22至图38示出的第二实施方案的器件通过双镶嵌过程形成，这提供了降低的过程成本。在第二实施方案中，具有高介电常数的介电层可放置在底层电路的顶层上方。
尽管前面提及特定实施方案，但是应该理解本公开不限于此。本领域的普通技术人员将会想到，可对所公开的实施方案进行各种修改，并且此类修改旨在落在本公开的范围内。在不是彼此的另选方案的所有实施方案中假定相容性。除非另外明确说明，否则词语“包含”或“包括”设想其中词语“基本上由...组成”或词语“由...组成”替换词语“包含”或“包括”的所有实施方案。在本公开中示出使用特定结构和/或构型的实施方案，应当理解，本公开可以以功能上等同的任何其他兼容结构和/或构型来实践，前提条件是此类取代不被明确地禁止或以其他方式被本领域的普通技术人员认为是不可能的。本文引用的所有出版物、专利申请和专利均以引用方式全文并入本文。

Claims (40)

1.一种结构，所述结构包括第一半导体裸片，其中所述第一半导体裸片包括：
第一半导体器件，所述第一半导体器件位于第一衬底上方；
第一互连层级介电材料层，所述第一互连层级介电材料层嵌入第一金属互连结构，所述第一金属互连结构电连接到所述第一半导体器件并覆于所述第一半导体器件之上；
第一焊盘连接通孔层级介电材料层和第一近侧介电扩散阻挡层的层堆叠，所述层堆叠覆于所述第一互连层级介电材料层之上并嵌入第一焊盘连接通孔结构；以及
第一焊盘层级介电材料层，所述第一焊盘层级介电材料层包括第一焊盘腔，所述第一焊盘腔填充有第一接合焊盘和相应第一介电扩散阻挡部分的相应组合，其中所述第一接合焊盘中的每个第一接合焊盘接触所述第一焊盘连接通孔结构的相应子组。
2.根据权利要求1所述的结构，其中所述第一介电扩散阻挡部分中的每个第一介电扩散阻挡部分接触所述第一近侧介电扩散阻挡层的顶表面。
3.根据权利要求1所述的结构，其中所述第一介电扩散阻挡部分中的每个第一介电扩散阻挡部分包括侧壁段，所述侧壁段与所述第一焊盘层级介电材料层接触并从所述第一焊盘层级介电材料层的底表面延伸到所述第一焊盘层级介电材料层的顶表面。
4.根据权利要求3所述的结构，其中所述第一介电扩散阻挡部分中的每个第一介电扩散阻挡部分还包括水平段，所述水平段具有接触所述第一近侧介电扩散阻挡层的底表面，其中所述底表面包括邻接所述侧壁段的底边缘的外周边和从所述外周边向内横向地偏移了偏移距离的内周边，所述偏移距离大于所述第一介电扩散阻挡部分的所述侧壁段的厚度。
5.根据权利要求1所述的结构，其中：
所述第一焊盘连接通孔结构的所述相应子组包括多个第一焊盘连接通孔结构；并且
所述第一接合焊盘中的每个第一接合焊盘直接接触所述第一近侧介电扩散阻挡层的顶表面的位于所述多个第一焊盘连接通孔结构之间的部分。
6.根据权利要求1所述的结构，其中所述第一焊盘连接通孔结构的顶表面在与所述第一近侧介电扩散阻挡层的顶表面相同的水平平面内。
7.根据权利要求1所述的结构，其中所述第一接合焊盘中的每个第一接合焊盘包括：
第一接合焊盘衬里，所述第一接合焊盘衬里包含金属氮化物材料；和
铜，所述铜含有嵌入在所述接合焊盘衬里中的第一金属焊盘填充材料部分。
8.根据权利要求7所述的结构，其中：
所述第一介电扩散阻挡部分穿过覆于所述第一焊盘层级介电材料层之上的第一水平延伸扩散阻挡部分彼此互连；并且
所述第一接合焊盘的顶表面位于包括所述第一水平延伸扩散阻挡部分的顶表面的水平平面内。
9.根据权利要求7所述的结构，其中：
所述第一介电扩散阻挡部分是由所述第一焊盘层级介电材料层彼此横向地间隔开的离散材料部分；并且
所述第一接合焊盘的顶表面位于包括所述第一焊盘层级介电材料层的顶表面的水平平面内。
10.根据权利要求1所述的结构，其中：
所述第一介电扩散阻挡部分包括选自氮化硅、氮氧化硅或它们的堆叠的介电材料；并且
所述第一近侧介电扩散阻挡层包括选自氮化硅、氮氧化硅或硅碳氮化物的介电材料。
11.根据权利要求1所述的结构，还包括第二半导体裸片，所述第二半导体裸片包括：
第二半导体器件，所述第二半导体器件位于第二衬底上方；
第二互连层级介电材料层，所述第二互连层级介电材料层嵌入第二金属互连结构，所述第二金属互连结构电连接到所述第二半导体器件；和
第二接合焊盘，所述第二接合焊盘电连接到所述第二金属互连结构并接合到所述第一接合焊盘中的相应第一接合焊盘。
12.根据权利要求11所述的结构，其中：
所述第一半导体器件包括三维存储器器件或用于所述三维存储器器件的驱动器电路器件；
所述第二半导体器件包括所述三维存储器器件或用于所述三维存储器器件的所述驱动器电路器件中的另一者；
所述第二接合焊盘中的每个第二接合焊盘接触相应第二介电扩散阻挡部分并由其横向地包围；
所述第二接合焊盘和所述第二介电扩散阻挡部分嵌入在第二焊盘层级介电材料层中；
所述第二半导体裸片包括第二焊盘连接通孔层级介电材料层和第二近侧介电扩散阻挡层的层堆叠，所述层堆叠位于所述第二互连层级介电材料层与所述第二焊盘层级介电材料层之间并嵌入第二焊盘连接通孔结构，并且
所述第二接合焊盘中的每个第二接合焊盘接触所述第二焊盘连接通孔结构的相应子组。
13.根据权利要求1所述的结构，其中所述第一半导体裸片包括：
附加平面扩散阻挡层，所述附加平面扩散阻挡层位于所述第一互连层级介电材料层与所述第一焊盘连接通孔层级介电材料层之间；和
至少一个边缘密封结构，所述至少一个边缘密封结构包括所述第一金属互连结构的相应子组，所述至少一个边缘密封结构提供横向地包围所述第一半导体器件而没有任何横向开口的相应连续阻挡层并从所述第一衬底竖直地延伸到所述附加平面扩散阻挡层。
14.根据权利要求13所述的结构，其中所述至少一个边缘密封结构电接地。
15.一种形成半导体结构的方法，所述方法包括通过以下操作形成第一半导体裸片：
在第一衬底上方形成第一半导体器件；
在所述第一半导体器件上方形成第一焊盘连接通孔层级介电材料层和第一近侧介电扩散阻挡层的层堆叠，所述层堆叠嵌入第一金属互连结构；
在所述第一金属互连结构的子组上穿过所述层堆叠形成第一焊盘连接通孔结构；
在所述层堆叠上方形成第一焊盘层级介电材料层；
穿过所述第一焊盘层级介电材料层形成第一焊盘腔；
在所述第一焊盘腔中和所述第一焊盘层级介电材料层上方形成第一远侧介电扩散阻挡层；
在所述第一焊盘腔的底部部分处穿过所述第一远侧介电扩散阻挡层形成开口，其中所述第一焊盘连接通孔结构的顶表面物理地暴露；以及
直接在所述第一焊盘连接通孔结构的所述顶表面上在所述第一焊盘腔的剩余体积中形成第一接合焊盘。
16.根据权利要求15所述的方法，还包括：
在所述第一远侧介电扩散阻挡层上方形成光致抗蚀剂层；
通过光刻地图案化所述光致抗蚀剂层来在所述第一焊盘腔的底表面的区域内穿过所述光致抗蚀剂层形成开口；并且
各向异性蚀刻所述第一远侧介电扩散阻挡层的未掩蔽部分，其中所述第一远侧介电扩散阻挡层的剩余部分包括第一介电扩散阻挡部分。
17.根据权利要求15所述的方法，其中
所述第一焊盘连接通孔结构的顶表面在形成所述第一焊盘腔时物理地暴露于所述第一焊盘腔中；并且
所述第一远侧介电扩散阻挡层沉积在所述第一焊盘层级介电材料层上和所述第一焊盘连接通孔结构的所述顶表面上。
18.根据权利要求15所述的方法，还包括：
在穿过所述第一远侧介电扩散阻挡层形成所述开口之后，在所述第一焊盘连接通孔结构上和所述第一远侧介电扩散阻挡层上沉积包含金属氮化物材料的第一接合焊盘衬里层；
在所述第一接合焊盘衬里层上沉积第一金属焊盘填充材料层；并且
移除所述第一金属焊盘填充材料层和所述第一接合焊盘衬里层的覆于包括所述第一介电扩散阻挡衬里的顶表面的水平平面上的部分，其中所述第一金属焊盘填充材料层和所述第一接合焊盘衬里层的剩余部分构成所述第一接合焊盘。
19.根据权利要求15所述的方法，还包括：在所述第一半导体器件上方形成第一互连层级介电材料层，所述第一互连层级介电材料层嵌入第一金属互连结构，其中所述第一金属互连结构电连接到所述第一半导体器件，其中所述层堆叠形成在所述第一互连层级介电材料层上方。
20.根据权利要求15所述的方法，还包括：
提供第二半导体裸片，所述第二半导体裸片包括位于第二衬底上的第二半导体器件和嵌入电连接到所述第二半导体器件的第二接合焊盘的第二焊盘层级介电材料层；并且
将所述第二接合焊盘接合到所述第一接合焊盘。
21.一种结构，所述结构包括第一半导体裸片，其中所述第一半导体裸片包括：
第一半导体器件，所述第一半导体器件位于第一衬底上方；
第一互连层级介电材料层，所述第一互连层级介电材料层嵌入第一金属互连结构，所述第一金属互连结构电连接到所述第一半导体器件并覆于所述第一半导体器件之上；
第一近侧介电扩散阻挡层和第一焊盘和通孔层级介电材料层的层堆叠，所述层堆叠覆于所述第一互连层级介电材料层之上并嵌入第一集成焊盘和通孔结构；以及
第一介电扩散阻挡部分，所述第一介电扩散阻挡部分嵌入在所述第一焊盘和通孔层级介电材料层中，其中所述第一介电扩散阻挡部分中的每个第一介电扩散阻挡部分接触并横向地包围所述第一集成焊盘和通孔结构中的相应第一集成焊盘和通孔结构的焊盘部分。
22.根据权利要求21所述的结构，其中所述第一介电扩散阻挡部分中的每个第一介电扩散阻挡部分与所述第一近侧介电扩散阻挡层竖直地间隔开。
23.根据权利要求21所述的结构，还包括管状介电扩散阻挡衬里，所述管状介电扩散阻挡衬里横向地包围所述第一集成焊盘和通孔结构中的相应第一集成焊盘和通孔结构的通孔部分。
24.根据权利要求23所述的结构，其中所述管状介电扩散阻挡衬里不接触所述第一介电扩散阻挡部分并与其横向地间隔开。
25.根据权利要求24所述的结构，其中所述管状介电扩散阻挡衬里接触所述第一近侧介电扩散阻挡层中的相应开口的侧壁。
26.根据权利要求24所述的结构，其中：
所述第一近侧介电扩散阻挡层接触所述第一金属互连结构的子组的顶表面和所述第一互连层级介电材料层的最顶表面；并且
所述第一集成焊盘和通孔结构的所述通孔部分接触所述第一金属互连结构的所述子组的水平表面。
27.根据权利要求21所述的结构，其中所述第一集成焊盘和通孔结构中的每个第一集成焊盘和通孔结构包括：
第一接合焊盘衬里，所述第一接合焊盘衬里包含金属氮化物材料；和
铜，所述铜含有将部分嵌入在所述第一接合焊盘衬里中的第一金属焊盘填充材料部分。
28.根据权利要求27所述的结构，其中：
所述第一介电扩散阻挡部分穿过覆于所述第一焊盘和通孔层级介电材料层之上的第一水平延伸扩散阻挡部分彼此互连；并且
所述第一集成焊盘和通孔结构的顶表面位于包括所述第一水平延伸扩散阻挡部分的顶表面的水平平面内。
29.根据权利要求27所述的结构，其中：
所述第一介电扩散阻挡部分是由所述第一焊盘和通孔层级介电材料层彼此横向地间隔开的离散材料部分；并且
所述第一集成和通孔结构的顶表面位于包括所述第一焊盘和通孔层级介电材料层的顶表面的水平平面内。
30.根据权利要求21所述的结构，其中在所述第一集成焊盘和通孔结构内的每个第一集成焊盘和通孔结构内的第一接合焊盘衬里从所述第一金属互连结构中的相应第一金属互连结构的顶表面连续地延伸到包括所述第一介电扩散阻挡部分的最顶表面的水平平面，并且直接接触所述第一焊盘和通孔层级介电材料层的位于穿过所述第一介电扩散阻挡部分中的相应第一介电扩散阻挡部分的开口的区域内的水平表面。
31.根据权利要求21所述的结构，其中：
所述第一介电扩散阻挡部分包括选自氮化硅、氮氧化硅或它们的堆叠的介电材料；并且
所述第一近侧介电扩散阻挡层包括选自氮化硅、氮氧化硅或硅碳氮化物的介电材料。
32.根据权利要求21所述的结构，还包括第二半导体裸片，所述第二半导体裸片包括：
第二半导体器件，所述第二半导体器件位于第二衬底上方；
第二互连层级介电材料层，所述第二互连层级介电材料层嵌入第二金属互连结构，所述第二金属互连结构电连接到所述第二半导体器件；和
第二接合焊盘，所述第二接合焊盘电连接到所述第二金属互连结构并接合到所述第一集成焊盘和通孔结构中的相应第一集成焊盘和通孔结构。
33.根据权利要求32所述的结构，其中：
所述第一半导体器件包括三维存储器器件或用于所述三维存储器器件的驱动器电路器件；
所述第二半导体器件包括所述三维存储器器件或用于所述三维存储器器件的所述驱动器电路器件中的另一者；
所述第二接合焊盘中的每个第二接合焊盘接触相应第二介电扩散阻挡部分并由其横向地包围；
所述第二介电扩散阻挡部分和所述第二接合焊盘嵌入在焊盘层级介电材料层中；并且
所述第一焊盘和通孔层级介电材料层和所述焊盘层级介电材料层彼此不接触并由横向地连接所述第一介电扩散阻挡部分或横向地连接所述第二介电扩散阻挡部分的至少一个水平延伸扩散阻挡部分彼此竖直地间隔开。
34.根据权利要求21所述的结构，其中所述第一半导体裸片包括至少一个边缘密封结构，所述至少一个边缘密封结构包括所述第一金属互连结构的相应子组，所述至少一个边缘密封结构提供横向地包围所述第一半导体器件而没有任何横向开口的相应连续阻挡层并从所述第一衬底竖直地延伸到所述第一近侧介电扩散阻挡层。
35.一种形成半导体结构的方法，所述方法包括通过以下操作形成第一半导体裸片：
在第一衬底上方形成第一半导体器件；
在所述第一半导体器件上方形成嵌入第一金属互连结构的第一互连层级介电层；
在所述第一半导体器件上方形成第一近侧介电扩散阻挡层和第一焊盘和通孔层级介电材料层；
穿过所述第一焊盘和通孔层级介电材料层形成第一集成焊盘和通孔腔；
在所述第一集成焊盘和通孔腔中和所述第一焊盘和通孔层级介电材料层上方形成第一远侧介电扩散阻挡层；
移除所述第一远侧介电扩散阻挡层的在所述第一集成焊盘和通孔腔的区域内的水平部分，其中所述第一金属互连结构的子组的顶表面物理地暴露；并且
在所述第一焊盘和通孔腔的剩余体积中形成第一集成焊盘和通孔结构。
36.根据权利要求35所述的方法，还包括：
在所述第一远侧介电扩散阻挡层上方形成光致抗蚀剂层；
通过光刻地图案化所述光致抗蚀剂层来在所述第一集成焊盘和通孔腔的底表面的区域内穿过所述光致抗蚀剂层形成开口；并且
通过执行各向异性蚀刻过程来各向异性蚀刻所述第一远侧介电扩散阻挡层的未掩蔽部分。
37.根据权利要求36所述的方法，其中在所述各向异性蚀刻过程之后的所述第一远侧介电扩散阻挡层的剩余部分包括：
第一介电扩散阻挡部分，所述第一介电扩散阻挡部分形成在所述第一集成焊盘和通孔腔的焊盘腔部分的侧壁上；和
第一管状介电扩散阻挡衬里，所述第一管状介电扩散阻挡衬里形成在所述第一集成焊盘和通孔腔的位于所述焊盘腔部分之下的通孔腔部分的侧壁上。
38.根据权利要求35所述的方法，其中
所述第一金属互连结构的所述子组的顶表面在形成所述第一焊盘和通孔腔时物理地暴露于所述第一焊盘和通孔腔；并且
所述第一远侧介电扩散阻挡层沉积在所述第一焊盘和通孔层级介电材料层上和所述第一金属互连结构的所述子组的所述顶表面上。
39.根据权利要求35所述的方法，还包括：
在移除所述第一远侧介电扩散阻挡层的所述水平部分之后，在所述第一金属互连结构的子组上和所述第一远侧介电扩散阻挡层的剩余部分上沉积包含金属氮化物材料的第一金属衬里层；
在所述第一金属衬里层上沉积第一金属焊盘填充材料层；并且
移除所述第一金属焊盘填充材料层和所述第一金属衬里层的覆于包括所述第一远侧介电扩散阻挡层的顶表面的水平平面上的部分，其中所述第一金属焊盘填充材料层和所述第一金属衬里层的剩余部分构成所述第一集成焊盘和通孔结构。
40.根据权利要求35所述的方法，还包括：
提供第二半导体裸片，所述第二半导体裸片包括位于第二衬底上的第二半导体器件和嵌入电连接到所述第二半导体器件的第二接合焊盘的第二焊盘层级介电材料层；以及
将所述第二接合焊盘接合到所述第一接合焊盘。
CN202080081818.4A 2020-05-29 2020-12-29 包括嵌入接合焊盘的扩散阻挡层的半导体裸片及其形成方法 Pending CN114730701A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US16/888,188 2020-05-29
US16/888,188 US11450624B2 (en) 2020-05-29 2020-05-29 Semiconductor die including diffusion barrier layers embedding bonding pads and methods of forming the same
US16/888,055 US11444039B2 (en) 2020-05-29 2020-05-29 Semiconductor die including diffusion barrier layers embedding bonding pads and methods of forming the same
US16/888,055 2020-05-29
PCT/US2020/067354 WO2021242321A1 (en) 2020-05-29 2020-12-29 Semiconductor die including diffusion barrier layers embedding bonding pads and methods of forming the same

Publications (1)

Publication Number Publication Date
CN114730701A true CN114730701A (zh) 2022-07-08

Family

ID=78745098

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080081818.4A Pending CN114730701A (zh) 2020-05-29 2020-12-29 包括嵌入接合焊盘的扩散阻挡层的半导体裸片及其形成方法

Country Status (2)

Country Link
CN (1) CN114730701A (zh)
WO (1) WO2021242321A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11031285B2 (en) 2017-10-06 2021-06-08 Invensas Bonding Technologies, Inc. Diffusion barrier collar for interconnects
US11621248B2 (en) 2021-03-31 2023-04-04 Taiwan Semiconductor Manufacturing Company Limited Bonded wafer device structure and methods for making the same
EP4449491A1 (en) * 2021-12-13 2024-10-23 Adeia Semiconductor Bonding Technologies Inc. Interconnect structures

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5821168A (en) * 1997-07-16 1998-10-13 Motorola, Inc. Process for forming a semiconductor device
CN102969347A (zh) * 2011-09-01 2013-03-13 台湾积体电路制造股份有限公司 提供具有多阻挡层的金属栅极器件的技术
CN106373940A (zh) * 2015-07-23 2017-02-01 台湾积体电路制造股份有限公司 用于使产率改进的使用铜合金的混合接合件
US20190304939A1 (en) * 2018-03-27 2019-10-03 Taiwan Semiconductor Manufacturing Co., Ltd. Redistribution Layer Metallic Structure and Method

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3358616B1 (en) * 2017-02-02 2021-10-27 Melexis Technologies NV Bond pad protection for harsh media applications
US10651157B1 (en) * 2018-12-07 2020-05-12 Nanya Technology Corporation Semiconductor device and manufacturing method thereof
US10629616B1 (en) * 2019-02-13 2020-04-21 Sandisk Technologies Llc Bonded three-dimensional memory devices and methods of making the same by replacing carrier substrate with source layer

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5821168A (en) * 1997-07-16 1998-10-13 Motorola, Inc. Process for forming a semiconductor device
CN102969347A (zh) * 2011-09-01 2013-03-13 台湾积体电路制造股份有限公司 提供具有多阻挡层的金属栅极器件的技术
CN106373940A (zh) * 2015-07-23 2017-02-01 台湾积体电路制造股份有限公司 用于使产率改进的使用铜合金的混合接合件
US20190304939A1 (en) * 2018-03-27 2019-10-03 Taiwan Semiconductor Manufacturing Co., Ltd. Redistribution Layer Metallic Structure and Method

Also Published As

Publication number Publication date
WO2021242321A1 (en) 2021-12-02

Similar Documents

Publication Publication Date Title
US11444039B2 (en) Semiconductor die including diffusion barrier layers embedding bonding pads and methods of forming the same
US11037908B2 (en) Bonded die assembly containing partially filled through-substrate via structures and methods for making the same
US11322466B2 (en) Semiconductor die containing dummy metallic pads and methods of forming the same
KR102508698B1 (ko) 유전체 접합 패턴 정의 층을 포함하는 접합된 조립체 및 그의 형성 방법
CN111247636B (zh) 包含具有贯穿衬底通孔结构的键合芯片组件的三维存储器件及其制造方法
US10354980B1 (en) Three-dimensional memory device containing bonded chip assembly with through-substrate via structures and method of making the same
US10354987B1 (en) Three-dimensional memory device containing bonded chip assembly with through-substrate via structures and method of making the same
US11211370B2 (en) Bonded assembly with vertical power and control signal connection adjacent to sense amplifier regions and methods of forming the same
US11270963B2 (en) Bonding pads including interfacial electromigration barrier layers and methods of making the same
US11004773B2 (en) Porous barrier layer for improving reliability of through-substrate via structures and methods of forming the same
US11088076B2 (en) Bonding pads embedded in a dielectric diffusion barrier and having recessed metallic liners
US11450624B2 (en) Semiconductor die including diffusion barrier layers embedding bonding pads and methods of forming the same
US11562975B2 (en) Bonded assembly employing metal-semiconductor bonding and metal-metal bonding and methods of forming the same
US11342244B2 (en) Bonded assembly of semiconductor dies containing pad level across-die metal wiring and method of forming the same
US20220359555A1 (en) Bonded assembly of a memory die and a logic die including laterally shifted bit-line bonding pads and methods of forming the same
CN114730701A (zh) 包括嵌入接合焊盘的扩散阻挡层的半导体裸片及其形成方法
US12125814B2 (en) Bonded assembly containing different size opposing bonding pads and methods of forming the same
US20240107766A1 (en) Semiconductor device and method of manufacturing the same
CN114762106A (zh) 含有凹状接合焊盘的半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination