Nothing Special   »   [go: up one dir, main page]

CN114650648A - 贴附了3d成型的电磁屏蔽膜的电路板、可3d成型的电磁屏蔽膜和3d成型的电磁屏蔽膜 - Google Patents

贴附了3d成型的电磁屏蔽膜的电路板、可3d成型的电磁屏蔽膜和3d成型的电磁屏蔽膜 Download PDF

Info

Publication number
CN114650648A
CN114650648A CN202011523926.0A CN202011523926A CN114650648A CN 114650648 A CN114650648 A CN 114650648A CN 202011523926 A CN202011523926 A CN 202011523926A CN 114650648 A CN114650648 A CN 114650648A
Authority
CN
China
Prior art keywords
shielding film
electromagnetic shielding
circuit board
layer
adhesive film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011523926.0A
Other languages
English (en)
Inventor
杨超
赵原
徐志勇
孙炬乐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
3M Innovative Properties Co
Original Assignee
3M Innovative Properties Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 3M Innovative Properties Co filed Critical 3M Innovative Properties Co
Priority to CN202011523926.0A priority Critical patent/CN114650648A/zh
Priority to PCT/IB2021/060881 priority patent/WO2022136973A1/en
Priority to US18/265,597 priority patent/US20240040760A1/en
Priority to EP21909644.3A priority patent/EP4265084A1/en
Publication of CN114650648A publication Critical patent/CN114650648A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0073—Shielding materials
    • H05K9/0081—Electromagnetic shielding materials, e.g. EMI, RFI shielding
    • H05K9/0084—Electromagnetic shielding materials, e.g. EMI, RFI shielding comprising a single continuous metallic layer on an electrically insulating supporting structure, e.g. metal foil, film, plating coating, electro-deposition, vapour-deposition
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0715—Shielding provided by an outer layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10371—Shields or metal cases
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

本发明涉及贴附了3D成型的电磁屏蔽膜的电路板、可3D成型的电磁屏蔽膜、3D成型的电磁屏蔽膜，以及在电路板上贴附电磁屏蔽膜的方法。所述电路板包含电子元器件，该3D成型的电磁屏蔽膜包含塑型层、屏蔽层和胶膜，其中塑型层和胶膜为层叠设置，屏蔽层为导电非织造层，所述导电非织造层嵌入所述胶膜中，电磁屏蔽膜在成型后扣除电子元器件上表面积的表面积S2与其成型前扣除电子元器件上表面积的表面积S1的比值为1.5～17。电磁屏蔽膜通过3D成型工艺贴合在系统级封装模块的电子元器件上，具有良好的电磁屏蔽性能。贴附了3D成型的电磁屏蔽膜的电路板，在后续生产过程中适用于波峰焊或回流焊工艺，且回流焊工艺不会对电磁屏蔽膜造成损坏。

Description

贴附了3D成型的电磁屏蔽膜的电路板、可3D成型的电磁屏蔽 膜和3D成型的电磁屏蔽膜
技术领域
本发明涉及关于电磁屏蔽膜的技术领域。具体而言，本发明提供一种贴附了3D成型的电磁屏蔽膜的电路板，可3D成型的电磁屏蔽膜及一种3D成型的电磁屏蔽膜，可以用于系统级封装(SIP)模组。
背景技术
电子元件尤其是电子元器件对于电磁干扰(Electromagnetic Interference，EMI)比较敏感。EMI来源众多，也有可能来自于电子装置本身。在集成电路板上不同器件之间产生的EMI干扰，往往会影响电子元件的工作稳定性，严重的会导致器件失效。当主电路尺寸较小且距离较近时，以及电子装置在更高频率运作时，电磁干扰会更加明显。为了确保电子装置的正常运作，必须对不必要的电磁干扰进行屏蔽。
随着电子器件设计尺寸越来越小，在印刷电路版上集成的电子元器件和元件越来越多，行业开始出现将一个或多个电子元器件及被动元件整合在一个封装系统中，即系统级封装(SIP)。相较于传统封装工艺，器件级封装的电磁屏蔽可以针对器件整体屏蔽，也可以对于器件内部每个独立的组件单独屏蔽。随着器件小型化以及工艺高度集成化的发展，对系统级封装做电磁屏蔽一直是研究的热点。
但在封装阶段的SIP元件，元件之间的尺寸间隔非常窄。SIP元件的尺寸通常是边长为1000-50000μm的长方形或正方形，通常两颗SIP的元件间距在200-1000μm，深度在400-1600μm不等。针对该元件的电磁屏蔽，需要在器件最外层形成连续有效的导电层，该导电层经过与电路板的接地线连接，进而形成法拉第笼，实现屏蔽效果。SIP器件的接地点往往在器件高度的下1/3位置，即多层电路板上，因此电磁屏蔽层必须与多层电路板实现有效的导通。
针对系统级封装SIP的电磁屏蔽，一般采用磁控溅射、喷涂、电镀/化学镀等方法，亦有报道采用3D成型导电胶的方式(WO2018147355)。各种方法均以实现有效的导电层覆盖，导电层互通互联，与电路板接地良好作为主要技术指标。磁控溅射工艺成本高，工艺复杂。喷涂工艺效率低，不良率高。电镀/化学镀则环境污染严重，镀层缺乏有效的保护。
综上所述，目前对于具有良好可塑性、便于3D成型、且可适用于无铅回流焊工艺的电磁屏蔽膜有巨大的需求。因此，开发一种易于3D成型，同时在3D成型后适用于无铅回流焊工艺，且具有良好电磁屏蔽性能的电磁屏蔽膜具有重要的意义。
发明内容
从以上阐述的技术问题出发，本发明的目的是提供一种贴附了3D成型的电磁屏蔽膜的电路板及一种用于电路板的可3D成型的电磁屏蔽膜，根据本发明的技术方案的用于系统级封装电路板的电磁屏蔽膜易于通过热成型，具有良好的电磁屏蔽性能，良好的塑性、可耐受回流焊过程。塑型层不仅提供成型时良好随型的作用，还对屏蔽层增加了额外的物理保护，有效提高了器件的可靠性。
本发明人经过深入细致的研究，完成了本发明。
根据本发明的一个方面，提供了一种贴附了3D成型的电磁屏蔽膜的电路板，所述电路板包含电子元器件，其中所述3D成型的电磁屏蔽膜包含塑型层，屏蔽层，胶膜，所述塑型层和所述胶膜为层叠设置，所述屏蔽层为导电非织造层，所述导电非织造层嵌入所述胶膜中，其中，所述电磁屏蔽膜在成型后扣除电子元器件上表面积的表面积S2与其成型前扣除电子元器件上表面积的表面积S1的比值为1.5～17，所述电磁屏蔽膜的表面电阻小于或等于10Ω，且其损耗因子值(即阻尼值)tanδ在180-250℃的温度范围内小于或等于0.2。
其中电磁屏蔽膜在3D成型后扣除电子元器件上表面积(l1*l2)的表面积S2比上成型前扣除电子元器件上表面积(l1*l2)的表面积S1的比值计算公式如下：
Figure BDA0002849385180000031
其中，l1为电子元器件的沿x轴方向的边长，l2为电子元器件的沿y轴方向的边长，d1为两个电子元器件之间的沿x轴方向的狭缝宽度，d2为两个电子元器件之间的沿y轴方向的狭缝宽度，h为沿z方向电子元器件的高度。(可参考图3)当电子元器件为不规则形状时，电磁屏蔽膜成型前的面积，电子元器件的上表面积及电子元器件的侧表面积均替换为激光3D扫描实际测量的面积。
根据本发明的另一个方面，提供了一种可3D成型的电磁屏蔽膜，所述可3D成型的电磁屏蔽膜包含可热塑性层，屏蔽层，胶膜，其中所述可热塑性层和所述胶膜为层叠设置，所述屏蔽层为导电非织造层，所述导电非织造层部分地嵌入所述胶膜中，其中，所述可3D成型的电磁屏蔽膜，其损耗因子值(即阻尼值)tanδ，在50-200℃的温度范围内至少一个温度点，大于或等于0.5。
根据本发明的又一个方面，提供了一种3D成型的电磁屏蔽膜，其中所述电磁屏蔽膜包含本发明中提供的任一3D成型的电磁屏蔽膜。
根据本发明的再一个方面，提供了一种在电路板上贴附电磁屏蔽膜的方法，包含将本发明中任一可3D成型的电磁屏蔽膜贴附在电路板上，并进行3D成型。所述可3D成型的电磁屏蔽膜经3D成型后包含：塑型层，屏蔽层，胶膜，所述塑型层和所述胶膜为层叠设置，所述屏蔽层为导电非织造层，所述导电非织造层嵌入所述胶膜中，其中，所述电磁屏蔽膜在成型后扣除电子元器件上表面积的表面积S2与其成型前扣除电子元器件上表面积的表面积S1的比值为1.5～17，所述电磁屏蔽膜的表面电阻小于或等于10Ω，且其损耗因子值(即阻尼值)tanδ在180-250℃的温度范围内小于或等于0.2。
附图说明
结合在此并且构成本说明书的一部分的附图示出本发明的示例性实施方案，并且与以上提供的一般描述和以下提供的详细描述一起起到解释本发明的特征的作用。
图1为根据本发明一个实施例的3D成型电磁屏蔽膜在系统级封装(SIP)电路板的多颗电子器件上成型后的剖面示意图；其中101为电磁屏蔽膜，102为SIP元件，103为电路板；
图2为根据本发明又一个实施例的3D成型电磁屏蔽膜在单颗电子器件上的截面图；其中204是塑型层；205、207和208为胶层；206为导电无纺布；
图3为本发明中的系统级封装器件的结构示意图；其中302为SIP器件，303为电路板；SIP器件沿x轴方向的长度为l1，SIP器件沿y轴方向的宽度为l2，高度为h，两个相邻器件在x轴方向的间距为d1，在y轴方向的间距为d2；和
图4为本发明中测试电磁屏蔽膜表面电阻的测试夹具。
具体实施方式
应当理解，在不脱离本公开的范围或精神的情况下，本领域技术人员能够根据本说明书的教导设想其他各种实施方案并能够对其进行修改。因此，以下的具体实施方式不具有限制性意义。
除非另外指明，否则本说明书和权利要求中使用的表示特征尺寸、数量和物化特性的所有数字均应该理解为在所有情况下均是由术语“约”来修饰的。因此，除非有相反的说明，否则上述说明书和所附权利要求书中列出的数值参数均是近似值，本领域的技术人员能够利用本文所公开的教导内容寻求获得的所需特性，适当改变这些近似值。用端点表示的数值范围的使用包括该范围内的所有数字以及该范围内的任何范围，例如，1至5包括1、1.1、1.3、1.5、2、2.75、3、3.80、4和5等等。
根据本发明的技术方案，术语“可热塑性”，是指材料在加热时能发生软化变形，冷却后可以保持一定形状的性质，在软化状态下可以通过模塑或挤出成型。
根据本发明的技术方案，术语“热塑性塑料”，是指一定温度下具有可塑性，冷却后固化且能重复这种过程的塑料。分子结构特点为线型高分子化合物，一般情况下不具有活性基团，受热不发生线型分子间交联。此类材料可以通过采用非结晶塑料进行成型，高温下诱导材料结晶，冷却定型提升材料的塑形性能。
根据本发明的技术方案，术语“热固性塑料”，有称为热硬化塑料，在成形之前，热固性塑料和热塑性塑料一样具有链状结构。在成形过程中，热固性塑料以热或化学聚合反应，形成交联结构。一旦反应完全，聚合物分子键结形成三维的网状结构，这些交联的键结将会阻止分子链之间的滑动，结果，热固性塑料就变成了不熔化、不溶解的固体。
根据本发明的技术方案，术语“热塑性弹性体(TPE)”，是指是常温下具有橡胶的弹性，高温下可塑化成型的一类弹性体。该类聚合物通常为含有硬段和软段的嵌段共聚物。其中软段和未结晶的硬段形成无定形相，提供弹性，部分硬段结晶形成结晶微区，起物理交联点作用，提供塑性。
根据本发明的技术方案，术语“热固性弹性体(TSE)”，是指经交联的热塑性弹性体。“经交联的热塑性弹性体”是指用于制造可热塑性型层的热塑性弹性体经受了化学交联或电子束处理后形成的已化学交联的热塑性弹性体。所述化学交联处理使所述热塑性弹性体的内部通过化学键键合产生了化学交联点以形成交联网络结构。正是因此，所述经交联的热塑性弹性体不再具备热塑性。即，经交联的热塑性弹性体并非一种热塑性弹性体。经交联的弹性体即传统意义上的橡胶，如热硫化有机硅橡胶、热硫化丁腈橡胶等。
根据本发明的技术方案，术语“3D成型的电磁屏蔽膜”，是指可3D成型的电磁屏蔽膜在电路板上经合模、气压以及真空吸塑等塑型方式，3D成型后的电磁屏蔽膜。
塑型层
为了满足电磁屏蔽膜的基本用途，本发明中电磁屏蔽膜的“塑形层”可以包含热塑性塑料、热固性塑料、热塑性弹性体和热固性弹性体中的一种或多种经塑型定型后的产物。
热塑性塑料优选的材料为聚碳酸酯(如沙伯基础股份有限公司Sabic，Lexan系列树脂)、聚醚醚酮(如Victrex APTIV系列)、聚芳醚酮(如长春吉大特塑工程研究有限公司PEAK)、聚醚酰亚胺(如如沙伯基础股份有限公司Sabic，Ultem系列树脂))、聚苯硫醚(如日本宝理Fortron系列树脂)。进一步优选为非结晶或低结晶度的热塑性塑料薄膜，在3D成型过程中，使非结晶或低结晶度的塑料完成结晶热定型过程。
热固性塑料包含酚醛树脂(如日本AICA BRG系列树脂)、不饱和聚酯、环氧树脂(如亚什兰公司的UPR系列树脂)、有机硅树脂(如瓦克的SILRES系列树脂)、聚氨酯(如科思创CPU系列)和热固性弹性体如液态硅橡胶(如Momentive LIM LSR)、热塑性聚氨酯弹性体(如COIM LARIPUR系列)、热塑性聚酯弹性体(如DSM TPC-EM系列树脂)、热塑性硫化酯弹性体(如三井TPV系列)上述任一热塑性弹性体化学交联后的产物，在化学固化之前也具有塑形的特征，因此也可以用于本发明。此类树脂优选高熔点(例如，大于50摄氏度)的树脂，在成型过程中树脂软化实现随形，进一步发生固化反应定型。
热塑性弹性体优选材料为包含热塑性聚氨酯弹性体、热塑性聚酯弹性体和热塑性硫化酯弹性体中的一种或多种。本发明中使用的热塑性弹性体的具体类型没有特别限制，只要其分子内具有可化学交联结构(包括具有可交联基团如不饱和双键、异氰酸酯等，或可以通过辐射导致断裂并交联的结构如碳氢键，不饱和双键等)即可。在本发明中使用的热塑性弹性体可以根据现有技术文献通过已知方法制备，也可以商购获得。适合本发明的可商购热塑性聚酯弹性体(TPE)产品包括DSM公司的TPC系列材料，如TPC-EM740，TPC-EM550和TPC-EM400。杜邦(Dupont)公司的HYTREL系列TPEE产品也适用于本发明，如HYTREL 5556，HYTREL 6356，HYTREL 7246，HYTREL 8238。此类聚酯弹性体包含由聚对苯二甲酸丁二醇酯(PBT)结晶性硬段和基于长链聚四氢呋喃的聚醚软段(PTMG)组成的嵌段共聚物。适合本发明的可商购的聚氨酯弹性体(TPU)包括意大利COIM公司的LPR 9060，LPR2203-93等。此类材料优选高熔点的聚合物树脂，可在50度到200度之间材料完成定型，通过结晶热定型过程完成塑形。为了使得电磁屏蔽膜在具有良好热成型性能的同时具有进一步改进的热稳定性，构成所述电磁屏蔽膜的热塑性弹性体优选通过化学交联处理。对用于对热塑性弹性体进行化学交联处理的方式没有特别限制并且可以采用常规物理化学方法，例如，电子束辐射交联、微波辐射交联、紫外光辐射交联和化学交联等等方式。优选地，通过电子束辐射交联的方式来固化热塑性弹性体。所述电子束辐射包括采用100至300KV的电子束能量的电子束对所述热塑性弹性体辐射达3至16Mrad的电子束剂量，以破坏热塑性弹性体分子中的薄弱部分并引起通过化学键的交联。
热固性弹性体优选材料为经交联热塑性聚氨酯弹性体、经交联热塑性聚酯弹性体、热硫化橡胶等材料。经交联热塑性聚氨酯弹性体、经交联热塑性聚酯弹性体由于材料经过了进一步的化学交联，材料在高温下表现出不融不熔的特性，因而更适合本发明应用。热硫化橡胶类材料则更容易在温度区间内完成成型，进而在高温下进一步硫化，形成不溶不熔的固体。
塑形层为薄膜状，由于器件之间的间距有限，薄膜的厚度为5μm至100μm，或为5μm至50μm，或为5μm至20μm。
导电非织造层
适用于本发明的导电非织造层包括聚合物非织造纤维材料和导电材料，所述聚合物非织造纤维材料的熔点大于或等于220℃。
聚合物非织造纤维材料包含液晶型聚合物非织造纤维材料和聚对苯二甲酸乙二酯非织造纤维材料中的一种或多种。
导电非织造材料，是采用聚合物纤维材料作为无纺布基底，通过电镀、化学镀、磁控溅射等方式在聚合物纤维的表面生成一层或多层导电金属层，如镍、铜、银、金等金属的一层或多层，进而实现导电。聚合物非织造纤维材料优先选择熔点在220℃及以上的聚合物材料，保证产品的热稳定性。
在本发明中，导电非织造材料提供屏蔽和接地的作用。因此不需要胶层中含有较高含量的导电颗粒，即可形成良好的屏蔽和接地效果。
聚合物非织造纤维材料中的导电材料至少部分地包覆所述聚合物非织造纤维材料的表面。
导电非织造层的厚度为10～50μm，镀层的厚度通常为0.5～5μm。
胶膜
适用于本发明的3D成型的电磁屏蔽膜包含有胶膜。胶膜可以是有机硅压敏胶胶膜或结构胶胶膜。
本发明3D成型的电磁屏蔽膜中胶膜和塑型层为层叠设置，导电非织造屏蔽层在3D成型前，部分地嵌入所述胶膜中；导电非织造屏蔽层在3D成型后全部嵌入所述胶膜中。胶膜可以起到粘接塑型层与导电非织造层的作用。
根据本发明一些优选的实施例，胶膜还可以添加不超过40wt.％的导电填料，以提高3D成型的电磁屏蔽膜的屏蔽性能和接地性能。
有机硅压敏胶是指由聚二甲基硅氧烷为主体，添加有机硅树脂作为增粘树脂的胶层，通常采用过氧化物交联，含有乙烯基的有机硅压敏胶，则多采用贵金属催化硅氢键加成实现交联，更有例子采用电子束或UV辐射交联。为了进一步提升有机硅压敏胶的耐温性能，采用含有苯基的聚甲基硅氧烷也是行业通行的做法。
根据本发明的胶膜为有机硅压敏胶胶膜时，有机硅压敏胶胶膜在25℃，1Hz下的储能模量为40,000-2,000,000Pa。具有良好的可粘性和成型性，且该参数在3D成型前后几乎不会变化。
根据本发明的胶膜为结构胶胶膜时，所述结构胶胶膜为环氧树脂和硬化剂的固化产物。环氧树脂包含酚醛环氧树脂、甲酚型环氧树脂、含有双环戊二烯结构及其衍生物的环氧树脂和含有9，9-二苯基芴结构及其衍生物的环氧树脂中的一种或几种。硬化剂包含二氨基二苯基砜、双氰胺、线型酚醛、线性甲酚型酚醛中的一种或多种。环氧胶膜是将环氧树脂、固化剂、可选的促进剂等原料通过溶剂或热熔涂布的方式，制备得到的表面不粘的胶层。
适合于本发明的胶膜可以不含导电颗粒，或者包含小于或等于胶膜总重量40wt.％的导电填料。即本发明中提供的电磁屏蔽膜不依靠胶膜中的导电填料即可实现屏蔽或接地作用。本发明中，胶膜内的导电颗粒起到增强导电非织造层的屏蔽和接地作用。胶膜中不含导电颗粒，亦可通过导电非织造层起到屏蔽和接地作用。若在没有导电非织造层存在时，仅在胶膜中使用不超过40wt.％的导电填料，电磁屏蔽膜表面电阻可能超过10欧姆，但无法实现有效的接地和屏蔽功能。
在本发明提供的可3D成型的电磁屏蔽膜中，导电非织造层部分地嵌入胶膜中；在本发明提供的3D成型的电磁屏蔽膜中，导电非织造层嵌入胶膜中。本发明选用导电非织造层，可以通过控制胶膜和导电非织造层之间的相互渗透，提高电磁屏蔽膜的内聚强度，提升产品的可靠性。
塑型层可以经过热压成型，较好地约束导电非织造层和胶膜随型，得到理想的3D形状。本发明特别适合应用于电子元器件高度较高，间距较小的电路板。同时，塑型层在波峰焊或回流焊工艺中，对内侧的屏蔽层(导电非织造层)起到机械保护的作用。导电非织造层通过与胶膜的相互渗透，在热压成型后会有部分纤维裸露在表面，从而提供与器件的接地点互联。在本发明的一些实施例中，在胶膜中增添适量的导电颗粒，可以进一步提高3D成型的电磁屏蔽膜的接地性能。
本发明中的3D成型的电磁屏蔽膜包含由塑型层、胶层以及导电非织物层组成的层叠结构。该层叠结构的制备，可以通过独立制备单层材料，再采用贴合的方式(恰当的温度及压力)得到。也可以采用涂布的方式，将胶层涂布在塑型层上，贴合无纺布层。还可以涂布在无纺布上，控制胶带渗透量，贴和塑型层。
本发明还提供了一种制备3D成型的电磁屏蔽膜的方法，将根据本发明任一实施例中的可3D成型的电磁屏蔽膜贴附在电路板上，并进行3D成型，制备得到3D成型的电磁屏蔽膜。3D成型的方法包含合模、气压以及真空吸塑等任一方式。
热压合模成型是指制备与电子元器件凹陷形状相同的模具，将预热到成型温度电磁屏蔽膜水平放置在电子元器件表层，通过加热模具，将电磁屏蔽膜压至电子元器件之间的凹槽内。
气压成型是指采用高温高压气体，将预热到成型温度的电磁屏蔽膜水平放置在电子元器件表层，通过将高压气体射入模腔内，增压完成成型。
真空吸塑是指在电子元器件的连接处打气孔，通过在反向施加真空吸力，将预热好的电磁屏蔽膜成型在器件上。
若采用环氧胶膜，成型完的3D成型的电磁屏蔽膜还需要经过高温进一步固化得到最终产品。
通过以下实施方案的列表来进一步说明本发明的各种示例性实施方案，其不应被解释为不适当地限制本发明：
具体实施方案1是一种贴附了3D成型的电磁屏蔽膜的电路板，所述电路板包含电子元器件，其中所述3D成型的电磁屏蔽膜包含塑型层、屏蔽层和胶膜，所述塑型层和所述胶膜为层叠设置，所述屏蔽层为导电非织造层，所述导电非织造层嵌入所述胶膜中，其中，所述电磁屏蔽膜在成型后扣除电子元器件上表面积的表面积S2与其成型前扣除电子元器件上表面积的表面积S1的比值为1.5～17，所述电磁屏蔽膜的表面电阻小于或等于10Ω，且其损耗因子值(即阻尼值)tanδ在180-250℃的温度范围内小于或等于0.2。
具体实施方案2是根据具体实施方案1所述的电路板，其中，所述导电非织造层包括聚合物非织造纤维材料和导电材料，所述聚合物非织造纤维材料的熔点大于或等于220℃。
具体实施方案3是根据具体实施方案2所述的电路板，其中，所述聚合物非织造纤维材料包含液晶型聚合物非织造纤维材料和聚对苯二甲酸乙二酯非织造纤维材料中的至少一种。
具体实施方案4是根据具体实施方案2所述的电路板，其中，所述导电材料至少部分地包覆所述聚合物非织造纤维材料。
具体实施方案5是根据具体实施方案1所述的电路板，其中，所述胶膜包含压敏胶胶膜或结构胶胶膜。
具体实施方案6是根据具体实施方案5所述的电路板，其中，所述胶膜为有机硅压敏胶胶膜时，所述有机硅压敏胶胶膜在25℃，1Hz下的储能模量为40,000-2,000,000Pa。
具体实施方案7是根据具体实施方案5所述的电路板，其中，所述胶膜为结构胶胶膜时，所述结构胶胶膜为环氧树脂和硬化剂的固化产物。
具体实施方案8是根据具体实施方案7所述的电路板，其中，所述环氧树脂包含酚醛环氧树脂、甲酚型环氧树脂、含有双环戊二烯结构及其衍生物的环氧树脂和含有9，9-二苯基芴结构及其衍生物的环氧树脂中的一种或几种。
具体实施方案9是根据具体实施方案7所述的电路板，其中，所述硬化剂包含二氨基二苯基砜、双氰胺、线型酚醛和线性甲酚型酚醛中的一种或多种。
具体实施方案10是根据具体实施方案5所述的电路板，其中，所述胶膜还包含导电填料，所述导电填料的含量小于或等于所述胶膜总重量的40wt.％。
具体实施方案11是根据具体实施方案1所述的电路板，其中，所述塑型层包含热塑性塑料、热固性塑料、热塑性弹性体和热固性弹性体中的一种或多种经塑型定型后的产物。
具体实施方案12是根据具体实施方案11所述的电路板，其中，所述热塑性塑料包含聚碳酸酯、聚醚醚酮、聚芳醚酮、聚醚酰亚胺和聚苯硫醚中的一种或多种。
具体实施方案13是根据具体实施方案11所述的电路板，其中，所述热固性塑料包含酚醛树脂、不饱和聚酯、环氧树脂、有机硅树脂和聚氨酯中的一种或多种。
具体实施方案14是根据具体实施方案11所述的电路板，其中，所述热塑性弹性体包含热塑性聚氨酯弹性体、热塑性聚酯弹性体和热塑性硫化酯弹性体中的一种或多种。
具体实施方案15是根据具体实施方案11所述的电路板，其中，所述热固性弹性体包含硫化硅橡胶、硫化丁腈橡胶、热塑性聚氨酯弹性体、热塑性聚酯弹性体和热塑性硫化酯弹性体中的一种或几种经化学交联后的产物。
具体实施方案16是一种可3D成型的电磁屏蔽膜，所述可3D成型的电磁屏蔽膜包含可热塑性层、屏蔽层和胶膜，其中所述可热塑性层和所述胶膜为层叠设置，所述屏蔽层为导电非织造层，所述导电非织造层部分地嵌入所述胶膜中，其中，所述可3D成型的电磁屏蔽膜，其损耗因子值(即阻尼值)tanδ，在50-200℃的温度范围内至少一个温度点，大于或等于0.5。
具体实施方案17是根据具体实施方案16所述的可3D成型的电磁屏蔽膜，其中，所述导电非织造层包括聚合物非织造纤维材料和导电材料，所述聚合物非织造纤维材料的熔点大于或等于220℃。
具体实施方案18是根据具体实施方案17所述的可3D成型的电磁屏蔽膜，其中，所述聚合物非织造纤维材料包含液晶型聚合物非织造纤维材料和聚对苯二甲酸乙二酯非织造纤维材料中的至少一种。
具体实施方案19是根据具体实施方案17所述的可3D成型的电磁屏蔽膜，其中，所述导电材料至少部分地包覆所述聚合物非织造纤维材料。
具体实施方案20是根据具体实施方案16所述的可3D成型的电磁屏蔽膜，其中，所述胶膜包含压敏胶胶膜或结构胶胶膜。
具体实施方案21是根据具体实施方案20所述的可3D成型的电磁屏蔽膜，其中，所述胶膜为有机硅压敏胶胶膜时，所述有机硅压敏胶胶膜在25℃，1Hz下的储能模量为40,000-2,000,000Pa。
具体实施方案22是根据具体实施方案20所述的可3D成型的电磁屏蔽膜，其中，所述胶膜为结构胶胶膜时，所述结构胶胶膜包含环氧树脂和硬化剂。
具体实施方案23是根据具体实施方案22所述的可3D成型的电磁屏蔽膜，其中，所述环氧树脂包含酚醛环氧树脂、甲酚型环氧树脂、含有双环戊二烯结构及其衍生物的环氧树脂和含有9，9-二苯基芴结构及其衍生物的环氧树脂中的一种或几种。
具体实施方案24是根据具体实施方案22所述的可3D成型的电磁屏蔽膜，其中，所述硬化剂包含二氨基二苯基砜、双氰胺、线型酚醛和线性甲酚型酚醛中的一种或多种。
具体实施方案25是根据具体实施方案16所述的可3D成型的电磁屏蔽膜，其中，所述胶膜还包含导电填料，所述导电填料的含量小于或等于所述胶膜总重量的40wt.％。
具体实施方案26是一种3D成型的电磁屏蔽膜，其中所述3D成型的电磁屏蔽膜包含如具体实施方案1至15中任一项所述的3D成型的电磁屏蔽膜。
具体实施方案27是一种在电路板上贴附电磁屏蔽膜的方法，包含将如具体实施方案16至25中任一项所述的可3D成型的电磁屏蔽膜贴附在电路板上，并进行3D成型。
具体实施方案28是根据具体实施方案27所述的在电路板上贴附电磁屏蔽膜的方法，其中所述可3D成型的电磁屏蔽膜经3D成型后包含：塑型层、屏蔽层和胶膜，所述塑型层和所述胶膜为层叠设置，所述屏蔽层为导电非织造层，所述导电非织造层嵌入所述胶膜中，其中，所述电磁屏蔽膜在成型后扣除电子元器件上表面积的表面积S2与其成型前扣除电子元器件上表面积的表面积S1的比值为1.5～17，所述电磁屏蔽膜的表面电阻小于或等于10Ω，且其损耗因子值(即阻尼值)tanδ在180-250℃的温度范围内小于或等于0.2。
下面结合实施例对本发明进行更详细的描述。需要指出，这些描述和实施例都是为了使本发明便于理解，而非对本发明的限制。本发明的保护范围以所附的权利要求书为准。
实施例
在本发明中，除非另外指出，所采用的试剂均为商购产品，直接使用而没有进一步纯化处理。
Figure BDA0002849385180000151
Figure BDA0002849385180000161
测试方法
表面电阻
测试夹具及尺寸如图4所示，测试夹具总重量为250g，两侧为25.4mm x 5mm的镀金导电块，中间为绝缘塑料块。准备25.4mm的电磁屏蔽膜，塑型层朝下，胶层朝上。将图示测试夹具放置在电磁屏蔽膜上。如图4中所示，401为电磁屏蔽膜；409为镀金导电块；410为绝缘塑料块；D1为镀金导电块在x轴上的长度；D2为相互平行的两块镀金导电块之间的垂直距离；D3为绝缘塑料块的厚度；并且D4为镀金导电块在y轴上的长度。然后，通直流电，15秒后记录直流电阻，15至60秒每隔5秒记录一个电阻值，取所记录电阻值的平均值，记为表面电阻。
动态机械测试(DMA)曲线
通过下列方法分别测量在实施例1-4中制备的电磁屏蔽膜样品的流变曲线性质，从而确定其损耗因子变化程度。
具体地，采用由美国TA公司生产的DMA Q800，采用拉伸模式，样品制备为10mm x5mm，采用拉伸夹具夹持。然后，在升温速率为5℃/min、测试频率为1Hz，在不同温度点进行流变测量，以得到储能模量G’和损耗模量G”，并且根据下式由储能模量G’和损耗模量G”计算损耗因子值(即阻尼值)tanδ：
tanδ＝G”/G’。
流变(Rheology)曲线
通过下列方法分别测量在实施例1-4中制备的电磁屏蔽膜样品的有机硅压敏胶流变曲线性质，从而确定其阻尼性质变化程度。
具体地，采用由美国TA公司生产的Ares G2旋转流变仪进行流变曲线测量。首先，将厚度为1mm的压敏胶膜样品用8英寸平行板夹具夹持。然后，在升温速率为5℃/min、测试频率为1Hz并且应变小于或等于1％的情况下，在不同温度点进行流变测量，以得到储能模量G’和损耗模量G”，并且根据下式由储能模量G’和损耗模量G”计算损耗因子值(即阻尼值)tanδ：
tanδ＝G”/G’。
实施例
实施例1
将有机硅压敏胶PSA6574取500g，用甲苯将固含量稀释至30％，加入7.5g的Luperox A75(Sigma-Aldrich)，采用狭缝挤出涂布方式在离型膜(氟塑离型膜，Siliconature 1R82001)上涂布10μm厚度的胶膜，经过150℃烘箱固化2min，再将15μm导电无纺布和9μm APTIV 2000 PEEK薄膜分别热贴在胶膜的胶面上，温度80℃，压力1MPa。即可得到可3D成型的电磁屏蔽膜。
结构 材质 供应商 厚度
可热塑性层 PEEK APTV2000薄膜 Victrex 9μm
导电无纺布 镀镍镀铜LCP导电无纺布 浙江三元电子 15μm
胶层 有机硅压敏胶，PSA6574 Momentive 10μm
采用DMA拉伸模式测量该可3D成型的电磁屏蔽膜，固定频率1Hz，升温从25～250℃，升温速率5℃/min。曲线在135～180℃的区间内tanδ＞0.5，最大值在150℃，对应的tanδ为1.8。
该可3D成型的电磁屏蔽膜可以经过热压成型，如在温度150℃采用气压的方式成型，可以得到良好的3D形状。将该可3D成型的电磁屏蔽膜覆盖在电路板的电子器件(如图3)上，热压薄膜在150℃成型，再继续加热至180℃保温30s，降温至50℃开模。APTV2000薄膜经过进一步结晶转变，得到的成型后的3D成型的电磁屏蔽膜，采用DMA拉伸模式测量，固定频率1Hz，升温从150～250℃，升温速率5℃/min。在180～250C的温度区间内，tanδ均小于0.2。其中tanδ最大值出现在250℃，为0.14。测试表面电阻为150mΩ。
实施例1采用的器件结构如图3所示，对应尺寸如下表所示，成型后的表面积S2与成型前的表面积S1的比值为2.9697。
l<sub>1</sub> 40000μm
l<sub>2</sub> 25000μm
h 1000μm
d<sub>1</sub> 1000μm
d<sub>2</sub> 1000μm
S<sub>2</sub>/S<sub>1</sub> 2.9697
*以上测量数值，可以采用激光3D扫描测量，也可以将样品做树脂包埋，切片后在显微镜下测量。
实施例2
将环氧树脂DIC 7200HH溶解在丁酮中，固含量70％。将线性酚醛树脂AICA BRG-557溶解在丁酮中，固含量70％。取100g溶解好的DIC 7200HH树脂溶液，30g AICA BRG-557树脂溶液混合均匀，再加入3g 2M4Z，待溶液溶解至澄清透明。采用狭缝挤出涂布方式将环氧胶水涂布在10μm导电PET无纺布上，90℃烘干溶剂。得到的带有胶水的导电无纺布总厚为12μm，再将9μm PEEK APTIV2000 PEEK薄膜热贴在带有胶水的导电无纺布上。得到可3D成型的电磁屏蔽膜。
该可3D成型的电磁屏蔽膜采用DMA拉伸模式测量，固定频率1Hz，升温从25～250℃，升温速率5℃/min。曲线在80～180C的区间内tanδ＞0.5，最大值在130℃，对应的tanδ为2.4.
该可3D成型的电磁屏蔽膜贴附在电路板上，可以经过热压成型，如在温度150℃采用合模的方式成型，可以得到和电路板上电子元器件配合的良好的3D形状。薄膜在150℃成型，再继续加热至180℃保温10min，降温至50℃开模。得到的产品进一步放置于120℃的烘箱进一步固化30min，得到的成型后的电磁屏蔽膜。采用DMA拉伸模式测量，固定频率1Hz，升温从150～250℃，升温速率5℃/min。在180～250℃的温度区间内，tanδ均小于0.2。其中tanδ最大值出现在220℃，为0.05。测试表面电阻为500mΩ。
实施例2采用的器件结构如图3所示，对应尺寸如下表所示，成型后的表面积S2与成型前的表面积S1的比值为10.8684。
l<sub>1</sub> 10000μm
l<sub>2</sub> 5000μm
h 1000μm
d<sub>1</sub> 200μm
d<sub>2</sub> 200μm
S<sub>2</sub>/S<sub>1</sub> 10.8684
实施例2采用的另一个器件结构亦如图3所示，对应尺寸如下表所示，成型后的表面积S2与成型前的表面积S1的比值为8.8843。
l<sub>1</sub> 5000μm
l<sub>2</sub> 5000μm
h 800μm
d<sub>1</sub> 200μm
d<sub>2</sub> 200μm
S<sub>2</sub>/S<sub>1</sub> 8.8843
实施例3
采用Dupont Hytrel 7246粒子，通过流延拉伸的工艺制备得到10μm的热塑性聚酯弹性体薄膜，再经180KV 9Mrad电子束辐射交联得到经交联的热塑性聚酯弹性体薄膜。
将环氧树脂NPCN 702H溶解在丁酮中，固含量70％。将线性酚醛树脂NPEH 710溶解在丁酮中，固含量70％。取100g溶解好的NPCN 702H树脂溶液，25g NPEH 710树脂溶液混合均匀，再加入3g 2MZ-A，待溶液溶解至澄清透明，加入5g粒径D90为10μm的镍粉。采用线棒的涂布方式将胶水涂布在10μm导电PET无纺布上，90℃烘干溶剂。得到的带有胶水的导电无纺布总厚为12μm，再将10μm厚的自制的经交联热塑性聚酯弹性体薄膜热贴在带有胶水的导电无纺布上。得到可3D成型的电磁屏蔽膜。
该可3D成型的电磁屏蔽膜采用DMA拉伸模式测量，固定频率1Hz，升温从25～250℃，升温速率5℃/min。曲线在80～180℃的区间内tanδ＞0.5，最大值在120℃，对应的tanδ为2.2。
该可3D成型的电磁屏蔽膜可以经过热压成型，如在温度120℃采用合模的方式成型，可以得到良好的3D形状。薄膜在120℃成型，保温10min，降温至50度开模。得到的产品进一步放置于120度的烘箱进一步固化30min，得到的成型后的电磁屏蔽膜。采用DMA拉伸模式测量，固定频率1Hz，升温从150～250℃，升温速率5℃/min。在180～250℃的温度区间内，tanδ均小于0.2。其中tanδ最大值出现在220℃，为0.05。测试表面电阻为200mΩ。
实施例3采用的器件结构亦如图3所示，对应尺寸如下表所示，成型后的表面积S2与成型前的表面积S1的比值为4.0896。
l<sub>1</sub> 16000μm
l<sub>2</sub> 12000μm
h 1600μm
d<sub>1</sub> 1000μm
d<sub>2</sub> 1000μm
S<sub>2</sub>/S<sub>1</sub> 4.0896
实施例4
采用Coim LPR 9060粒子，通过流延拉伸的工艺制备得到15μm的薄膜，再经180KV16Mrad电子束辐射交联得到经交联热塑性聚氨酯弹性体薄膜。
将环氧树脂DIC 7200溶解在丁酮中，固含量70％。取100g溶解好的南亚NPCN 702H树脂溶液，加入8g双氰胺(DDA 5佳迪达)，混合均匀，加入10g粒径为5μm的银包铜粉，分散均匀。采用线棒的涂布方式将胶水涂布在15μm自制的经交联热塑性聚氨酯弹性体薄膜，再将10μm导电PET无纺布上贴在未固化的胶层一侧，得到可3D成型的电磁屏蔽膜。
该可3D成型的电磁屏蔽膜采用DMA拉伸模式测量，固定频率1Hz，升温从25～250℃，升温速率5℃/min。曲线在80～180℃的区间内tanδ＞0.5，最大值在100℃，对应的tanδ为2.5。
该可3D成型的电磁屏蔽膜可以经过热压成型，如在温度120℃采用合模的方式成型，可以得到良好的3D形状。薄膜在120℃成型，保温10min，降温至50℃开模。得到的产品进一步放置于120℃的烘箱进一步固化30min，得到的成型后的电磁屏蔽膜。采用DMA拉伸模式测量，固定频率1Hz，升温从150～250℃，升温速率5℃/min。在180～250℃的温度区间内，tanδ均小于0.2。其中tanδ最大值出现在180℃，为0.17。测试表面电阻为300mΩ。
实施例4采用的器件结构如图3所示，对应尺寸如下表所示，成型后的表面积S2与成型前的表面积S1的比值为4.0896。
l<sub>1</sub> 16000μm
l<sub>2</sub> 12000μm
h 1600μm
d<sub>1</sub> 1000μm
d<sub>2</sub> 1000μm
S<sub>2</sub>/S<sub>1</sub> 4.0896
尽管本发明中已经示出和描述了具体的实施方式，但本领域技术人员将懂得，可以用各种替代的和/或等同的实施方式代替所示和所描述的具体实施方式，而不脱离本发明的范围。本申请意欲包括对本发明中讨论的具体实施方式的任何改进或更改。因此，本发明仅受限于权利要求及其等同物。
本领域技术人员应当理解，在不背离本发明范围的情况下，可以进行多种修改和改变。这样的修改和改变意欲落入如后附权利要求所限定的本发明的范围之内。

Claims (28)

1.一种贴附了3D成型的电磁屏蔽膜的电路板，所述电路板包含电子元器件，其中所述3D成型的电磁屏蔽膜包含塑型层、屏蔽层和胶膜，所述塑型层和所述胶膜为层叠设置，所述屏蔽层为导电非织造层，所述导电非织造层嵌入所述胶膜中，其中，所述电磁屏蔽膜在成型后扣除电子元器件上表面积的表面积S2与其成型前扣除电子元器件上表面积的表面积S1的比值为1.5～17，所述电磁屏蔽膜的表面电阻小于或等于10Ω，且其损耗因子值(即阻尼值)tanδ在180-250℃的温度范围内小于或等于0.2。
2.根据权利要求1所述的电路板，其中，所述导电非织造层包括聚合物非织造纤维材料和导电材料，所述聚合物非织造纤维材料的熔点大于或等于220℃。
3.根据权利要求2所述的电路板，其中，所述聚合物非织造纤维材料包含液晶型聚合物非织造纤维材料和聚对苯二甲酸乙二酯非织造纤维材料中的至少一种。
4.根据权利要求2所述的电路板，其中，所述导电材料至少部分地包覆所述聚合物非织造纤维材料。
5.根据权利要求1所述的电路板，其中，所述胶膜包含压敏胶胶膜或结构胶胶膜。
6.根据权利要求5所述的电路板，其中，所述胶膜为有机硅压敏胶胶膜时，所述有机硅压敏胶胶膜在25℃，1Hz下的储能模量为40,000-2,000,000Pa。
7.根据权利要求5所述的电路板，其中，所述胶膜为结构胶胶膜时，所述结构胶胶膜为环氧树脂和硬化剂的固化产物。
8.根据权利要求7所述的电路板，其中，所述环氧树脂包含酚醛环氧树脂、甲酚型环氧树脂、含有双环戊二烯结构及其衍生物的环氧树脂和含有9，9-二苯基芴结构及其衍生物的环氧树脂中的一种或几种。
9.根据权利要求7所述的电路板，其中，所述硬化剂包含二氨基二苯基砜、双氰胺、线型酚醛和线性甲酚型酚醛中的一种或多种。
10.根据权利要求5所述的电路板，其中，所述胶膜还包含导电填料，所述导电填料的含量小于或等于所述胶膜总重量的40wt.％。
11.根据权利要求1所述的电路板，其中，所述塑型层包含热塑性塑料、热固性塑料、热塑性弹性体和热固性弹性体中的一种或多种经塑型定型后的产物。
12.根据权利要求11所述的电路板，其中，所述热塑性塑料包含聚碳酸酯、聚醚醚酮、聚芳醚酮、聚醚酰亚胺和聚苯硫醚中的一种或多种。
13.根据权利要求11所述的电路板，其中，所述热固性塑料包含酚醛树脂、不饱和聚酯、环氧树脂、有机硅树脂和聚氨酯中的一种或多种。
14.根据权利要求11所述的电路板，其中，所述热塑性弹性体包含热塑性聚氨酯弹性体、热塑性聚酯弹性体和热塑性硫化酯弹性体中的一种或多种。
15.根据权利要求11所述的电路板，其中，所述热固性弹性体包含硫化硅橡胶、硫化丁腈橡胶、热塑性聚氨酯弹性体、热塑性聚酯弹性体和热塑性硫化酯弹性体中的一种或几种经化学交联后的产物。
16.一种可3D成型的电磁屏蔽膜，所述可3D成型的电磁屏蔽膜包含可热塑性层、屏蔽层和胶膜，其中所述可热塑性层和所述胶膜为层叠设置，所述屏蔽层为导电非织造层，所述导电非织造层部分地嵌入所述胶膜中，其中，所述可3D成型的电磁屏蔽膜，其损耗因子值(即阻尼值)tanδ，在50-200℃的温度范围内至少一个温度点，大于或等于0.5。
17.根据权利要求16所述的可3D成型的电磁屏蔽膜，其中，所述导电非织造层包括聚合物非织造纤维材料和导电材料，所述聚合物非织造纤维材料的熔点大于或等于220℃。
18.根据权利要求17所述的可3D成型的电磁屏蔽膜，其中，所述聚合物非织造纤维材料包含液晶型聚合物非织造纤维材料和聚对苯二甲酸乙二酯非织造纤维材料中的至少一种。
19.根据权利要求17所述的可3D成型的电磁屏蔽膜，其中，所述导电材料至少部分地包覆所述聚合物非织造纤维材料。
20.根据权利要求16所述的可3D成型的电磁屏蔽膜，其中，所述胶膜包含压敏胶胶膜或结构胶胶膜。
21.根据权利要求20所述的可3D成型的电磁屏蔽膜，其中，所述胶膜为有机硅压敏胶胶膜时，所述有机硅压敏胶胶膜在25℃，1Hz下的储能模量为40,000-2,000,000Pa。
22.根据权利要求20所述的可3D成型的电磁屏蔽膜，其中，所述胶膜为结构胶胶膜时，所述结构胶胶膜包含环氧树脂和硬化剂。
23.根据权利要求22所述的可3D成型的电磁屏蔽膜，其中，所述环氧树脂包含酚醛环氧树脂、甲酚型环氧树脂、含有双环戊二烯结构及其衍生物的环氧树脂和含有9，9-二苯基芴结构及其衍生物的环氧树脂中的一种或几种。
24.根据权利要求22所述的可3D成型的电磁屏蔽膜，其中，所述硬化剂包含二氨基二苯基砜、双氰胺、线型酚醛和线性甲酚型酚醛中的一种或多种。
25.根据权利要求16所述的可3D成型的电磁屏蔽膜，其中，所述胶膜还包含导电填料，所述导电填料的含量小于或等于所述胶膜总重量的40wt.％。
26.一种3D成型的电磁屏蔽膜，其中所述3D成型的电磁屏蔽膜包含如权利要求1至15中任一项所述的3D成型的电磁屏蔽膜。
27.一种在电路板上贴附电磁屏蔽膜的方法，包含将如权利要求16至25中任一项所述的可3D成型的电磁屏蔽膜贴附在电路板上，并进行3D成型。
28.根据权利要求27所述的在电路板上贴附电磁屏蔽膜的方法，其中所述可3D成型的电磁屏蔽膜经3D成型后包含：塑型层、屏蔽层和胶膜，所述塑型层和所述胶膜为层叠设置，所述屏蔽层为导电非织造层，所述导电非织造层嵌入所述胶膜中，其中，所述电磁屏蔽膜在成型后扣除电子元器件上表面积的表面积S2与其成型前扣除电子元器件上表面积的表面积S1的比值为1.5～17，所述电磁屏蔽膜的表面电阻小于或等于10Ω，且其损耗因子值(即阻尼值)tanδ在180-250℃的温度范围内小于或等于0.2。
CN202011523926.0A 2020-12-21 2020-12-21 贴附了3d成型的电磁屏蔽膜的电路板、可3d成型的电磁屏蔽膜和3d成型的电磁屏蔽膜 Pending CN114650648A (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202011523926.0A CN114650648A (zh) 2020-12-21 2020-12-21 贴附了3d成型的电磁屏蔽膜的电路板、可3d成型的电磁屏蔽膜和3d成型的电磁屏蔽膜
PCT/IB2021/060881 WO2022136973A1 (en) 2020-12-21 2021-11-23 Circuit board to which 3d formed electromagnetic shielding film is attached, 3d formable electromagnetic shielding film, and 3d formed electromagnetic shielding film
US18/265,597 US20240040760A1 (en) 2020-12-21 2021-11-23 Circuit board to which 3d formed electromagnetic shielding film is attached, 3d formable electromagnetic shielding film, and 3d formed electromagnetic shielding film
EP21909644.3A EP4265084A1 (en) 2020-12-21 2021-11-23 Circuit board to which 3d formed electromagnetic shielding film is attached, 3d formable electromagnetic shielding film, and 3d formed electromagnetic shielding film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011523926.0A CN114650648A (zh) 2020-12-21 2020-12-21 贴附了3d成型的电磁屏蔽膜的电路板、可3d成型的电磁屏蔽膜和3d成型的电磁屏蔽膜

Publications (1)

Publication Number Publication Date
CN114650648A true CN114650648A (zh) 2022-06-21

Family

ID=81992476

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011523926.0A Pending CN114650648A (zh) 2020-12-21 2020-12-21 贴附了3d成型的电磁屏蔽膜的电路板、可3d成型的电磁屏蔽膜和3d成型的电磁屏蔽膜

Country Status (4)

Country Link
US (1) US20240040760A1 (zh)
EP (1) EP4265084A1 (zh)
CN (1) CN114650648A (zh)
WO (1) WO2022136973A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI836567B (zh) * 2022-08-23 2024-03-21 頎邦科技股份有限公司 電子封裝構造及其製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118250986A (zh) * 2022-12-22 2024-06-25 3M创新有限公司 适用于电子制品的绝缘层和方法

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003133746A (ja) * 2001-10-23 2003-05-09 Kyocera Corp 多層配線基板
US20040247880A1 (en) * 2003-06-06 2004-12-09 Valette Ludovic L. Nanoporous laminates
JP2005262513A (ja) * 2004-03-17 2005-09-29 Sumitomo Bakelite Co Ltd 絶縁層付き金属箔及び多層プリント配線板
CN1930241A (zh) * 2004-03-10 2007-03-14 松下电工株式会社 介质损耗角正切值减少的树脂模制品及其制备方法
CN104754855A (zh) * 2013-12-31 2015-07-01 富葵精密组件(深圳)有限公司 柔性电路板及其制作方法
US20170105280A1 (en) * 2015-10-08 2017-04-13 Fukui Precision Component (Shenzhen) Co., Ltd. Flexible circuit board and method for making the same
JP2017112253A (ja) * 2015-12-17 2017-06-22 日本合成化学工業株式会社 電磁波抑制シートおよびこれを用いた電磁波抑制粘着シート、電磁波抑制用樹脂組成物、電磁波抑制層
CN107135616A (zh) * 2016-02-29 2017-09-05 At&S奥地利科技与系统技术股份公司 具有天线结构的印刷电路板产品及其生产方法
US20180208765A1 (en) * 2017-01-20 2018-07-26 Taiwan Union Technology Corporation Resin Composition, and Prepreg, Metal-Clad Laminate, and Printed Circuit Board Using the Same
WO2019035697A1 (ko) * 2017-08-18 2019-02-21 주식회사 네패스 Emi 차폐필름
JP2019075375A (ja) * 2017-10-17 2019-05-16 積水化学工業株式会社 ケーブル
WO2020122166A1 (ja) * 2018-12-12 2020-06-18 タツタ電線株式会社 シールドプリント配線板及びシールドプリント配線板の製造方法
CN111556703A (zh) * 2019-06-18 2020-08-18 东洋油墨Sc控股株式会社 电磁波屏蔽片及电磁波屏蔽性配线电路基板
US20200359500A1 (en) * 2019-05-09 2020-11-12 Ibiden Co., Ltd. Electronic component built-in wiring board and method for manufacturing the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6090728A (en) * 1998-05-01 2000-07-18 3M Innovative Properties Company EMI shielding enclosures
WO2008130201A2 (en) * 2007-04-24 2008-10-30 Nano Interface Technology Laminate sheet for electromagnetic radiation shielding and grounding
JP6481612B2 (ja) * 2013-06-13 2019-03-13 住友ベークライト株式会社 電磁波シールド用フィルム、および電子部品搭載基板
KR20170123747A (ko) * 2016-04-29 2017-11-09 삼성전자주식회사 차폐 부재 및 그를 포함하는 전자 장치

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003133746A (ja) * 2001-10-23 2003-05-09 Kyocera Corp 多層配線基板
US20040247880A1 (en) * 2003-06-06 2004-12-09 Valette Ludovic L. Nanoporous laminates
CN1930241A (zh) * 2004-03-10 2007-03-14 松下电工株式会社 介质损耗角正切值减少的树脂模制品及其制备方法
JP2005262513A (ja) * 2004-03-17 2005-09-29 Sumitomo Bakelite Co Ltd 絶縁層付き金属箔及び多層プリント配線板
CN104754855A (zh) * 2013-12-31 2015-07-01 富葵精密组件(深圳)有限公司 柔性电路板及其制作方法
US20170105280A1 (en) * 2015-10-08 2017-04-13 Fukui Precision Component (Shenzhen) Co., Ltd. Flexible circuit board and method for making the same
JP2017112253A (ja) * 2015-12-17 2017-06-22 日本合成化学工業株式会社 電磁波抑制シートおよびこれを用いた電磁波抑制粘着シート、電磁波抑制用樹脂組成物、電磁波抑制層
CN107135616A (zh) * 2016-02-29 2017-09-05 At&S奥地利科技与系统技术股份公司 具有天线结构的印刷电路板产品及其生产方法
US20180208765A1 (en) * 2017-01-20 2018-07-26 Taiwan Union Technology Corporation Resin Composition, and Prepreg, Metal-Clad Laminate, and Printed Circuit Board Using the Same
WO2019035697A1 (ko) * 2017-08-18 2019-02-21 주식회사 네패스 Emi 차폐필름
JP2019075375A (ja) * 2017-10-17 2019-05-16 積水化学工業株式会社 ケーブル
WO2020122166A1 (ja) * 2018-12-12 2020-06-18 タツタ電線株式会社 シールドプリント配線板及びシールドプリント配線板の製造方法
US20200359500A1 (en) * 2019-05-09 2020-11-12 Ibiden Co., Ltd. Electronic component built-in wiring board and method for manufacturing the same
CN111556703A (zh) * 2019-06-18 2020-08-18 东洋油墨Sc控股株式会社 电磁波屏蔽片及电磁波屏蔽性配线电路基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI836567B (zh) * 2022-08-23 2024-03-21 頎邦科技股份有限公司 電子封裝構造及其製造方法

Also Published As

Publication number Publication date
EP4265084A1 (en) 2023-10-25
US20240040760A1 (en) 2024-02-01
WO2022136973A1 (en) 2022-06-30

Similar Documents

Publication Publication Date Title
KR101464322B1 (ko) 전자파 차단 구조 및 이를 제조하는 방법
KR101661583B1 (ko) 전자파 차폐 흡수재 및 그 제조방법
KR102315466B1 (ko) 수지 조성물
CN109219593B (zh) 含有取代或未取代烯丙基的马来酰亚胺化合物及其制造方法、以及使用前述化合物的组合物及固化物
KR102705739B1 (ko) 석영유리섬유함유 프리프레그 및 석영유리섬유함유 기판
JP7232837B2 (ja) 表面曲率を有する電子デバイスの熱成形
KR101953404B1 (ko) 적층판, 회로 기판, 반도체 패키지 및 적층판의 제조 방법
KR20160088753A (ko) 인쇄회로기판용 수지 조성물, 이를 이용한 수지 바니시, 접착 필름, 프리프레그 및 프린트 배선판
CN108368069B (zh) 恶嗪化合物、组合物及固化物
CN114650648A (zh) 贴附了3d成型的电磁屏蔽膜的电路板、可3d成型的电磁屏蔽膜和3d成型的电磁屏蔽膜
KR101409048B1 (ko) 회로 기판의 제조 방법, 반도체 제조 장치, 회로 기판 및 반도체 장치
KR102280175B1 (ko) 전자파 차폐 필름
CN108473642B (zh) 恶嗪化合物、组合物及固化物
CN118368804A (zh) Frp前体、层叠板、覆金属层叠板、印刷布线板、半导体封装体及它们的制造方法
KR20140144177A (ko) 금속장 적층판, 프린트 배선 기판, 반도체 패키지 및 반도체 장치
JPWO2009051120A1 (ja) 半導体素子搭載基板
JP2012193374A (ja) ビルドアップ用プリプレグ
WO2016017746A1 (ja) エポキシ樹脂含有ワニス、エポキシ樹脂組成物含有ワニス、プリプレグ、樹脂シート、積層板、プリント配線基板、半導体装置
CN117177859A (zh) 具有光扩散部的伸缩性树脂片及使用其的发光片
TWI711606B (zh) 化合物、組成物及硬化物
JP5332803B2 (ja) Ｒｆタグおよびその製造方法
JP5292847B2 (ja) 半導体素子搭載基板
JP5547678B2 (ja) 積層板の製造方法
JP7445831B2 (ja) 繊維シート、並びに、それを用いた積層体、回路基板および電子基板
JP7195372B2 (ja) エポキシ樹脂含有ワニス、エポキシ樹脂組成物含有ワニス、プリプレグ、樹脂シート、プリント配線板、半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination