Nothing Special   »   [go: up one dir, main page]

CN114564431A - 混合型发射端驱动器及其应用方法 - Google Patents

混合型发射端驱动器及其应用方法 Download PDF

Info

Publication number
CN114564431A
CN114564431A CN202210192421.3A CN202210192421A CN114564431A CN 114564431 A CN114564431 A CN 114564431A CN 202210192421 A CN202210192421 A CN 202210192421A CN 114564431 A CN114564431 A CN 114564431A
Authority
CN
China
Prior art keywords
mode
voltage
switches
module
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210192421.3A
Other languages
English (en)
Other versions
CN114564431B (zh
Inventor
钟龙
南帐镇
朴东洙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Eswin Computing Technology Co Ltd
Original Assignee
Beijing Eswin Computing Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Eswin Computing Technology Co Ltd filed Critical Beijing Eswin Computing Technology Co Ltd
Priority to CN202210192421.3A priority Critical patent/CN114564431B/zh
Publication of CN114564431A publication Critical patent/CN114564431A/zh
Application granted granted Critical
Publication of CN114564431B publication Critical patent/CN114564431B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4072—Drivers or receivers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4086—Bus impedance matching, e.g. termination
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Logic Circuits (AREA)
  • Dc Digital Transmission (AREA)

Abstract

本发明公开了一种混合型发射端驱动器及其应用方法，涉及高速接口发送电路技术领域，能够适应于不同场景模式配置发射电路低功耗且灵活地配置源端阻抗、摆幅和共模范围。本发明主要技术方案为：该驱动器包括了模式选择模块、配置阻抗模块和配置低压源模块，根据目标场景模式对应的目标信号值集合，向这三个模块发送控制信号，由于信号值为向不同开关的预先赋值且用于表征控制开关的导通或关断，从而实现了控制三个模块各自电路连接结构内开关导通或关断，实现的灵活配置为，选择开启推拉电流模式或电压驱动模式，选择断开或者开启源端匹配电阻，尤其是对于VM模式下能够适配选择不同低压源，以达到所需摆幅和共模范围。

Description

混合型发射端驱动器及其应用方法
技术领域
本发明涉及高速接口发送电路技术领域，尤其涉及一种混合型发射端驱动器及其应用方法。
背景技术
驱动器(DRV)从广义上指的是驱动某类设备的驱动物理硬件(PHY)，例如，液晶显示器的时序控制器(TCON)芯片内的驱动器、电视主控片上系统芯片(SOC)显示接口的驱动器、USB主机、外设控制器的驱动器等等。
图1为接收器终端的阻抗匹配示意图，在图1中示出了发射端的正端(TXP)、发射端的负端(TXN)、终端需要阻抗匹配(Rterm)和接收器终端(RX)。适用于图1所示的接收器终端(RX)匹配电阻(Rterm)，传统发射端(TX)的驱动器(DRV)通常采用这两种结构：推拉电流模式(简称CM模式)和电压驱动模式(简称VM模式)。
目前，对于CM模式，例如，低电压差分信号(Low-Voltage DifferentialSignaling，LVDS)驱动类型，该驱动类型的优势是具有较低的电压摆幅(VOD)、稳定的共模电平(VOS)，实现低功耗传输中低速串行数据，若在高速传输场景，需要增加源端匹配电阻，驱动电流加倍，带来了功耗瓶颈。
例如，图2为驱动器输出交流(AC)电气特性的示意图，在图2中示出了：发射端(Transmitter)、传输线特征阻抗(Transmitter Line Impedance)和接收终端(EndTermination)；TXP(VOP)为驱动器的正输出端，驱动电流经过传输线和终端电阻形成摆幅的上拉电压，TXN(Von)为驱动器的负输出端，驱动电流经过终端电阻和传输线形成摆幅的下拉电压；LVP为接收器输入低压差VOD(摆幅)的正端，对应为发射端的一个上拉端，LVN为接收器输入低压差VOD的负端，对应为发射端的一个下拉端；终端的单端阻抗为Zo(50ohm)，差分阻抗为2ZO(100ohm)，所以需要源端匹配差分阻抗RT为2Zo。以及图2还示出了共模范围(VOS)和电压摆幅(VOD)。如上所述，它的局限是在高速应用场景中，由于并联源端需要阻抗(Rterm)匹配，以减少二次反射，提高眼图质量，这时驱动器(DRV)的静态电流将加倍，功耗也将加倍，会给发射端(TX)的低功耗设计带来难题。
以及，对于VM模式，相较于CM模式而言，它具有低功耗的优势，特别是中高速应用场景，带有串联源端阻抗匹配的驱动器，在同样的电压摆幅(VOD)下，静态电流减半，功耗减半。但是，同时会存在电压摆幅(VOD)、共模范围(VOS)相对较窄范围的局限性，主要原因在于高低电压源选择比较受限，因为在由接收端预定义共模范围(VOS)的范围的前提下，例如VOS＝0.5V，就只能通过增大高电压源VDD2的可调范围，来改变电压摆幅(VOD)和共模范围(VOS)，但是当其增加到器件耐压范围之外会，相应也会带来稳定性的问题。
以上，对于传统发射端(TX)的驱动器(DRV)，无论是采用CM模式或VM模式，都是存在难以克服的缺陷的。
发明内容
有鉴于此，本发明提供一种混合型发射端驱动器及其应用方法，主要目的在于解决了传统发射端的驱动器无论是采用CM模式或VM模式，难以既实现低功耗又达到宽摆幅、大共模范围的问题。
为了达到上述目的，本发明主要提供如下技术方案：
本申请第一方面提供了一种混合型发射端驱动器，所述驱动器包括：模式选择模块、配置阻抗模块和配置低压源模块；
所述模式选择模块用于选择开启推拉电流模式或电压驱动模式；所述配置阻抗模块用于在所述推拉电流模式或所述电压驱动模式下配置源端匹配电阻；所述配置低压源模块用于在所述电压驱动模式下提供不同低压源以达到指定摆幅和共模范围；
所述模式选择模块通过第一组驱动开关连接所述配置阻抗模块，所述第一组驱动开关为PMOS开关；
所述配置阻抗模块通过第二组驱动开关连接所述配置低压源模块，所述第二组驱动开关为NMOS开关。
在本申请第一方面的一些变更实施方式中，所述配置阻抗模块内的电路连接结构包括：两个目标电阻和多个用于将所述目标电阻选择性接入电路的使能开关；所述使能开关包括多个开关对和一个单独开关；所述多个开关对标识为：S1-P和S1-N、S3-P和S3-N以及S5-P和S5-N，每个所述开关对具有相同的时序控制；所述单独开关标识为S4；
所述两个目标电阻之间依次连接了所述S3-P、所述S4和所述S3-N；
在所述S3-P和所述S4之间的位置连接了所述S5-P的第一端，所述S5-P的第二端连接所述S1-P；
在所述S4和所述S3-N之间的位置连接了所述S5-N的第一端，所述S5-N的第二端连接所述S1-N。
在本申请第一方面的一些变更实施方式中，所述模式选择模块内的电路连接结构包括：驱动器的输入电源电压VDD1和VDD2、两个PMOS管、稳压器AVDDH以及多个使能开关，标识为：S6-H、S7-H、S8-H；
所述VDD1的分支布线连接了第一PMOS管的源极端和第二PMOS管的源极端；所述VDD1的分支布线还通过所述S7-H和所述S8-H连接所述第一PMOS管的栅极端；所述VDD1的分支布线还通过所述S7-H连接所述第二PMOS管的栅极端；所述第一PMOS管的栅极端和所述第二PMOS管的栅极端之间通过所述S8-H连接；所述第一PMOS管的漏极端接下拉电流源，所述第二PMOS管的漏极端通过布线连接所述第一组驱动开关；
所述VDD2的分支布线连接所述稳压器AVDDH，用于输出高电源电压VH；所述稳压器AVDDH连接所述S6-H的第一端，所述S6-H的第二端通过布线连接所述第一组驱动开关。
在本申请第一方面的一些变更实施方式中，所述配置阻抗模块外接了第一管脚和第二管脚，所述第一管脚和所述第二管脚分别连接了共模反馈电路CMFB；
所述共模反馈电路CMFB通过开关S8-L连接了NMOS管的栅极端，所述NMOS管的漏极端通过布线连接所述第二组驱动开关；所述NMOS管的源极端连接地；在所述NMOS管的栅极端和所述S8-L之间位置连接了开关S7-L的第一端，所述S7-L的第二端接地。
在本申请第一方面的一些变更实施方式中，所述配置低压源模块的电路连接结构包括：驱动器的片外输入正电源电压VDD2和负电源电压VEE、片内稳压器负电源AVEEL、稳压器正电源AVDDL、多路选择器和开关S6-L；
所述稳压器负电源AVEEL上接输入电源VDD2的分支布线且下接输入负压参考地VEE的分支布线；所述稳压器正电源AVDDL上接输入电源VDD2的分支布线且下接地；
所述多路选择器包括三个选择路径，包括：第一选择路径接地、第二选择路径连接所述稳压器负电源AVEEL以及第三选择路径连接所述稳压器正电源AVDDL；
所述多路选择器连接所述S6-L的第一端，所述S6-L的第二端通过布线连接所述第二组驱动开关。
在本申请第一方面的一些变更实施方式中，所述第一组驱动开关包括：第一驱动开关和第二驱动开关；所述第一驱动开关的控制端和所述第二驱动开关的控制端分别连接上拉电流源；
所述第二组驱动开关包括：第三驱动开关和第四驱动开关；所述第三驱动下拉电流源；
响应于低电平驱动指令，驱动所述第一驱动开关导通或驱动所述第二驱动开关导通，使得所述模式选择模块连接所述配置阻抗模块；
响应于高电平驱动指令，驱动所述第三驱动开关导通或驱动所述第四驱动开关导通，使得所述配置阻抗模块连接所述配置低压源模块。
本申请第二方面提供了一种混合型发射端驱动器的应用方法，应用于如上所述的驱动器，所述方法包括：
获取预先配置的信号文件，所述信号文件内预先存储了不同场景模式对应的信号值集合，所述信号值为向开关对应的预先赋值，所述预先赋值用于表征所述开关的导通或关断；
当确定目标场景模式时，从所述信号文件中查找所述目标场景模式对应的目标信号值集合；
根据所述目标信号值集合，控制所述模式选择模块、所述配置阻抗模块和所述配置低压源模块各自电路连接结构内的开关导通或关断。
在本申请第二方面的一些变更实施方式中，
若目标场景模式为符合开启推拉电流模式，则根据所述目标信号值集合，控制所述模式选择模块和所述配置低压源模块内开关导通或关断，包括：断开S6-H和S6-L，断开S7-H，导通S8-H，控制开启推拉电流模式；或，
若目标场景模式为符合开启电压驱动模式，则根据所述目标信号值集合，控制所述模式选择模块和所述配置低压源模块内开关导通或关断，包括：导通所述S6-H和所述S6-L，导通所述S7-H，断开所述S8-H，控制开启电压驱动模式。
在本申请第二方面的一些变更实施方式中，
若所述目标场景模式除了符合开启推拉电流模式之外，且还满足断开源端匹配电阻需求，则根据所述目标信号值集合，控制所述配置阻抗模块内开关导通或关断，包括：
在所述推拉电流模式下，断开所述S3-P、所述S3-N和所述S4，断开所述S5-P和所述S5-N，导通所述S1-P和所述S1-N，即为断开源端匹配电阻；
若所述目标场景模式除了符合开启推拉电流模式之外，且还满足开启源端匹配电阻需求，则根据所述目标信号值集合，控制所述配置阻抗模块内开关导通或关断，包括：
在所述推拉电流模式下，导通所述S3-P、所述S3-N和所述S4，断开所述S5-P和所述S5-N，导通所述S1-P和所述S1-N，即为开启源端匹配电阻。
在本申请第二方面的一些变更实施方式中，
若所述目标场景模式除了符合开启电压驱动模式之外，且还满足断开源端匹配电阻的需求，则根据所述目标信号值集合，控制所述配置阻抗模块内开关导通或关断，包括：
在所述电压驱动模式下，断开所述S3-P和所述S3-N，断开所述S5-P和所述S5-N，断开所述S4，导通所述S1-P和导通S1-N，即为断开源端匹配电阻；
若所述目标场景模式除了符合开启电压驱动模式之外，且还满足开启源端匹配电阻的需求，则根据所述目标信号值集合，控制所述配置阻抗模块内开关导通或关断，包括：
在所述电压驱动模式下，导通所述S3-P和所述S3-N，导通所述S5-P和所述S5-N，断开所述S4，断开所述S1-P和所述S1-N，即为开启源端匹配电阻。
在本申请第二方面的一些变更实施方式中，
在所述电压驱动模式下，通过调节所述稳压器AVDDH，调节输出的高电源电压VH；
配置所述稳压器负电源AVEEL的参考电压、所述稳压器正电源AVDDL的参考电压和所述电源电压VEE，使得所述多路选择器从所述三个选择路径中确定一种选择路径，用于确定输出的低电源电压VL；
根据可调节的所述高电源电压VH和所述低电源电压VL，配置摆幅和共模范围。
借由上述技术方案，本发明提供的技术方案至少具有下列优点：
本发明提供了一种混合型发射端驱动器及其应用方法，该驱动器包括了模式选择模块、配置阻抗模块和配置低压源模块，本发明根据目标场景模式对应的目标信号值集合，向这三个模块发送控制信号，由于信号值为向不同开关的预先赋值且用于表征控制开关的导通或关断，从而实现了控制三个模块各自电路连接结构内的开关导通或关断，以满足目标场景的需求。如：利用模式选择模块选择开启CM模式或VM模式，进一步的在不同模式下还可以选择断开或者开启源端匹配电阻，以达到较佳功耗，以及尤其是对于VM模式下利用配置低压源模块，适配选择不同低压源，增加在VM模式下高低压源选择多样，以实现灵活配置摆幅和共模范围。相较于现有技术，解决了传统发射端的驱动器无论是采用CM模式或VM模式，难以既实现低功耗又达到宽摆幅、大共模范围的问题，本发明能够灵活地选择CM模式或VM模式、灵活地选择源端所需匹配的电阻、灵活地配置VM模式下高低电压源，从而通过上述的灵活配置，无论是在哪种模式下，尽最大可能去实现发射电路的较佳低功耗、宽摆幅和大共模范围，提高产品的竞争力。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其它目的、特征和优点能够更明显易懂，以下特举本发明的具体实施方式。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
图1为例举的接收器终端的阻抗匹配示意图；
图2为例举的驱动器输出交流(AC)电气特性的示意图；
图3为本发明实施例提供的高速低功耗混合型驱动器的电路连接结构示意图；
图4为本发明实施例提供的的一种混合型发射端驱动器的应用方法流程图；
图5为本发明实施例提供的CM模式下断开源端阻抗匹配场景模式的电路图；
图6为本发明实施例提供的CM模式下开启源端阻抗匹配场景模式的电路图；
图7为本发明实施例提供的VM模式下断开源端阻抗匹配场景模式的电路图；
图8为本发明实施例提供的VM模式下开启源端阻抗匹配场景模式的电路图。
具体实施方式
下面将参照附图更详细地描述本发明的示例性实施例。虽然附图中显示了本发明的示例性实施例，然而应当理解，可以以各种形式实现本发明而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本发明，并且能够将本发明的范围完整的传达给本领域的技术人员。
本发明实施例提供了一种混合型发射端驱动器，该驱动器包括：模式选择模块1、配置阻抗模块2和配置低压源模块3；模式选择模块1用于选择开启CM模式或VM模式；配置阻抗模块2用于在CM模式或VM模式下配置源端匹配电阻；配置低压源模块3用于在VM模式下提供不同低压源以达到较佳摆幅和共模范围的需求。
在这样的驱动器内，模式选择模块1通过第一组驱动开关连接配置阻抗模块2，以及模式选择模块1通过第二组驱动开关连接配置低压源模块3，其中，第一组驱动开关为PMOS开关，第二组驱动开关为NMOS开关，这两组驱动开关根据MOS管栅极端接收到的“0”或“1”控制信号来实现驱动开关的导通或关断，进而实现模式选择模块1和配置阻抗模块2之间的连接，或者，配置阻抗模块2和配置低压源模块3之间的连接，以最终目的是实现这三个模块的连接，以便于实现这三个模块的协同工作，用于实现了对混合型发射端驱动器的灵活配置。
下面，本发明实施例提供了高速低功耗混合型驱动器的电路连接结构示意图，如图3所示，利用虚线框示意出了模式选择模块1、配置阻抗模块2和配置低压源模块3，对混合型发射端驱动器的结构进行详细地解释说明，包括如下：
第一，对于模式选择模块1内的电路连接结构进行解释说明如下：
模式选择模块1的电路连接结构包括：驱动器的输入电源电压VDD1和VDD2、两个PMOS管、稳压器AVDDH以及多个使能开关，标识为：S6-H、S7-H、S8-H。
VDD1和VDD2是芯片内的电源电压，VDD1应用在CM模式下，VDD2应用在VM模式下，稳压器AVDDH为低压差线性稳压器(Low Dropout Regulator，LDO)，它是芯片内高电源的一个稳压器，如图3输入为片内参考电压VREFH，经稳压器AVDDH输出为高电源电压VH。VDD2的分支布线连接稳压器AVDDH，稳压器AVDDH连接S6-H的第一端，S6-H的第二端通过布线连接了第一组驱动开关。
进一步的，如图3左侧的放大图，VDD1的分支布线连接了第一PMOS管的源极端和第二PMOS管的源极端，VDD1的分支布线还通过S7-H和S8-H连接第一PMOS管的栅极端，VDD1的分支布线还通过S7-H连接第二PMOS管的栅极端，第一PMOS管的栅极端和第二PMOS管的栅极端之间通过开关S8-H连接，第一PMOS管的漏极端通过电流源接地，第二PMOS管的漏极端通过布线连接第一组驱动开关。
第二，对于配置阻抗模块2内的电路连接结构进行解释说明如下：
如图3所示，配置阻抗模块内的电路连接结构包括：两个目标电阻和多个用于将目标电阻选择性接入电路的使能开关，使能开关包括多个开关对和一个单独开关，多个开关对标识为：S1-P和S1-N、S3-P和S3-N以及S5-P和S5-N，单独开关标识为S4，其中，每个开关对具有相同的时序控制。
两个目标电阻之间依次连接了S3-P、S4和S3-N，在S3-P和S4之间的位置连接了S5-P的第一端，S5-P的第二端连接S1-P，在S4和S3-N之间的位置连接了S5-N的第一端，S5-N的第二端连接S1-N。
以及，进一步的，如图3，对于配置阻抗模块2，它外接了第一管脚和第二管脚，这两个管脚分别连接了共模反馈电路CMFB。例如，第一管脚可以为管脚PADP，第二管脚可以为管脚PADN，管脚PADP和管脚PADN分别连接了共模反馈电路CMFB。共模反馈电路CMFB通过开关S8-L连接了NMOS管的栅极端，NMOS管的漏极端连接通过布线连接第二组驱动开关，NMOS管的源极端连接地，在NMOS管的栅极端和S8-L之间位置连接了开关S7-L的第一端，S7-L的第二端接地。
第三，对于配置低压源3内的电路连接结构进行解释说明如下：
如图3，对于配置低压源模块3，它的电路连接结构包括：驱动器的片外输入正电源电压VDD2和负电源电压VEE、片内稳压器负电源AVEEL、稳压器正电源AVDDL、多路选择器和开关S6-L；稳压器负电源AVEEL上接输入电源VDD2的分支布线且下接输入负压参考地VEE的分支布线；稳压器正电源AVDDL上接输入电源VDD2的分支布线且下接地。
需要说明的是，VDD2是正电压，VEE是负电压，相当于是正电源和负电源，如图3中VREFL是稳压器正电源AVDDL的参考电压，VREFL_E是稳压器负电源AVEEL的参考电压，但其中VREFL为正压的参考电压，VREFL_E为负压的参考电压，VEEL是稳压器负电源AVEEL输出的供内部电路使用的电源电压，VDDL是稳压器正电源AVDDL输出的供内部电路使用的电源电压，相应的，VEEL是负压的电压源，VDDL是正压的电压源。
以及，多路选择器包括三个选择路径，包括：第一选择路径接地、第二选择路径连接稳压器负电源AVEEL以及第三选择路径连接稳压器正电源AVDDL；多路选择器连接S6-L的第一端，S6-L的第二端连接下拉电流源VN。
需要说明的是，多路选择器包括三个选择路径，包括：第一选择路径接地、第二选择路径连接稳压器负电源AVEEL和第三选择路径连接稳压器正电源AVDDL，例如，图3中的多路选择器的“0”选择对应接地，“1”选择对应为VEEL，“2”选择对应为VDDL，“0”“1”“2”用来表明三个输入，当SEL＜1:0＞配置不同的设定时，会相应的选择这三路中的一个去输出数据，其中SEL＜1:0＞是片内输入的二位二进制寄存器控制信号，它是多路选择器输入的寄存器控制信号。
以上，本发明实施例所提及到的多对使能开关：S1-P和S1-N、S3-P和S3-N、S5-P和S5-N、S6-P和S6-N、S7-P和S7-N、S8-P和S8-N，每个开关对具有相同的时序控制，以及进一步的，在本发明实施例中，还需要对第一组驱动开关和第二组驱动开关进行解释说明如下：
第一组驱动开关包括：第一驱动开关和第二驱动开关，第一驱动开关的控制端和第二驱动开关的控制端分别连接上拉电流源；第二组驱动开关包括：第三驱动开关和第四驱动开关，第三驱动开关的控制端和第四驱动开关的控制端分别连接下拉电流源；
在本发明实施例中，如图3所示，M1为第一驱动开关，M2为第二驱动开关，M3为第三驱动开关，M4为第四驱动开关。在本发明实施例中，实际上M1和M2为PMOS开关(标识为SWP)，M3和M4为NMOS开关(标识为SWN)，那么这四个驱动开关可以根据MOS管栅极端接收到的“0”或“1”控制信号来被驱动导通或者关断。
例如，如图3示出了“DIN”和“DIP”，它们为：串行器经过预驱动输出的高速串行数据，经过了单端转差分，分别为相位相反的高速数据，即相位差180度的DIN和DIP，DIN和DIP代表了需要传送的高速输入的数据。具体的，DIN和DIP为由“0”“1”组成的数据，那么会出现：DIN为“0”且DIP为“1”的情况；DIN为“1”且DIP为“0”的情况；其中“0”代表低电平，“1”代表高电平。
基于DIN和DIP的数据，实现控制这4个MOS开关导通或者关断，依据的原理为：对于PMOS开关，为低电平导通；对于NMOS开关，为高电平导通。
示例性的，以DIN为“0”且DIP为“1”的情况为例，如果DIN为“0”且DIP为“1”时，那么PMOS开关的栅极端接收到“0”，则驱动开关M1导通，NMOS开关的栅极端接收到“0”，则驱动开关M3关断，即M1导通、M3关断，基于相同的原理，M2关断、M4导通。相应的，如果DIN为“1”且DIP为“0”时，则M1和M4关断，M2和M3导通。
需要说明的是，M1、M2、M3和M4这四个驱动开关的导通或者关断，不会影响模式选择模块1、配置阻抗模块2和配置低压源模块3各自电路连接结构内的使能开关的关断和导通，仅是会影响电流的走向
由此，在本发明实施例中，响应于低电平驱动指令，驱动第一驱动开关导通或驱动第二驱动开关导通，使得模式选择模块1连接配置阻抗模块2。以及，响应于高电平驱动指令，驱动第三驱动开关导通或驱动第四驱动开关导通，使得配置阻抗模块2连接配置低压源模块3。
下面，为了更加详细解释说明混合型发射端驱动器的工作原理，本发明实施例提供了一种混合型发射端驱动器的应用方法，如图4所示，对此本发明实施例提供以下具体步骤：
101、获取预先配置的信号文件。
其中，信号文件内预先存储了不同场景模式对应的信号值集合，信号值为向开关对应的预先赋值，预先赋值用于表征开关的导通或关断。例如，信号值为“0”表征控制开关在相应场景模式下关断，信号值为“1”表征控制开关在相应场景模式下导通。
在本发明实施例中，场景模式可以包括为：CM模式下断开源端阻抗匹配、CM模式下开启源端阻抗匹配、VM模式下断开源端阻抗匹配以及VM模式下开启源端阻抗匹配。每个场景模式都会相应的预先配置对应的信号值集合，用于在特定场景模式下配置需要模式选择模块、配置阻抗模块、配置低压源模块这三个模块内哪些开关的导通或关断。
例如，为每个场景模式预先配置的信号值集合可以是为包含多个“0”“1”的数值集合，且每个数值都是与某个开关存在唯一对应关系的。进一步的，信号值集合可以存储在寄存器内，从而利用寄存器内存储的多位二进制代码，方便于表征开关的导通或关断。
102、当确定目标场景模式时，从信号文件中查找目标场景模式对应的目标信号值集合。
103、根据目标信号值集合，控制模式选择模块、配置阻抗模块和配置低压源模块各自电路连接结构内的开关导通或关断。
在本发明实施例中，对步骤102-103进行解释说明：本发明实施例可以预先配置信号文件，即预先存储了不同场景模式和信号值集合之间的映射关系，从而在为了满足业务需求而选择目标场景模式时，由于该目标场景模式也是为信号文件中预先配置的场景模式中的任意一种，那么就可以通过查找信号文件而得到目标场景模式对应哪个信号值集合了，这里标识为目标信号值集合。
该目标信号值集合内记载了对不同开关的“0”“1”赋值，待设备一上电，本发明实施例可以根据目标信号值集合，向模式选择模块、配置阻抗模块和配置低压源模块发送控制信号，从而使得根据开关的“0”“1”赋值，实现控制在三个模块各自的电路连接结构内哪些开关关断或导通，从而相当于是实现了对这三个模块的配置，即配置“混合型发射端驱动器”满足目标场景模式的需求。据此，由于本发明实施例的目标场景模式可以从信号文件预先配置的多种场景模式进行择一选取，也就是目标场景模式可以改变，那么也就间接地实现了对“混合型发射端驱动器”的灵活配置了。
下面，若目标场景模式为“CM模式下断开源端阻抗匹配”或“CM模式下开启源端阻抗匹配”，本发明实施例对“混合型发射端驱动器”的配置应用方法进行解释说明如下：
若目标场景模式为符合开启CM模式，则根据目标信号值集合，控制模式选择模块和配置低压源模块内开关导通或关断，如图3所示，断开S6-H和S6-L，断开S7-H，导通S8-H，控制开启CM模式。以及进一步，如图3中还配置了共模反馈电路CMFB，在CM模式下也是需要断开S7-L，导通S8-L的。
在本发明实施例中，S6-H和S6-L、S7-H和S7-L、S8-H和S8-L为多对开关，每对开关的控制时序是相同的，即同时导通或者同时断开，VP和VN分别连接恒定的电流源(VP为接上拉电流源，VN为接下拉电流源)，VH和VL为高阻态，此时为CM模式，即控制开启了CM模式。
需要说明的是，在CM模式下，由于S8-L导通且S7-L断开，共模反馈电路CMFB也会工作，如图3右侧的放大图，VCM是它的参考电压，Vcmfb驱动的NMOS为共模反馈电路控制下的电流源。在本发明实施例中，共模反馈电路CMFB只是在CM模式下工作，它的作用是：1、检测管脚PADP和管脚PADN的共模电压；2、检测完之后跟参考电压VCM做比较；3、反馈控制，即控制这个NMOS管的电流来平衡上拉电流源；以上最终目的是输出稳定的共模电压。
以及进一步，还需要说明的是，在CM模式下，在高速应用场景中，例如当前驱动器的工作速度很高(如大于1Gbps以上)，如果它的传输线阻抗不是理想的情况下，由于源端阻抗的失配，会产生二次信号反射，会破坏信号传输的完整性，使得眼图质量受到影响，那么为了规避这种影响且提高眼图质量，就需要加上源端阻抗匹配。但是这样也会使得驱动器的静态电流将加倍，驱动器功耗加倍了，也就难以降低发射端的功耗了。因此综合考虑到获取较佳眼图质量和发射端低功耗这两个因素，同时也是为了平衡这两个因素所带来效果的优劣，本发明实施例在CM模式下，根据高速应用场景的适配情况，可分为断开源端匹配电阻和开启源端匹配电阻两种场景模式，从而提供了灵活地选择不同场景模式，以根据不同应用场景需求而灵活地选择源端匹配电阻的开和关。
具体的，在CM模式下，根据目标信号值集合，控制配置阻抗模块内开关的导通或关断，具体解释说明如下：
第一，本发明实施例对目标场景模式的需求为：在CM模式下断开源端阻抗匹配，示例性的，本发明实施例例举断开源端阻抗匹配场景模式的电路图，如图5，断开源端匹配电阻的场景模式的操作控制为：S3-P和S3-N、S4断开、S5-P和S5-N断开，S1-P和S1-N导通。
进一步的，如图3示出的“DIN”和“DIP”代表了需要传送的高速输入的数据，并且基于DIN和DIP的数据，实现控制这四个MOS开关导通或者关断，具体的，以DIN为“0”且DIP为“1”的情况为例进行解释说明。
对于DIN为“0”且DIP为“1”的情况，M1和M4导通，M2和M3关断，在CM模式下且断开源端阻抗匹配的目标场景模式中，驱动电流路径只有一条，标识为Path1，具体路径为：基于VDDI提供的输入电压，通过电流源到VP，经过开关SWP，到外边的R100，返回再经过S1-N的开关，然后再流过M4，到VN到下边的电流源，再到地，即成一个电流环。此时推拉电流源、漏往外供给一路相等电流，驱动Path1接收端的差分100ohm，此时电流利用效率最佳，但是没有源端匹配，会降低发送端眼图质量。
第二，本发明实施例对目标场景模式的需求为：在CM模式下开启源端阻抗匹配，示例性的，本发明实施例例举开启源端阻抗匹配场景模式的电路图，如图6，开启源端匹配电阻的场景模式的操作控制为：S3-P和S3-N、S4导通，S5-P和S5-N断开，S1-P和S1-N导通。
进一步的，仍以DIN为“0”且DIP为“1”的情况为例进行解释说明，M1和M4导通，M2和M3关断，在CM模式下且开启源端阻抗匹配的目标场景模式中，驱动电流路径为两条，分别标识为Path1和Path2。
Path1的具体路径为：基于VDD1提供的输入电压，通过电流源到VP，经过开关SWP，经过导通的S1-P，到外边的R100，返回再经过S1-N的开关，然后再流过M4，到VN到下边的电流源，再到地，即成一个电流环。
Path2的具体路径为：基于VDD1提供的输入电压，通过电流源到VP，经过开关SWP，通过一个R50，再经过S3-P、S4、S3-N、R50，然后再流过M4，到VN到下边的电流源，再到地，即成一个电流环。此时推拉电流源、漏往外供给两路相等电流，分别为Path1驱动片外终端的差分100ohm，以及Path2驱动片内源端的差分100ohm，例如：VOD为300mv，这两个电流分别为3mA。
结合图5和图6，在CM模式下，本发明实施例实现了灵活地选择源端阻抗匹配场景模式，对于断开源端阻抗匹配场景模式，主要适用于低速、反射不敏感应用，对于开启源端阻抗匹配场景模式，主要适用于高速应用，具体还可细分为功耗敏感的CM模式、功耗不敏感的CM模式两种场景。
以上，在本发明实施例中，对于CM模式，发射端驱动器会有较好的摆幅和共模范围，这是CM模式下的优势，但需要考虑低功耗的问题，具体的，本发明实施例给出的应对措施为提供灵活地选择性断开或开启源端阻抗匹配的场景模式，以根据实际适配场景选择是否需要考虑降低功耗。
下面，若目标场景模式为“VM模式下断开源端阻抗匹配”或“VM模式下开启源端阻抗匹配”，本发明实施例对“混合型发射端驱动器”的配置应用方法进行解释说明如下：
若目标场景模式为符合开启VM模式，则根据目标信号值集合，控制模式选择模块和配置低压源模块内开关导通或关断，如图3所示，导通S6-H和S6-L，导通S7-H，断开S8-H，控制开启VM模式。以及还需要说明的是，对于如图3配置的共模反馈电路CMFB，需要导通S7-L，断开S8-L，不需要共模反馈电路CMFB工作。
对于本发明实施例，断开S8-H和S8-L，断开镜像电流源，S7-H和S7-L导通拉高，阻断电源的漏电路径，此时静态电流为0，电流源失效，以及导通S6-H和S6-L，VP连接稳压器AVDDH输出高电压源，VN连接稳压器AVDDL输出低压源，此时为开启VM模式。
需要说明的是，在VM模式下，也可以进一步考虑降低功耗的问题，这与CM模式类似，在VM模式下也可以灵活配置源端匹配电阻，具体的，在VM模式下，根据高速应用场景的适配情况，可分为断开源端匹配电阻和开启源端匹配电阻两种场景模式，从而提供了灵活地选择不同场景模式，以根据不同应用场景需求而灵活地选择源端匹配电阻的开和关。
具体的，在VM模式下，据目标信号值集合，控制配置阻抗模块内开关导通或关断，具体解释说明如下：
第一，本发明实施例对目标场景模式的需求为：在VM模式下断开源端阻抗匹配，示例性的，本发明实施例例举断开源端阻抗匹配场景模式的电路图，如图7，在VM模式下断开源端阻抗匹配场景模式的操作控制为：S3-P和S3-N、S5-P和S5-N断开，S4断开(复位)，S1-P和S1-N导通。
进一步的，仍以DIN为“0”且DIP为“1”的情况为例进行解释说明，M1和M4导通，M2和M3关断，在VM模式下且断开源端阻抗匹配的目标场景模式中，驱动电流路径为一条，标识为Path1。
Path1的具体路径为：基于输出高压源VH，电流经导通的S6-H，经过M1、S1-P、R100、S1-N、M4、S6-L，进入配置低压源模块。
第二，本发明实施例对目标场景模式的需求为：在VM模式下开启源端阻抗匹配，示例性，本发明实施例例举的开启源端阻抗匹配场景模式的电路图，如图8，在VM模式下开启源端阻抗匹配场景模的操作控制式为：S3-P和S3-N、S5-P和S5-N导通，S4断开，S1-P和S1-N断开。
进一步的，仍以DIN为“0”且DIP为“1”的情况为例进行解释说明，M1和M4导通，M2和M3关断，在VM模式下且开启源端阻抗匹配的目标场景模式中，驱动电流路径为一条，标识为Path1。
Path1的具体路径为：基于输出高压源VH，电流经导通的S6-H，经过M1、R50、S3-P、S5-P、PADP、R100、PADN、S5-N、S3-N、R50、M4、S6-L，进入配置低压源模块。
以上，在VM模式下，本发明实施例实现了灵活地选择源端阻抗匹配场景模式，对于断开源端阻抗匹配场景模式，主要适用于低速、反射不敏感应用和更低功耗需求应用，对于开启源端阻抗匹配场景模式，主要适用于高速、功耗敏感应用。
下面，进一步的，对于VM模式，与CM模式相比，具有低功耗的优势，但是特别是中高速应用场景，难以得到较佳的摆幅和共模范围，据此，在模式选择模块选择开启VM模式的前提下，本发明实施例主要是利用配置低压源模块来实现提供较佳的摆幅和共模范围的。
基于如图3示出的配置低压源模块的电路连接结构，本发明实施例采用的配置摆幅和共模范围的具体实施方法，包括：在VM模式下，首先，通过调节稳压器AVDDH的参考电压，调节输出的高电源电压VH；其次，配置稳压器负电源AVEEL的参考电压、稳压器正电源AVDDL的参考电压和电源电压VEE，使得多路选择器从三个选择路径中确定一种选择路径，用于确定输出的低电源电压VL；最后，根据可调节的高电源电压VH和低电源电压VL，配置摆幅和共模范围。具体的，进行解释说明，如下：
在本发明实施例中，通过调节AVDDL的参考电压，可利用多路选择器的“0”“1”“2”而得到三个可选择方案，即选择0/VEEL/VDDL，其中，0为参考地点位，VEEL来自负参考电压VREFL_E，VDDL来自正参考电压VREFL。那么基于不同的方案，多路选择器输出低电源电压VL，以及由于VM模式下S6-L是导通的，所以向VN提供了VL。以及，如图3的模式选择模块的电路连接结构，在VM模式下，S6-H是导通的，那么通过调节AVDDH的参考电压VREFH，可以调节VH。因此，在本发明实施例中VH和VL都是可调节的，继而用于去适配不同应用场景，从而灵活配置得到多种摆幅和共模范围，具体的，以如下表一和表二进行举例说明。
在本发明实施例中，表一示出了在VM模式下稳压器正电源AVDDL电源配置方案，具体为在VM模式下选择不同VL得到相应的摆幅和共模范围，在VL选择“GND”或“VEEL”或“VDDL”情况下，VOS和VOD的计算公式。
表一
Figure BDA0003524855230000171
其中，对表一中出现的字符进行解释说明：SEL＜1:0＞是片内输入的二位二进制寄存器控制信号，它是多路选择器输入的寄存器控制信号，用于控制多路选择器选择不同路径，如选择路径“GND”或“VEEL”或“VDDL”，从而得到不同的低电源电压VL，用于计算共模范围(VOS)和摆幅(VOD)；GND为接地，VEEL来自负参考电压VREFL_E，VDDL来自正参考电压VREFL；对于标识RSW，“SW”指代开关，相应的，RSW指代为开关的导通电阻，示例性的，对于在VM模式下断开源端匹配电阻的场景模式，得到驱动电流路径Path1(参见如图7)，Rsw指代就是在该Pah1上导通开关的电阻的总和，即根据路径中导通了几个开关得到的这些开关的电阻的总和。
以及，进一步的，在本发明实施例中，在表一基础之上，得到在VM模式下稳压器正电源AVDDL电源配置下VOS和VOD的差别案例，如表二。
表二
Figure BDA0003524855230000181
其中，对表二中出现的字符进行解释说明：Power Condition(V)指代的是VM模式下，VH为高电源电压，VL为低电源电压，GND为接地，RSW为开关的导通电阻；本发明实施例例举了相应的共模范围(VOS)和摆幅(VOD)的计算公式，用于在VH和VL不同前提下计算不同的VOS和VOD。
如表二所示，在相同的VH变化范围下，VL分别选择GND、-0.5、0.4三种不同的低压源，其中VL＝GND，VOD居中，VOS居中，适合中等摆幅，中等输出共模的发射端(TX)；VL＝VEEL对应的VOD最大、VOS最小，适合大摆幅，低输出共模的发射端(TX)；VL＝VDDL的VOD最小，VOS最大，适合低摆幅，高输出共模的发射端(TX)。
综上所述，本发明实施例提供了一种混合型发射端驱动器及其应用方法，该驱动器包括了模式选择模块、配置阻抗模块和配置低压源模块，本发明根据目标场景模式对应的目标信号值集合，向这三个模块发送控制信号，由于信号值为向不同开关的预先赋值且用于表征控制开关的导通或关断，从而实现了控制三个模块各自电路连接结构内的开关导通或关断，以满足目标场景的需求，如：利用模式选择模块选择开启CM模式或VM模式，进一步的在不同模式下还可以选择断开或者开启源端匹配电阻，以达到较佳功耗，以及尤其是对于VM模式下利用配置低压源模块，适配选择不同低压源，增加在VM模式下高低压源选择多样，以实现灵活配置摆幅和共模范围。相较于现有技术，解决了传统发射端的驱动器无论是采用CM模式或VM模式，难以既实现低功耗又达到宽摆幅、大共模范围的问题，本发明能够灵活地选择CM模式或VM模式、灵活地选择源端所需匹配的电阻、灵活地配置VM模式下高低电压源，从而通过上述的灵活配置，无论是在哪种模式下，尽最大可能去实现发射电路的较佳低功耗、宽摆幅和大共模范围，提高产品的竞争力。
进一步的，结合图3，本发明实施例还给出了混合驱动器系统模式配置方案，如表三所示，其中，灵活配置案例中的CM指代CM模式，VM指代VM模式，RT指代源端阻抗匹配，“w/oRT”为断开源端阻抗匹配，“w/RT”为开启源端阻抗匹配。
表三
Figure BDA0003524855230000191
进一步的，结合图3，本发明实施例还例举了混合驱动器的电器特性分析的数据比对，如表四，其中尤其是对于属性列“功耗”(Power(mA))，它的计算公式为Power＝I*V，那么利用该公式，表四给出了在不同配置案例下得到功耗的大小。
表四
Figure BDA0003524855230000201
其中，对表四中出现的字符进行解释说明：灵活配置案例中的CM指代CM模式，VM指代VM模式，RT指代源端阻抗匹配，“w/o RT”为断开源端阻抗匹配，“w/RT”为开启源端阻抗匹配；需要说明的是，为了降低表四中计算VOD的复杂度，本发明实施例公式采用的是RSWP和RSWN，它们与上述提及的RSW指代不同，RSWP为数据驱动开关(M1或M2)的导通电阻，RSWN为数据驱动开关(M3或M4)的导通电阻，IDRV为驱动电流；VH为高电源电压，VL为低电源电压，Current(mA)表示为电流，Power(mA)用于表示功耗。
在本发明实施例中，表四示出了：对于选择不同的灵活配置案例，VOD和VOS的计算公式，以及驱动电流计算公式和功耗计算公式，利用这些公式，可以例举得到不同灵活配置案例的驱动电流和功耗。
根据本发明实施例例举的表三和表四进行总结，本发明实施例灵活适用于接收端不同的电气特性标准，发射端的混合型驱动器可以作如下配置：
1、灵活选择CM模式、VM模式；2、在CM模式或VM模式下，灵活选择源端匹配电阻开、关；3、灵活配置电压模下低压源的VL，选择范围从正低压、零、负压。
通过以上灵活配置，本发明实施例给出一种新的低功耗、宽摆幅、共模范围、源端匹配电阻可灵活选择的混合型驱动器，实现发射电路的最佳功耗，性能的折衷，提高产品的竞争力。
对于以上对本发明实施例进行的解释说明，本领域技术人员应明白，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括要素的过程、方法、商品或者设备中还存在另外的相同要素。
以上仅为本申请的实施例而已，并不用于限制本申请。对于本领域技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原理之内所作的任何修改、等同插入、改进等，均应包含在本申请的权利要求范围之内。

Claims (10)

1.一种混合型发射端驱动器，其特征在于，所述驱动器包括：模式选择模块、配置阻抗模块和配置低压源模块；
所述模式选择模块用于选择开启推拉电流模式或电压驱动模式；所述配置阻抗模块用于在所述推拉电流模式或所述电压驱动模式下配置源端匹配电阻；所述配置低压源模块用于在所述电压驱动模式下提供不同低压源以达到指定摆幅和共模范围；
所述模式选择模块通过第一组驱动开关连接所述配置阻抗模块，所述第一组驱动开关为PMOS开关；
所述配置阻抗模块通过第二组驱动开关连接所述配置低压源模块，所述第二组驱动开关为NMOS开关。
2.根据权利要求1所述的驱动器，其特征在于，所述配置阻抗模块内的电路连接结构包括：两个目标电阻和多个用于将所述目标电阻选择性接入电路的使能开关；所述使能开关包括多个开关对和一个单独开关；所述多个开关对标识为：S1-P和S1-N、S3-P和S3-N以及S5-P和S5-N，每个所述开关对具有相同的时序控制；所述单独开关标识为S4；
所述两个目标电阻之间依次连接了所述S3-P、所述S4和所述S3-N；
在所述S3-P和所述S4之间的位置连接了所述S5-P的第一端，所述S5-P的第二端连接所述S1-P；
在所述S4和所述S3-N之间的位置连接了所述S5-N的第一端，所述S5-N的第二端连接所述S1-N。
3.根据权利要求1所述的驱动器，其特征在于，所述模式选择模块内的电路连接结构包括：驱动器的输入电源电压VDD1和VDD2、两个PMOS管、稳压器AVDDH以及多个使能开关，标识为：S6-H、S7-H、S8-H；
所述VDD1的分支布线连接了第一PMOS管的源极端和第二PMOS管的源极端；所述VDD1的分支布线还通过所述S7-H和所述S8-H连接所述第一PMOS管的栅极端；所述VDD1的分支布线还通过所述S7-H连接所述第二PMOS管的栅极端；所述第一PMOS管的栅极端和所述第二PMOS管的栅极端之间通过所述S8-H连接；所述第一PMOS管的漏极端接下拉电流源，所述第二PMOS管的漏极端通过布线连接所述第一组驱动开关；
所述VDD2的分支布线连接所述稳压器AVDDH，用于输出高电源电压VH；所述稳压器AVDDH连接所述S6-H的第一端，所述S6-H的第二端通过布线连接所述第一组驱动开关。
4.根据权利要求2所述的驱动器，其特征在于，所述配置阻抗模块外接了第一管脚和第二管脚，所述第一管脚和所述第二管脚分别连接了共模反馈电路CMFB；
所述共模反馈电路CMFB通过开关S8-L连接了NMOS管的栅极端，所述NMOS管的漏极端通过布线连接所述第二组驱动开关；所述NMOS管的源极端连接地；在所述NMOS管的栅极端和所述S8-L之间位置连接了开关S7-L的第一端，所述S7-L的第二端接地。
5.根据权利要求1所述的驱动器，其特征在于，所述配置低压源模块的电路连接结构包括：驱动器的片外输入正电源电压VDD2和负电源电压VEE、片内稳压器负电源AVEEL、稳压器正电源AVDDL、多路选择器和开关S6-L；
所述稳压器负电源AVEEL上接输入电源VDD2的分支布线且下接输入负压参考地VEE的分支布线；所述稳压器正电源AVDDL上接输入电源VDD2的分支布线且下接地；
所述多路选择器包括三个选择路径，包括：第一选择路径接地、第二选择路径连接所述稳压器负电源AVEEL以及第三选择路径连接所述稳压器正电源AVDDL；
所述多路选择器连接所述S6-L的第一端，所述S6-L的第二端通过布线连接所述第二组驱动开关。
6.一种混合型发射端驱动器的应用方法，其特征在于，应用于如权利要求1至5中任一项所述的驱动器，所述方法包括：
获取预先配置的信号文件，所述信号文件内预先存储了不同场景模式对应的信号值集合，所述信号值为向开关对应的预先赋值，所述预先赋值用于表征所述开关的导通或关断；
当确定目标场景模式时，从所述信号文件中查找所述目标场景模式对应的目标信号值集合；
根据所述目标信号值集合，控制所述模式选择模块、所述配置阻抗模块和所述配置低压源模块各自电路连接结构内的开关导通或关断。
7.根据权利要求6所述的方法，其特征在于，
若目标场景模式为符合开启推拉电流模式，则根据所述目标信号值集合，控制所述模式选择模块和所述配置低压源模块内开关导通或关断，包括：开S6-H和S6-L，断开S7-H，导通S8-H，控制开启推拉电流模式；或，
若目标场景模式为符合开启电压驱动模式，则根据所述目标信号值集合，控制所述模式选择模块和所述配置低压源模块内开关导通或关断，包括：导通所述S6-H和所述S6-L，导通所述S7-H，断开所述S8-H，控制开启电压驱动模式。
8.根据权利要求7所述的方法，其特征在于，
若所述目标场景模式除了符合开启推拉电流模式之外，且还满足断开源端匹配电阻需求，则根据所述目标信号值集合，控制所述配置阻抗模块内开关导通或关断，包括：
在所述推拉电流模式下，断开所述S3-P、所述S3-N和所述S4，断开所述S5-P和所述S5-N，导通所述S1-P和所述S1-N，即为断开源端匹配电阻；
若所述目标场景模式除了符合开启推拉电流模式之外，且还满足开启源端匹配电阻需求，则根据所述目标信号值集合，控制所述配置阻抗模块内开关导通或关断，包括：
在所述推拉电流模式下，导通所述S3-P、所述S3-N和所述S4，断开所述S5-P和所述S5-N，导通所述S1-P和所述S1-N，即为开启源端匹配电阻。
9.根据权利要求7所述的方法，其特征在于，
若所述目标场景模式除了符合开启电压驱动模式之外，且还满足断开源端匹配电阻的需求，则根据所述目标信号值集合，控制所述配置阻抗模块内开关导通或关断，包括：
在所述电压驱动模式下，断开所述S3-P和所述S3-N，断开所述S5-P和所述S5-N，断开所述S4，导通所述S1-P和导通S1-N，即为断开源端匹配电阻；
若所述目标场景模式除了符合开启电压驱动模式之外，且还满足开启源端匹配电阻的需求，则根据所述目标信号值集合，控制所述配置阻抗模块内开关导通或关断，包括：
在所述电压驱动模式下，导通所述S3-P和所述S3-N，导通所述S5-P和所述S5-N，断开所述S4，断开所述S1-P和所述S1-N，即为开启源端匹配电阻。
10.根据权利要求9所述的方法，其特征在于，
在所述电压驱动模式下，通过调节所述稳压器AVDDH，调节输出的高电源电压VH；
配置所述稳压器负电源AVEEL的参考电压、所述稳压器正电源AVDDL的参考电压和所述电源电压VEE，使得所述多路选择器从所述三个选择路径中确定一种选择路径，用于确定输出的低电源电压VL；
根据可调节的所述高电源电压VH和所述低电源电压VL，配置摆幅和共模范围。
CN202210192421.3A 2022-02-28 2022-02-28 混合型发射端驱动器及其应用方法 Active CN114564431B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210192421.3A CN114564431B (zh) 2022-02-28 2022-02-28 混合型发射端驱动器及其应用方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210192421.3A CN114564431B (zh) 2022-02-28 2022-02-28 混合型发射端驱动器及其应用方法

Publications (2)

Publication Number Publication Date
CN114564431A true CN114564431A (zh) 2022-05-31
CN114564431B CN114564431B (zh) 2022-12-02

Family

ID=81716711

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210192421.3A Active CN114564431B (zh) 2022-02-28 2022-02-28 混合型发射端驱动器及其应用方法

Country Status (1)

Country Link
CN (1) CN114564431B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105743486A (zh) * 2014-12-30 2016-07-06 联发科技股份有限公司 驱动电路及驱动电路的控制方法
US20160197598A1 (en) * 2013-07-16 2016-07-07 Mediatek Inc. Driver circuit for signal transmission and control method of driver circuit
CN110932714A (zh) * 2019-12-18 2020-03-27 吉林大学 一种基于sublvds的传输接口电路
US10771077B1 (en) * 2019-03-15 2020-09-08 Marvell Asia Pte., LTD Hybrid return-to-zero voltage-mode DAC driver
CN111800120A (zh) * 2019-04-02 2020-10-20 精工爱普生株式会社 Lvds驱动器电路、集成电路装置、振荡器、电子设备以及移动体
CN113224856A (zh) * 2021-02-03 2021-08-06 杭州电子科技大学温州研究院有限公司 一种可重构电流型无线电能传输系统的优化方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160197598A1 (en) * 2013-07-16 2016-07-07 Mediatek Inc. Driver circuit for signal transmission and control method of driver circuit
CN105743486A (zh) * 2014-12-30 2016-07-06 联发科技股份有限公司 驱动电路及驱动电路的控制方法
US10771077B1 (en) * 2019-03-15 2020-09-08 Marvell Asia Pte., LTD Hybrid return-to-zero voltage-mode DAC driver
CN111800120A (zh) * 2019-04-02 2020-10-20 精工爱普生株式会社 Lvds驱动器电路、集成电路装置、振荡器、电子设备以及移动体
CN110932714A (zh) * 2019-12-18 2020-03-27 吉林大学 一种基于sublvds的传输接口电路
CN113224856A (zh) * 2021-02-03 2021-08-06 杭州电子科技大学温州研究院有限公司 一种可重构电流型无线电能传输系统的优化方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
XIN ZAN等: ""100MHz Symmetric Current-Mode Class D Wireless Power Transfer"", 《IEEE JOURNAL OF EMERGING AND SELECTED TOPICS IN POWER ELECTRONICS》 *
王世荣: ""高速SerDes发送器的设计与实现"", 《中国优秀硕士学位论文全文库》 *

Also Published As

Publication number Publication date
CN114564431B (zh) 2022-12-02

Similar Documents

Publication Publication Date Title
US7538588B2 (en) Dual-function drivers
US7795919B2 (en) Transmitter driver circuit in high-speed serial communications system
EP2715937B1 (en) Balanced impedance method for differential signaling
JP4960833B2 (ja) シングルエンド伝送及び差動伝送の切替えが可能なインタフェース回路
US6894505B2 (en) Flexible interface for universal bus test instrument
JP5897038B2 (ja) プリエンファシスを備えた電圧モードドライバ
CN109714041B (zh) 一种高速信号驱动电路
CN118349507B (zh) 一种数据传输的串行接口驱动电路及其控制方法
CN114564431B (zh) 混合型发射端驱动器及其应用方法
US8085008B2 (en) System for accounting for switch impendances
US11019392B2 (en) Methods and apparatus for an output buffer
KR101621844B1 (ko) 저전압 차동 신호 전송기
US11476839B2 (en) LVDS driver
GB2497188A (en) Power efficient high speed backplane driver circuit with high voltage swing
CN109644165A (zh) 驱动器电路及其控制方法、以及发送/接收系统
CN114637716B (zh) 支持多种接口标准的放大器的负载电路及驱动电路
JP6807642B2 (ja) 送信装置
US9705499B1 (en) System and method for interchangeable transmission driver output stage and low-power margining mode
TWI820766B (zh) 具有過電壓保護的電壓模式發射器電路
US12063033B2 (en) Apparatus for multi-driver architecture with high voltage protection and impedance control
US10897252B1 (en) Methods and apparatus for an auxiliary channel
US11921651B2 (en) Interface module with low-latency communication of electrical signals between power domains
US20230409063A1 (en) Voltage mode transmitter circuit having overvoltage protection
CN107766278B (zh) 一种兼容直流/交流耦合的高速串行接口接收机前端电路
CN112242839A (zh) 输出缓冲器和用于操作连接在主机设备和接收设备之间的多模态输出缓冲器的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: Room 101, floor 1, building 3, yard 18, Kechuang 10th Street, Beijing Economic and Technological Development Zone, Daxing District, Beijing 100176

Applicant after: Beijing ESWIN Computing Technology Co.,Ltd.

Address before: Room 101, floor 1, building 3, yard 18, Kechuang 10th Street, Beijing Economic and Technological Development Zone, Daxing District, Beijing 100176

Applicant before: Beijing yisiwei Computing Technology Co.,Ltd.

GR01 Patent grant
GR01 Patent grant