CN114420569B - 扇出式封装方法及封装结构 - Google Patents
扇出式封装方法及封装结构 Download PDFInfo
- Publication number
- CN114420569B CN114420569B CN202111608147.5A CN202111608147A CN114420569B CN 114420569 B CN114420569 B CN 114420569B CN 202111608147 A CN202111608147 A CN 202111608147A CN 114420569 B CN114420569 B CN 114420569B
- Authority
- CN
- China
- Prior art keywords
- chip
- layer
- temporary carrier
- forming
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 82
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 31
- 229910052751 metal Inorganic materials 0.000 claims abstract description 79
- 239000002184 metal Substances 0.000 claims abstract description 79
- 239000004033 plastic Substances 0.000 claims abstract description 15
- 229920003023 plastic Polymers 0.000 claims abstract description 15
- 238000007789 sealing Methods 0.000 claims abstract description 12
- 239000010410 layer Substances 0.000 claims description 153
- 230000008569 process Effects 0.000 claims description 43
- 238000000926 separation method Methods 0.000 claims description 9
- 239000012790 adhesive layer Substances 0.000 claims description 8
- 238000009713 electroplating Methods 0.000 claims description 7
- IUYOGGFTLHZHEG-UHFFFAOYSA-N copper titanium Chemical group [Ti].[Cu] IUYOGGFTLHZHEG-UHFFFAOYSA-N 0.000 claims description 5
- 229910000679 solder Inorganic materials 0.000 claims description 5
- QCEUXSAXTBNJGO-UHFFFAOYSA-N [Ag].[Sn] Chemical group [Ag].[Sn] QCEUXSAXTBNJGO-UHFFFAOYSA-N 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 4
- 238000005516 engineering process Methods 0.000 claims description 3
- 238000003466 welding Methods 0.000 claims description 3
- 239000000463 material Substances 0.000 abstract description 15
- 238000004519 manufacturing process Methods 0.000 abstract description 8
- 239000004065 semiconductor Substances 0.000 abstract description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 7
- 229910052802 copper Inorganic materials 0.000 description 7
- 239000010949 copper Substances 0.000 description 7
- 238000007731 hot pressing Methods 0.000 description 7
- 238000005538 encapsulation Methods 0.000 description 5
- 239000007769 metal material Substances 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 239000003292 glue Substances 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 239000002390 adhesive tape Substances 0.000 description 3
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000002207 thermal evaporation Methods 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 229910001020 Au alloy Inorganic materials 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 229910000756 V alloy Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000003353 gold alloy Substances 0.000 description 2
- MSNOMDLPLDYDME-UHFFFAOYSA-N gold nickel Chemical compound [Ni].[Au] MSNOMDLPLDYDME-UHFFFAOYSA-N 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- HBVFXTAPOLSOPB-UHFFFAOYSA-N nickel vanadium Chemical compound [V].[Ni] HBVFXTAPOLSOPB-UHFFFAOYSA-N 0.000 description 2
- 238000012858 packaging process Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229920002577 polybenzoxazole Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000012945 sealing adhesive Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 230000008521 reorganization Effects 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/561—Batch processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
- H01L2224/1146—Plating
- H01L2224/11462—Electroplating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
- H01L2224/141—Disposition
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供一种扇出式封装方法及封装结构，该方法包括：提供芯片、第一临时载盘和第二临时载盘；第二临时载盘的第一表面设置有第一金属种子层；在芯片的第一表面形成导电连接件，并将芯片的第一表面固定到第一临时载盘上；在芯片的第二表面依次形成第二金属种子层和金属层；将芯片与所述第一临时载盘分离；将芯片第二表面的金属层与第二临时载盘的第一金属种子层进行热压键合；在芯片的第一表面形成塑封层，将芯片与第二临时载盘分离；在芯片的导电连接件上形成重布线层。该封装方法可以改善芯片偏移，易于制作，能够广泛应用到半导体封装行业，极大提高芯片生产良率，节约了时间及物料成本。
Description
技术领域
本发明属于半导体封装技术领域，具体涉及一种扇出式封装方法及封装结构。
背景技术
目前在半导体封装业界，扇出型晶圆级封装作为应用于众多移动应用的成熟技术，主要有两种方式分别为先晶圆和后晶圆。其中先晶圆工艺的优势在于具有较成熟的制程和较低的成本，但在制程过程中仍然存在晶粒芯片偏移、芯片/塑封层界面平整度不佳以及晶圆翘曲问题，导致良率低下。
目前在扇出型封装工艺中进行芯片重组粘合工序时，通过在载体上贴上双面胶，拾取合格的芯片放置于双面胶上，由于受到贴/装片机自身精度以及双面胶黏性的限制，使用环氧树脂封胶压合成型后芯片会产生偏移或者被封胶冲走，这种风险的存在对后续的重布线制程等都会造成不良影响，如此一来，不仅生产良率大幅下降，也浪费时间及物料成本。
针对上述问题，有必要提出一种设计合理且可以有效解决上述问题的一种扇出式封装方法及封装结构。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一，提供一种扇出式封装方法及封装结构。
本发明的一个方面提供一种扇出式封装方法，所述封装方法包括：
提供芯片、第一临时载盘和第二临时载盘；其中，所述第二临时载盘的第一表面设置有第一金属种子层；
在所述芯片的第一表面形成导电连接件，并将所述芯片的第一表面固定到所述第一临时载盘上；
在所述芯片的第二表面依次形成第二金属种子层和金属层；
将所述芯片与所述第一临时载盘分离；
将所述芯片第二表面的金属层与所述第二临时载盘的所述第一金属种子层进行热压键合；
在所述芯片的第一表面形成塑封层，将所述芯片与所述第二临时载盘分离；
在所述芯片的导电连接件上形成重布线层。
可选的，所述将所述芯片第二表面的金属层与所述第二临时载盘的所述第一金属种子层进行热压键合，包括：
采用热压焊工艺，通过施加预设的压力和温度，将所述芯片第二表面的金属层与所述第二临时载盘的所述第一金属种子层的表面原子形成键合。
可选的，所述金属层为锡-银金属层，所述第一金属种子层为钛-铜种子层。
可选的，所述将所述芯片的第一表面固定到所述第一临时载盘上，包括：在所述第一临时载盘上形成第一剥离层和粘合层，将所述芯片的第一表面上的导电连接件固定在所述粘合层上；
所述将所述芯片与所述第一临时载盘分离，包括：去除所述第一剥离层，使得所述芯片与所述第一临时载盘分离。
可选的，所述第二临时载盘还设置有第二剥离层，所述第一金属种子层设置在所述第二剥离层上；
所述将所述芯片与所述第二临时载盘分离，包括：
采用载盘分离技术去除所述第二剥离层，使得所述芯片与所述第二临时载盘分离；
采用研磨工艺将键合后的所述第一金属种子层去除。
可选的，所述将所述芯片与所述第二临时载盘分离之后，所述方法还包括：
对所述塑封层背离所述第二金属种子层的一侧进行减薄，以露出所述导电凸块。
可选的，所述在所述芯片的第一表面形成导电连接件，包括：
在所述芯片的第一表面形成焊盘；
采用电镀工艺在所述焊盘上形成导电凸块。
可选的，所述在所述芯片的导电连接件上形成重布线层，包括：
在所述导电凸块和所述塑封层上形成第一介电层；
图形化所述第一介电层，在图形化后的所述第一介电层上形成重布线层。
可选的，所述在所述芯片的导电连接件上形成重布线层之后，所述方法还包括：
在所述重布线层上形成第二介电层；
图形化所述第二介电层，在图形化后的所述第二介电层上形成焊球。
本发明的另一方方面提供一种扇出式封装结构，采用前文所述的封装方法封装形成。
本发明提供的扇出式封装方法及封装结构，该封装方法中将芯片第二表面的金属层与第二临时载盘的第一金属种子层进行热压键合。通过热压键合工艺将芯片第二表面的金属层与第二临时载盘的第一金属种子层进行热压键合，可在低温下实现晶圆级键合，无需施加电场(阳极键合)或复杂的键合前清洁程序(等离子体辅助硅直接键合)，并且在键合过程中，可以实现气密密封以及电连接；采用热压键合工艺可以在芯片被封胶封住时获得较高的芯片精准度，降低了压合成型后芯片会产生偏移或者被封胶冲走的风险，工艺流程简单，无复杂程序，极大提高生产良率，节约了时间及物料成本；采用热压键合工艺可以获得较高的芯片精准度，有利于后续在重新布线过程中实现6p6m等更为复杂的布线结构。该封装方法易于制作，能够广泛应用到半导体封装行业，极大提高芯片生产良率，节约了时间及物料成本。
附图说明
图1为本发明一实施例中一种扇出式封装方法的流程示意图；
图2～图9为本发明另一实施例的一种扇出式封装方法的封装工艺示意图。
具体实施方式
为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明作进一步详细描述。
如图1所示，本发明的一方面提供一种扇出式封装方法S100，该封装方法S100包括：
S110、提供芯片、第一临时载盘和第二临时载盘；其中，所述第二临时载盘的第一表面设置有第一金属种子层。
具体地，如图2和图6所示，提供芯片110、第一临时载盘120和第二临时载盘130；其中，第二临时载盘130的第一表面设置有第一金属种子层140。
需要说明的是，在本实施例中，第一临时载盘120采用玻璃载盘，第二临时载盘130采用金属载盘。当然，除此以外，本领域技术人员还可以根据实际需要选择第一临时载盘120和第二临时载盘130的材料，例如，硅片、玻纤树脂片等等，本实施例不做具体限定。
需要进一步说明的是，在本实施例中，第一金属种子层140为钛-铜种子层，具体地，第一金属种子层140为1k钛和2k铜。当然，除此以外，本领域技术人员还可以根据实际需要，选择其他一些金属材料制备形成第一金属种子层140，例如，第一金属种子层140的制作材料还可以选自铜、镍、铬铜合金、镍钒合金、镍金合金、铝等金属材料制作形成，本实施例对此并不限制。
S120、在所述芯片的第一表面形成导电连接件，并将所述芯片的第一表面固定到所述第一临时载盘上。
具体地，在芯片110的第一表面通过电镀工艺形成导电连接件，在本实施例中，是在芯片110的正面形成导电连接件。
形成导电连接件的过程具体包括：如图2所示，在芯片110的第一表面形成焊盘111，然后采用电镀工艺在焊盘111上形成导电凸块112。焊盘111与导电凸块112一一对应。
需要说明的是，在本实施例中，焊盘111的材料采用金属铜，导电凸块112的材料也是金属铜，焊盘111和导电凸块112也可以采用其他的金属材料，本实施例不做具体限定。
需要进一步说明的是，形成导电凸块112还可以采用溅射、热蒸发、等离子体增强化学气相沉积、低压化学气相沉积、大气压化学气相沉积或电子回旋谐振化学气相沉积等工艺，本实施例对此并不限制。
示例性的，所述将所述芯片的第一表面固定到所述第一临时载盘上，包括：
如图2所示，在第一临时载盘120上形成第一剥离层121和粘合层122，将芯片110的第一表面上的导电连接件固定在粘合层122上，也就是说，将芯片110正面的导电凸块112固定在粘合层122上。
将芯片110的第一表面固定到第一临时载盘120上，可以更好的为在芯片110的第二表面形成第二金属种子层150和金属层160做准备。
S130、在所述芯片的第二表面依次形成第二金属种子层和金属层。
具体地，如图3所示，在芯片110的第二表面，也就是说在芯片110的背面先通过溅射工艺形成第二金属种子层150，然后再通过电镀工艺再第二金属种子层150上形成金属层160。
需要说明的是，在本实施例中，第二金属种子层150为钛-铜种子层，具体地，第二金属种子层150为1k钛和2k铜。当然，除此以外，本领域技术人员还可以根据实际需要，选择其他一些金属材料制备形成第二金属种子层150，例如，第一金属种子层140的制作材料还可以选自铜、镍、铬铜合金、镍钒合金、镍金合金、铝等金属材料制作形成，本实施例对此并不限制。形成第二金属种子层150的工艺还可以采用电镀、热蒸发、等离子体增强化学气相沉积、低压化学气相沉积、大气压化学气相沉积或电子回旋谐振化学气相沉积等工艺，本实施例对此并不限制。
需要进一步说明的是，在本实施例中，金属层160为锡-银金属层，也可以是其他材料的金属层，本实施例不做具体限定。形成金属层160的工艺还可以采用溅射、热蒸发、等离子体增强化学气相沉积、低压化学气相沉积、大气压化学气相沉积或电子回旋谐振化学气相沉积等工艺，本实施例对此并不限制。
S140、将所述芯片与所述第一临时载盘分离。
具体地，如图4所示，使用暂时性玻璃载盘分离技术，去除第一剥离层121和粘合层122，使得芯片110与第一临时载盘120分离。在第一临时载盘120上形成第一剥离层121，可以在芯片110与第一临时载盘120需要分离时，更容易更快捷的进行分离。
需要说明的是，如图5所示，以上的封装步骤完成后需要对芯片进行切割，切割成多个独立芯片。
S150、将所述芯片第二表面的金属层与所述第二临时载盘的所述第一金属种子层进行热压键合。
具体地，如图6所示，采用热压焊工艺，通过施加预设的压力和温度，将多个独立芯片110的第二表面的金属层160与第二临时载盘130上的第一金属种子层140的表面原子形成键合。也就是说，采用热压焊工艺，通过施加预设的压力和温度，将独立芯片110背面的锡-银金属层与第二临时载盘130上的钛-铜种子层的表面原子形成键合。从而将芯片110与第二临时载盘130之间形成稳固粘合，可以改善芯片偏移。
需要说明的是，在本实施例中，采用超声热压工艺将多个独立芯片110的第二表面的金属层160与第二临时载盘130上的第一金属种子层140的表面原子形成键合，其中超声热压中所需的压力和温度根据合金中的金属比例进行选择。
热压焊工艺是一种无中间层的固态结合工艺，更具体地说是扩散结合。在同时施加一定压力和温度下，通过表面原子接触以形成键，键合包括三个阶段：界面形成、晶体错配调节和晶粒生长。
S160、在所述芯片的第一表面形成塑封层，将所述芯片与所述第二临时载盘分离。
具体地，如图7所示，芯片110与第二临时载盘130粘合完成后，通过压合成型工艺在芯片110的第一表面形成塑封层170，将芯片110通过塑封层170封在塑封胶中。
示例性的，如图6和图7所示，第二临时载盘130还设置有第二剥离层131，第一金属种子层140设置在第二剥离层131上。
所述将所述芯片与所述第二临时载盘分离，包括：
首先，如图8所示，采用载盘分离技术去除第二剥离层131，使得芯片110与第二临时载盘130更好的进行分离，分离方法可以采用热分离，激光分离，紫外光分离，机械分离等方法。
然后，如图8所示，采用研磨工艺将键合后的第一金属种子层140去除。
需要说明的是，去除第二剥离层131和去除第一金属种子层140的工艺本实施例不做具体限定，可以根据需要进行选择。
将芯片110与第二临时载盘130分离后，需要对塑封层170进行减薄，露出芯片110上的导电凸块112。可以采用研磨工艺或者其他的工艺将塑封层170及逆行减薄。
S170、在所述芯片的导电连接件上形成重布线层。
具体地，如图9所示，首先，在导电凸块112和塑封层170上形成第一介电层180。也就是说，在导电凸块112和塑封层170的表面涂敷第一介电层180，第一介电层180的材料为聚酰亚胺(PI)、聚苯并噁唑(PBO)等，涂敷方法通常为晶圆旋涂，本实施例不做具体限定。第一介电层180对导电凸块112起到保护作用。
然后，采用光刻工艺图形化第一介电层180，在图形化后的第一介电层180上形成重布线层190。形成重布线层190的方法为溅射及电镀等，重布线层190的材料通常为钛和铜，对于重布线层190的沉积方法和金属材料本实施例不做具体限定。
其次，在重布线层190上形成第二介电层200。也就是说，在重布线层190的表面涂敷第二介电层200，第二介电层200的材料可以使用光感阻焊胶(PSR)等，本实施例不做具体限定。第二介电层200覆盖在重布线层190上的工艺可以为真空压膜或印刷工艺，本实施例不做具体限定。
最后，采用光刻工艺图形化第二介电层200，在图形化后的第二介电层200上进行植球形成多个焊球210。封装结构通过多个焊球210与外界连接。
形成焊球210后，按照所需的封装尺寸进行切割，形成最终的封装结构。
需要说明的是，在给出的实施例中，为2层介电层结构，也可以是3层、4层等介电层，也就是说，本发明实际可以适用多种层数，根据实际设计需要进行调整。
本发明的封装方法中将芯片第二表面的金属层与第二临时载盘的第一金属种子层进行热压键合。通过热压键合工艺将芯片第二表面的金属层与第二临时载盘的第一金属种子层进行热压键合，可在低温下实现晶圆级键合，无需施加电场(阳极键合)或复杂的键合前清洁程序(等离子体辅助硅直接键合)，并且在键合过程中，可以实现气密密封以及电连接；采用热压键合工艺可以在芯片被封胶封住时获得较高的芯片精准度，降低了压合成型后芯片会产生偏移或者被封胶冲走的风险，工艺流程简单，无复杂程序，极大提高生产良率，节约了时间及物料成本；采用热压键合工艺可以获得较高的芯片精准度，有利于后续在重新布线过程中实现6p6m等更为复杂的布线结构。
本发明的另一方面提供一种扇出式封装结构，采用前文所述的封装方法封装形成，封装方法的具体步骤可以参考前文相关记载，在此不作赘述。采用前文所述封装方法封装形成的封装结构，不仅极大提高生产良率，节约了时间及物料成本，而且可以获得较高的芯片精准度。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。
Claims (10)
1.一种扇出式封装方法，其特征在于，所述封装方法包括：
提供芯片、第一临时载盘和第二临时载盘；其中，所述第二临时载盘的第一表面设置有第一金属种子层；
在所述芯片的第一表面形成导电连接件，并将所述芯片的第一表面固定到所述第一临时载盘上；
在所述芯片的第二表面依次形成第二金属种子层和金属层；
将所述芯片与所述第一临时载盘分离；
将所述芯片第二表面的金属层与所述第二临时载盘的所述第一金属种子层进行热压键合；
在所述芯片的第一表面形成塑封层，将所述芯片与所述第二临时载盘分离；
在所述芯片的导电连接件上形成重布线层。
2.根据权利要求1所述的方法，其特征在于，所述将所述芯片第二表面的金属层与所述第二临时载盘的所述第一金属种子层进行热压键合，包括：
采用热压焊工艺，通过施加预设的压力和温度，将所述芯片第二表面的金属层与所述第二临时载盘的所述第一金属种子层的表面原子形成键合。
3.根据权利要求2所述的方法，其特征在于，所述金属层为锡-银金属层，所述第一金属种子层为钛-铜种子层。
4.根据权利要求1至3任一项所述的方法，其特征在于，所述将所述芯片的第一表面固定到所述第一临时载盘上，包括：在所述第一临时载盘上形成第一剥离层和粘合层，将所述芯片的第一表面上的导电连接件固定在所述粘合层上；
所述将所述芯片与所述第一临时载盘分离，包括：去除所述第一剥离层，使得所述芯片与所述第一临时载盘分离。
5.根据权利要求1至3任一项所述的方法，其特征在于，所述第二临时载盘还设置有第二剥离层，所述第一金属种子层设置在所述第二剥离层上；
所述将所述芯片与所述第二临时载盘分离，包括：
采用载盘分离技术去除所述第二剥离层，使得所述芯片与所述第二临时载盘分离；
采用研磨工艺将键合后的所述第一金属种子层去除。
6.根据权利要求1至3任一项所述的方法，其特征在于，所述将所述芯片与所述第二临时载盘分离之后，所述方法还包括：
对所述塑封层背离所述第二金属种子层的一侧进行减薄，以露出导电凸块。
7.根据权利要求1至3任一项所述的方法，其特征在于，所述在所述芯片的第一表面形成导电连接件，包括：
在所述芯片的第一表面形成焊盘；
采用电镀工艺在所述焊盘上形成导电凸块。
8.根据权利要求7所述的方法，其特征在于，所述在所述芯片的导电连接件上形成重布线层，包括：
在所述导电凸块和所述塑封层上形成第一介电层；
图形化所述第一介电层，在图形化后的所述第一介电层上形成重布线层。
9.根据权利要求8所述的方法，其特征在于，所述在所述芯片的导电连接件上形成重布线层之后，所述方法还包括：
在所述重布线层上形成第二介电层；
图形化所述第二介电层，在图形化后的所述第二介电层上形成焊球。
10.一种扇出式封装结构，其特征在于，采用权利要求1至9任一项所述的封装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111608147.5A CN114420569B (zh) | 2021-12-23 | 2021-12-23 | 扇出式封装方法及封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111608147.5A CN114420569B (zh) | 2021-12-23 | 2021-12-23 | 扇出式封装方法及封装结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114420569A CN114420569A (zh) | 2022-04-29 |
| CN114420569B true CN114420569B (zh) | 2024-08-20 |
Family
ID=81269096
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111608147.5A Active CN114420569B (zh) | 2021-12-23 | 2021-12-23 | 扇出式封装方法及封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114420569B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201834191A (zh) * | 2016-11-18 | 2018-09-16 | 大陸商華為技術有限公司 | 晶片封裝結構和方法 |
| CN111668113A (zh) * | 2019-03-08 | 2020-09-15 | 矽磐微电子(重庆)有限公司 | 半导体封装方法及半导体封装组件 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3686267B2 (ja) * | 1998-10-28 | 2005-08-24 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
| US6853067B1 (en) * | 1999-10-12 | 2005-02-08 | Microassembly Technologies, Inc. | Microelectromechanical systems using thermocompression bonding |
| JP3991624B2 (ja) * | 2001-06-26 | 2007-10-17 | 日亜化学工業株式会社 | 表面実装型発光装置及びその製造方法 |
| CN103681458B (zh) * | 2012-09-03 | 2016-06-01 | 华进半导体封装先导技术研发中心有限公司 | 一种制作嵌入式超薄芯片的三维柔性堆叠封装结构的方法 |
| US9799592B2 (en) * | 2013-11-19 | 2017-10-24 | Amkor Technology, Inc. | Semicondutor device with through-silicon via-less deep wells |
| CN108538737B (zh) * | 2018-03-22 | 2019-12-24 | 江西芯创光电有限公司 | 载板的压合方法 |
| CN109003907B (zh) * | 2018-08-06 | 2021-10-19 | 中芯集成电路（宁波）有限公司 | 封装方法 |
| US11616046B2 (en) * | 2018-11-02 | 2023-03-28 | iCometrue Company Ltd. | Logic drive based on chip scale package comprising standardized commodity programmable logic IC chip and memory IC chip |
| TW202036812A (zh) * | 2019-03-26 | 2020-10-01 | 新加坡商Ｐｅｐ創新有限公司 | 半導體裝置封裝方法及半導體裝置 |
-
2021
- 2021-12-23 CN CN202111608147.5A patent/CN114420569B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201834191A (zh) * | 2016-11-18 | 2018-09-16 | 大陸商華為技術有限公司 | 晶片封裝結構和方法 |
| CN111668113A (zh) * | 2019-03-08 | 2020-09-15 | 矽磐微电子(重庆)有限公司 | 半导体封装方法及半导体封装组件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114420569A (zh) | 2022-04-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI841586B (zh) | 晶片封裝方法 | |
| US11848310B2 (en) | Semiconductor device and method of manufacturing thereof | |
| US6841413B2 (en) | Thinned die integrated circuit package | |
| US7445963B2 (en) | Semiconductor package having an interfacial adhesive layer | |
| US11031259B2 (en) | Method of manufacturing an electronic device and electronic device manufactured thereby | |
| US11646299B2 (en) | Method of manufacturing a semiconductor package including a first sub-package stacked atop a second sub-package | |
| US20220392884A1 (en) | Integrated Circuit Package and Method | |
| US11996400B2 (en) | Manufacturing method of package on package structure | |
| US20210233890A1 (en) | Packaging structures | |
| CN117116899A (zh) | 一种芯粒的晶圆级集成封装结构与方法 | |
| CN114420569B (zh) | 扇出式封装方法及封装结构 | |
| CN108962766B (zh) | 封装结构及其形成方法 | |
| TWI425580B (zh) | 製造半導體晶片封裝模組之方法 | |
| CN112687661A (zh) | 模块化封装结构及方法 | |
| CN115295434A (zh) | 扇出式封装方法及封装结构 | |
| CN117153699A (zh) | 扇出型封装体的制备方法 | |
| CN117038485A (zh) | 一种临时键合及底填的方法 | |
| TW202349575A (zh) | 半導體裝置和用於先進散熱的方法 | |
| TW202343692A (zh) | 封裝方法及封裝結構 | |
| CN117276217A (zh) | 扇出型封装结构和扇出型封装方法 | |
| CN114975410A (zh) | 双层堆叠的3d扇出型封装结构及其封装方法 | |
| TW202046413A (zh) | 形成半導體封裝的方法 | |
| CN113394172A (zh) | 嵌入式模制扇出型（emfo）封装及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |