Nothing Special   »   [go: up one dir, main page]

CN114400276A - 一种高压led芯片的制作方法 - Google Patents

一种高压led芯片的制作方法 Download PDF

Info

Publication number
CN114400276A
CN114400276A CN202210053067.6A CN202210053067A CN114400276A CN 114400276 A CN114400276 A CN 114400276A CN 202210053067 A CN202210053067 A CN 202210053067A CN 114400276 A CN114400276 A CN 114400276A
Authority
CN
China
Prior art keywords
led chip
voltage led
layer
sapphire
silicon oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210053067.6A
Other languages
English (en)
Inventor
黄文光
林潇雄
张振
王洪峰
曹玉飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Focus Lightings Technology Suqian Co ltd
Original Assignee
Focus Lightings Technology Suqian Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Focus Lightings Technology Suqian Co ltd filed Critical Focus Lightings Technology Suqian Co ltd
Priority to CN202210053067.6A priority Critical patent/CN114400276A/zh
Priority to PCT/CN2022/076491 priority patent/WO2023137814A1/zh
Priority to US17/791,139 priority patent/US20240222546A1/en
Publication of CN114400276A publication Critical patent/CN114400276A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本申请提供一种高压LED芯片的制作方法，本申请实施例中的蓝宝石衬底PSS为上下两层结构，上层为氧化硅SIO2，下层为蓝宝石AL2O3。在蓝宝石AL2O3图形化前，在蓝宝石AL2O3上沉积一层氧化硅SIO2，然后通过干法刻蚀做出蓝宝石衬底PSS，使用该衬底作业高压LED芯片，在电感耦合等离子体ICP刻蚀桥接隔离槽后，对蓝宝石衬底PSS进行腐蚀，将蓝宝石AL2O3上方的氧化硅SIO2去除，这样，在高压LED芯片隔离槽处形成平整的平台，便于后续桥接金属的覆盖，改善桥接金属断裂等问题。

Description

一种高压LED芯片的制作方法
技术领域
本申请涉及半导体器件制作技术领域，尤其涉及一种高压LED芯片的制作方法。
背景技术
发光二极管，简称为LED，是一种常用的发光器件。LED有节能、环保、安全、寿命长、低功耗等特点，可以广泛应用于各种指示、显示、装饰、背光源、普通照明等领域。与普通的LED芯片相比，高压LED芯片具有电流小、电压高、无需大幅度的进行电压转换、变压损耗小、驱动设计简单、散热要求低等优点，而且高压LED芯片能减小封装成本、减少元件数和焊点数、可靠性能高。因此，高压LED芯片的应用越来越广泛。
图1为一种实施例中高压LED芯片产品截面结构示意图，图2为图1中高压LED芯片产品隔离槽的截面示意图，图2中虚框部分为隔离槽。结合图1与图2，目前高压LED芯片的隔离槽通常采用电感耦合等离子体(Inductively Coupled Plasma，ICP)工艺，将外延层(图2中的N型氮化镓到P型氮化镓为外延层)从N型氮化镓(N-GAN)刻蚀到蓝宝石AL2O3的衬底。通常选用三氯化硼(BCL3)或氯气(CL2)等气体进行刻蚀，通常情况下，会将隔离槽的角度控制20°-60°之间，以便桥接金属覆盖。
但上述方法中，由于工艺和工序上的原因，无法将蓝宝石AL2O3上的图形化蓝宝石衬底(PatternedSapphire Substrate,PSS)打平，PSS的形状类似蒙古包形貌，其头部是尖的，这样就会导致高压LED芯片隔离槽处的金属桥接覆盖差，容易出现断裂等问题，如图1所示的裂缝处，从而会容易引发高压LED芯片老化烧毁等问题。
发明内容
本申请提供一种高压LED芯片的制作方法，以解决目前高压LED芯片隔离槽处金属桥接覆盖差、高压LED芯片容易老化、烧毁等问题。
一种高压LED芯片的制作方法，包括：获取预设衬底，所述预设衬底包括蓝宝石AL2O3；
在所述蓝宝石AL2O3的表层形成一层氧化硅SIO2；光刻出蓝宝石衬底PSS，所述蓝宝石衬底PSS包括上下两层，上层为所述氧化硅SIO2，下层为所述蓝宝石AL2O3；采用电感耦合等离子体工艺桥接隔离槽后，将所述隔离槽的外延全部刻穿，以漏出所述蓝宝石衬底PSS；对所述蓝宝石衬底PSS进行腐蚀以去掉上层的所述氧化硅SIO2，使所述蓝宝石衬底PSS形成平台结构；根据所述平台结构按照预设需求生成高压LED芯片。
进一步地，在所述蓝宝石AL2O3的表层形成一层氧化硅SIO2，包括：在所述蓝宝石AL2O3的表层通过预设沉积方式形成一层氧化硅SIO2；所述预设沉积方式包括离子辅助沉积方式、sputter喷溅沉积法及等离子体增强化学的气相沉积法。
进一步地，对所述蓝宝石衬底PSS进行腐蚀以去掉上层的所述氧化硅SIO2，包括：使用缓冲氧化物刻蚀液BOE浸泡所述蓝宝石衬底PSS，浸泡时间为3分钟-30分钟之间；浸泡完成后，所述氧化硅SIO2被所述缓冲氧化物刻蚀液BOE浸泡掉，以使所述蓝宝石衬底PSS形成平台结构。
进一步地，一种高压LED芯片的制作方法，还包括：通过等离子体增强化学的气相沉积法在所述高压LED芯片表面沉积一层氧化硅SIO2或氮化硅SINx，对沉淀后的所述高压LED芯片通过光刻及湿法腐蚀做出所需图形。
进一步地，一种高压LED芯片的制作方法，还包括：通过sputter喷溅沉积法或反应等离子沉积RPD工艺在所述高压LED芯片表面沉积一层透明导电层，所述导电层厚度为10纳米-300纳米；通过光刻及湿法腐蚀去除所述透明导电层的多余部分，所述多余部分是由所述高压LED芯片及用户需求来确定的。
进一步地，一种高压LED芯片的制作方法，还包括：在所述高压LED芯片的外延片刻蚀出N型氮化镓，以使所述N型氮化镓暴露在外。
进一步地，一种高压LED芯片的制作方法，还包括：使用电子束蒸发方式进行金属电极制作，所述金属电极的材质包括铬Cr、钛Ti、铝Al、银Ag、镍Ni、铂金Pt和金Au，所述金属电极的厚度在1微米-5微米之间。
进一步地，生成高压LED芯片的方法包括切割、点测、自动光学检测AOI及分选。
进一步地，一种高压LED芯片的制作方法，还包括：通过等离子辅助沉积，在所述高压LED芯片的表面镀上氧化硅SIO2或二氧化钛TiO2叠层，将所述高压LED芯片的表面形成布拉格反射镜，以提升所述高压LED芯片的亮度。
进一步地，一种高压LED芯片的制作方法，还包括：对所述高压LED芯片进行研磨，以使所述高压LED芯片减薄至目标厚度。
由以上技术方案可知，本申请提供一种高压LED芯片的制作方法，包括获取预设衬底，预设衬底包括蓝宝石AL2O3；在蓝宝石AL2O3的表层形成一层氧化硅SIO2；光刻出蓝宝石衬底PSS，蓝宝石衬底PSS包括上下两层，上层为氧化硅SIO2，下层为蓝宝石AL2O3；采用电感耦合等离子体工艺桥接隔离槽后，将隔离槽的外延全部刻穿，以漏出蓝宝石衬底PSS；对蓝宝石衬底PSS进行腐蚀以去掉上层的氧化硅SIO2，使蓝宝石衬底PSS形成平台结构；根据平台结构按照预设需求生成高压LED芯片。本申请实施例中的蓝宝石衬底PSS为上下两层结构，上层为氧化硅SIO2，下层为蓝宝石AL2O3。在蓝宝石AL2O3图形化前，在蓝宝石AL2O3上沉积一层氧化硅SIO2，然后通过干法刻蚀做出蓝宝石衬底PSS，使用该衬底作业高压LED芯片，在电感耦合等离子体ICP刻蚀桥接隔离槽后，对蓝宝石衬底PSS进行腐蚀，将蓝宝石AL2O3上方的氧化硅SIO2去除，这样，在高压LED芯片隔离槽处形成平整的平台，便于后续桥接金属的覆盖，改善桥接金属断裂等问题。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1为一种实施例中高压LED芯片产品截面结构示意图；
图2为图1中高压LED芯片产品隔离槽的截面示意图；
图3为本申请实施例中高压LED芯片产品截面结构示意图；
图4为本申请实施例中蓝宝石衬底PSS图形双层结构示意图；
图5为本申请实施例中在高压LED芯片外延片刻蚀出N型氮化镓的示意图；
图6为本申请实施例中补充外延生长后的截面结构示意图；
图7为本申请实施例中将隔离槽中的外延全部刻穿露出蓝宝石衬底PSS图形的结构示意图；
图8为本申请实施例中蓝宝石衬底PSS形成平台结构的示意图。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚，下面将结合本申请具体实施例及相应的附图对本申请技术方案进行清楚、完整地描述。显然，所描述的实施例仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。以下结合附图，详细说明本申请各实施例提供的技术方案。
为便于理解本申请实施例的技术方案，在对本申请实施例的具体实施方式进行阐述说明之前，首先对本申请实施例所属技术领域的一些技术术语进行简单解释说明。
Gan：是氮化镓，是一种无机物，是氮和镓的化合物，常用在发光二极管中。氮化镓硬度很高，能隙很宽，可以用在高功率、高速的光电元件中。例如氮化镓可以用在紫光的激光二极管，可以在不使用非线性半导体泵浦固体激光器(Diode-pumped solid-statelaser)的条件下，产生紫光(405nm)激光。
P－Gan：是P型氮化镓，是通过掺Mg得到的。N－Gan是N型氮化镓，是通过掺Si得到的。P型氮化镓和N型氮化镓中间的有源层是多量子阱(multiple quantum well，MQW)，通常情况下，P型氮化镓和N型氮化镓中间会有多个MQW，所以通常会写为MQWS。
Sapphire：是指蓝宝石，在本申请实施例中，所有附图的底层衬底均为蓝宝石Sapphire，又称为蓝宝石AL2O3。
PSS：是Patterned Sapphire Substrate的缩写，意思是图形化蓝宝石衬底。图形化蓝宝石衬底(PatternedSapphire Substrate,PSS)，也就是在蓝宝石衬底上生长干法刻蚀用掩膜，用标准的光刻工艺将掩膜刻出图形，利用电感耦合等离子体ICP刻蚀技术刻蚀蓝宝石，并去掉掩膜。再在其上生长Gan材料，使Gan材料的纵向外延变为横向外延。一方面可以有效减少Gan外延材料的位错密度，从而减小有源区的非辐射复合，减小反向漏电流，提高LED的寿命；另一方面有源区发出的光，经Gan和蓝宝石衬底界面多次散射，改变了全反射光的出射角，增加了倒装LED的光从蓝宝石衬底出射的几率，从而提高了光的提取效率。综合这两方面的原因，使PSS上生长的LED的出射光亮度比传统的LED大大提高，同时反向漏电流减小，LED的寿命也得到了延长。
干法刻蚀：是用等离子体进行薄膜刻蚀的技术。当气体以等离子体形式存在时，它具备两个特点：一方面等离子体中的这些气体化学活性比常态下时要强很多，根据被刻蚀材料的不同，选择合适的气体，就可以更快地与材料进行反应，实现刻蚀去除的目的；另一方面，还可以利用电场对等离子体进行引导和加速，使其具备一定能量，当其轰击被刻蚀物的表面时，会将被刻蚀物材料的原子击出，从而达到利用物理上的能量转移来实现刻蚀的目的。
LED正装：正装结构，上面通常涂敷一层环氧树脂，下面采用蓝宝石为衬底，电极在上方。从上至下材料为：P型氮化镓、发光层、N型氮化镓、衬底。正装结构有源区发出的光经由P型氮化镓区和透明电极出射，采用的方法是在P型氮化镓上制备金属透明电极，使电流稳定扩散，达到均匀发光的目的。
LED倒装：倒装芯片技术，是在芯片的P极和N极下方用金线焊线机制作两个金丝球焊点，作为电极的引出机构，用金线来连接芯片外侧和底板。LED芯片通过凸点倒装连接到硅基上。这样，大功率LED产生的热量不必经由芯片的蓝宝石衬底，而是直接传到热导率更高的硅或陶瓷衬底，再传到金属底座。
对本申请实施例所属技术领域的一些技术术语进行简单解释说明后，下面对本申请实施例提供的一种高压LED芯片的制作方法进行描述。
目前高压LED芯片的衬底工艺全部是蓝宝石AL2O3，因为材质、工艺和工序上等原因，无法将蓝宝石AL2O3上的图形化蓝宝石衬底PSS打平。这样，因高压LED芯片隔离槽处无法修饰成平整平台，容易导致高压LED芯片隔离槽处的金属桥接覆盖差、出现断裂等问题。基于目前高压LED芯片隔离槽处金属桥接覆盖差、高压LED芯片容易老化、烧毁等问题，本申请提供一种高压LED芯片的制作方法，在本申请实施例中，一种高压LED芯片的制作方法可以包括如下内容：
获取预设衬底，预设衬底包括蓝宝石AL2O3；在蓝宝石AL2O3的表层形成一层氧化硅SIO2；光刻出蓝宝石衬底PSS，蓝宝石衬底PSS包括上下两层，上层为氧化硅SIO2，下层为蓝宝石AL2O3；采用电感耦合等离子体工艺桥接隔离槽后，将隔离槽的外延全部刻穿，以漏出蓝宝石衬底PSS；对蓝宝石衬底PSS进行腐蚀以去掉上层的氧化硅SIO2，使蓝宝石衬底PSS形成平台结构；根据平台结构按照预设需求生成高压LED芯片。
本申请实施例提出的场景为，为了提升高压LED芯片隔离槽处金属桥接覆盖性、防止高压LED芯片老化、烧毁等问题，提供一种预设衬底。该预设衬底为新型衬底，目前的衬底工艺全部是蓝宝石AL2O3，本申请中的预设衬底与当前衬底不同。
本申请实施例中的蓝宝石衬底PSS为上下两层结构，上层为氧化硅SIO2，下层为蓝宝石AL2O3。在蓝宝石AL2O3图形化前，在蓝宝石AL2O3上沉积一层氧化硅SIO2，如沉积的一层氧化硅SIO2可以为100-5000埃。然后通过干法刻蚀做出蓝宝石衬底PSS，结构如上所述的分为上下两层。使用该衬底作业高压LED芯片，在电感耦合等离子体ICP刻蚀桥接隔离槽后，对蓝宝石衬底PSS进行腐蚀，将蓝宝石AL2O3上方的氧化硅SIO2去除(也就是说，目前高压LED芯片的衬底工艺全部是蓝宝石AL2O3，本申请实施例中预设衬底是蓝宝石AL2O3上方有氧化硅SIO2)，这样，在高压LED芯片隔离槽处形成平整的平台，便于后续桥接金属的覆盖，改善桥接金属断裂等问题。
图3为本申请实施例中高压LED芯片产品截面结构示意图。在具体实现过程中，本申请实施例中的预设衬底要进行Gan沉淀，依次沉淀N型氮化镓N-Gan、多量子阱MQWS和P型氮化镓P-Gan。
在一些实施例中，蓝宝石衬底PSS的制作方法可以为，在蓝宝石AL2O3的表层形成一层氧化硅SIO2。具体的，在蓝宝石AL2O3的表层通过预设沉积方式形成一层氧化硅SIO2，例如可以形成100-10000埃的氧化硅SIO2，预设沉积方式可以包括离子辅助沉积方式、sputter喷溅沉积法及等离子体增强化学的气相沉积法PECVD等方式。其中，等离子体增强化学的气相沉积法(Plasma Enhanced Chemical Vapor Deposition，PECVD)通常用于生产人造钻石，这种方法有很多优点，比如颜色等级高、成膜质量好等。
在蓝宝石AL2O3的表层形成一层氧化硅SiO2后，可以通过光刻做出蓝宝石衬底PSS图形，使用电感耦合等离子体ICP进行刻蚀，形成上层为氧化硅SiO2、下层为蓝宝石AL2O3的PSS胞，如图4所示。
在一些实施例中，使用电感耦合等离子体ICP工艺在高压LED芯片外延片刻蚀出N型氮化镓N-Gan，以使N型氮化镓暴露在外，如图5所示。这样，可以将暴露的N型氮化镓留作金属金属负电极时使用，以及供切割道，确定芯片大小及确定串并联数量时使用。
在另一些实施例中，参见图6，图6为本申请实施例中补充外延生长后的截面结构示意图，当对外延进行补充后，补充后的结构如图6所示。
为了做出蓝宝石衬底PSS图形，一种实现方式中，通过光刻(光刻是平面型晶体管和集成电路生产中的一个主要工艺。是对半导体晶片表面的掩蔽物进行开孔，以便进行杂质的定域扩散的一种加工技术)及电感耦合等离子体ICP工艺，将隔离槽中的外延全部刻穿，露出蓝宝石衬底PSS图形，如图7所示。
为了去掉蓝宝石衬底PSS上层的氧化硅SiO2，一种实现方式可以为，对蓝宝石衬底PSS进行腐蚀，以去掉上层的氧化硅SiO2。可以包括如下步骤，使用缓冲氧化物刻蚀液BOE浸泡蓝宝石衬底PSS(缓冲氧化物刻蚀液BOE腐蚀因为在腐蚀过程中需要对被腐蚀物进行浸泡，因此，又可称为湿法BOE腐蚀)，浸泡时间为3分钟-30分钟之间；浸泡完成后，氧化硅SiO2被缓冲氧化物刻蚀液BOE浸泡掉，以使蓝宝石衬底PSS形成平台结构。
其中，缓冲氧化物刻蚀液(Buffered Oxide Etch，BOE)由氢氟酸HF(49％)与水或氟化铵NH4F与水混合而成。氢氟酸HF为主要的蚀刻液，氟化铵NH4F则作为缓冲剂使用。缓冲氧化物刻蚀液BOE有一定的蚀刻率，例如氢氟酸HF会浸蚀玻璃及任何含硅石的物质。
例如，可以通过缓冲氧化物刻蚀液BOE对蓝宝石衬底PSS浸泡3-30分钟，通过缓冲氧化物刻蚀液BOE的腐蚀作用，将蓝宝石衬底PSS表面的氧化硅SiO2去除，形成完整的平台结构，如图8所示。也就是说，在本申请实施例中，基于双层的预设衬底，对蓝宝石衬底PSS通过电感耦合等离子体ICP刻蚀工艺后，结合湿法BOE腐蚀，在高压LED芯片隔离槽处制作出平整的平台，这样，隔离槽通过过ICP刻蚀后，再进行湿法BOE腐蚀，去除了上层的氧化硅SIO2，在隔离槽处形成了如图8所示的平台结构。平台型的结构可以使金属覆盖更好，从而解决了目前高压LED芯片隔离槽处金属桥接覆盖差的问题。
为了绘制出各种形状的高压LED芯片，一种实现方式中，通过等离子体增强化学的气相沉积法在高压LED芯片表面沉积一层氧化硅SIO2或氮化硅SINx，对沉淀后的高压LED芯片通过光刻及湿法腐蚀做出所需图形。
例如，可以通过等离子体增强化学的气相沉积法PECVD工艺在高压LED芯片表面沉积50-500纳米的氧化硅SiO2或氮化硅SINx，通过光刻及湿法腐蚀做出所需图形，根据上述步骤即可绘制出各种各样的高压LED芯片形状。同时，通过等离子体增强化学的气相沉积法PECVD进行氧化硅SiO2或氮化硅SINx沉积(如沉积厚度可以在500-10000埃)，通过光刻蚀刻出所需图形，并使用湿法腐蚀或ICP的方式去除多余的氧化硅SiO2或氮化硅SINx，以使P/N电极露出。
另一种实现方式中，可以通过sputter喷溅沉积法或反应等离子沉积(Reactiveplasma deposition，RPD)工艺在高压LED芯片表面沉积一层透明导电层，导电层厚度为10纳米-300纳米；通过光刻及湿法腐蚀去除透明导电层的多余部分，多余部分是由高压LED芯片及用户需求来确定的。
例如，通过sputter喷溅沉积法或反应等离子沉积RPD工艺在高压LED芯片表面沉积一层透明导电层氧化铟锡ITO，氧化铟锡ITO是透明层，是一种混合物，透明茶色薄膜或黄偏灰色块状，主要用来做P型氮化镓的欧姆接触和电流传导扩散，还可以用于液晶显示器、平板显示器、等离子显示器、触摸屏、电子纸、有机发光二极管、太阳能电池、抗静电镀膜、EMI屏蔽的透明传导镀、各种光学镀膜等。在本申请实施例中，氧化铟锡ITO厚度可以在10纳米-300纳米之间，通过光刻及湿法腐蚀可以去除氧化铟锡ITO的多余部分，从而根据高压LED芯片产品设计所需图形。
在一些实施例中，还包括使用电子束蒸发方式进行金属电极制作，金属电极的材质包括铬Cr、钛Ti、铝Al、银Ag、镍Ni、铂金Pt和金Au，金属电极的厚度在1微米-5微米之间。例如，可以通过光刻蚀刻出金属电极所需图形。
在实际作业过程中，可以通过切割、点测、自动光学检测AOI及分选等一系列方法制作出所需的高压LED芯片。为了提升预设衬底的反射率、提升高压LED芯片的亮度，一种实现方式可以为，通过等离子辅助沉积，在高压LED芯片的表面镀上氧化硅SIO2或二氧化钛TiO2叠层，将高压LED芯片的表面形成布拉格反射镜，以提升高压LED芯片的亮度。
具体地，可以通过等离子辅助沉积，在高压LED芯片表面镀上氧化硅SIO2或二氧化钛TiO2叠层，相当于将高压LED芯片做成布拉格反射镜，以提升高压LED芯片的亮度。其中，二氧化钛TiO2是一种无机物，白色固体或粉末状的两性氧化物，具有无毒、最佳的不透明性、最佳白度和光亮度，被认为是现今世界上性能最好的一种白色颜料。也就是说，本申请实施例中的预设衬底(双层新型结构)可以提升高压LED芯片的衬底反射率、提升高压LED芯片亮度，从而解决了高压LED芯片容易老化、烧毁等问题。
在实际作业过程中，还需要对高压LED芯片进行研磨，以使高压LED芯片减薄至目标厚度。需要说明的是，上述方法与步骤虽然为正装高压LED芯片的流程，但本申请实施例同步保护倒装等相关的高压LED芯片制作流程，本申请的发明点同样适用于倒装等相关的高压LED芯片制作流程中。
由以上技术方案可知，本申请提供一种高压LED芯片的制作方法，包括获取预设衬底，预设衬底包括蓝宝石AL2O3；在蓝宝石AL2O3的表层形成一层氧化硅SIO2；光刻出蓝宝石衬底PSS，蓝宝石衬底PSS包括上下两层，上层为氧化硅SIO2，下层为蓝宝石AL2O3；采用电感耦合等离子体工艺桥接隔离槽后，将隔离槽的外延全部刻穿，以漏出蓝宝石衬底PSS；对蓝宝石衬底PSS进行腐蚀以去掉上层的氧化硅SIO2，使蓝宝石衬底PSS形成平台结构；根据平台结构按照预设需求生成高压LED芯片。本申请实施例中的蓝宝石衬底PSS为上下两层结构，上层为氧化硅SIO2，下层为蓝宝石AL2O3。在蓝宝石AL2O3图形化前，在蓝宝石AL2O3上沉积一层氧化硅SIO2，然后通过干法刻蚀做出蓝宝石衬底PSS，使用该衬底作业高压LED芯片，在电感耦合等离子体ICP刻蚀桥接隔离槽后，对蓝宝石衬底PSS进行腐蚀，将蓝宝石AL2O3上方的氧化硅SIO2去除，这样，在高压LED芯片隔离槽处形成平整的平台，便于后续桥接金属的覆盖，改善桥接金属断裂等问题。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本发明的其它实施方案。本申请旨在涵盖本发明的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本发明的一般性原理并包括本发明未公开的本技术领域中的公知常识或惯用技术手段。
应当理解的是，本发明并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本发明的范围仅由所附的权利要求来限制。

Claims (10)

1.一种高压LED芯片的制作方法，其特征在于，包括：
获取预设衬底，所述预设衬底包括蓝宝石AL2O3；
在所述蓝宝石AL2O3的表层形成一层氧化硅SIO2；
光刻出蓝宝石衬底PSS，所述蓝宝石衬底PSS包括上下两层，上层为所述氧化硅SIO2，下层为所述蓝宝石AL2O3；
采用电感耦合等离子体工艺桥接隔离槽后，将所述隔离槽的外延全部刻穿，以漏出所述蓝宝石衬底PSS；
对所述蓝宝石衬底PSS进行腐蚀以去掉上层的所述氧化硅SIO2，使所述蓝宝石衬底PSS形成平台结构；
根据所述平台结构按照预设需求生成高压LED芯片。
2.根据权利要求1所述的高压LED芯片的制作方法，其特征在于，在所述蓝宝石AL2O3的表层形成一层氧化硅SIO2，包括：
在所述蓝宝石AL2O3的表层通过预设沉积方式形成一层氧化硅SIO2；
所述预设沉积方式包括离子辅助沉积方式、sputter喷溅沉积法及等离子体增强化学的气相沉积法。
3.根据权利要求1所述的高压LED芯片的制作方法，其特征在于，对所述蓝宝石衬底PSS进行腐蚀以去掉上层的所述氧化硅SIO2，包括：
使用缓冲氧化物刻蚀液BOE浸泡所述蓝宝石衬底PSS，浸泡时间为3分钟-30分钟之间；
浸泡完成后，所述氧化硅SIO2被所述缓冲氧化物刻蚀液BOE浸泡掉，以使所述蓝宝石衬底PSS形成平台结构。
4.根据权利要求1所述的高压LED芯片的制作方法，其特征在于，还包括：
通过等离子体增强化学的气相沉积法在所述高压LED芯片表面沉积一层氧化硅SIO2或氮化硅SINx，对沉淀后的所述高压LED芯片通过光刻及湿法腐蚀做出所需图形。
5.根据权利要求1所述的高压LED芯片的制作方法，其特征在于，还包括：
通过sputter喷溅沉积法或反应等离子沉积RPD工艺在所述高压LED芯片表面沉积一层透明导电层，所述导电层厚度为10纳米-300纳米；
通过光刻及湿法腐蚀去除所述透明导电层的多余部分，所述多余部分是由所述高压LED芯片及用户需求来确定的。
6.根据权利要求1所述的高压LED芯片的制作方法，其特征在于，还包括：在所述高压LED芯片的外延片刻蚀出N型氮化镓，以使所述N型氮化镓暴露在外。
7.根据权利要求1所述的高压LED芯片的制作方法，其特征在于，还包括：使用电子束蒸发方式进行金属电极制作，所述金属电极的材质包括铬Cr、钛Ti、铝Al、银Ag、镍Ni、铂金Pt和金Au，所述金属电极的厚度在1微米-5微米之间。
8.根据权利要求1所述的高压LED芯片的制作方法，其特征在于，生成高压LED芯片的方法包括切割、点测、自动光学检测AOI及分选。
9.根据权利要求1所述的高压LED芯片的制作方法，其特征在于，还包括：通过等离子辅助沉积，在所述高压LED芯片的表面镀上氧化硅SIO2或二氧化钛TiO2叠层，将所述高压LED芯片的表面形成布拉格反射镜，以提升所述高压LED芯片的亮度。
10.根据权利要求1所述的高压LED芯片的制作方法，其特征在于，还包括：对所述高压LED芯片进行研磨，以使所述高压LED芯片减薄至目标厚度。
CN202210053067.6A 2022-01-18 2022-01-18 一种高压led芯片的制作方法 Pending CN114400276A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202210053067.6A CN114400276A (zh) 2022-01-18 2022-01-18 一种高压led芯片的制作方法
PCT/CN2022/076491 WO2023137814A1 (zh) 2022-01-18 2022-02-16 一种高压led芯片的制作方法
US17/791,139 US20240222546A1 (en) 2022-01-18 2022-02-16 Manufacturing method for high-voltage led chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210053067.6A CN114400276A (zh) 2022-01-18 2022-01-18 一种高压led芯片的制作方法

Publications (1)

Publication Number Publication Date
CN114400276A true CN114400276A (zh) 2022-04-26

Family

ID=81230620

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210053067.6A Pending CN114400276A (zh) 2022-01-18 2022-01-18 一种高压led芯片的制作方法

Country Status (3)

Country Link
US (1) US20240222546A1 (zh)
CN (1) CN114400276A (zh)
WO (1) WO2023137814A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114695607A (zh) * 2022-05-27 2022-07-01 江西兆驰半导体有限公司 发光半导体器件及其制作方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118231536B (zh) * 2024-05-22 2024-08-20 华引芯（武汉）科技有限公司 一种高亮度倒装车规芯片及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102867837A (zh) * 2012-09-13 2013-01-09 中国科学院半导体研究所 阵列式高压led器件的制作方法
CN109524524A (zh) * 2018-11-23 2019-03-26 江苏新广联半导体有限公司 一种用于LED的GaN深沟平坦化的制作方法
CN111480241A (zh) * 2019-08-05 2020-07-31 厦门三安光电有限公司 一种倒装发光二极管

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5379434B2 (ja) * 2008-09-22 2013-12-25 学校法人 名城大学 発光素子用サファイア基板の製造方法
CN109713099B (zh) * 2018-12-27 2020-08-18 湘能华磊光电股份有限公司 一种图形化蓝宝石衬底结构及其制作工艺
CN111244239B (zh) * 2020-01-19 2021-03-23 湘能华磊光电股份有限公司 Led图形化衬底及其制备方法
CN113140618B (zh) * 2021-03-31 2023-02-10 福建中晶科技有限公司 一种蓝宝石复合衬底及其制备方法
CN113257970A (zh) * 2021-07-15 2021-08-13 广东中图半导体科技股份有限公司 一种用于led生长的图形化衬底、外延片和制备方法
CN113725325A (zh) * 2021-07-30 2021-11-30 苏州光舵微纳科技股份有限公司 一种图形化蓝宝石复合衬底结构及其制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102867837A (zh) * 2012-09-13 2013-01-09 中国科学院半导体研究所 阵列式高压led器件的制作方法
CN109524524A (zh) * 2018-11-23 2019-03-26 江苏新广联半导体有限公司 一种用于LED的GaN深沟平坦化的制作方法
CN111480241A (zh) * 2019-08-05 2020-07-31 厦门三安光电有限公司 一种倒装发光二极管

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114695607A (zh) * 2022-05-27 2022-07-01 江西兆驰半导体有限公司 发光半导体器件及其制作方法

Also Published As

Publication number Publication date
WO2023137814A1 (zh) 2023-07-27
US20240222546A1 (en) 2024-07-04

Similar Documents

Publication Publication Date Title
US10249789B2 (en) Light emitting diode chip and fabrication method
CN102185073B (zh) 一种倒装发光二极管及其制作方法
US20060267027A1 (en) Light-emitting gallium nitride-based III-V group compound semiconductor device with high light extraction efficiency
CN102054911B (zh) 发光二极管芯片及其制作方法和具有该芯片的发光二极管
US20100187565A1 (en) Semiconductor light emitting element and wafer
US20120112218A1 (en) Light Emitting Diode with Polarized Light Emission
KR20050115078A (ko) 플립칩용 질화물 반도체 발광소자
TWI816970B (zh) 發光元件及其製造方法
US20020017653A1 (en) Blue light emitting diode with sapphire substrate and method for making the same
WO2011030789A1 (ja) 発光装置
CN109087981B (zh) 一种防漏电led芯片及其制作方法
CN114400276A (zh) 一种高压led芯片的制作方法
WO2020143274A1 (zh) 垂直结构蓝光发光二极管及其制备方法
WO2023093446A1 (zh) 一种发光二极管芯片、发光装置
TW202029529A (zh) 發光元件及其製造方法
CN213184332U (zh) 一种倒装紫外发光二极管芯片
CN106549087A (zh) 一种高亮度led芯片的制备方法
CN109346564A (zh) 一种倒装发光二极管芯片的制作方法
WO2023155422A1 (zh) 一种提升led芯片光取出效率的芯片制造方法及led芯片
CN115579435A (zh) 一种含有量子阱的外延片、Micro-LED阵列芯片及其制备方法
JP2005039197A (ja) 半導体発光素子およびその製造方法
KR20100051933A (ko) 외부양자효율 개선을 위한 수직구조 발광다이오드 및 그 제조방법
CN110828625A (zh) 一种倒装芯片及其制作方法
CN110931609A (zh) 一种倒装紫外发光二极管及其制备方法
CN211017112U (zh) 一种倒装芯片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20220426