CN114157275B - 宽范围低抖动高精度时钟信号占比稳定器电路及调节方法 - Google Patents

Abstract

本发明公开了一种宽范围低抖动高精度时钟信号占比稳定器电路，原始时钟信号通过脉冲产生电路产生对应占空比的窄脉冲信号，窄脉冲信号一路进入到电容放电电流调节电路中，一路进入脉冲检测还原电路，两路窄脉冲信号通过脉冲检测还原电路生成还原方波，并进入到电容放电电流调节电路中，调节反相器输出三角波信号下降的斜率大小，三角波信号进入时钟信号整形电路进而调节窄脉冲信号的相位，最后两路窄脉冲信号经过脉冲检测还原电路产生占空比为1:1的还原方波。该电路很好地解决了输入时钟占空比问题，为转换器内核电路提供准确的时钟信号。本发明还提供一种采用宽校准范围低抖动高精度时钟信号占比稳定器电路实现的时钟信号调节方法。

Description

宽范围低抖动高精度时钟信号占比稳定器电路及调节方法

技术领域

本发明涉及一种宽校准范围低抖动高精度时钟占比稳定器电路，属于模数转换器技术领域。

背景技术

转换器是模拟系统与数字系统接口的关键部件，被广泛应用于工业，通讯，雷达等领域。近些年转换器的高速发展使得对采样速率的要求也不断提升，在超高速转换器中，大部分转换器电路采用多通道时间交织技术来提升整体电路的采样率，多通道时间交织技术必须严格按照时间序列进行信号采样和数模转换，因而对时钟电路提出严格要求。随着制造工艺技术的提升，时钟的上升时间与下降时间在整个时钟周期中所占的比例不断增大，占空比失调的问题越来越严重，在现代通信以及无线电频率收发器标准中，50％占空比时钟是非常必要的。时钟占空比校准电路是现代超高速模数转换器中的重要部分，一般要求时钟的占空比为精确的50％。但是，受时钟信号路径的非理想性，温度，电源电压，工艺角变量等因素影响，即便输入信号源的时钟占空比为50％，进入电路内部的时钟信号占空比也会发生偏移。为了获得最佳的性能，转换器中必须包含占空比稳定器电路。该电路能够在一定的时钟频率范围内，将占空比严重偏离50％的时钟信号调整到占空比为50％。此外，时钟抖动直接影响转换器的信噪比等参数指标。实际电路中，时钟的跳变沿有快慢的微小变化，导致实际时钟周期与理想时钟周期产生偏差，即时钟抖动。时钟抖动会影响转换器的动态特性。输入信号频率较低时，时钟抖动通常可被忽略，然而随着信号频率的提高，时钟抖动将成为限制转换器动态性能的一个决定性的因素。它会限制转换器的转换速率，降低转换器的信噪比，甚至导致转换器的数据转换发生错误。为了实现高速高精度的转换器，需要时钟管理电路能在较宽的输入频率范围内，将任意占空比的输入时钟信号处理为具有稳定占空比(通常为50％)的时钟信号，并使其保持较低的抖动。目前，有多种方法可以实现低抖动高速时钟电路，包括基于延迟锁相环技术的时钟电路，基于连续时间积分器的时钟电路和基于脉宽控制环路的时钟电路。它们各有特点，适用于不同类型的AD转换器，但无法同时满足高精度宽校准范围以及低时钟抖动的要求。

发明内容

本发明的目的在于克服上述缺陷，提供一种宽校准范围低抖动高精度时钟信号占比稳定器电路，在时钟信号进入ADC内核电路前，原始时钟信号通过脉冲产生电路产生对应占空比的窄脉冲信号，窄脉冲信号一路进入到电容放电电流调节电路，一路进入脉冲检测还原电路，两路窄脉冲信号通过脉冲检测还原电路生成还原方波，并通过buffer模块进入到电容放电电流调节电路中，利用电容充放电过程中电荷的叠加与抽取过程来调整反相器对电容放电电流的上升与下降，从而调节反相器输出三角波信号下降的斜率大小，三角波信号进入时钟信号整形电路进而调节窄脉冲信号的相位，最后两路窄脉冲信号经过脉冲检测还原电路产生占空比为1:1的还原方波。该电路具有宽校准范围，能够调节20％-80％时钟占空比的时钟信号，校准输出时钟信号具有高精度低抖动特性，提升了转换器的动态性能，解决了时钟抖动带来的转换速率和信噪比降低的问题。且在宽校准范围还可以保持相当高的校准精度，输出时钟信号占空比为49％-51％。该电路很好地解决了输入时钟占空比问题，为转换器内核电路提供准确的时钟信号。本发明还提供一种采用宽校准范围低抖动高精度时钟信号占比稳定器电路实现的时钟信号调节方法。

为实现上述发明目的，本发明提供如下技术方案：

一种宽范围低抖动高精度时钟占比稳定器电路，包括第一脉冲产生电路，电容放电电流调节电路，时钟信号整形电路和脉冲检测还原电路；

第一脉冲产生电路接收原始时钟信号并根据原始时钟信号的占空比产生窄脉冲信号，将第一路窄脉冲信号输出至电容放电电流调节电路，将第二路窄脉冲信号输出至脉冲检测还原电路；

电容放电电流调节电路接收由脉冲检测还原电路输入的还原方波信号以及由第一脉冲产生电路输入的第一路窄脉冲信号，将第一路窄脉冲信号转换为三角波信号，并根据还原方波信号的占空比调节三角波信号下降的斜率后，将三角波信号输出至时钟信号整形电路；

时钟信号整形电路接收由电容放电电流调节电路输入的三角波信号，对三角波调节信号整形后生成相应的第三路窄脉冲信号，并输出至脉冲检测还原电路；

脉冲检测还原电路接收由第一脉冲产生电路输入的第一路窄脉冲信号和由时钟信号整形电路输入的第三路窄脉冲信号，根据第一路窄脉冲信号和第三路窄脉冲信号生成还原方波信号，并分别输出至电容放电电流调节电路和外部电路。

进一步的，所述宽校准范围低抖动高精度时钟占比稳定器电路还包括buffer模块，所述脉冲检测还原电路通过buffer模块将还原方波信号输出至电容放电电流调节电路。

进一步的，所述电容放电电流调节电路包括放大器电路和三角波调节电路；

放大器电路接收由脉冲检测还原电路所生成还原方波信号，根据还原方波信号的占空比调节反馈电容的充放电，进而调节放大器电路向三角波调节电路输出的电压信号；三角波调节电路接收由第一脉冲产生电路输入的第一路窄脉冲信号，将其转换为三角波信号，并根据由放大器电路输入的电压信号调节三角波信号下降的斜率大小后，将三角波信号输出至时钟信号整形电路，具体的说，放大器电路接收由脉冲检测还原电路输入的还原方波信号，根据还原方波信号的占空比调节反馈电容的充放电过程，进而生成放大器电路输出电压，而放大器电路输出电压通过电流镜决定了三角波调节电路中反相器电路的电流的大小，从而决定了三角波调节电路中电容的放电电流的大小，进而调节由第一路窄脉冲信号生成的三角波下降的斜率大小，并输出至时钟信号整形电路；

进一步的，所述放大器电路包括差分放大器和电容C1，所述差分放大器正相输入端连接基准电压，反相输入端为脉冲检测还原电路所生成还原方波信号的输入端，电容C1分别连接差分放大器反相输入端和输出端；还原方波信号为高电平和低电平时，电容C1分别进行充电和放电，差分放大器输出端电压信号根据电容C1的充放电平衡状态进行调节。

进一步的，所述放大器电路包括NMOS晶体管M0～M4、M9～M10和M17～M23，PMOS晶体管M5～M8，M11～16，固定电阻R1～R4，可调节电阻R5，和电容C1～C3；

M9和M10为放大器电路中差分放大器放大管，M7和M8为电流源负载，M17为差分放大器提供电流偏置，M1，M2，M3和M4构成电流镜结构，并为M17，M18，M19和M22提供栅极电压；

M9栅极通过R3连接脉冲检测还原电路输出端，M10栅极通过可调节电阻R5连接基准电压，M9和M10漏极分别连接M7和M8的漏极，M9和M10源极连接M17漏极，M0漏极为外部基准电流PIBI输入端，M0源极通过R1连接M1漏极，M1栅极与M2栅极连接，M3栅极与M4栅极连接，M2漏极通过R2连接M5漏极，M5栅极分别与M13栅极，M14栅极和M16栅极连接，M6栅极分别与M11栅极，M12栅极和M15栅极连接，M13漏极，M14漏极和M16漏极分别与M18漏极，M19漏极和M22漏极连接，M18源极和M19源极分别与M20漏极和M21漏极连接，电容C2一端连接M9栅极，另一端接地，电容C3一端通过电阻R4连接M22漏极，另一端连接M23栅极，M22漏极和M16漏极为电容放电调节电路输出端，电容C1一端连接电容放电调节电路输出端，另一端连接M9栅极。

进一步的，所述三角波调节电路包括NMOS晶体管M25～M27，PMOS晶体管M24、M28以及电容C4；偏置电流源I1和放大器电路输出连接到M24栅极，M24漏极与M25漏极连接，M25栅极与M26栅极连接构成电流镜结构，M26漏极与M27源极连接，M27漏极与M28漏极连接，同时M27与M28栅极连接，构成反相器结构，M27和M28栅极输入为窄脉冲信号，M27和M28漏极输出连接电容C4。

进一步的，所述时钟信号整形电路包括施密特触发器和第二脉冲产生电路，所述施密特触发器接收由电容放电电流调节电路输入的三角波信号将三角波调节信号整形为方波，第二脉冲产生电路使方波信号转变为窄脉冲信号。

进一步的，脉冲检测还原电路根据第一路窄脉冲信号和第三路窄脉冲信号生成还原方波信号的具体方法为：

当第一路窄脉冲信号和第三路窄脉冲信号均为高电平，脉冲检测还原电路输出不变；当第一路窄脉冲信号为低电平，第三路窄脉冲信号为高电平，脉冲检测还原电路输出高电平；当第一路窄脉冲信号为高电平，第三路窄脉冲信号为低电平，脉冲检测还原电路输出低电平。

进一步的，脉冲检测还原电路包括第一与非门和第二与非门；第一与非门的第一输入端连接时钟信号整形电路输出端，第二输入端连接第二与非门输出端，第二与非门的第一输入端连接第一与非门输出端，第二输入端连接第一脉冲产生电路输出端，第一与非门和第二与非门的输出端同时为脉冲检测还原电路输出端。

一种宽范围低抖动高精度时钟信号调节方法，采用上述一种宽范围低抖动高精度时钟占比稳定器电路实现，包括以下步骤：

(1)第一脉冲产生电路接收原始时钟信号并根据原始时钟信号的占空比产生窄脉冲信号，将第一路窄脉冲信号输出至电容放电电流调节电路，将第二路窄脉冲信号输出至脉冲检测还原电路；

(2)电容放电电流调节电路接收由脉冲检测还原电路输入的还原方波信号以及由第一脉冲产生电路输入的第一路窄脉冲信号，将第一路窄脉冲信号转换为三角波信号，并根据还原方波信号的占空比调节三角波信号下降的斜率后，将三角波信号输出至时钟信号整形电路；

(3)时钟信号整形电路接收由电容放电电流调节电路输入的三角波信号，对三角波调节信号整形后生成相应的第三路窄脉冲信号，并输出至脉冲检测还原电路；

(4)脉冲检测还原电路接收由第一脉冲产生电路输入的第一路窄脉冲信号和由时钟信号整形电路输入的第三路窄脉冲信号，根据第一路窄脉冲信号和第三路窄脉冲信号生成还原方波信号，并分别输出至电容放电电流调节电路和外部电路。

(5)重复步骤(1)～(4)，直至脉冲检测还原电路输出的还原方波信号占空比为1:1。

本发明与现有技术相比具有如下有益效果：

(1)本发明宽校准范围低抖动高精度时钟信号占比稳定器电路，与其他时钟信号占空比调整电路相比，具有宽校准范围，能够将时钟信号占空比在20％-80％范围内的原始时钟信号调节为具有稳定占空比的时钟信号；

(2)本发明宽校准范围低抖动高精度时钟信号占比稳定器电路，输出时钟信号能够做到低抖动，时钟抖动大概为50fs，保证了转换器的动态特性；

(3)本发明宽校准范围低抖动高精度时钟占比稳定器电路，在保证宽校准范围以及低时钟抖动的情况下依然能够保证时钟信号的高精度，经电路调整后的时钟输出信号占空比能够达到49％-51％；

(4)本发明宽校准范围低抖动高精度时钟占比稳定器电路，通过电容放电电流调节时钟信号占空比，可以满足频率高达3GHz的输入时钟信号。

附图说明

图1为本发明时钟占比稳定器电路整体结构图；

图2为本发明时钟占比稳定器电路整体电路图；

图3为本发明电容放电电流调节电路中放大器电路图；

图4为本发明电容放电电流调节电路中三角波调节电路图；

图5(a)为本发明三角波调节电路图，图5(b)为本发明三角波调节电路所生成三角波信号使窄脉冲信号相位提前的原理图；

图6(a)为本发明三角波调节电路图，图6(b)为本发明三角波调节电路所生成三角波信号使窄脉冲信号相位推迟的原理图；

图7为本发明时钟信号整形电路结构图；

图8为本发明时钟信号整形电路信号整形过程示意图；

图9为本发明时钟检测还原电路信号还原过程示意图。

具体实施方式

下面通过对本发明进行详细说明，本发明的特点和优点将随着这些说明而变得更为清楚、明确。

在这里专用的词“示例性”意为“用作例子、实施例或说明性”。这里作为“示例性”所说明的任何实施例不必解释为优于或好于其它实施例。尽管在附图中示出了实施例的各种方面，但是除非特别指出，不必按比例绘制附图。

高速高精度流水级A/D转换器需要低抖动占空比稳定的时钟信号，以保证A/D转换器正常工作，提升A/D转换器的动态特性。本发明针对14位以上的高速高精度流水级A/D转换器，提供了一种宽校准范围低抖动高精度时钟占比稳定器电路，可以用来调整外部输入时钟占空比并降低时钟抖动，满足转换器内核的时钟要求，提高A/D转换器的整体性能。

本发明的技术解决方案是：一种宽校准范围低抖动高精度时钟占比稳定器电路，包括脉冲产生电路、buffer模块、电容放电电流调节电路、时钟信号整形电路；脉冲检测还原电路。

第一脉冲产生电路，用于接收时钟信号并检测时钟信号占空比并生成相对应的窄脉冲信号；

buffer模块，将脉冲检测还原电路生成的方波信号传输到电容放电电流调节电路中；

电容放电电流调节电路，电容放电电流调节电路接收由脉冲检测还原电路输入的还原方波信号，根据还原方波信号的占空比生成三角波信号，并输出至时钟信号整形电路；

时钟信号整形电路，接收由电容放电电流调节电路输入的三角波信号，并通过施密特触发器对三角波信号进行整形，并将整形后生成的方波转化为窄脉冲信号输出至脉冲检测还原电路；

脉冲检测还原电路，检测时钟信号整形电路与第一脉冲产生电路的窄脉冲信号，生成还原方波信号，并通过buffer模块输出至电容放电电流调节电路，最终还原成占空比为1：1的还原方波时钟信号。

进一步的，所述第一脉冲产生电路连接原始时钟信号，原始时钟信号通过反相器进入到脉冲产生电路后产生相对应的窄脉冲电路，一路进入到电容放电电流调节电路，一路进入到脉冲检测还原电路。

进一步地，所述电容放电电流调节电路包括放大器电路和三角波调节电路；所述放大器电路主体为一个放大器与充放电电容，运用电容充放电过程中电荷的叠加与抽取过程来调整输入到三角波调节电路栅极电压；所述三角波调节电路栅极电压升高或者降低可以通过电流镜决定反相器的放电电流的大小，从而可以调节三角波信号下降的斜率大小，进而调节时钟信号的占空比。

进一步地，所述时钟信号整形电路包含施密特触发器和第二脉冲产生电路，三角波信号经过施密特触发器整形成为方波，最后经过第二脉冲产生电路生成窄脉冲信号，输入到脉冲检测还原电路中。

进一步地，脉冲检测还原电路检测时钟信号整形电路与第一脉冲产生电路的窄脉冲信号，最终生成占空比为1:1的时钟信号。

进一步地，一种采用宽校准范围低抖动高精度时钟信号占比稳定器电路实现的时钟信号调节方法，信号调节过程包括如下步骤：

S1，外部时钟信号通过反相器进入到脉冲产生电路后产生相对应的窄脉冲电路，一路进入到电容放电电流调节电路，，一路进入到脉冲检测还原电路；

S2，由脉冲检测还原电路生成的还原方波信号，通过buffer模块进入电容放电电流调节电路，如图2所示，根据运放虚短原理，第一脉冲产生电路输出端4的电压为0.9V，差分放大器反相输入端3电压为方波信号，差分放大器反相输入端3电压为1.8V时对电容C1充电，当3点电压为0V时，从电容C1抽取电荷，如果时钟占空比不为1：1，则充电过程迭加的电荷和放电过程抽取的电荷并不一致，差分放大器输出端5电压升高或者降低，如图5和图6所示，差分放大器输出端5的电压通过电流镜结构决定三角波调节电路中反相器的放电电流的大小，因为经过反相器对电容充放电，充电电流很大，放电电流为恒定可调，当输出端5为高电平时，电容放电电流变大，三角波电路下降沿斜率变陡，使得窄脉冲信号提前，同理当输出端5为低电平时，电容放电电流变小，三角波电路下降沿斜率变缓，使得窄脉冲信号延后。

S3，三角波信号进入时钟信号整形电路，通过施密特触发器整形，通过窄脉冲信号生成电路生成相应的窄脉冲信号进入到脉冲检测还原电路中；

S4，两路窄脉冲信号进入脉冲检测还原电路，该电路的功能为：当第二与非门的第二输入端1和第一与非门的第一输入端8都置1时，第二与非门的输出端9和第一与非门的输出端10端输出保持不变，脉冲检测还原电路输出不变；而当第一与非门的第一输入端8来一个低电平脉冲时，第二与非门的输出端9和第一与非门的输出端10端输出分别为0和1，脉冲检测还原电路输出高电平，当第二与非门的第二输入端1来一个低电平脉冲时，第二与非门的输出端9和第一与非门的输出端10端输出分别为1和0，脉冲检测还原电路输出低电平。两路窄脉冲信号进入脉冲检测还原电路后，检测还原电路会还原时钟信号并通过buffer模块进入电容放电电流调节电路进行再次调节；

重复S1，S2，S3，S4，最终生成占空比为1:1的时钟信号。

实施例1

本发明电路结构整体结构图如图1所示，该电路包括脉冲信号产生电路，脉冲信号检测还原电路，buffer模块、电容放电电流调节电路、时钟信号整形电路。

本实施例中，第一脉冲信号产生电路和时钟信号整形电路中所包含的第二脉冲信号产生电路分别用于接收原始时钟信号和经初步整形后的方波信号，生成对应的窄脉冲信号进入到脉冲检测还原电路。

如图2所示，两路窄脉冲信号进入脉冲检测还原电路后，检测还原电路会还原时钟信号并通过buffer模块进入电容放电电流调节电路进行再次调节，具体过程为：脉冲检测还原电路由两个与非门构成，当第二与非门的第二输入端1和第一与非门的第一输入端8都置1时，第二与非门的输出端9和第一与非门的输出端10端输出保持不变，脉冲检测还原电路输出不变；而当第一与非门的第一输入端8来一个低电平脉冲时，第二与非门的输出端9和第一与非门的输出端10端输出分别为0和1，脉冲检测还原电路输出高电平，当第二与非门的第二输入端1来一个低电平脉冲时，第二与非门的输出端9和第一与非门的输出端10端输出分别为1和0，脉冲检测还原电路输出低电平。

电容放电电流调节电路主要由放大器电路与三角波调节电路组成。其中放大器电路由一个差分放大器与电容组成，如图2所示，根据运放虚短原理，差分放大器输入端4电压为0.9V。差分放大器输入端3电压为方波信号，当差分放大器输入端3电压为1.8V时对电容C1充电，当3点电压为0V时，从电容C1抽取电荷，如果时钟占空比不为1：1，则充电过程迭加的电荷和放电过程抽取的电荷并不一致，差分放大器输出端5电压升高或者降低。

差分放大器电路具体电路如图3所示，NMOS M9和M10为差分放大器电路放大管，M9，M10的栅极分别为脉冲检测单元生成的窄脉冲信号和基准电压的输入端，R5为可调节电阻，M9，M10的漏极连接到PMOS管M7,M8的漏极，M7，M8为电流源负载，NMOS M9和M10的源极连接在M17的漏极，M17为放大器提供电流偏置。外部基准电流PIBI由NMOS管M0进入，M0源极通过R1连接M1漏极，M1与M2栅极相连，M3与M4栅极相连，M1，M2，M3，M4构成电流镜结构，并为NMOS管M17，M18，M19，M22提供栅极电压。M2漏极通过R2连接PMOS管M5漏极，M5的栅极分别与M13，M14，M16的栅极相连接，M6的栅极分别与M11，M12，M15的栅极相连接，PMOS M13，M14，M16的漏极分别与NMOS M18，M19，M22的漏极连接，NMOS M18，M19的源极分别于M20，M21的漏极相连接。电容C3一端通过电阻R4连接M22漏极，另一端连接M23栅极。输出信号通过电容C1反馈到差分放大管M9的栅极。

三角波调节电路如图4所示包括NMOS晶体管M25～M27，PMOS晶体管M24、M28以及电容C4，偏置电流源I1，差分放大器电路输出连接到M24栅极，M24漏极与M25漏极相连，M25栅极与M26栅极相连接构成电流镜结构，M26漏极与M27源极相连接，M27漏极与M28漏极相连接，同时M27与M28栅极也相互连接，构成反相器结构，栅极输入为窄脉冲信号，漏极输出连接电容C4。

如图5和6所示，差分放大器输出端5的电压决定反相器的放电电流的大小，从而可以调节三角波调节电路中所生成三角波信号(图8中波形6)下降的斜率大小，三角波信号进而进入时钟信号整形电路，提前或者推迟窄脉冲信号相位。整形过程如图7所示，三角波信号经过反相器对电容充放电和施密特触发器整形生成初步整形信号，为一方波信号(图8中波形7)经脉冲信号产生电路生成窄脉冲信号，即图8中的波形8，进入脉冲检测还原电路。

如图9所示，其中第二路窄脉冲信号(波形1)和整形后的第一路窄脉冲信号(波形8)经过脉冲检测还原电路产生一还原方波(波形9)，如此往复，最终生成低抖动高精度占空比为1:1的时钟信号。

以上结合具体实施方式和范例性实例对本发明进行了详细说明，不过这些说明并不能理解为对本发明的限制。本领域技术人员理解，在不偏离本发明精神和范围的情况下，可以对本发明技术方案及其实施方式进行多种等价替换、修饰或改进，这些均落入本发明的范围内。本发明的保护范围以所附权利要求为准。

本发明说明书中未作详细描述的内容属本领域技术人员的公知技术。

Claims (10)

1.一种宽范围低抖动高精度时钟占比稳定器电路，其特征在于，包括第一脉冲产生电路，电容放电电流调节电路，时钟信号整形电路和脉冲检测还原电路；

第一脉冲产生电路接收原始时钟信号并根据原始时钟信号的占空比产生窄脉冲信号，将第一路窄脉冲信号输出至电容放电电流调节电路，将第二路窄脉冲信号输出至脉冲检测还原电路；

电容放电电流调节电路接收由脉冲检测还原电路输入的还原方波信号以及由第一脉冲产生电路输入的第一路窄脉冲信号，将第一路窄脉冲信号转换为三角波信号，并根据还原方波信号的占空比调节三角波信号下降的斜率后，将三角波信号输出至时钟信号整形电路；

时钟信号整形电路接收由电容放电电流调节电路输入的三角波信号，对三角波信号整形后生成相应的第三路窄脉冲信号，并输出至脉冲检测还原电路；

脉冲检测还原电路接收由第一脉冲产生电路输入的第二路窄脉冲信号和由时钟信号整形电路输入的第三路窄脉冲信号，根据第二路窄脉冲信号和第三路窄脉冲信号生成还原方波信号，并分别输出至电容放电电流调节电路和外部电路。

2.根据权利要求1所述的一种宽范围低抖动高精度时钟占比稳定器电路，其特征在于，所述宽范围低抖动高精度时钟占比稳定器电路还包括buffer模块，所述脉冲检测还原电路通过buffer模块将还原方波信号输出至电容放电电流调节电路。

3.根据权利要求1所述的一种宽范围低抖动高精度时钟占比稳定器电路，其特征在于，所述电容放电电流调节电路包括放大器电路和三角波调节电路；

放大器电路接收由脉冲检测还原电路所生成还原方波信号，根据还原方波信号的占空比调节放大器电路向三角波调节电路输出的电压信号；三角波调节电路接收由第一脉冲产生电路输入的第一路窄脉冲信号，将其转换为三角波信号，并根据由放大器电路输入的电压信号调节三角波信号下降的斜率大小后，将三角波信号输出至时钟信号整形电路。

4.根据权利要求3所述的一种宽范围低抖动高精度时钟占比稳定器电路，其特征在于，所述放大器电路包括差分放大器和电容C1，所述差分放大器正相输入端连接基准电压，反相输入端为脉冲检测还原电路所生成还原方波信号的输入端，电容C1分别连接差分放大器反相输入端和输出端；还原方波信号为高电平和低电平时，电容C1分别进行充电和放电，差分放大器输出端电压信号根据电容C1的充放电平衡状态进行调节。

5.根据权利要求4所述的一种宽范围低抖动高精度时钟占比稳定器电路，其特征在于，所述放大器电路包括NMOS晶体管M0～M4、M9～M10和M17～M23，PMOS晶体管M5～M8，M11～16，固定电阻R1～R4，可调节电阻R5，和电容C1～C3；

M9和M10为放大器电路中差分放大器放大管，M7和M8为电流源负载，M17为差分放大器提供电流偏置，M1，M2，M3和M4构成电流镜结构，并为M17，M18，M19和M22提供栅极电压；

M9栅极通过R3连接脉冲检测还原电路输出端，M10栅极通过可调节电阻R5连接基准电压，M9和M10漏极分别连接M7和M8的漏极，M9和M10源极连接M17漏极，M0漏极为外部基准电流PIBI输入端，M0源极通过R1连接M1漏极，M1栅极与M2栅极连接，M3栅极与M4栅极连接，M2漏极通过R2连接M5漏极，M5栅极分别与M13栅极、M14栅极和M16栅极连接，M6栅极分别与M11栅极、M12栅极和M15栅极连接，M13漏极、M14漏极和M16漏极分别与M18漏极、M19漏极和M22漏极连接，M18源极和M19源极分别与M20漏极和M21漏极连接，电容C2一端连接M9栅极，另一端接地，电容C3一端通过电阻R4连接M22漏极，另一端连接M23栅极，M22漏极和M16漏极为放大器电路输出端，电容C1一端连接电容放电调节电路输出端，另一端连接M9栅极。

6.根据权利要求3所述的一种宽范围低抖动高精度时钟占比稳定器电路，其特征在于，所述三角波调节电路包括NMOS晶体管M25～M27，PMOS晶体管M24、M28以及电容C4；放大器电路输出连接到M24栅极，偏置电流源I1连接M24漏极和M25漏极，M25栅极与M26栅极连接构成电流镜结构，M26漏极与M27源极连接，M27漏极与M28漏极连接，同时M27与M28栅极连接，构成反相器结构，M27和M28栅极输入为第一路窄脉冲信号，M27和M28漏极输出连接电容C4。

7.根据权利要求1所述的一种宽范围低抖动高精度时钟占比稳定器电路，其特征在于，所述时钟信号整形电路包括施密特触发器和第二脉冲产生电路，所述施密特触发器接收由电容放电电流调节电路输入的三角波信号将三角波调节信号整形为方波，第二脉冲产生电路使方波信号转变为窄脉冲信号。

8.根据权利要求1所述的一种宽范围低抖动高精度时钟占比稳定器电路，其特征在于，脉冲检测还原电路根据第二路窄脉冲信号和第三路窄脉冲信号生成还原方波信号的具体方法为：

当第二路窄脉冲信号和第三路窄脉冲信号均为高电平，脉冲检测还原电路输出不变；当第二路窄脉冲信号为低电平，第三路窄脉冲信号为高电平，脉冲检测还原电路输出低电平；当第二路窄脉冲信号为高电平，第三路窄脉冲信号为低电平，脉冲检测还原电路输出高电平。

9.根据权利要求1所述的一种宽范围低抖动高精度时钟占比稳定器电路，其特征在于，脉冲检测还原电路包括第一与非门和第二与非门；第一与非门的第一输入端连接时钟信号整形电路输出端，第二输入端连接第二与非门输出端，第二与非门的第一输入端连接第一与非门输出端，第二输入端连接第一脉冲产生电路输出端，第一与非门和第二与非门的输出端同时为脉冲检测还原电路输出端。

10.一种宽范围低抖动高精度时钟信号调节方法，其特征在于，采用权利要求1-9任一项所述的一种宽范围低抖动高精度时钟占比稳定器电路实现，包括以下步骤：

(1)第一脉冲产生电路接收原始时钟信号并根据原始时钟信号的占空比产生窄脉冲信号，将第一路窄脉冲信号输出至电容放电电流调节电路，将第二路窄脉冲信号输出至脉冲检测还原电路；

(2)电容放电电流调节电路接收由脉冲检测还原电路输入的还原方波信号以及由第一脉冲产生电路输入的第一路窄脉冲信号，将第一路窄脉冲信号转换为三角波信号，并根据还原方波信号的占空比调节三角波信号下降的斜率后，将三角波信号输出至时钟信号整形电路；

(3)时钟信号整形电路接收由电容放电电流调节电路输入的三角波信号，对三角波调节信号整形后生成相应的第三路窄脉冲信号，并输出至脉冲检测还原电路；

(4)脉冲检测还原电路接收由第一脉冲产生电路输入的第二路窄脉冲信号和由时钟信号整形电路输入的第三路窄脉冲信号，根据第二路窄脉冲信号和第三路窄脉冲信号生成还原方波信号，并分别输出至电容放电电流调节电路和外部电路；

(5)重复步骤(1)～(4)，直至脉冲检测还原电路输出的还原方波信号占空比为1:1。