Nothing Special   »   [go: up one dir, main page]

CN114121810A - 半导体结构及其制备方法 - Google Patents

半导体结构及其制备方法 Download PDF

Info

Publication number
CN114121810A
CN114121810A CN202010876670.5A CN202010876670A CN114121810A CN 114121810 A CN114121810 A CN 114121810A CN 202010876670 A CN202010876670 A CN 202010876670A CN 114121810 A CN114121810 A CN 114121810A
Authority
CN
China
Prior art keywords
layer
semiconductor
isonitrile
nitrile
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010876670.5A
Other languages
English (en)
Other versions
CN114121810B (zh
Inventor
卢经文
朱柄宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202010876670.5A priority Critical patent/CN114121810B/zh
Priority to PCT/CN2021/099889 priority patent/WO2022041946A1/zh
Priority to US17/444,670 priority patent/US12082392B2/en
Publication of CN114121810A publication Critical patent/CN114121810A/zh
Application granted granted Critical
Publication of CN114121810B publication Critical patent/CN114121810B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76847—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned within the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53266—Additional layers associated with refractory-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种半导体结构及其制备方法，所述半导体结构包括导电结构，所述导电结构的制备方法包括如下步骤：形成半导体导电层；在所述半导体导电层上形成腈或异腈过渡层；在所述腈或异腈过渡层上形成金属导电层。本发明的优点在于，导电结构由半导体导电层、腈或异腈过渡层及金属导电层组成，半导体导电层与金属导电层之间通过所述腈或异腈过渡层连接，相较于现有的半导体导电层与金属导电层直接接触而言，降低了半导体导电层与金属导电层之间的电阻，提高了导电结构的导电性能。

Description

半导体结构及其制备方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种半导体结构及其制备方法。
背景技术
动态随机存取存储器(Dynamic Random Access Memory，DRAM)是计算机中常用的半导体存储器件，其存储阵列区由许多重复的存储单元组成。每个存储单元通常包括电容器和晶体管，晶体管的栅极与字线结构相连、漏极或源极其中之一与位线结构相连、漏极或源极其中之一与电容器相连，字线结构上的电压信号能够控制晶体管的打开或关闭，进而通过位线结构读取存储在电容器中的数据信息，或者通过位线结构将数据信息写入到电容器中进行存储。
位线结构与DRAM的晶体管的漏极或源极之间，或者电容器与DRAM的晶体管的漏极或源极之间的导电连接方法为通过多晶硅-金属插栓连接，当制程微缩时，多晶硅-金属插栓的尺寸也随之微缩，则多晶硅与金属之间的接触电阻成为影响半导体结构的电学性能的重要因素。
因此，如何降低多晶硅与金属之间的接触电阻成为目前亟需解决的问题。
发明内容
本发明所要解决的技术问题是，提供一种半导体结构及其制备方法，其能够降低半导体导电层与金属导电层之间的接触电阻，提高半导体结构的导电性能。
为了解决上述问题，本发明提供了一种半导体结构的制备方法，所述半导体结构包括导电结构，所述导电结构的制备方法包括如下步骤：形成半导体导电层；在所述半导体导电层上形成腈或异腈过渡层；在所述腈或异腈过渡层上形成金属导电层。
进一步，在所述腈或异腈过渡层上形成金属导电层的步骤之后还包括如下步骤：在所述金属导电层上形成钝化层。
进一步，所述半导体导电层形成在半导体衬底上，在所述金属导电层上形成钝化层的步骤之后还包括如下步骤：图形化所述钝化层、金属导电层、腈或异腈过渡层及半导体导电层，形成多个位于半导体衬底上的分立的位线结构。
进一步，进一步包括步骤：在所述位线结构的侧壁形成保护层。
进一步，提供半导体基底，所述半导体基底上设置多个电容接触孔，在所述电容接触孔中形成所述半导体导电层。
进一步，在所述半导体导电层上形成腈或异腈过渡层的方法是，采用腈或异腈有机溶液处理所述半导体导电层表面，形成所述腈或异腈过渡层。
进一步，腈或异腈有机溶液中腈或异腈的浓度为5％～10％。
进一步，在所述半导体导电层上形成腈或异腈过渡层的步骤之后还包括冲洗步骤。
进一步，所述半导体导电层为多晶硅层，所述金属导电层包括依次形成的Ti与TiN复合层及金属钨层。
进一步，在形成Ti与TiN复合层之后，在形成金属钨层之前，还包括快速热处理步骤。
本发明还提供一种半导体结构，其包括导电结构，所述导电结构包括依次堆叠设置的半导体导电层、腈或异腈过渡层及金属导电层。
进一步，所述半导体结构还包括半导体基底，所述半导体基底包括半导体衬底及多个分立设于所述半导体衬底上的位线结构，多个隔离结构沿垂直所述位线结构的方向设置，所述隔离结构与所述位线结构围成多个电容接触孔。
进一步，所述位线结构包括所述导电结构及覆盖所述导电结构的钝化层。
进一步，在所述位线结构的侧壁设置有保护层。
进一步，在每一所述电容接触孔中设置有所述导电结构。
本发明的优点在于，导电结构由半导体导电层、腈或异腈过渡层及金属导电层组成，半导体导电层与金属导电层之间通过所述腈或异腈过渡层连接，相较于现有的半导体导电层与金属导电层直接接触而言，降低了半导体导电层与金属导电层之间的电阻，提高了导电结构的导电性能。
附图说明
图1是本发明半导体结构的制备方法的第一实施例的步骤示意图；
图2～图9是本发明半导体结构的制备方法的第一实施例的工艺流程图；
图10是本发明半导体结构的制备方法的第二实施例的步骤示意图；
图11～图15是本发明半导体结构的制备方法的第二实施例的工艺流程图。
具体实施方式
下面结合附图对本发明提供的半导体结构及其制备方法的具体实施方式做详细说明。所述半导体结构包括导电结构，所述导电结构由半导体导电层、腈或异腈过渡层及金属导电层构成。
图1是本发明半导体结构的制备方法的第一实施例的步骤示意图，请参阅图1，所述制备方法包括如下步骤：步骤S10，提供半导体衬底；步骤S11，在所述半导体衬底上形成半导体导电层；步骤S12，在所述半导体导电层上形成腈或异腈过渡层；步骤S13，在所述腈或异腈过渡层上形成金属导电层；步骤S14，在所述金属导电层上形成钝化层；步骤S15，图形化所述钝化层、金属导电层、腈或异腈过渡层及半导体导电层，形成多个位于半导体衬底上的分立的位线结构。
图2～图9是本发明半导体结构的制备方法的第一实施例的工艺流程图。
请参阅步骤S10及图2，提供半导体衬底200。
所述半导体衬底200可以是以下所提到的材料中的至少一种：Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP或者其它III/V化合物半导体，还包括这些半导体构成的多层结构等或者为绝缘体上硅(SOI)、绝缘体上层叠硅(SOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。作为示例，在本实施例中，所述半导体衬底200的构成材料选用单晶硅。
请参阅步骤S11及图3，在所述半导体衬底200上形成半导体导电层210。在本实施例中，所述半导体导电层210为多晶硅。在该步骤中，可采用化学气相沉积工艺(CVD)形成所述半导体导电层210。
请参阅步骤S12及图4，在所述半导体导电层210上形成腈或异腈过渡层220。在本实施例中，在所述半导体导电层210上形成腈或异腈过渡层220的方法是，采用腈或异腈有机溶液处理所述半导体导电层210表面，形成所述腈或异腈过渡层220。例如，采用腈或异腈有机溶液浸泡所述半导体结构，其浸泡时间可为5～10分钟。
腈是含有机基团(-CN)的有机物，其通式为R-CN，其中，在本实施例中，R可为饱和脂肪烃、烯烃、芳香烃或者杂环芳香烃等。异腈为含异氰基(-NC)的有机化合物，其通式R-NC，其中，R可为饱和脂肪烃、烯烃、芳香烃或者杂环芳香烃等。腈或异腈有机溶液可为腈或异腈的二甲苯溶液。优选地，在腈或异腈有机溶液中，腈或异腈的体积浓度可为5％～10％。
腈或异腈有机溶液中的腈或异腈分子会与半导体导电层210表面结合，从而在所述半导体导电层210的表面形成一层致密的腈或异腈分子层。例如，请参阅图6，在本实施例中，所述半导体导电层210为多晶硅层，采用苯腈有机溶液浸泡所述半导体结构，苯腈的-CN基团中的C原子会与半导体导电层表面的硅发生键合，形成C-Si键，从而在半导体导电层210的表面形成一层致密的苯腈层。
在步骤S12后，还包括冲洗步骤。例如，在本实施例中，采用乙烷冲洗半导体结构，去除多余的腈或异腈有机溶液。
请参阅步骤S13及图5，在所述腈或异腈过渡层220上形成金属导电层230。所述金属导电层230包括阻挡层231及金属层232，所述阻挡层231可为Ti与TiN的复合层，所述金属层232可为金属钨层。在该步骤中，可采用原子层沉积工艺(ALD)、低压化学气相沉积工艺(LPCVD)等方法形成所述阻挡层232及所述金属层232。进一步，在形成Ti与TiN复合层之后，在形成金属钨层之前，还包括快速热处理(RTP)步骤，以增强半导体导电层210与腈或异腈过渡层220及腈或异腈过渡层220与阻挡层231之间的键合。
在该步骤中，腈或异腈过渡层220与金属导电层230结合，所述，腈或异腈过渡层220作为中间层，分别与半导体导电层210及金属导电层230化学键合，形成三维网状导电路径，导电路径内的电荷移动主要发生在腈或异腈过渡层220的分子主链的轴向上，提高了电荷迁移率，降低了半导体导电层210与金属导电层230之间的接触电阻，提高导电结构的导电性能。例如，请参阅图6，在本实施例中，所述阻挡层231为Ti与TiN的复合层，在苯腈过渡层上形成阻挡层231时，阻挡层231中的Ti原子与苯腈过渡层中的N原子结合，苯腈过渡层作为中间层，降低了多晶硅层与阻挡层231之间的接触电阻。
请参阅步骤S14及图7，在所述金属导电层230上形成钝化层240。具体地说，在本实施例中，采用化学气相沉积工艺在所述金属导电层230表面形成氮化硅层，其作为所述钝化层240，以将所述金属导电层230与外部隔离。
请参阅步骤S15及图8，图形化所述钝化层240、金属导电层230、腈或异腈过渡层220及半导体导电层210，形成多个位于半导体衬底200上的分立的位线结构。该步骤为可选步骤。
在该步骤中，可采用光刻及刻蚀工艺进行图形化处理。具体地说，可在所述钝化层240上表面形成图形化的光阻层，以所述光阻层为掩膜，刻蚀所述钝化层240、金属导电层230、腈或异腈过渡层220及半导体导电层210，形成多个位于半导体衬底200上的分立的位线结构。所述位线结构可与半导体衬底中的位线接触岛电接触。
进一步，在该步骤之后，请参阅图9，在所述位线结构的侧壁形成保护层250。所述保护层250用于保护所述位线结构的侧面，避免在后续工艺中被侵蚀、被氧化，或被破坏。在本实施例中，所述保护层250与所述钝化层240为同种材料层，例如均为氮化硅层。在其他实施例中，所述保护层250可为氮化物与氧化物的复合层。
在该实施例中，所述位线结构中的导电结构包括半导体导电层210、腈或异腈过渡层220及金属导电层230。在该种导电结构中，半导体导电层210与金属导电层230之间通过所述腈或异腈过渡层220连接，相较于现有的半导体导电层210与金属导电层230直接接触而言，降低了半导体导电层210与金属导电层230之间的电阻，提高了导电结构的导电性能。
本发明半导体结构的制备方法还提供一第二实施例。图10是本发明半导体结构的制备方法的第二实施例的步骤示意图，请参阅图10，所述制备方法包括如下步骤：步骤S90，提供半导体基底，所述半导体基底上设置多个电容接触孔；步骤S91，在所述电容接触孔中形成所述半导体导电层；步骤S92，所述半导体导电层上形成腈或异腈过渡层；步骤S93，在所述腈或异腈过渡层上形成金属导电层。
图11～图15是本发明半导体结构的制备方法的第二实施例的工艺流程图。
请参阅步骤S90、图11及图12，其中，图12是图11所示结构的俯视图，提供半导体基底900，所述半导体基底900上设置多个电容接触孔910。
在本实施例，所述半导体基底900包括半导体衬底200及设置在所述半导体衬底200上的位线结构920。多个隔离结构930沿垂直所述位线结构的方向设置，所述隔离结构930与所述位线结构920围成多个电容接触孔910。
本实施例所述位线结构920与本发明第一实施例中形成的位线结构相同，其具体结构不再赘述。在本发明其他实施例中，所述位线结构920也可与所述第一实施例中的位线结构不同。例如，在本发明其他实施例中，所述位线结构920的导电结构仅包括半导体导电层210及金属导电层230，而不包括腈或异腈过渡层220。
请参阅步骤S91及图13，在所述电容接触孔910中形成所述半导体导电层940。所述半导体导电层940为多晶硅层，其与半导体衬底200中的有源区电连接。在该步骤中，可采用化学气相沉积工艺(CVD)形成所述半导体导电层940。具体地说，在所述电容接触孔910中形成所述半导体导电层940的方法是，在所述电容接触孔910中及所述位线结构920表面沉积半导体导电材料；对所述半导体导电材料进行回刻，形成位于所述电容接触孔910底部的半导体导电层940。
请参阅步骤S92及图14，所述半导体导电层940上形成腈或异腈过渡层950。在本实施例中，在所述半导体导电层940上形成腈或异腈过渡层940的方法是，采用腈或异腈有机溶液处理所述半导体导电层940表面，形成所述腈或异腈过渡层950。例如，采用腈或异腈有机溶液浸泡所述半导体结构，其浸泡时间可为5～10分钟。
腈是含有机基团(-CN)的有机物，其通式为R-CN，其中，在本实施例中，R可为饱和脂肪烃、烯烃、芳香烃或者杂环芳香烃等。异腈为含异氰基(-NC)的有机化合物，其通式R-NC，其中，R可为饱和脂肪烃、烯烃、芳香烃或者杂环芳香烃等。腈或异腈有机溶液可为腈或异腈的二甲苯溶液。优选地，在腈或异腈有机溶液中，腈或异腈的体积浓度可为5％～10％。
腈或异腈有机溶液中的腈或异腈分子会与半导体导电层940表面结合，从而在所述半导体导电层940的表面形成一层致密的腈或异腈分子层。例如，请参阅图6，在本实施例中，所述半导体导电层940为多晶硅层，采用苯腈有机溶液浸泡所述半导体结构，苯腈的-CN基团中的C原子会与半导体导电层表面的硅发生键合，形成C-Si键，从而在半导体导电层940的表面形成一层致密的苯腈层。
在步骤S92后，还包括冲洗步骤。例如，在本实施例中，采用乙烷冲洗半导体结构，去除多余的腈或异腈有机溶液。
请参阅步骤S93及图15，在所述腈或异腈过渡层950上形成金属导电层960。所述金属导电层960包括阻挡层961及金属层962，所述阻挡层961可为Ti与TiN的复合层，所述金属层962可为金属钨层。在该步骤中，可采用原子层沉积工艺(ALD)、低压化学气相沉积工艺(LPCVD)等方法形成所述阻挡层962及所述金属层962。进一步，在形成Ti与TiN复合层之后，在形成金属钨层之前，还包括快速热处理(RTP)步骤，以增强半导体导电层940与腈或异腈过渡层950及腈或异腈过渡层950与阻挡层961之间的键合。
在该步骤中，所述阻挡层961覆盖所述电容接触孔910暴露的侧壁及所述腈或异腈过渡层950表面，所述金属层962填充所述电容接触孔910。
腈或异腈过渡层950与金属导电层960结合，所述，腈或异腈过渡层950作为中间层，分别与半导体导电层940及金属导电层960化学键合，形成三维网状导电路径，导电路径内的电荷移动主要发生在腈或异腈过渡层950的分子主链的轴向上，提高了电荷迁移率，降低了半导体导电层940与金属导电层960之间的接触电阻，提高导电结构的导电性能。例如，请参阅图6，在本实施例中，所述阻挡层961为Ti与TiN的复合层，在苯腈过渡层上形成阻挡层961时，阻挡层961中的Ti原子与苯腈过渡层中的N原子结合，苯腈过渡层作为中间层，降低了多晶硅层与阻挡层961之间的接触电阻。
进一步，在形成所述金属导电层960的步骤之后，还可在所述半导体结构的表面形成保护层，所述保护层覆盖所述位线结构920表面、所述隔离结构930表面及所述金属导电层960表面。所述保护层包括但不限于氮化硅层。
在该实施例中，在所述电容接触孔中形成的导电结构包括半导体导电层940、腈或异腈过渡层950及金属导电层960。在该种导电结构中，半导体导电层940与金属导电层960之间通过所述腈或异腈过渡层950连接，相较于现有的半导体导电层940与金属导电层960直接接触而言，降低了半导体导电层940与金属导电层960之间的电阻，提高了导电结构的导电性能。
本发明还提供一种采用上述制备方法形成的半导体结构。
在本发明半导体结构的第一实施例中，请参阅图9，所述半导体结构包括半导体基底。所述半导体基底包括半导体衬底200及多个分立设于所述半导体衬底200上的位线结构。
所述半导体衬底200可以是以下所提到的材料中的至少一种：Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP或者其它III/V化合物半导体，还包括这些半导体构成的多层结构等或者为绝缘体上硅(SOI)、绝缘体上层叠硅(SOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。作为示例，在本实施例中，所述半导体衬底200的构成材料选用单晶硅。
所述位线结构包括导电结构及覆盖所述导电结构的钝化层240。
所述导电结构包括半导体导电层210、腈或异腈过渡层220及金属导电层230。所述半导体导电层210设置在所述半导体衬底200表面。所述半导体导电层210包括但不限于多晶硅层。所述腈或异腈过渡层220通过腈或异腈有机溶液处理所述半导体导电层210表面而形成。金属导电层230包括阻挡层231及金属层232，所述阻挡层231可为Ti与TiN的复合层，所述金属层232可为金属钨层。在所述导电结构中，半导体导电层210与金属导电层230之间通过所述腈或异腈过渡层220连接，相较于现有的半导体导电层210与金属导电层230直接接触而言，降低了半导体导电层210与金属导电层230之间的电阻，提高了导电结构的导电性能。
所述钝化层240覆盖所述金属导电层230。所述钝化层260可为氮化硅层。进一步，在本实施例中，在所述位线结构的侧面还设置有保护层250，所述保护层250用于保护所述位线结构的侧面，避免在后续工艺中被侵蚀、被氧化，或被破坏。在本实施例中，所述保护层250与所述钝化层240为同种材料层，例如均为氮化硅层。
本发明还提供一种半导体结构的第二实施例，请参阅图15及图12，在第二实施例中，所述半导体结构包括半导体基底900。所述半导体基底包括半导体衬底200及多个分立设于所述半导体衬底200上的位线结构920。多个隔离结构930沿垂直所述位线结构的方向设置，所述隔离结构930与所述位线结构920围成多个电容接触孔910。
本实施例所述位线结构920与本发明第一实施例中形成的位线结构相同，其具体结构不再赘述。在本发明其他实施例中，所述位线结构920也可与所述第一实施例中的位线结构不同。例如，在本发明其他实施例中，所述位线结构920的导电结构仅包括半导体导电层210及金属导电层230，而不包括腈或异腈过渡层220。
在每一所述电容接触孔910中设置有所述导电结构。所述导电结构包括依次堆叠设置的半导体导电层940、腈或异腈过渡层950及金属导电层960。所述半导体导电层940设置在所述半导体衬底200表面，且与所述半导体衬底200的有源区电连接。所述腈或异腈过渡层950通过腈或异腈有机溶液处理所述半导体导电层940表面而形成。金属导电层960包括阻挡层961及金属层962，所述阻挡层961可为Ti与TiN的复合层，所述金属层962可为金属钨层。在所述导电结构中，半导体导电层940与金属导电层960之间通过所述腈或异腈过渡层950连接，相较于现有的半导体导电层940与金属导电层960直接接触而言，降低了半导体导电层940与金属导电层960之间的电阻，提高了导电结构的导电性能。
进一步，在一实施例中，在所述位线结构920表面、隔离结构930表面及金属导电层960表面还覆盖有钝化层(附图未绘示)，以保护所述位线结构920及所述金属导电层960。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (15)

1.一种半导体结构的制备方法，其特征在于，所述半导体结构包括导电结构，
所述导电结构的制备方法包括如下步骤：
形成半导体导电层；
在所述半导体导电层上形成腈或异腈过渡层；
在所述腈或异腈过渡层上形成金属导电层。
2.根据权利要求1所述的半导体结构的制备方法，其特征在于，在所述腈或异腈过渡层上形成金属导电层的步骤之后还包括如下步骤：在所述金属导电层上形成钝化层。
3.根据权利要求2所述的半导体结构的制备方法，其特征在于，所述半导体导电层形成在半导体衬底上，在所述金属导电层上形成钝化层的步骤之后还包括如下步骤：图形化所述钝化层、金属导电层、腈或异腈过渡层及半导体导电层，形成多个位于半导体衬底上的分立的位线结构。
4.根据权利要求3所述的半导体结构的制备方法，其特征在于，进一步包括步骤：在所述位线结构的侧壁形成保护层。
5.根据权利要求1所述的半导体结构的制备方法，其特征在于，提供半导体基底，所述半导体基底上设置多个电容接触孔，在所述电容接触孔中形成所述半导体导电层。
6.根据权利要求1～5任意一项所述的半导体结构的制备方法，其特征在于，在所述半导体导电层上形成腈或异腈过渡层的方法是，采用腈或异腈有机溶液处理所述半导体导电层表面，形成所述腈或异腈过渡层。
7.根据权利要求6所述的半导体结构的制备方法，其特征在于，腈或异腈有机溶液中腈或异腈的浓度为5％～10％。
8.根据权利要求6所述的半导体结构的制备方法，其特征在于，在所述半导体导电层上形成腈或异腈过渡层的步骤之后还包括冲洗步骤。
9.根据权利要求1～5任意一项所述的半导体结构的制备方法，其特征在于，所述半导体导电层为多晶硅层，所述金属导电层包括依次形成的Ti与TiN复合层及金属钨层。
10.根据权利要求9所述的导电结构的制备方法，其特征在于，在形成Ti与TiN复合层之后，在形成金属钨层之前，还包括快速热处理步骤。
11.一种半导体结构，其特征在于，包括导电结构，所述导电结构包括依次堆叠设置的半导体导电层、腈或异腈过渡层及金属导电层。
12.根据权利要求11所述的半导体结构，其特征在于，所述半导体结构还包括半导体基底，所述半导体基底包括半导体衬底及多个分立设于所述半导体衬底上的位线结构，多个隔离结构沿垂直所述位线结构的方向设置，所述隔离结构与所述位线结构围成多个电容接触孔。
13.根据权利要求12所述的半导体结构，其特征在于，所述位线结构包括所述导电结构及覆盖所述导电结构的钝化层。
14.根据权利要求12所述的半导体结构，其特征在于，在所述位线结构的侧壁设置有保护层。
15.根据权利要求12所述的半导体结构，其特征在于，在每一所述电容接触孔中设置有所述导电结构。
CN202010876670.5A 2020-08-27 2020-08-27 半导体结构及其制备方法 Active CN114121810B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010876670.5A CN114121810B (zh) 2020-08-27 2020-08-27 半导体结构及其制备方法
PCT/CN2021/099889 WO2022041946A1 (zh) 2020-08-27 2021-06-12 半导体结构及其制备方法
US17/444,670 US12082392B2 (en) 2020-08-27 2021-08-08 Semiconductor structure and method for preparing seminconductor structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010876670.5A CN114121810B (zh) 2020-08-27 2020-08-27 半导体结构及其制备方法

Publications (2)

Publication Number Publication Date
CN114121810A true CN114121810A (zh) 2022-03-01
CN114121810B CN114121810B (zh) 2024-12-06

Family

ID=80354155

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010876670.5A Active CN114121810B (zh) 2020-08-27 2020-08-27 半导体结构及其制备方法

Country Status (3)

Country Link
US (1) US12082392B2 (zh)
CN (1) CN114121810B (zh)
WO (1) WO2022041946A1 (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050133782A1 (en) * 2002-06-27 2005-06-23 Hagen Klauk Reducing the contact resistance in organic field-effect transistors with palladium contacts by using nitriles and isonitriles
CN1949462A (zh) * 2005-10-11 2007-04-18 联华电子股份有限公司 减少在离子注入工艺中累积于芯片表面的正电荷的方法
CN101842856A (zh) * 2007-08-31 2010-09-22 泽塔科尔公司 处理表面以促进感兴趣的分子结合的方法、由其形成的涂层和器件

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4606936A (en) * 1985-04-12 1986-08-19 Harris Corporation Stress free dielectric isolation technology
US6646285B1 (en) 2002-04-05 2003-11-11 International Business Machines Corporation Molecular electronic device using metal-metal bonded complexes
FR2851181B1 (fr) * 2003-02-17 2006-05-26 Commissariat Energie Atomique Procede de revetement d'une surface
US7410825B2 (en) * 2005-09-15 2008-08-12 Eastman Kodak Company Metal and electronically conductive polymer transfer
JP5151122B2 (ja) 2006-11-22 2013-02-27 ソニー株式会社 電極被覆材料、電極構造体、及び、半導体装置
CN106128998A (zh) * 2016-07-21 2016-11-16 上海交通大学 半导体垂直铜互连中填充有机聚合物的tsv结构的制备方法
CN107910328B (zh) * 2017-12-12 2023-09-22 长鑫存储技术有限公司 半导体器件中制造存储节点接触的方法及半导体器件
CN210272309U (zh) * 2019-08-30 2020-04-07 长鑫存储技术有限公司 半导体结构

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050133782A1 (en) * 2002-06-27 2005-06-23 Hagen Klauk Reducing the contact resistance in organic field-effect transistors with palladium contacts by using nitriles and isonitriles
CN1949462A (zh) * 2005-10-11 2007-04-18 联华电子股份有限公司 减少在离子注入工艺中累积于芯片表面的正电荷的方法
CN101842856A (zh) * 2007-08-31 2010-09-22 泽塔科尔公司 处理表面以促进感兴趣的分子结合的方法、由其形成的涂层和器件

Also Published As

Publication number Publication date
CN114121810B (zh) 2024-12-06
US12082392B2 (en) 2024-09-03
WO2022041946A1 (zh) 2022-03-03
US20220068928A1 (en) 2022-03-03

Similar Documents

Publication Publication Date Title
KR100643425B1 (ko) 수직형 트랜지스터 및 매립된 워드라인을 갖는 반도체 디바이스
US6563162B2 (en) Semiconductor memory device for reducing parasitic bit line capacitance and method of fabricating the same
JP2002208682A (ja) 磁気半導体記憶装置及びその製造方法
US20230013420A1 (en) Semiconductor structure and fabrication method thereof
KR910019237A (ko) 커패시터 dram 셀의 제조방법
JP2008166808A (ja) 半導体素子及びその製造方法
US8669603B2 (en) Semiconductor constructions
US20180350818A1 (en) Semiconductor device including contact structure
US11862723B2 (en) Integrated circuit memory and manufacturing method thereof, and semiconductor integrated circuit device
CN112309458A (zh) 记忆体电路
US20240008263A1 (en) Semiconductor structure and method for manufacturing same
US9960167B1 (en) Method for forming semiconductor device
JP7457140B2 (ja) 半導体構造及びその製造方法
JP4609722B2 (ja) 強誘電体記憶装置および電子機器
JP2002134715A5 (zh)
JP2005528788A (ja) 信頼性が改善された強誘電体メモリ集積回路
CN114121810B (zh) 半导体结构及其制备方法
CN114373718A (zh) 半导体器件及其制备方法
KR100408423B1 (ko) 비트 라인 기생 커패시턴스를 감소시킬 수 있는 반도체메모리 소자 및 그 제조방법
CN113497042B (zh) 半导体结构及其形成方法
TWI817521B (zh) 半導體結構的製造方法
US11950408B2 (en) Semiconductor structure and method of manufacturing the same
WO2024066220A1 (zh) 半导体结构及其制造方法
CN115223945B (zh) 半导体结构的制造方法、半导体结构与存储器
JP2023537165A (ja) 半導体構造及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant