CN114006615A - 一种快速起振的晶振电路及控制方法 - Google Patents

Abstract

本发明公开一种快速起振的晶振电路及控制方法，该晶振电路包括电容C1、电容C2、晶振、反馈电阻和反相器INV1，所述反相器INV1和晶振构成回路，所述晶振两端设置电容C1和电容C2，所述电容C1和电容C2另一端均设置接地端，所述晶振电路包括开关A1、开关A2、开关A3和电源端，所述反相器INV1的输入端通过开关A1与电源端相连，所述反相器INV1的输出端通过开关A3和开关A2与电源端相连，所述开关A3与反相器INV1串联，所述开关A3与反相器INV1的串联电路和反馈电阻并联，所述开关A1、开关A2和开关A3组合工作来实现晶振电路的快速起振。

Description

一种快速起振的晶振电路及控制方法

技术领域

本发明涉及电子集成电路技术领域，具体涉及一种快速起振的晶振电路及控制方法。

背景技术

传统晶振是通过对噪声的不断放大实现振荡，但是这一过程十分缓慢，起振比较慢。现有的一些改进是通过控制增大反相器的gm值实现加速起振，另一些改进是通过动态调节反馈电阻，在起振阶段加速启动，在工作阶段减小功耗，这两种方式需要额外增加数字控制电路，起振时间只有少量减少，在快速起振方面还有待提高。

发明内容

为解决上述问题，本发明公开一种快速起振的晶振电路及控制方法，本申请通过在晶振电路中只增加开关和相应控制信号，通过构建晶振两端瞬间变化的电势差来给晶振附加初始形变势能，从而实现快速启振，结构简单，不增加功耗，有效减少晶振的起振时间。具体技术方案如下：

一种快速起振的晶振电路，该晶振电路包括电容C1、电容C2、晶振、反馈电阻和反相器INV1，所述晶振设置在电容C1和电容C2之间，所述电容C1的另一端和电容C2的另一端均设置接地端，所述晶振电路包括开关A1、开关A2、开关A3和电源端，所述反相器INV1的输入端通过开关A1与电源端相连，所述反相器INV1的输出端通过开关A3和开关A2与电源端相连，所述开关A3 与反相器INV1形成的串联电路分别与晶振和反馈电阻并联，所述开关A1、开关A2和开关A3组合工作来实现晶振电路的快速起振。

进一步地，所述开关A1包括PMOS管，开关A1的PMOS管的栅极用于接收开关控制信号EN，源极与电源端相连，漏极与反相器INV1的输入端相连。

进一步地，所述开关A2包括PMOS管，开关A2的PMOS管的栅极用于接收使能信号，源极与电源端相连，漏极与开关A3相连。

进一步地，开关A1的PMOS管的栅极和开关A2的PMOS管的栅极相连，接收相同的开关控制信号EN。

进一步地，所述开关A3包括NMOS管，开关A3的NMOS管的栅极与开关A1的PMOS管的栅极和开关A2的PMOS管的栅极接收相同的开关控制信号EN，源极与反相器INV1的输出端相连，漏极与开关A2相连。

进一步地，所述开关A3包括非门和PMOS管，开关A3的PMOS的栅极通过非门与开关A1的PMOS管的栅极和开关A2的PMOS管的栅极接收相同的开关控制信号EN，源极与反相器INV1的输出端相连，漏极与开关A2相连。

进一步地，所述反相器INV1包括两个场效应管，两个场效应管包括一个PMOS管和一个NMOS管，两个场效应管的栅极相连，做为反相器INV1的输入端，两个场效应管的漏极与开关A3相连，并通过A3开关得到反相器INV1的输出信号和输出端，反相器INV1的两个场效应管中，PMOS场效应管的源极与电源端相连，NMOS场效应管的源极与接地端相连。

进一步地，所述开关A3设置在反相器INV1中，所述开关A3包括两个场效应管，两个场效应管包括一个PMOS管和一个NMOS管，其中NMOS管的栅极与开关A1和开关A2的控制信号接收端共同连接开关控制信号EN；开关A3还包括一个反相器INV2，所述开关A3的两个场效应管的栅极通过反相器INV2相连，即开关A3中NMOS管的栅极接收开关控制信号EN的同时，连接反相器INV2的输入端，开关A3中PMOS管的栅极连接反相器INV2的输出端，所述开关A3中PMOS管的栅极接收到的信号是信号EN经过反相器INV2得到的的反信号ENB，所述开关A3的两个场效应管的源极分别与反相器INV1的两个场效应管的漏极相连，即所述开关A3中PMOS管的源极和所述反相器INV1中PMOS管的漏极相连，所述开关A3中NMOS管的源极和所述反相器INV1中NMOS管的漏极相连，所述开关A3的两个场效应管的漏极相连，作为反相器INV1的输出端。

一种晶振电路的控制方法，该控制方法用于控制上述的快速起振的晶振电路，所述控制方法包括以下步骤：

S1：开关A1和开关A2闭合，开关A3断开，使晶振电路进入准备阶段；

S2：晶振电路在准备阶段持续设定时间后，开关A1和开关A2断开，开关A3闭合，使晶振电路进入工作阶段。

进一步地，所述设定时间为A1和A2开关闭合后，电容C1和C2的电压从发生变化至达到稳定的时间，一般在10ns以内即可。

与现有的技术相比，本申请的技术方案通过在晶振电路上只增加开关和相应控制信号，构建晶振两端瞬间变化的电势差来给晶振附加初始形变势能的方式实现快速启动，结构简单，不增加功耗，有效减少晶振的起振时间；经过流片仿真验证，可以将起振时间减少约50%。

附图说明

图1为本发明一种实施例中所述的快速起振的晶振电路的结构示意图1；

图2为本发明一种实施例中所述的反相器和开关A3的结构示意图；

图3为本发明一种实施例中所述的快速起振的晶振电路的结构示意图2；

图4为本发明一种实施例中所述的快速起振的晶振电路的结构示意图3。

具体实施方式

为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行描述和说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本申请。基于本申请提供的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。

在此使用的术语仅仅是为了描述具体实施例，而并非意在限制本公开。在此使用的术语“包括”、“包含”等表明了所述特征、操作和/或部件的存在，但是并不排除存在或添加一个或多个其他特征、操作或部件。在此使用的所有术语(包括技术和科学术语)具有本领域技术人员通常所理解的含义，除非另外定义。应注意，这里使用的术语应解释为具有与本说明书的上下文相一致的含义，而不应以理想化或过于刻板的方式来解释。

晶体振荡器是指从一块石英晶体上按一定方位角切下薄片（简称为晶片），石英晶体谐振器，简称为石英晶体或晶体、晶振；而在封装内部添加IC组成振荡电路的晶体元件称为晶体振荡器。其产品一般用金属外壳封装，也有用玻璃壳、陶瓷或塑料封装的。单片机晶振电路，晶振是晶体振荡器的简称，在电气上它可以等效成一个电容和一个电阻并联再串联一个电容的二端网络。电工学上这个网络有两个谐振点，以频率的高低分，其中较低的频率是串联谐振；较高的频率是并联谐振。由于晶体自身的特性致使这两个频率的距离相当的接近，在这个极窄的频率范围内，晶振等效为一个电感，所以只要晶振的两端并联上合适的电容它就会组成并联谐振电路。这个并联谐振电路加到一个负反馈电路中就可以构成正弦波振荡电路，由于晶振等效为电感的频率范围很窄，所以即使其他元件的参数变化很大，这个振荡器的频率也不会有很大的变化。晶振有一个重要的参数——负载电容值，选择与负载电容值相等的并联电容，就可以得到晶振标称的谐振频率。一般的晶振振荡电路都是在一个反相放大器（注意是放大器不是反相器）的两端接入晶振，再有两个电容分别接到晶振的两端，每个电容的另一端再接到地，这两个电容串联的容量值就应该等于负载电容。请注意一般IC的引脚都有等效输入电容，这个不能忽略。一般的晶振的负载电容为15pF或12.5pF，如果再考虑元件引脚的等效输入电容，则两个22pF的电容构成晶振的振荡电路就是比较好的选择，负载电容的阻值也可以根据实际需求进行设置，负载电容的阻值还可以是其他阻值，只要使电路的功能能够正常实现即可，不做限定。

目前反相器结构的晶振电路是皮尔斯振荡器中经常使用的一种结构，其工作原理是将反相器INV1接在晶振两端为晶振提供负阻，电容C1和C2分别接在晶振两端和地之间，且C1=C2，反馈电阻R连接反相器INV1的输入和输出端，具有为反相器INV1的工作提供直流工作电压使之工作在放大模式下以及减小增益等作用，起振原理是通过反相器INV1提供的负阻抵消晶振的等效电阻值，使环路处于正反馈，并且通常提供的负阻需要是晶振等效电阻的3-5倍，工作时，电路中的一些噪声通过反相器INV1和晶振构成的环路不断进行正反馈放大，从而产生了振荡，当振荡幅度接近电源电压时趋于稳定，从而输出稳定的时钟。

如图1所示，是本文提出的一种快速起振的晶振电路原理图，该晶振电路包括电容C1、电容C2、晶振、反馈电阻R和反相器INV1，所述反相器INV1和晶振构成环路，所述晶振两端分别设置电容C1和电容C2，所述电容C1的另一端和电容C2的另一端均设置接地端，同时所述晶振电路还包括开关A1、开关A2、开关A3和电源端，所述反相器INV1的输入端通过开关A1与电源端相连，所述反相器INV1的输出端通过开关A3和开关A2与电源端相连，所述开关A3 与反相器INV1串联且开关A3 与反相器INV1的串联电路分别与晶振和反馈电阻R并联，所述开关A1、开关A2和开关A3组合工作来实现晶振电路的快速起振。

作为其中一种实施例，开关A1和开关A2工作时，会同时断开或者闭合。开关A3在工作时与开关A1和开关A2的工作状态相反，即开关A1和开关A2闭合时，开关A3断开；开关A1和开关A2断开时，开关A3闭合。PMOS管是是栅极低电平（VGS < Vthp）导通,高电平断开,可用来控制与电源之间的导通。所述开关A1包括PMOS管，开关A1的PMOS管的栅极用于接收开关控制信号EN，源极与电源端相连，漏极与反相器INV1的输入端相连。所述开关A2包括PMOS管，开关A2的PMOS管的栅极用于接收开关控制信号EN，源极与电源端相连，漏极与开关A3相连。开关A1的PMOS管的栅极和开关A2的PMOS管的栅极相连，接收相同的开关控制信号EN。所述开关A3包括NMOS管，开关A3的NMOS管的栅极与开关A1的PMOS管的栅极和开关A2的PMOS管的栅极接收相同的开关控制信号EN，源极与反相器INV1的输出端相连，漏极与开关A2相连。所述开关A3包括非门和PMOS管，开关A3的PMOS的栅极通过非门与开关A1的PMOS管的栅极和开关A2的PMOS管的栅极接收相同的开关控制信号EN，源极与反相器INV1的输出端相连，漏极与开关A2相连。NMOS管是栅极高电平（VGS > Vthn）导通,低电平断开,可用来控制与地之间的导通。开关A1和开关A2也可以是NMOS管，开关A1和开关A2的NMOS管的栅极接收相同的开关控制信号EN时，若开关A3为NMOS管时，开关A3的NMOS管的栅极通过非门与开关A1和开关A2的NMOS管的栅极接收相同的开关控制信号EN；若开关A3为PMOS管时，开关A3的NMOS管的栅极直接与开关A1和开关A2的NMOS管的栅极接收相同的开关控制信号EN。开关A1、开关A2和开关A3可以是其他合适的开关，如MOS管开关、传输门或其他形式合适的开关等。

如图2所示，所述反相器INV1包括两个场效应管，两个场效应管包括一个PMOS管和一个NMOS管，两个场效应管的栅极相连，做为反相器INV1的输入端，两个场效应管的漏极与开关A3相连，通过A3得到输出并作为反相器INV1的输出端，两个场效应管中，PMOS场效应管的源极与电源端相连，NMOS场效应管的源极与接地端相连。所述开关A3设置在反相器INV1中，所述反相器INV2设置在开关A3中，所述开关A3包括两个场效应管，分别是一个PMOS管和一个NMOS管，所述开关A3的两个场效应管的栅极通过反相器INV2相连，即开关A3中NMOS管的栅极在接收开关控制信号EN的同时连接反相器INV2的输入端，反相器INV2的输出端连接开关A3中PMOS管的栅极，用于获得和EN信号相反的控制信号ENB，所述开关A3的两个场效应管的源极分别与反相器INV1的两个场效应管的漏极相连，即所述开关A3中PMOS管的源极和所述反相器INV1中PMOS管的漏极相连，所述开关A3中NMOS管的源极和所述反相器INV1中NMOS管的漏极相连，所述开关A3的两个场效应管的漏极相连，作为反相器INV1的输出端。

一种晶振电路的控制方法，该控制方法用于控制上述的快速起振的晶振电路，所述控制方法包括以下步骤：S1：开关控制信号EN为为低，使开关A1和开关A2闭合，开关A3断开，晶振电路进入准备阶段；S2：晶振电路在准备阶段持续设定时间后，所述设定时间为10ns，开关控制信号EN为变为高，使开关A1和开关A2断开，开关A3闭合，晶振电路进入工作阶段。具体工作过程为：

根据晶振的等效模型以及开关A1、A2和A3的具体电路结构，工作电路等效为如图3所示，在准备阶段，开关控制信号EN置低电平，使开关A1、开关A2内PMOS管栅极为低，PMOS管导通，即开关A1、开关A2闭合，将电容C1和电容C2的上极板连接至电源端，使电源端通过开关A1和开关A2给电容C1和电容C2充电，同时当EN置低电平时，在开关A3中，EN信号通过反相器INV2获得与EN信号相反的高电平信号ENB，EN连接至A3中NMOS管栅极，ENB连接至A3中PMOS管栅极，因此开关A3中的NMOS栅极为低处于关断状态，开关A3中的PMOS栅极为高处于关断状态，因此开关A3断开，即断开反相器INV1的输出和电容C2上极板之间的连接，此阶段会使电容C1和电容C2的上极板电压提升至电源电压，即使晶振两端电压升至电源电压，因此晶振等效模型中的电容两端节点电压X1、X2均被提升至电源电压；此时反相器INV1的输入端电压为确定的高电压，输出电压为低电压，但因为开关A3断开，因此反相器INV1的输出并不影响电容C2上极板电压且不消耗功耗。

当准备阶段持续一定时间之后（可以是10ns，也可以是其他数值，不做限定），进入使能阶段，在使能阶段，开关控制信号EN置高电平，使开关A1、开关A2内PMOS管栅极为高电平，PMOS管关断，即开关A1、开关A2断开，断开电容C1、电容C2上极板和电源之间的连接，同时当EN置高电平时，在开关A3中，EN信号通过反相器INV2获得与EN信号相反的低电平信号ENB，EN连接至A3中NMOS管栅极，ENB连接至A3中PMOS管栅极，因此开关A3中的NMOS栅极为高处于导通状态，开关A3中的PMOS栅极为低处于导通状态，因此开关A3闭合，将反相器INV1的输出和电容C2的上极板连接，晶振开始进入正常的工作模式，由于此时反相器INV1输入端连接的电容C1上极板电压仍然为电源电压，因此反相器INV1输出的低电压将电容C2上极板电压迅速的拉低至地端电压，但是由于晶振等效模型的等效电感的电流不发生突变，因此等效电感的另一侧节点X2电压仍为电源电压，也就形成了等效电感两端的电压差，从而达到给晶振模型的等效电感提供电势能的效果，等效电感两端的电势差会使电感产生从X2流向N2的电流，从而逐渐将X2拉低，将N2拉高，同时晶振等效模型的等效电容另一端电压X1也被拉低，并通过晶振等效模型中等效电阻影响N1节点电压也被拉低，电感电流在X2和N2相等时最大，此时电感两端的电势能全部转化为等效电感从X2流向N2的电流，并由于电感对电流的维持特性，开始将N2电压推高，X2电压继续降低，逐渐使X2和N2电压差达到最大值；当电感两端电压差变化到最大值时，电感电流为零，等效电感重新获得最大的电势能，等效电感两端电势差会使电感产生从N2流向X2的电流，从而逐渐将N2拉低，X2拉高，同时晶振等效模型的等效电容另一端电压X1也拉高，并通过晶振等效模型中等效电阻影响N1，N1节点电压也被拉高，等效电感电流在X2和N2相等时最大，此时电感两端的电势能全部转化为等效电感从N2流向X2的电流，并由于电感对电流的维持特性，开始将X2电压推高，N2电压继续降低，逐渐使X2和N2电压差达到最大值，各节点电压完成了一个周期的变化，下一个周期会按照同样的变化趋势进行；同时由于反相器INV1提供的负阻，使得晶振等效模型的等效电阻被抵消，并且提供的负阻值大于晶振的等效电阻，具体工作效果是：当N1节点电压降低时，N2节点电压升高，而N1节点电压的降低会通过反相器INV1反向放大，加强N2节点电压的升高效果，当N1节点电压升高时，N2节点电压降低，而N1节点电压的升高会通过反相器INV1反向放大，加强N2节点电压的降低效果，在周期性变化过程中，N1节点波形通过反相器INV1被放大传递到N2节点，然后再影响到N1节点的幅度，各节点周期变化的电压不断被放大，最终实现时钟输出。

上述说到的拉低、拉高、推高、降低等是相对于该节点的原电压而言，由于晶振等效模型的等效电容的容值相对于电容C1和电容C2较小，如本实施例中使用的电容C1和电容C2是18pF，而12MHz晶振等效模型的等效电容只有20fF，电容值相差约1000倍，所以电容C1、电容C2的上极板电压N1、N2以及通过等效电阻和C1上极板连接的晶振等效模型内部节点X1电压变化相对于节点X2的电压变化近似相差1000倍，比如X2从电源电压变为地电压，节点N2电压变化只有电源电压的一千分之一，而当N1、N2呈现电源电压幅度变化时，节点X2的电压已经十分大，这是晶振模型特性导致。

反相器INV1的输出端和输入端之间通过反馈电阻R连接，从而使得晶振电路在使能后会通过反馈电阻R导通电流让晶振两端获得一个直流工作电压，晶振两端的N1、N2和内部节点X1、X2均围绕这一直流电压振荡。

传统晶振电路以及一些新型快速起振的晶振电路，从开始工作时晶振等效模型节点X2的电压稳定不变到通过噪声影响开始波动直到达到电源电压峰峰值幅度这一阶段是十分漫长的过程，而本电路将这一过程直接跳过，电路开始工作时X2节点已经开始振荡并且振荡波形的峰峰值即为电源电压值，只需继续将波形放大直至晶振两端电容上极板电压也达到最大幅度即可，此结构对于起振时间的缩短效果明显；根据仿真实例以及流片验证，本结构的起振时间相比传统结构能有效减少约50%。

根据晶振的等效模型以及开关A1、A2和A3的具体电路结构，对于N2节点所连接的晶振模型在R一侧时，本电路同样适用，电路如图4所示，同样的，在准备阶段，开关控制信号EN置低电平，使开关A1、开关A2内PMOS管栅极为低，PMOS管导通，即开关A1、开关A2闭合，将电容C1和电容C2的上极板连接至电源电压，使电源通过开关A1和开关A2给电容C1和电容C2充电，同时当EN置低电平时，在开关A3中，EN信号通过反相器INV2获得与EN信号相反的高电平信号ENB，EN连接至A3中NMOS管栅极，ENB连接至A3中PMOS管栅极，因此开关A3中的NMOS栅极为低处于关断状态，开关A3中的PMOS栅极为高处于关断状态，因此开关A3断开，即断开反相器INV1的输出和电容C2上极板之间的连接，此阶段会使电容C1和电容C2的上极板电压提升至电源电压，即使晶振两端电压升至电源电压，因此晶振等效模型中的等效电容两端节点电压X1、X2均被提升至电源电压；此时反相器INV1的输入端电压为确定的高电压输出电压为低电压，但因为开关A3断开，因此反相器INV1的输出不影响电容C2上极板电压且不消耗功耗。

当准备阶段持续一定时间之后，进入使能阶段，在使能阶段，开关控制信号EN置高电平，使开关A1、开关A2内PMOS管栅极为高电平，PMOS管关断，即开关A1、开关A2断开，断开电容C1、电容C2上极板和电源之间的连接，同时当EN置高电平时，在开关A3中，EN信号通过反相器INV2获得与EN信号相反的低电平信号ENB，EN连接至A3中NMOS管栅极，ENB连接至A3中PMOS管栅极，因此开关A3中的NMOS栅极为高处于导通状态，开关A3中的PMOS栅极为低处于导通状态，因此开关A3闭合，将反相器INV1的输出和电容C2的上极板连接，晶振开始进入正常的工作模式。由于此时反相器INV1的输入端连接的电容C1上极板电压仍然为电源电压，因此反相器INV1输出的低电压将电容C2上极板电压迅速的拉低至地端电压，即N2迅速降低，并通过晶振等效模型的等效电阻将X2节点电压迅速拉低至地电压，同时通过晶振等效模型的等效电容将X1节点电压拉低至地电压，而等效电感和电容C1连接的一侧电压仍为电源电压，从而使等效电感两端产生电压差，达到给晶振等效模型的等效电感提供电势能的效果，等效电感两端的电势差会使等效电感产生从N1流向X1的电流，从而逐渐将N1拉低，将X1拉高，同时晶振等效模型的等效电容另一端电压X2也拉高，并通过晶振等效模型中的等效电阻影响N2节点电压，N2节点电压也被拉高，等效电感的电流在N1和X1相等时最大，此时等效电感两端的电势能全部转化为等效电感从N1流向X1的电流，并由于电感对电流的维持特性，开始将X1电压推高，N1电压继续降低，逐渐使N1和X1电压差达到最大值。当等效电感两端电压差变化到最大值时，电感电流为零，等效电感获得最大的电势能，然后等效电感两端电势差会产生从X1流向N1的电流，从而逐渐将X1拉低，N1拉高，同时晶振等效模型的等效电容另一端电压X2也拉低，并通过晶振等效模型中的等效电阻影响N2，N2节点电压也被拉低，等效电感的电流在N1和X1相等时最大，此时等效电感两端的电势能全部转化为等效电感从X1流向N1的电流，并由于电感对电流的维持特性，开始将N1电压推高，X1电压继续降低，逐渐使N1和X1电压差达到最大值。当N1和X1的电势差达到最大时，等效电感所具备电势能最大，各节点电压完成了一个周期的变化，下一个周期会按照同样的变化趋势进行。同时由于反相器INV1提供的负阻，使得晶振等效模型的等效电阻被抵消，并且提供的负阻值大于晶振的等效电阻，具体工作效果是：当N1节点电压降低时，N2节点电压升高，而N1节点电压的降低会通过反相器INV1反向放大，加强N2节点电压的升高效果，当N1节点电压升高时，N2节点电压降低，而N1节点电压的升高会通过反相器INV1反向放大，加强N2节点电压的降低效果，在周期性变化过程中，N1节点波形通过反相器INV1被放大传递到N2节点，然后再影响到N1节点的幅度，从而使各节点周期变化的电压不断被放大，最终实现时钟输出。

上述说到的拉低是相对于该节点的原电压而言，N1、N2和X2电压变化相对于节点X1的电压变化很小，即X1从电源电压变为地电压时，节点N2电压变化十分微小，而当N1、N2呈现电源电压幅度变化时，节点X2的电压已经十分大，这是晶振模型特性导致。

上述对于晶振模型的两种连接考虑，均有较好的效果，不同之处在于电压变化节点的直流电压由谁提供而已，而直流电压会在晶振电路所设置的反馈电阻R的作用下最终变为电源电压的一半。

作为其中一种实施例，将开关A1、开关A2的连接在电源的一端连接至接地端，开关A3不变，可以实现同样的快速起振效果；开关A1、开关A2换成NMOS管使用并作相应调整即可，由于原理相似，不再赘述。

上述实施例是建立在晶振等效模型的基础上进行的，实际上的晶振是通过晶振两端的电压和形变之间相互转换实现的周期信号输出，上述电路和分析中给晶振等效模型的电感所构建的电势能与实际晶振两端电压所产生的的形变势能具有相同的效果，因此可以实现相同的快速起振效果，经流片验证，可以实现与预期一致的效果，将起振时间减少约50%。

以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上各实施例仅表达了本发明的几种实施例，其描述较为具体和详细，但并不能因此而理解为发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。

Claims (10)

1.一种快速起振的晶振电路，该晶振电路包括电容C1、电容C2、晶振、反馈电阻和反相器INV1，所述晶振设置在电容C1和电容C2之间，所述电容C1的另一端和电容C2的另外一端均设置接地端，其特征在于，所述晶振电路包括开关A1、开关A2、开关A3和电源端，所述反相器INV1的输入端通过开关A1与电源端相连，所述反相器INV1的输出端通过开关A3和开关A2与电源端相连，所述开关A3 与反相器INV1形成的串联电路分别与晶振和反馈电阻并联，所述开关A1、开关A2和开关A3组合工作来使晶振电路进行起振。

2.根据权利要求1所述的快速起振的晶振电路，其特征在于，所述开关A1包括PMOS管，开关A1的PMOS管的栅极用于接收开关控制信号EN，源极与电源端相连，漏极与反相器INV1的输入端相连。

3.根据权利要求1所述的快速起振的晶振电路，其特征在于，所述开关A2包括PMOS管，开关A2的PMOS管的栅极用于接收开关控制信号EN，源极与电源端相连，漏极与开关A3相连。

4.根据权利要求2或3所述的快速起振的晶振电路，其特征在于，开关A1的PMOS管的栅极和开关A2的PMOS管的栅极相连，接收相同的开关控制信号EN。

5.根据权利要求2或3所述的快速起振的晶振电路，其特征在于，所述开关A3包括NMOS管，开关A3的NMOS管的栅极与开关A1的PMOS管的栅极和开关A2的PMOS管的栅极接收相同的开关控制信号EN，源极与反相器INV1的输出端相连，漏极与开关A2相连。

6.根据权利要求2或3所述的快速起振的晶振电路，其特征在于，所述开关A3包括非门和PMOS管，开关A3的PMOS的栅极通过非门与开关A1的PMOS管的栅极和开关A2的PMOS管的栅极接收相同的开关控制信号EN，源极与反相器INV1的输出端相连，漏极与开关A2相连。

7.根据权利要求1所述的快速起振的晶振电路，其特征在于，所述反相器INV1包括两个场效应管，两个场效应管包括PMOS管和NMOS管，两个场效应管的栅极相连，做为反相器INV1的输入端，两个场效应管的漏极连接开关A3，两个场效应管中，PMOS场效应管的源极与电源端相连，NMOS场效应管的源极与接地端相连。

8.根据权利要求7所述的快速起振的晶振电路，其特征在于，所述开关A3设置在反相器INV1中，所述开关A3包括两个场效应管和反相器INV2，两个场效应管包括PMOS管和NMOS管，所述开关A3的NMOS场效应管的栅极和反相器INV2的输入端与开关控制信号EN相连，所述反相器INV2的输出端连接开关A3的PMOS场效应管的栅极，所述开关A3的两个场效应管的源极分别与反相器INV1的两个场效应管的漏极相连，开关A3中PMOS管的源极与反相器INV1中PMOS管的漏极相连，开关A3中NMOS管的源极与反相器INV1中NMOS管的漏极相连，所述开关A3的两个场效应管的漏极相连，作为反相器INV1的输出端。

9.一种快速起振的晶振电路的控制方法，其特征在于，该控制方法用于控制权利要求1至8中任一项所述的快速起振的晶振电路，所述控制方法包括以下步骤：

S1：开关A1和开关A2闭合，开关A3断开，使晶振电路进入准备阶段；

S2：晶振电路在准备阶段持续设定时间后，开关A1和开关A2断开，开关A3闭合，使晶振电路进入工作阶段。

10.根据权利要求9所述的快速起振的晶振电路的控制方法，其特征在于，所述设定时间为A1和A2开关闭合后，电容C1和C2的电压从发生变化至达到稳定的时间，该设定时间为10ns。

Images