CN103779284A - 封装载板与芯片封装结构 - Google Patents

Abstract

本发明公开一种封装载板与芯片封装结构。封装载板包括一介电层、一中介基材、一粘着层、一增层结构及一第一防焊层。介电层具有彼此相对的一第一表面与一第二表面。中介基材内埋于介电层中且具有彼此相对的一第三表面与一第四表面、多个第一接垫及多个第二接垫。第一接垫位于第三表面上，而第二接垫位于第四表面上。粘着层配置于中介基材的第四表面上且具有多个第一开口。第一开口暴露出中介基材的第二接垫。增层结构配置于介电层的第一表面上且与中介基材的第一接垫电连接。第一防焊层配置于增层结构上，且暴露出部分增层结构。

Description

封装载板与芯片封装结构

技术领域

本发明涉及一种载板结构与封装结构，且特别是涉及一种封装载板以及采用此封装载板的芯片封装结构。

背景技术

芯片封装的目的在于保护裸露的芯片、降低芯片接点的密度及提供芯片良好的散热。常见的封装方法是芯片通过打线接合（wire bonding）或倒装接合（flip chip bonding）等方式而安装至一封装载板，以使芯片上的接点可电连接至封装载板。因此，芯片的接点分布可通过封装载板重新配置，以符合下一层级的外部元件的接点分布。

发明内容

本发明的目的在于提供一种封装载板，适于承载至少一芯片。

本发明再一的目的在于提供一种芯片封装结构，其采用上述的封装载板，可具有较薄的封装厚度。

为达上述目的，本发明提出一种封装载板，其包括一介电层、一中介基材、一粘着层、一增层结构及一第一防焊层。介电层具有彼此相对的一第一表面与一第二表面。中介基材内埋于介电层中，且具有彼此相对的一第三表面与一第四表面、多个第一接垫以及多个第二接垫，其中第一接垫位于第三表面上，而第二接垫位于第四表面上。粘着层配置于中介基材的第四表面上，且具有多个第一开口，其中第一开口暴露出中介基材的第二接垫。增层结构，具有上下两表面，其中下表面配置于介电层的第一表面上，且与中介基材的第一接垫电连接。第一防焊层配置于增层结构上表面，且暴露出部分增层结构上表面。

在本发明的一实施例中，上述的粘着层位于介电层的第二表面上，且覆盖介电层的第二表面。

在本发明的一实施例中，上述粘着层内埋于介电层内，且粘着层的一下表面与介电层的第二表面切齐。

在本发明的一实施例中，上述的中介基材包括一具有直通硅晶穿孔的中介晶片。

在本发明的一实施例中，上述的中介基材包括至少一绝缘层、至少二个图案化导电层以及多个导电通孔。图案化导电层分别配置于绝缘层的相对两表面上，且图案化导电层通过导电通孔电连接，而位于相对两外侧的绝缘层上的图案化导电层定义出第一接垫与第二接垫。

在本发明的一实施例中，上述的封装载板还包括多个第一表面处理层，分别配置于第二接垫上。

在本发明的一实施例中，上述的封装载板还包括一第二防焊层，配置于粘着层上，其中第二防焊层具有多个第二开口，第二开口分别暴露出第一开口。

在本发明的一实施例中，上述的增层结构具有上下两表面，并包括一保护层、多个第三接垫、多个第四接垫以及多个导电通孔。第三接垫配置于增层结构的下表面且与中介基材的第一接垫电连接。保护层覆盖第三接垫与介电层的第一表面。第四接垫配置于增层结构的上表面，其中导电通孔电连接第三接垫与第四接垫。

在本发明的一实施例中，上述的封装载板还包括多个第二表面处理层，分别配置于第四接垫上。

本发明还提出一种芯片封装结构，其包括前述的封装载板、至少一芯片以及多个焊球。芯片配置于封装载板上。焊球配置于粘着层的第一开口内，其中芯片通过焊球与第二接垫电连接。

基于上述，由于本发明的粘着层是配置于介电层上且暴露出中介基材的第二接垫，因此粘着层的设置可视一种保护层，可保护中介基材的第二接垫以避免损坏。此外，由于本发明的中介基材是内埋于介电层内，且增层结构是配置于介电层上，因此本发明的封装载板除了可具有较薄的厚度外，也可将中介基材的接垫密度扇出（fan-out），进而增加产品的应用层面。换言之，本发明的封装载板可视为一高布线密度的封装载板。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。

附图说明

图1为本发明一实施例的一种封装载板的剖面示意图；

图2为本发明另一实施例的一种封装载板的剖面示意图；

图3为本发明另一实施例的一种封装载板的剖面示意图；

图4为本发明另一实施例的一种封装载板的剖面示意图；

图5为本发明一实施例的一种芯片封装结构的剖面示意图；

图6为本发明另一实施例的一种芯片封装结构的剖面示意图。

主要元件符号说明

100a、100b、100c、100d：封装载板

110a、110b：介电层

112a、112b：第一表面

114a、114b：第二表面

120a、120b：中介基材

121a、121b：第三表面

122a、122b：第一接垫

123a、123b：第四表面

124a、124b：第二接垫

126a、126b：绝缘层

128a、128b、128c：图案化导电层

129：导电通孔

130a、130b：粘着层

131b：下表面

132a、132b：第一开口

140：增层结构

141：第五表面

142：保护层

144：第三接垫

146：第四接垫

148：导电通孔

150：第一防焊层

160：第一表面处理层

170：第一表面处理层

180a、180b：第二防焊层

182a、182b：第二开口

200a、200b：芯片封装结构

210：芯片

220a、220b：焊球

具体实施方式

图1绘示为本发明一实施例的一种封装载板的剖面示意图。请参考图1，在本实施例中，封装载板100a包括一介电层110a、一中介基材120a、一粘着层130a、一增层结构140及一第一防焊层150。介电层110a具有彼此相对的一第一表面112a与一第二表面114a。中介基材120a内埋于介电层110a中，且具有彼此相对的一第三表面121a与一第四表面123a、多个第一接垫122a以及多个第二接垫124a。第一接垫122a位于第三表面121a上，而第二接垫124a位于第四表面123a上。粘着层130a配置于中介基材120a的第四表面123a上，且具有多个第一开口132a，其中第一开口132a暴露出中介基材120a的第二接垫124a。增层结构140配置于介电层110a的第一表面112a上，且与中介基材120a的第一接垫122a电连接。第一防焊层150配置于增层结构140上，且暴露出部分增层结构140。

更具体来说，本实施例的中介基材120a例如为一具有直通硅晶穿孔（Through-Silicon Via,TSV）的中介晶片（wafer），但并不以此为限。粘着层130a位于介电层110a的第二表面114a上，且覆盖介电层110a的第二表面114a。为了使暴露于粘着层130a的第一开口132a外的第二接垫124a具有较佳的元件信赖度，本实施例的封装载板100a可选择性地还包括多个第一表面处理层160，其中第一表面处理层160分别配置于第二接垫124a上，可以避免第二接垫124a氧化或受到外界污染。此处，粘着层130a的第一开口132a暴露出第二接垫124a上方的第一表面处理层160，且第一表面处理层160的材质例如是镍、钯、金以及其组合的合金，但并不以此为限。

再者，本实施例的增层结构140例如是由一保护层142、多个第三接垫144、多个第四接垫146以及多个导电通孔148所构成。第三接垫144配置于介电层110a的第一表面112a上且与中介基材120a的第一接垫122a电连接。此处的部分第三接垫144在介电层110a的第一表面112a上的正投影不重叠于第一接垫122a于介电层110a的第一表面112a上的正投影。也就是说，第三接垫144可将中介基材120a的第一接垫122a的接点密度扇出（fan-out），而使下一层级的外部元件（未绘示）可具有较大的接点分布面积。

保护层142覆盖第三接垫144与介电层110a的第一表面112a。第四接垫146配置于保护层142相对远离第一表面112a的一第五表面141上。导电通孔148贯穿保护层142且电连接第三接垫144与第四接垫146。第一防焊层150覆盖第五表面141且暴露出第四接垫146。为了使被第一防焊层150所暴露于的第四接垫146具有较佳的元件信赖度，本实施例的封装载板100a可选择性地还包括多个第二表面处理层170，其中第二表面处理层170分别配置于第四接垫146上，可以避免第四接垫146氧化或受到外界污染。此处，第二表面处理层170与第一防焊层150实质上齐平，且第二表面处理层170的材质例如是镍、钯、金以及其组合的合金，但并不以此为限。

此外，本实施例的介电层110a的材质例如是ABF（Ajinomoto build-upfilm）树脂、苯并环丁烯(benzocyclobutene，简称BCB)树脂、光致抗蚀剂材料（例如是Shin-Etsu Chemical Co.,Ltd公司研发出来的材料，简称SINR）、聚苯恶唑(polybenzoxazole，简称PBO)、甲基系硅胶、乙基系硅胶,环苯系硅胶、环氧树脂或高分子树脂。粘着层130a的材质例如是防焊绿漆、树脂或粘性材料。

由于本实施例的粘着层130a是配置于介电层110a上且暴露出中介基材120a的第二接垫124a，因此粘着层130a的设置可视一种保护层，可保护中介基材120a的第二接垫124a以避免损坏。再者，当粘着层130a的材质例如是防焊绿漆时，此粘着层130a也可视为一防焊层，可避免后续焊料（未绘示）误焊于中介基材120a上而造成短路。此外，由于本实施例的中介基材120a是内埋于介电层110a内，且增层结构140是配置于介电层110a上，因此本实施例的封装载板100a除了可具有较薄的厚度外，也可将中介基材120a的接垫密度扇出（fan-out），进而增加产品的应用层面。换言之，本实施例的封装载板100a可视为一高布线密度的封装载板。

在此必须说明的是，下述实施例沿用前述实施例的元件标号与部分内容，其中采用相同的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，下述实施例不再重复赘述。

图2绘示为本发明另一实施例的一种封装载板的剖面示意图。请同时参考图1与图2，本实施例的封装载板100b与图1的封装载板100a相似，惟二者主要差异之处在于：本实施例的封装载板100b还包括一第二防焊层180a，其中第二防焊层180a配置于粘着层130a上。在本实施例中，第二防焊层180a具有多个第二开口182a，且第二开口182a分别暴露出粘着层130a的第一开口132a。此处，第二开口182a的孔径实质上大于第一开口132a的孔径，且第二开口182a也暴露出位于中介基材120b的第二接垫124b上方的第一表面处理层160。因此，于后续应用与芯片（未绘示）的接合制作工艺中，焊球（未绘示）与第二开口182a之间可具有较大的对位裕度，有助于提高对位精准度。

此外，本实施例的中介基材120b也不同于图1的中介基材120a。详细来说，在本实施例中，中介基材120b是由至少一绝缘层（图2中仅绘示两个绝缘层126a、126b）、至少二个图案化导电层（图2中仅绘示三个图案化导电层128a、128b、128c）以及多个导电通孔129。图案化导电层128a、128b分别配置于绝缘层126a的相对两表面上，而绝缘层126b覆盖图案化导电层128b，且图案化导电层128c位于绝缘层126b相对远离图案化导电层128b的表面上。此处，图案化导电层128c所在的表面即为中介基材120b的第三表面121b，而图案化128a所在的表面即为中介基材120b的第四表面123b。再者，图案化导电层128c包括多个第一接垫122b，而图案化导电层128a包括多个第二接垫124b。此外，图案化导电层128a、128b、128c通过导电通孔129彼此电连接。

图3绘示为本发明另一实施例的一种封装载板的剖面示意图。请同时参考图1与图3，本实施例的封装载板100c与图1的封装载板100a相似，惟二者主要差异之处在于：本实施例的封装载板100c的粘着层130b内埋于介电层110b内，而粘着层130b的一下表面131b与介电层110b的第二表面114b实质上切齐，且粘着层130b的第一开口132b暴露出位于中介基材120a的第二接垫124a上方的第一表面处理层160。也就是说，本实施例的粘着层130b并未延伸覆盖介电层110b的第二表面114b。

图4绘示为本发明另一实施例的一种封装载板的剖面示意图。请同时参考图3与图4，本实施例的封装载板100d与图3的封装载板100c相似，惟二者主要差异之处在于：本实施例的封装载板100d还包括一第二防焊层180b，其中第二防焊层180b配置于粘着层130a上且延伸覆盖介电层110b的第二表面114b。在本实施例中，第二防焊层180b具有多个第二开口182b，且第二开口182b分别暴露出粘着层130b的第一开口132b。此处，第二开口182b的孔径实质上大于第一开口132b的孔径，且第二开口182b也暴露出位于中介基材120a的第二接垫124a上方的第一表面处理层160。因此，于后续应用与芯片（未绘示）的接合制作工艺中，焊球（未绘示）与第二开口182b之间可具有较大的对位裕度，有助于提高对位精准度。

图5绘示为本发明一实施例的一种芯片封装结构的剖面示意图。请参考图5，在本实施例中，芯片封装结构200a包括图1的封装载板100a、至少一芯片210以及多个焊球220。芯片210配置于封装载板100a上。焊球220a配置于粘着层130a的第一开口132a内，其中芯片210通过焊球220a与位于中介基材120a的第二接垫124a上方的第一表面处理层160电连接。此处的芯片210可以是一集成电路芯片，其例如为一绘图芯片、一记忆体芯片、一半导体芯片等单一芯片或是一芯片模块；或者是一光电芯片，例如是一发光二极管（LED）芯片或一激光二极管芯片等，于此并不加以限制。由于本实施例的芯片封装结构200a采用图1的封装载板100a，因此本实施例的芯片封装结构200a可具有较薄的封装厚度，可符合现今轻、薄、短、小的趋势。

图6绘示为本发明另一实施例的一种芯片封装结构的剖面示意图。请同时参考图5与图6，本实施例的芯片封装结构200a与图5的芯片封装结构200a相似，惟二者主要差异之处在于：本实施例的封装载板为图2的具有第二防焊层180a的封装载板100b。详细来说，芯片210配置于封装载板100b上。焊球220b配置于第二防焊层180a的第二开口182a与粘着层130a的第一开口132a内，其中芯片210通过焊球220b与位于中介基材120a的第二接垫124a上方的第一表面处理层160电连接。此处，第二开口182a的孔径实质上大于第一开口132a的孔径，且第二开口182a也暴露出位于中介基材120b的第二接垫124b上方的第一表面处理层160。因此，焊球220b与第二开口182a之间可具有较大的对位裕度，有助于提高对位精准度。

此外，于其他未绘示的实施例中，也可选用于如前述实施例所提及的粘着层130a、具有内埋于介电层110b的粘着层130b、中介基材120a、120b、第二防焊层180a、180b，本领域的技术人员当可参照前述实施例的说明，依据实际需求而自行选用及搭配前述构件，以达到所需的技术效果。

综上所述，本发明的粘着层的设置可视一种保护层与/或防焊层，可保护中介基材的第二接垫以避免损坏。再者，由于本发明的中介基材是内埋于介电层内，且增层结构是配置于介电层上，因此本发明的封装载板除了可具有较薄的厚度外，也可将中介基材的接垫密度扇出（fan-out），进而增加产品的应用层面。换言之，本发明的封装载板可视为一高布线密度的封装载板。此外，采用本发明的封装载板的芯片封装结构可具有较薄的封装厚度，可符合现今轻、薄、短、小的趋势。

虽然结合以上实施例揭露了本发明，然而其并非用以限定本发明，任何所属技术领域中熟悉此技术者，在不脱离本发明的精神和范围内，可作些许的更动与润饰，故本发明的保护范围应以附上的权利要求所界定的为准。

Claims (10)

1.一种封装载板，包括：

介电层，具有彼此相对的第一表面与第二表面；

中介基材，内埋于该介电层中，且具有彼此相对的第三表面与第四表面、多个第一接垫以及多个第二接垫，其中该些第一接垫位于该第三表面上，而该些第二接垫位于该第四表面上；

粘着层，配置于该中介基材的该第四表面上，且具有多个第一开口，其中该些第一开口暴露出该中介基材的该些第二接垫；以及

增层结构，配置于该介电层的该第一表面上，且与该中介基材的该些第一接垫电连接。

2.如权利要求1所述的封装载板，其中该粘着层设置于该介电层的该第二表面及该中介基材的该第四表面上，且覆盖该介电层的该第二表面及该中介基材的该第四表面，其中，该粘着层具有多个第一开口，以暴露出该中介基材的该些第二接垫。

3.如权利要求1所述的封装载板，其中该粘着层内埋于该介电层内，且该粘着层的一下表面与该介电层的该第二表面切齐。

4.如权利要求1所述的封装载板，其中该中介基材包括一具有直通硅晶穿孔的中介晶片。

5.如权利要求1所述的封装载板，其中还包括第一防焊层，配置于该增层结构上，且暴露出部分该增层结构。

6.如权利要求1所述的封装载板，其中该中介基材包括至少一绝缘层、至少二个图案化导电层以及多个导电通孔，该些图案化导电层分别配置于该绝缘层的相对两表面上，且该些图案化导电层通过该些导电通孔电连接，而位于相对两外侧的该绝缘层上的该些图案化导电层定义出该些第一接垫与该些第二接垫。

7.如权利要求1所述的封装载板，还包括多个第一表面处理层，分别配置于该些第二接垫上。

8.如权利要求1所述的封装载板，还包括第二防焊层，配置于该粘着层上，其中该第二防焊层具有多个第二开口，该些第二开口分别暴露出该些第一开口。

9.如权利要求1所述的封装载板，其中设置于该介电层的该第一表面上的该增层结构具有上下两表面，包括至少一保护层、多个第三接垫、多个第四接垫以及多个导电通孔，其中该些第三接垫配置于该增层结构的下表面，并与该中介基材的该些第一接垫电连接，该些第四接垫配置于该增层结构的上表面，其中该些导电通孔电连接该些第三接垫与该些第四接垫。

10.一种芯片封装结构，包括：

如权利要求1-9其中之一所述的封装载板；

至少一芯片，配置于该封装载板上；以及

多个焊球，配置于该粘着层的该第一开口内，其中该芯片通过该些焊球与该些第二接垫电连接。

Images