CN103760943B - 一种应用于ldo的摆率增强电路 - Google Patents

Abstract

本发明公开了一种应用于LDO的摆率增强电路，所述摆率增强电路包括：PMOS管M₀、M₂、M₄、M₆、M₈，NMOS管M₁、M₃、M₅、M₇、M₉，偏置电流源I₀和电容C_f。集成了该摆率增强电路的LDO，可以在不显著增加静态功耗的前提下，当LDO负载发生跳变时，快速检测输出端电压的变化，并对功率调整管的栅极进行瞬态调节，大大提高功率调整管栅极的电压摆率，从而提高LDO电路的瞬态响应。

Description

一种应用于LDO的摆率增强电路

技术领域

本发明涉及电源管理技术领域，尤其涉及一种应用于LDO的摆率增强电路。

背景技术

智能手机、个人数字助理和手持设备等便携式设备,通常需要不同的电平对不同的模块进行供电。LDO具有成本低、输出噪声小、电路结构简单、占用芯片面积小等优点，已成为电源管理芯片中的一类重要电路。LDO的本质是利用带隙基准产生的稳定电压和负反馈控制环路得到一个基本不随环境变化的输出电压。LDO能将不断衰减的电池电压转换成低噪声的稳定精确电压，以满足便携式设备中对噪声敏感的模拟模块和射频模块的需要。

传统的LDO电路如图1所示，V_out会在负载瞬态变化时产生尖峰，V_out重新恢复稳定需要一定的时间，要获得快速的负载瞬态响应，需要大的静态电流以提高对功率调整管栅极的充放电速度。而在便携式应用中需要尽量延长电池使用寿命，传统的LDO电路结构无法同时兼顾低的静态电流和快速的负载瞬态响应。

因此，为了在不显著增加静态电流的情况下获得快速的瞬态响应，需要设计一款摆率增强电路用于改善其瞬态响应。

发明内容

本发明目的就是为了弥补已有技术的缺陷，提供一种应用于LDO的摆率增强电路。

本发明是通过以下技术方案实现的：

一种应用于LDO的摆率增强电路，包括有PMOS管M_0、M₂、M₄、M₆、M₈、NMOS管M₁、M₃、M₅、M₇、M₉和电容C_f；所述的电容C_f的一端为摆率增强电路的输入端，另一端分别与PMOS管M₂的栅极、漏极、PMOS管M₄的栅极、PMOS管M₆的栅极以及NMOS管M₃的漏极连接；

PMOS管M₂的源极分别与PMOS管M₀的源极、PMOS管M₄的源极、PMOS管M₆的源极、PMOS管M₈的源极相连，并连接外部输入电源V_IN，PMOS管M₂漏极连接NMOS管M₃的漏极，PMOS管M₂栅极连接PMOS管M₄的栅极；

PMOS管M₄的漏极与NMOS管M₅的漏极和NMOS管M₉的栅极相连；NMOS管M₅的栅极分别连接NMOS管M₁的栅极、漏极、NMOS管M₃的栅极、NMOS管M₇的栅极；

NMOS管M₁漏极接PMOS管M₀的漏极，NMOS管M₁源级与NMOS管M₃的源级、NMOS管M₅的源级、NMOS管M₇的源级和NMOS管M₉的源级相连并接地；

NMOS管M₃的栅极与NMOS管M₅的栅极、NMOS管M₁的栅极、NMOS管M₇的栅极相连，NMOS管M₃的源级与NMOS管M₁的源级、NMOS管M₅的源级、NMOS管M₇的源级和NMOS管M₉的源级相连并接地；

NMOS管M₅的漏极与PMOS管M₄的漏极和NMOS管M₉的栅极相连，NMOS管M₅源级与NMOS管M₁的源级、NMOS管M₃的源级、NMOS管M₇的源级和NMOS管M₉的源级相连并接地；

PMOS管M₆的栅极与PMOS管M₂和PMOS管M₄的栅极相连，PMOS管M₆的漏极与NMOS管M₇的漏极和PMOS管M₈的栅极相连，PMOS管M₆源级与PMOS管M₀、PMOS管M₂、PMOS管M₄、PMOS管M₈的源极相连，并连接外部输入电源V_IN；

NMOS管M₇的栅极与NMOS管M₁的栅极、NMOS管M₃的栅极、NMOS管M₅的栅极相连，NMOS管M₇的漏极与PMOS管M₆的漏极和PMOS管M₈的栅极相连，NMOS管M₇的源级与NMOS管M₁的源级、NMOS管M₃的源级、NMOS管M₅的源级和NMOS管M₉的源级相连并接地；

PMOS管M₈的栅极与PMOS管M₆和NMOS管M₇的漏极相连，PMOS管M₈的漏极与NMOS管M₉的漏极相连，PMOS管M₈的源级与PMOS管M₀、PMOS管M₂、PMOS管M₄和PMOS管M₆的源极相连，并连接外部输入电源V_IN；

NMOS管M₉的栅极与PMOS管M₄的漏极和NMOS管M₅的漏极相连，NMOS管M₉的源级与NMOS管M₁的源级、NMOS管M₃的源级、NMOS管M₅的源级和NMOS管M₇的源级相连并接地，NMOS管M₉的漏极与PMOS管M₈的漏极相连并作为摆率增强电路的输出端；

PMOS管M₀的漏极接NMOS管M₁的漏极，PMOS管M₀的源级接外部输入电源V_IN，PMOS管M₀的栅极接外部偏置电压V_b。

本发明的优点是：本发明采用了摆率增强技术，在LDO的负载瞬态跳变时，根据输出端V_out的情况对功率调整管栅极进行瞬态调节，大大提高功率调整管栅极的摆率，从而提高LDO电路的瞬态响应，同时也提高了LDO的输出精度。

附图说明

图1为传统的LDO结构示意图。

图2为本发明的摆率增强电路结构示意图。

图3为LDO结构示意图。

图4为本发明的LDO的等效小信号电路图。

具体实施方式

如图2所示，一种应用于LDO的摆率增强电路，包括有PMOS管M_0、M₂、M₄、M₆、M₈、NMOS管M₁、M₃、M₅、M₇、M₉和电容C_f；所述的电容C_f的一端为摆率增强电路的输入端，另一端分别与PMOS管M₂的栅极、漏极、PMOS管M₄的栅极、PMOS管M₆的栅极以及NMOS管M₃的漏极连接；

PMOS管M₂的源极分别与PMOS管M₀的源极、PMOS管M₄的源极、PMOS管M₆的源极、PMOS管M₈的源极相连，并连接外部输入电源V_IN，PMOS管M₂漏极连接NMOS管M₃的漏极，PMOS管M₂栅极连接PMOS管M₄的栅极；

PMOS管M₄的漏极与NMOS管M₅的漏极和NMOS管M₉的栅极相连；NMOS管M₅的栅极分别连接NMOS管M₁的栅极、漏极、NMOS管M₃的栅极、NMOS管M₇的栅极；

NMOS管M₁漏极接PMOS管M₀的漏极，NMOS管M₁源级与NMOS管M₃的源级、NMOS管M₅的源级、NMOS管M₇的源级和NMOS管M₉的源级相连并接地；

NMOS管M₃的栅极与NMOS管M₅的栅极、NMOS管M₁的栅极、NMOS管M₇的栅极相连，NMOS管M₃的源级与NMOS管M₁的源级、NMOS管M₅的源级、NMOS管M₇的源级和NMOS管M₉的源级相连并接地；

NMOS管M₅的漏极与PMOS管M₄的漏极和NMOS管M₉的栅极相连，NMOS管M₅源级与NMOS管M₁的源级、NMOS管M₃的源级、NMOS管M₇的源级和NMOS管M₉的源级相连并接地；

PMOS管M₆的栅极与PMOS管M₂和PMOS管M₄的栅极相连，PMOS管M₆的漏极与NMOS管M₇的漏极和PMOS管M₈的栅极相连，PMOS管M₆源级与PMOS管M₀、PMOS管M₂、PMOS管M₄、PMOS管M₈的源极相连，并连接外部输入电源V_IN；

NMOS管M₇的栅极与NMOS管M₁的栅极、NMOS管M₃的栅极、NMOS管M₅的栅极相连，NMOS管M₇的漏极与PMOS管M₆的漏极和PMOS管M₈的栅极相连，NMOS管M₇的源级与NMOS管M₁的源级、NMOS管M₃的源级、NMOS管M₅的源级和NMOS管M₉的源级相连并接地；

PMOS管M₈的栅极与PMOS管M₆和NMOS管M₇的漏极相连，PMOS管M₈的漏极与NMOS管M₉的漏极相连，PMOS管M₈的源级与PMOS管M₀、PMOS管M₂、PMOS管M₄和PMOS管M₆的源极相连，并连接外部输入电源V_IN；

NMOS管M₉的栅极与PMOS管M₄的漏极和NMOS管M₅的漏极相连，NMOS管M₉的源级与NMOS管M₁的源级、NMOS管M₃的源级、NMOS管M₅的源级和NMOS管M₇的源级相连并接地，NMOS管M₉的漏极与PMOS管M₈的漏极相连并作为摆率增强电路的输出端；

PMOS管M₀的漏极接NMOS管M₁的漏极，PMOS管M₀的源级接外部输入电源V_IN，PMOS管M₀的栅极接外部偏置电压V_b。

如图3所示，一种集成摆率增强电路的LDO，包括有PMOS管M_P、误差放大器1、电压缓冲器2、基准电压模块3、反馈电路4和补偿电容C_C，所述的误差放大器1的反相输入端接基准电压模块3，误差放大器1的同相输入端接反馈电路4的输出端，误差放大器1的输出端接电压缓冲器2的输入端，电压缓冲器2的输出端接PMOS管M_P的栅极，PMOS管M_P的漏极接反馈电路的输入端并作为LDO的输出端，PMOS管M_P的漏极还连接补偿电容C_C的一端，补偿电容C_C的另一端连接误差放大器1的输出端，PMOS管M_P的源极连接外部输入电源V_IN，电压缓冲器2的输出端连接摆率增强电路的输出端，PMOS管M_P的漏极连接摆率增强电路的输入端。

所述的反馈电路4由第一电阻R_f1和第二电阻R_f2构成，第一电阻R_f1的一端与PMOS管M_P的漏极相连，第一电阻R_f1另一端接第二电阻R_f2的一端，并作为反馈电路的输出端与误差放大器的同相输入端相连，第二电阻R_f2的另一端接地。

本发明的工作原理为：PMOS管M₀实现偏置电流源的功能，PMOS管M_P实现功率调整管的功能，V_out为LDO的输出电压，V_G为PMOS管M_P的栅极电压，由于M₄与M₅之间存在失调，故当V_out没有下降时X点为低电平，M₉始终关闭直至负载电流增大，导致V_out下降，由于电容两端电压差不能突变，C_f能够快速采样到输出电压的下降，然后引起M₂漏极和栅极电压的减少使得X点电压上升从而导通，加快了功率调整管栅电容的放电速度。同理，由于M₈与M₉存在失调，当V_out没有上升时，Y点为高电平，M₈关闭直至负载电流减少，V_out上升，使得Y点电压下降从而导通，瞬间产生大电流对PMOS管M_P的栅电容进行快速充电。由于LDO正常工作时，M₈和M₉关闭，C_f容值较小(0.5-0.8pF)，因此对主环路不构成影响。由于该电路直接将输出电压的变化反映到调整管的栅极处而不是通过主环路来慢慢响应，这样误差放大器不需要比较大的GBW，节省了功耗，同时也改善了LDO瞬态响应能力。

值得注意的是，为了使M₄和M₅、M₆和M₇之间存在失调，而使X点和Y点在稳态时分别为低电平和高电平，M₄和M₅、M₆和M₇的宽长比必须有如下关系：

稳定性分析：本发明提出的LDO的等效小信号电路图如图4所示，设P₁、P₂、P₃分别是误差放大器EA输出处、电压缓冲器buffer输出处，LDO输出处的极点；A₁、A₂、A₃分别是误差放大器、电压缓冲器和LDO输出级的增益，C₁、C₂、C_out分别是误差放大器、电压缓冲器和LDO输出的电容，R_EA、R_buffer、R_out分别是误差放大器、电压缓冲器和LDO输出的阻抗，g_m1、g_m2、g_m3分别是三者的输入跨导,C_C是密勒补偿电容。

整个LDO电路的增益A_dc：

因采用的电压缓冲器是一个超低输出阻抗的超级源跟随器，因此，R_buffer很小，故极点P₂位于高频处，不影响电路的稳定性。由于采用了密勒补偿技术，使得误差放大器输出处的电容倍增，因此，在重载时极点P₁是主极点，极点P₃是次级点。而在轻载时，极点P₃是主极点，极点P₁是次级点。在整个负载电流范围内，次级点都在单位增益带宽外。因此LDO整体电路是稳定的。

本发明提出的摆率增强电路可以用于任何需要提高LDO瞬态响应性能的设计中。本发明采用的摆率增强技术，可以保证在LDO的负载瞬态跳变时，根据输出端V_out的情况对功率调整管栅极进行瞬态调节，大大提高功率调整管栅极的摆率，从而提高LDO的瞬态响应。

本领域的普通技术人员应意识到，这里所述的实施例只是为了帮助读者理解本发明的原理，应被理解为本发明的保护范围并不局限于这样的特别陈述和实施例。本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种变形和组合，这些变形和组合仍在本发明的保护范围内。

Claims (1)

1.一种应用于LDO的摆率增强电路，包括有PMOS管M_0、M₂、M₄、M₆、M₈、NMOS管M₁、M₃、M₅、M₇、M₉和电容C_f，其特征在于：所述的电容C_f的一端为摆率增强电路的输入端，另一端分别与PMOS管M₂的栅极、漏极、PMOS管M₄的栅极、PMOS管M₆的栅极以及NMOS管M₃的漏极连接；

PMOS管M₂的源极分别与PMOS管M₀的源极、PMOS管M₄的源极、PMOS管M₆的源极、PMOS管M₈的源极相连，并连接外部输入电源V_IN，PMOS管M₂漏极连接NMOS管M₃的漏极，PMOS管M₂栅极连接PMOS管M₄的栅极；

PMOS管M₄的漏极与NMOS管M₅的漏极和NMOS管M₉的栅极相连；NMOS管M₅的栅极分别连接NMOS管M₁的栅极、漏极、NMOS管M₃的栅极、NMOS管M₇的栅极；

NMOS管M₁漏极接PMOS管M₀的漏极，NMOS管M₁源级与NMOS管M₃的源级、NMOS管M₅的源级、NMOS管M₇的源级和NMOS管M₉的源级相连并接地；

NMOS管M₃的栅极与NMOS管M₅的栅极、NMOS管M₁的栅极、NMOS管M₇的栅极相连，NMOS管M₃的源级与NMOS管M₁的源级、NMOS管M₅的源级、NMOS管M₇的源级和NMOS管M₉的源级相连并接地；

NMOS管M₅的漏极与PMOS管M₄的漏极和NMOS管M₉的栅极相连，NMOS管M₅源级与NMOS管M₁的源级、NMOS管M₃的源级、NMOS管M₇的源级和NMOS管M₉的源级相连并接地；

PMOS管M₆的栅极与PMOS管M₂和PMOS管M₄的栅极相连，PMOS管M₆的漏极与NMOS管M₇的漏极和PMOS管M₈的栅极相连，PMOS管M₆源级与PMOS管M₀、PMOS管M₂、PMOS管M₄、PMOS管M₈的源极相连，并连接外部输入电源V_IN；

NMOS管M₇的栅极与NMOS管M₁的栅极、NMOS管M₃的栅极、NMOS管M₅的栅极相连，NMOS管M₇的漏极与PMOS管M₆的漏极和PMOS管M₈的栅极相连，NMOS管M₇的源级与NMOS管M₁的源级、NMOS管M₃的源级、NMOS管M₅的源级和NMOS管M₉的源级相连并接地；

PMOS管M₈的栅极与PMOS管M₆和NMOS管M₇的漏极相连，PMOS管M₈的漏极与NMOS管M₉的漏极相连，PMOS管M₈的源级与PMOS管M₀、PMOS管M₂、PMOS管M₄和PMOS管M₆的源极相连，并连接外部输入电源V_IN；

NMOS管M₉的栅极与PMOS管M₄的漏极和NMOS管M₅的漏极相连，NMOS管M₉的源级与NMOS管M₁的源级、NMOS管M₃的源级、NMOS管M₅的源级和NMOS管M₇的源级相连并接地，NMOS管M₉的漏极与PMOS管M₈的漏极相连并作为摆率增强电路的输出端；

PMOS管M₀的漏极接NMOS管M₁的漏极，PMOS管M₀的源级接外部输入电源V_IN，PMOS管M₀的栅极接外部偏置电压V_b。