Nothing Special   »   [go: up one dir, main page]

CN103730404B - 浅沟槽隔离的制造方法 - Google Patents

浅沟槽隔离的制造方法 Download PDF

Info

Publication number
CN103730404B
CN103730404B CN201310753728.7A CN201310753728A CN103730404B CN 103730404 B CN103730404 B CN 103730404B CN 201310753728 A CN201310753728 A CN 201310753728A CN 103730404 B CN103730404 B CN 103730404B
Authority
CN
China
Prior art keywords
shallow trench
layer
manufacturing
trench isolation
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201310753728.7A
Other languages
English (en)
Other versions
CN103730404A (zh
Inventor
曾绍海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai IC R&D Center Co Ltd
Original Assignee
Shanghai Integrated Circuit Research and Development Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Integrated Circuit Research and Development Center Co Ltd filed Critical Shanghai Integrated Circuit Research and Development Center Co Ltd
Priority to CN201310753728.7A priority Critical patent/CN103730404B/zh
Publication of CN103730404A publication Critical patent/CN103730404A/zh
Application granted granted Critical
Publication of CN103730404B publication Critical patent/CN103730404B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/763—Polycrystalline semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7846—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the lateral device isolation region, e.g. STI

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

本发明一种浅沟槽隔离的制造方法，提供衬底，在所述衬底上依次形成有衬垫氧化层和刻蚀阻挡层；刻蚀所述刻蚀阻挡层、衬垫氧化层和衬底，以形成位于所述衬底中的浅沟槽；于所述浅沟槽表面形成隔离层；在所述隔离层表面形成填充满所述浅沟槽的多晶硅层；对上述所形成的层叠结构离子注入锗，并进行退火处理。为此，本发明在与现有工艺相兼容的基础上，在沟槽内填充应变隔离材料以提高沟道应力，提高了CMOS器件的性能，大大减少了改善工艺环境所带来的投资，降低了生产成本。

Description

浅沟槽隔离的制造方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种调整浅沟槽应力来提高互补金属氧化物半导体(Complementary Metal Oxide Semiconductor，简称CMOS)器件性能的浅沟槽隔离的制造方法。
背景技术
随着超大型集成电路尺寸微缩化的持续发展，电路元器件的尺寸越来越小且对其运行速度的要求越来越高，但直到目前为止，提高CMOS器件运行速度的方法都集中于减小其沟道长度以及栅介质层的厚度。然而，在小于100nm的沟道长度情况下，若器件尺寸进一步缩小就会受到物理极限以及设备成本的限制。随着集成电路工艺逐步进入40nm、32nm甚至是28nm时代，栅氧厚度和栅极长度的减小趋势都已经逐步放缓，微电子工业界开始寻找其它方式以继续提高CMOS器件性能。其中，提升载流子迁移率被视为提高CMOS器件性能较佳的替代方案之一。
应变硅作为一种通过不同的物理方法拉伸或是压缩硅晶格来达到提高CMOS晶体管载流子迁移率以至提高晶体管性能而不用减小晶体管面积的技术，其常用以提高沟道中电荷载流子的迁移率(NMOS器件中的电子迁移率和PMOS中的空穴迁移率)。通常应用外延生长SiGe源/漏或在栅上使用一个具有诱导应力的接触刻蚀停止层（Contact Etch StopLayer,简称CESL），以使该应力施加在通道区域上。当沉积接触刻蚀停止层（CESL）后，由于CESL与其底部材质层之间的晶格空间不匹配，因而形成一个应力，此应力具有平行于晶体管通道的应力分量以及平行于晶体管宽度的应力分量。研究显示，CESL在通道长度的方向诱导出拉伸的应力场，以改善NMOS的性能，而利用压缩应力改善PMOS的性能。所以，为了提高CMOS的整体性能，可以通过增加NMOS晶体管在通道长度方向的拉伸应力，或者提高PMOS晶体管在通道长度方向的压缩应力来实现。
目前，集成电路包括许多形成在半导体衬底上的晶体管，一般来说，晶体管是通过绝缘或隔离结构而彼此间隔开。现有技术中，用来形成隔离结构的工艺是浅沟槽隔离（Shallow Trench Isolation，简称STI）工艺，传统的STI工艺通常包括以下简化步骤：首先，在硅衬底上热生长或淀积氮化硅层；接下来，通过光刻和刻蚀选择性去除该氮化硅层和硅衬底，在该硅衬底中形成浅沟槽；最后向浅沟槽里填充绝缘层二氧化硅（SiO2）。但是，现有技术浅沟槽隔离结构中填充的隔离介质对沟道区产生的应力很小，基本对MOS管没起到作用，使得现有的STI工艺所形成的沟道张应力还不能满足对电子元器件尺寸的高速增长的需求。
因此，如何提供一种浅沟槽隔离的制造方法，提高沟道的应力，以提高硅的载流子迁移率，减小电阻和能耗并增大驱动电流和频率响应，进而提高器件的性能是目前业界亟需解决的问题之一。
发明内容
本发明的目的为，针对上述问题，提出了一种浅沟槽隔离的制造方法，其能通过提高沟道应力，以提高硅的载流子迁移率，减小电阻和能耗并增大驱动电流和频率响应，最终提高器件的性能。
为实现上述目的，本发明一种浅沟槽隔离的制造方法，包括如下步骤：
步骤S01，提供衬底，在所述衬底上依次形成有衬垫氧化层和刻蚀阻挡层；
步骤S02，刻蚀所述刻蚀阻挡层、衬垫氧化层和衬底，以形成位于所述衬底中的浅沟槽；
步骤S03，于所述浅沟槽表面形成隔离层；
步骤S04，在所述隔离层表面形成填充满所述浅沟槽的多晶硅层；
步骤S05，对上述所形成的层叠结构离子注入锗，并进行退火处理。
在优选或可选的实施例中，所述刻蚀阻挡层的材料为氮化硅。
在优选或可选的实施例中，所述隔离层的材料为二氧化硅。
在优选或可选的实施例中，所述隔离层是通过高深宽比工艺（HARP）形成并完全覆盖所述沟槽的表面，其中，所述隔离层的厚度为3nm～5nm。
在优选或可选的实施例中，形成所述隔离层的工艺参数为温度350℃～450℃，反应气体为正硅酸乙酯和臭氧
在优选或可选的实施例中，所述多晶硅层是通过炉管淀积方法形成的。
在优选或可选的实施例中，形成所述多晶硅层的工艺参数为温度800℃～1100℃，反应气体为二氯氢硅和氢气。
在优选或可选的实施例中，形成所述多晶硅层后还包括通过化学机械研磨工艺去除位于所述浅沟槽外的多晶硅层。
在优选或可选的实施例中，所述退火处理后形成位于所述隔离层表面并填充满所述浅沟槽的锗硅层。
在优选或可选的实施例中，所述退火的温度为700℃～900℃，退火时间为20秒～35秒。
从上述技术方案可以看出，本发明一种浅沟槽隔离的制造方法，采用应变锗硅和位于该应变锗硅与浅沟槽间的二氧化硅作为应变隔离层填充浅沟槽，由于应变锗硅中锗的晶格常数大于硅，对MOS器件的沟道引入压应力，并根据应变锗硅中锗和硅之间4.1%的晶格差异，其能大幅提高空穴和电子的迁移率，同时，由二氧化硅起到隔离作用。此外，本发明还与传统的体硅工艺相兼容，大大减少了改善工艺环境所带来的投资，降低了生产成本。为此，本发明在与现有工艺相兼容的基础上，在沟槽内填充应变隔离材料以提高沟道应力，提高了CMOS器件的性能，大大减少了改善工艺环境所带来的投资，降低了生产成本。
附图说明
为能更清楚理解本发明的目的、特点和优点，以下将结合附图对本发明的较佳实施例进行详细描述，其中：
图1为本发明一实施例中浅沟槽隔离的制造方法的流程示意图；
图2～9为本发明一实施例中浅沟槽隔离的制造方法的结构示意图。
具体实施方式
体现本发明特征与优点的一些典型实施例将在后段的说明中详细叙述。应理解的是本发明能够在不同的示例上具有各种的变化，其皆不脱离本发明的范围，且其中的说明及图示在本质上当作说明之用，而非用以限制本发明。
随着电路元件尺寸的持续缩小，为了提高器件的性能，除常规的应变方法外，本发明一种浅沟槽隔离结构的形成方法，采用应变隔离材料填充到浅沟槽中，这种绝缘层对MOS沟道能够产生的拉伸或压缩的应力，进而提高硅的载流子迁移率，减小电阻和能耗并增大驱动电流和频率响应，最终提高器件的性能。
上述及其它技术特征和有益效果，将结合附图1-9对本发明一种浅沟槽隔离的制造方法的较佳实施例进行详细说明。
图1为本发明一实施例中浅沟槽隔离的制造方法的流程示意图。图2～9为本发明一实施例中浅沟槽隔离的制造方法的结构示意图。请参考图1及图2～图9，本发明一种浅沟槽隔离的制造方法，包括如下步骤：
步骤S01，提供衬底，在该衬底上依次形成有衬垫氧化层和刻蚀阻挡层。
请参阅图2，如图2所示，提供一半导体衬底100，在半导体衬底100上依次形成有衬垫氧化层101和刻蚀阻挡层102；其中，上述半导体衬底100的材料为单晶硅、多晶硅或非晶硅形成的硅材料，或是绝缘硅材料（Silicon on insulator，简称SOI），还可以是其它半导体材料或其它结构，在此不再赘述。
衬垫氧化层101可以为二氧化硅（SiO2），衬垫氧化层101为后续刻蚀阻挡层102提供缓冲层，具体地说，衬垫氧化层101用于避免直接在衬底上生长刻蚀阻挡层102会产生位错的缺点，同时，衬垫氧化层101还可以作为后续刻蚀该刻蚀阻挡层102步骤中的刻蚀停止层；优选地，该刻蚀阻挡层102的形成工艺可以为现有的化学气相沉积工艺，进一步地，该刻蚀阻挡层102的材料为氮化硅。
步骤S02，刻蚀上述刻蚀阻挡层、衬垫氧化层和衬底，以形成位于该衬底中的浅沟槽。
请参阅图3和图4，如图3所示，具体来说，采用等离子体刻蚀工艺刻蚀上述的刻蚀阻挡层102和衬垫氧化层101至半导体衬底100的上表面，在该刻蚀阻挡层102和衬垫氧化层101中形成开口103以暴露出半导体衬底100，用以定义出在半导体衬底中形成浅沟槽的工艺窗口。
然后，如图4所示，同样采用现有的等离子刻蚀工艺，沿开口103刻蚀上述半导体衬底100，形成位于该半导体衬底100内的浅沟槽104。
步骤S03，于上述浅沟槽表面形成隔离层。
请参阅图5，具体来说，如图5所示，在上述所形成的浅沟槽104表面上通过高深宽比工艺（HARP）形成隔离层105，其中，该隔离层105完全覆盖于上述浅沟槽104的侧壁和下壁面上，并且通过高深宽比（HARP）工艺所形成的隔离层105具有结构均匀，附着性好，结构致密，具有较好的防止漏电功用，即具有较好的隔离作用。进一步地，上述隔离层105还覆盖于上述经刻蚀后残留的刻蚀阻挡层102的上表面上，以确保该隔离层105能完全覆盖在上述浅沟槽104的表面上。在本实施例中，上述隔离层105的材料为二氧化硅（SiO2），其厚度为3nm～5nm，以确保能完全的覆盖住上述浅沟槽104；形成该隔离层105的高深宽比工艺（HARP）的工艺参数为工艺温度350℃～450℃，较佳地，工艺温度为400℃；反应气体为正硅酸乙酯（TEOS）和臭氧（O3）。
步骤S04，在上述隔离层表面形成填充满浅沟槽的多晶硅层。
请参阅图6和图7，具体来说，如图6所示，采用炉管淀积法在上述隔离层105表面上形成多晶硅层106，其中，该多晶硅层106完全覆盖与上述隔离层105的表面上并且完全填充满上述浅沟槽104。为保证该多晶硅层106完全填充满上述浅沟槽104，在通过外延工艺形成多晶硅层106时，可以适当多淀积一定厚度的多晶硅层106，以覆盖位于刻蚀阻挡层102上的隔离层105，确保该多晶硅层106完全覆盖在隔离层105上并填充满上述表面形成有隔离层105的浅沟槽104。在本实施例中，淀积多晶硅层106的工艺参数为温度800℃～1100℃，反应气体为二氯氢硅（DCS）和氢气（H2）。上述淀积的多晶硅层106的厚度由上述表面形成有隔离层105的浅沟槽104的决定，具体地，该多晶硅层106的厚度要大于上述浅沟槽104的深度，以确保该多晶硅层106能完全覆盖在隔离层105上并填充满上述表面形成有隔离层105的浅沟槽104上。此外，淀积完上述多晶硅层106之后，通过化学机械研磨（CMP）工艺对位于浅沟槽104外的多晶硅层106进行去除，以及还包括对位于上述残留刻蚀阻挡层102上表面上的隔离层105进行研磨去除以暴露出该刻蚀阻挡层102，最终形成如图7所示的层叠结构，其中，该层叠结构中暴露出的多晶硅层106、隔离层105和刻蚀阻挡层102的上表面在同一水平面上。
步骤S05，对上述所形成的层叠结构离子注入锗，并进行退火处理。
请参阅图8和图9，具体来说，如图8所示，在上述所形成的层叠结构中暴露的刻蚀阻挡层102和隔离层105上通过业界通用的涂胶方法淀积一层光刻胶107，其中该光刻胶107仅覆盖住上述层叠结构中暴露的刻蚀阻挡层102和隔离层105的表面上，而并不覆盖于暴露出多晶硅层106上，以确保在后期的离子注入锗时仅作用于暴露的多晶硅层106上，避免上述刻蚀阻挡层102和隔离层105受到其影响。
然后，对上述在刻蚀阻挡层102和隔离层105上淀积有光刻胶107的上述层叠结构上通过离子注入工艺注入锗（Ge），也即对上述层叠结构中暴露的多晶硅层106进行离子注入锗（Ge），以使得该多晶硅层106转变为锗硅层。由于应变锗硅中锗的晶格常数大于硅，对MOS器件的沟道引入压应力，并根据应变锗硅中锗和硅之间4.1%的晶格差异，其能大幅提高空穴和电子的迁移率，提高沟道的应力，进而提高CMOS器件的性能。
之后，去除上述光刻胶107，并对该层叠结构进行退火处理，使得上述离子注入锗（Ge）的多晶硅层106形成锗硅层108位于隔离层105表面并填充满上述浅沟槽104，形成如图9所示的浅沟槽隔离结构。在本实施例中，上述退火处理工艺中的退火温度为700℃～900℃，退火时间为20秒～35秒。
所形成的应变锗硅层108中锗的晶格常数大于硅，其能对MOS器件的沟道引入压应力，并根据该应变锗硅层108中锗和硅之间4.1%的晶格差异，其能大幅提高空穴和电子的迁移率，提高沟道的应力，进而提高CMOS器件的性能。
此外，在完成上述步骤之后，继续执行现有技术中形成CMOS器件的其它步骤，例如，形成CMOS器件的栅极、源极和漏极，以及在CMOS器件的源极和漏极以及栅极上形成金属硅化物，例如NiPt等、形成层间介质，接触孔的刻蚀以及执行铜后道工艺，上述工艺步骤可以采用本领域技术人员所熟悉的方法形成，在此不赘述。因此，本发明能与现有技术中的其他体硅工艺相兼容，大大减少了因改善工艺环境所带来的投资，降低了生产成本。
综上所述，本发明一种浅沟槽隔离的制造方法，采用应变锗硅和位于该应变锗硅与浅沟槽间的二氧化硅作为应变隔离层填充浅沟槽，由于应变锗硅中锗的晶格常数大于硅，对MOS器件的沟道引入压应力，并根据应变锗硅中锗和硅之间4.1%的晶格差异，其能大幅提高空穴和电子的迁移率，同时，由二氧化硅起到隔离作用。此外，本发明还与传统的体硅工艺相兼容，大大减少了改善工艺环境所带来的投资，降低了生产成本。为此，本发明在与现有工艺相兼容的基础上，在沟槽内填充应变隔离材料以提高沟道应力，提高了CMOS器件的性能，大大减少了改善工艺环境所带来的投资，降低了生产成本。
以上所述的仅为本发明的优选实施例，所述实施例并非用以限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同变化，同理均应包含在本发明的保护范围内。

Claims (8)

1.一种浅沟槽隔离的制造方法，其特征在于，包括如下步骤：
步骤S01，提供衬底，在所述衬底上依次形成有衬垫氧化层和刻蚀阻挡层；
步骤S02，刻蚀所述刻蚀阻挡层、衬垫氧化层和衬底，以形成位于所述衬底中的浅沟槽；
步骤S03，于所述浅沟槽表面形成隔离层；
步骤S04，在所述隔离层表面形成填充满所述浅沟槽的多晶硅层；
步骤S05，对上述所形成的层叠结构离子注入锗，并进行退火处理，形成位于所述隔离层表面并填充满所述浅沟槽的锗硅层；其中，退火的温度为700℃～900℃，退火时间为20秒～35秒。
2.根据权利要求1所述一种浅沟槽隔离的制造方法，其特征在于，所述刻蚀阻挡层的材料为氮化硅。
3.根据权利要求1所述一种浅沟槽隔离的制造方法，其特征在于，所述隔离层的材料为二氧化硅。
4.根据权利要求3所述一种浅沟槽隔离的制造方法，其特征在于，所述隔离层是通过高深宽比工艺(HARP)形成并完全覆盖所述沟槽的表面，其中，所述隔离层的厚度为3nm～5nm。
5.根据权利要求4所述一种浅沟槽隔离的制造方法，其特征在于，形成所述隔离层的工艺参数为温度350℃～450℃，反应气体为正硅酸乙酯和臭氧。
6.根据权利要求1所述一种浅沟槽隔离的制造方法，其特征在于，所述多晶硅层是通过炉管淀积方法形成的。
7.根据权利要求6所述一种浅沟槽隔离的制造方法，其特征在于，形成所述多晶硅层的工艺参数为温度800℃～1100℃，反应气体为二氯氢硅和氢气。
8.根据权利要求1所述一种浅沟槽隔离的制造方法，其特征在于，形成所述多晶硅层后还包括通过化学机械研磨工艺去除位于所述浅沟槽外的多晶硅层。
CN201310753728.7A 2013-12-31 2013-12-31 浅沟槽隔离的制造方法 Expired - Fee Related CN103730404B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310753728.7A CN103730404B (zh) 2013-12-31 2013-12-31 浅沟槽隔离的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310753728.7A CN103730404B (zh) 2013-12-31 2013-12-31 浅沟槽隔离的制造方法

Publications (2)

Publication Number Publication Date
CN103730404A CN103730404A (zh) 2014-04-16
CN103730404B true CN103730404B (zh) 2018-10-16

Family

ID=50454425

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310753728.7A Expired - Fee Related CN103730404B (zh) 2013-12-31 2013-12-31 浅沟槽隔离的制造方法

Country Status (1)

Country Link
CN (1) CN103730404B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110364475A (zh) * 2018-04-09 2019-10-22 无锡华润上华科技有限公司 一种半导体器件的制造方法
CN109037144A (zh) * 2018-08-01 2018-12-18 武汉新芯集成电路制造有限公司 改善扩散长度效应及制作mos晶体管的方法
CN109461767B (zh) * 2018-10-25 2022-03-29 深圳市金鑫城纸品有限公司 一种超结结构的制作方法
CN110491877B (zh) * 2019-08-23 2022-10-25 上海华虹宏力半导体制造有限公司 闪存制造方法
CN111653567B (zh) * 2020-06-01 2023-01-06 中国科学院微电子研究所 Dram器件及其制造方法
US11437522B2 (en) * 2020-06-02 2022-09-06 Globalfoundries U.S. Inc. Field-effect transistors with a polycrystalline body in a shallow trench isolation region

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1732556A (zh) * 2002-12-31 2006-02-08 先进微装置公司 厚应变硅层及含有厚应变硅层的半导体结构的形成方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7087497B2 (en) * 2004-03-04 2006-08-08 Applied Materials Low-thermal-budget gapfill process
KR100724199B1 (ko) * 2005-12-28 2007-05-31 동부일렉트로닉스 주식회사 에스오아이 소자의 섀로우 트렌치 분리막 형성 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1732556A (zh) * 2002-12-31 2006-02-08 先进微装置公司 厚应变硅层及含有厚应变硅层的半导体结构的形成方法

Also Published As

Publication number Publication date
CN103730404A (zh) 2014-04-16

Similar Documents

Publication Publication Date Title
CN103137624B (zh) 高栅极密度器件和方法
JP4890448B2 (ja) 相異なるチャネル領域に相異なるよう調整された内在応力を有するエッチストップ層を形成することによって、相異なる機械的応力を生成するための技術
JP5795735B2 (ja) チャネル領域への減少させられたオフセットを有する埋め込みＳｉ／Ｇｅ材質を伴うトランジスタ
JP5283233B2 (ja) 応力強化ｍｏｓトランジスタならびにその製造方法
US7494884B2 (en) SiGe selective growth without a hard mask
US9985132B2 (en) Semiconductor device and fabricating method of a gate with an epitaxial layer
US20060115949A1 (en) Semiconductor fabrication process including source/drain recessing and filling
US7601574B2 (en) Methods for fabricating a stress enhanced MOS transistor
CN103730404B (zh) 浅沟槽隔离的制造方法
CN105374874B (zh) 用于FinFET器件的结构和方法
US20070020861A1 (en) Method to engineer etch profiles in Si substrate for advanced semiconductor devices
JP5559639B2 (ja) 半導体装置およびその製造方法
WO2007027473A2 (en) Technique for forming recessed strained drain/source in nmos and pmos transistors
US20100078735A1 (en) Cmos device comprising nmos transistors and pmos transistors having increased strain-inducing sources and closely spaced metal silicide regions
US20080023692A1 (en) Transistor having a strained channel region including a performance enhancing material composition
US8198152B2 (en) Transistors comprising high-k metal gate electrode structures and adapted channel semiconductor materials
CN105719969A (zh) 鳍式场效应管的形成方法
US20080303102A1 (en) Strained Isolation Regions
JP5870478B2 (ja) 半導体装置の製造方法
US20070029608A1 (en) Offset spacers for CMOS transistors
US9054041B2 (en) Methods for etching dielectric materials in the fabrication of integrated circuits
CN103681457B (zh) 浅沟槽隔离结构的形成方法
WO2013159455A1 (zh) 半导体结构及其制造方法
CN104051245B (zh) 一种半导体器件的制备方法
US9123827B2 (en) Methods for fabricating integrated circuits with fully silicided gate electrode structures

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20181016

CF01 Termination of patent right due to non-payment of annual fee