Nothing Special   »   [go: up one dir, main page]

CN103545252B - 阵列基板及其制备方法、液晶显示装置 - Google Patents

阵列基板及其制备方法、液晶显示装置 Download PDF

Info

Publication number
CN103545252B
CN103545252B CN201310452105.6A CN201310452105A CN103545252B CN 103545252 B CN103545252 B CN 103545252B CN 201310452105 A CN201310452105 A CN 201310452105A CN 103545252 B CN103545252 B CN 103545252B
Authority
CN
China
Prior art keywords
layer
electrode
transparency electrode
grid
array base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310452105.6A
Other languages
English (en)
Other versions
CN103545252A (zh
Inventor
刘圣烈
崔承镇
金熙哲
宋泳锡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201310452105.6A priority Critical patent/CN103545252B/zh
Publication of CN103545252A publication Critical patent/CN103545252A/zh
Application granted granted Critical
Publication of CN103545252B publication Critical patent/CN103545252B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L2029/42388—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor characterised by the shape of the insulating material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种阵列基板及其制备方法、液晶显示装置，属于液晶显示技术领域，其可解决现有的ADS模式阵列基板制造工艺复杂、透过率低、驱动效果不好的问题。本发明的阵列基板制备方法包括：在基底上通过使用阶梯曝光的构图工艺形成包括栅线、栅极、栅绝缘层、半导体层、第一透明电极的图形；其中，所述栅绝缘层不超出栅极和栅线上方；在完成前述步骤的基底上形成钝化层，并在钝化层中形成与半导体层相连的源极过孔和漏极过孔；在完成前述步骤的基底上通过构图工艺形成包括源极、漏极的图形，并通过构图工艺形成包括第二透明电极的图形；其中，所述源极、漏极分别通过源极过孔、漏极过孔与半导体层电连接。

Description

阵列基板及其制备方法、液晶显示装置
技术领域
本发明属于液晶显示技术领域，具体涉及一种阵列基板及其制备方法、液晶显示装置。
背景技术
高级超维场转换模式(ADS模式)的液晶显示装置具有视角宽、透过率高、清晰度高等诸多优点，故成为液晶显示装置的一种重要模式。
如图1所示，在ADS模式的阵列基板中，板状的第一透明电极11、薄膜晶体管的栅极21/栅线22均设在基底9上，栅绝缘层31覆盖第一透明电极11、栅极21、栅线22，栅极21上方设有半导体层41(半导体层41加上欧姆接触层、过渡层等即构成薄膜晶体管的有源区)，钝化层5、平坦化层6依次覆盖半导体层41和栅绝缘层31，平坦化层6上设有数据线Data和第二透明电极12，数据线Data、第二透明电极12分别与薄膜晶体管的源极71、漏极72电连接，且第二透明电极12为狭缝电极，位于第一透明电极11上方。当然，应当理解，虽然以上是以第二透明电极12为像素电极，第一透明电极11为公共电极的情况为例；但若第一透明电极11为像素电极(即其与漏极72电连接)，第二透明电极12为公共电极，也是可行的。
如图1所示，在现有的ADS模式的阵列基板中，栅极21/栅线22、半导体层41、第一透明电极11需要分别在不同的构图工艺中制造，即为制造这些结构至少需要进行3次光刻，因此其制备工艺复杂。
同时，栅绝缘层31覆盖了整个基底9，即栅绝缘层31在第一透明电极11和第二透明电极12间也有分布，而该位置的栅绝缘层31一方面增大了两电极间的距离，降低了电场强度和电容，影响了驱动效果；另一方面，该栅绝缘层31也会影响透光，从而降低阵列基板的透过率。
发明内容
本发明所要解决的技术问题包括，针对现有的ADS模式阵列基板制造工艺复杂、驱动效果不好、透过率低的问题，提供一种制造工艺简单、驱动效果好、透过率高的阵列基板及其制备方法、液晶显示装置。
解决本发明技术问题所采用的技术方案是一种阵列基板制备方法，其包括：
步骤1：在基底上通过使用阶梯曝光的构图工艺形成包括栅线、栅极、栅绝缘层、半导体层、第一透明电极的图形；其中，所述栅绝缘层不超出栅极和栅线上方；
步骤2：在完成前述步骤的基底上形成钝化层，并在钝化层中形成与半导体层相连的源极过孔和漏极过孔；
步骤3：在完成前述步骤的基底上通过构图工艺形成包括源极、漏极的图形，并通过构图工艺形成包括第二透明电极的图形；其中，所述源极、漏极分别通过源极过孔、漏极过孔与半导体层电连接。
其中，“构图工艺”包括形成膜层、涂布光刻胶、曝光、显影、刻蚀、剥离光刻胶等步骤，其可通过上述步骤除去膜层中不需要的部分，从而使膜层的剩余部分形成所需图形。
其中，“阶梯曝光”是指对光刻胶层的不同位置进行不同程度的曝光，从而使显影后的光刻胶层在不同位置的厚度不同，以便完成后续的构图工艺。
本发明的阵列基板制备方法中，栅线/栅极、栅绝缘层、半导体层、第一透明电极在同一次构图工艺中同时形成，即其只需要一次曝光(1Mask)工艺，因此其制备工艺简单；同时，由于其阵列基板的栅绝缘层不超出栅极和栅线上方，故其第一透明电极、第二透明电极间没有栅绝缘层，因此其两电极间的距离短，电场强度高，电容大，驱动效果好；且栅绝缘层也不会对光的透过产生影响，故透过率高。
优选的是，所述步骤1具体包括：
步骤11、在基底上依次形成透明导电材料层、绝缘材料层、半导体材料层、光刻胶层；
步骤12、对光刻胶层阶梯曝光并显影，使栅极位置保留第一厚度的光刻胶层，栅线位置保留第二厚度的光刻胶层，第一透明电极位置保留第三厚度的光刻胶层，其余位置无光刻胶层，其中第一厚度大于第二厚度，第二厚度大于第三厚度；
步骤13、除去无光刻胶区域的半导体材料层、绝缘材料层、透明导电材料层；
步骤14、除去第三厚度的光刻胶层，使第一透明电极位置的半导体材料层暴露；
步骤15、除去第一透明电极位置的半导体材料层、绝缘材料层，形成第一透明电极的图形；
步骤16、除去厚度等于栅线位置剩余光刻胶层厚度的光刻胶层，使栅线位置的半导体层暴露；
步骤17、除去栅线位置的半导体材料层，形成栅线的图形；
步骤18、除去剩余的光刻胶层，形成栅极、栅绝缘层、半导体层的图形。
进一步优选的是，所述步骤17具体包括：除去栅线位置的半导体材料层，并除去栅线位置的绝缘材料层，形成栅线的图形。
进一步优选的是，所述步骤11还包括：在透明导电材料层和绝缘材料层间形成栅金属层；所述步骤13还包括：除去无光刻胶区域的栅金属层；所述步骤15还包括：除去第一透明电极位置的栅金属层。
优选的是，所述阶梯曝光通过灰度掩膜板或半色调掩膜板实现。
优选的是，所述半导体层由金属氧化物半导体材料制成。
优选的是，所述第一透明电极为公共电极，所述第二透明电极为像素电极，与漏极电连接。
进一步优选的是，所述源极、漏极、第二透明电极均形成在钝化层上。
进一步优选的是，所述源极、漏极形成在钝化层上；在形成源极、漏极和形成第二透明电极之间，还包括：形成平坦化层，并在平坦化层中形成与漏极相连的第一过孔；所述第二透明电极形成在平坦化层上，并通过第一过孔与漏极电连接。
优选的是，所述第一透明电极与漏极电连接，为像素电极，所述第二透明电极为公共电极；所述步骤2还包括：在钝化层中形成与第一透明电极相连的第二过孔，所述漏极通过第二过孔与第一透明电极电连接。
进一步优选的是，所述源极、漏极形成在钝化层上；在形成源极、漏极和形成第二透明电极之间，还包括：形成平坦化层；所述第二透明电极形成在平坦化层上。
解决本发明技术问题所采用的技术方案是一种阵列基板，其包括栅极、栅线、栅绝缘层、半导体层、第一透明电极、第二透明电极、源极、漏极、钝化层；其中
所述钝化层覆盖栅线、栅极、栅绝缘层、半导体层、第一透明电极；
所述第二透明电极位于钝化层上方；
所述源极、漏极位于钝化层上方并分别通过钝化层中的源极过孔、漏极过孔与半导体层电连接；
所述栅极、栅线包括透明导电材料层；
所述栅绝缘层不超出栅极和栅线上方。
本发明的阵列基板可通过上述工艺制造，故其制备工艺简单；同时，由于其栅绝缘层不超出栅极和栅线上方，故其第一透明电极、第二透明电极间没有栅绝缘层，因此其两电极间的距离短，电场强度高，电容大，驱动效果好；且栅绝缘层也不会对光的透过产生影响，故透过率高。
优选的是，所述栅绝缘层和半导体层图形相同，且只位于栅极上方。
优选的是，所述栅极、栅线还包括位于透明导电材料层上的栅金属层。
优选的是，所述半导体层由金属氧化物半导体制成。
优选的是，所述第二透明电极为像素电极，与漏极电连接，所述第一透明电极为公共电极。
进一步优选的是，所述源极、漏极、第二透明电极设于钝化层上。
进一步优选的是，设于钝化层上的平坦化层，所述源极、漏极设于钝化层上，所述第二透明电极设于平坦化层上，并通过平坦化层中的第一过孔与漏极电连接。
优选的是，所述第一透明电极通过钝化层中的第二过孔与漏极电连接，所述第一透明电极为像素电极，所述第二透明电极为公共电极。
进一步优选的是，所述阵列基板还包括：设于钝化层上的平坦化层，所述第二透明电极设于平坦化层上，所述源极、漏极设于钝化层上。
解决本发明技术问题所采用的技术方案是一种液晶显示装置，其包括上述阵列基板。
由于本发明的液晶显示装置包括上述阵列基板，故其制造工艺简单、驱动效果好、透过率高。
附图说明
图1为现有的ADS模式阵列基板的剖面结构示意图；
图2为本发明的实施例2的阵列基板在制备过程中的一个俯视结构示意图；
图3为图2的沿AA’面的剖面结构示意图；
图4为本发明的实施例2的阵列基板在制备过程中的一个俯视结构示意图；
图5为图4的沿AA’面的剖面结构示意图；
图6为本发明的实施例2的阵列基板在制备过程中的一个俯视结构示意图；
图7为图6的沿AA’面的剖面结构示意图；
图8为本发明的实施例2的阵列基板在制备过程中的一个俯视结构示意图；
图9为图8的沿AA’面的剖面结构示意图；
图10为本发明的实施例2的阵列基板在制备过程中的一个俯视结构示意图；
图11为图10的沿AA’面的剖面结构示意图；
图12为本发明的实施例2的阵列基板在制备过程中的一个俯视结构示意图；
图13为图12的沿AA’面的剖面结构示意图；
图14为本发明的实施例2的阵列基板在制备过程中的一个俯视结构示意图；
图15为图14的沿AA’面的剖面结构示意图；
图16为本发明的实施例2的阵列基板的俯视结构示意图；
图17为图16的沿AA’面的剖面结构示意图；
图18为本发明的实施例3的阵列基板的剖面结构示意图；
其中附图标记为：1、透明导电材料层；11、第一透明电极；12、第二透明电极；2、栅金属层；21、栅极；22、栅线；3、绝缘材料层；31、栅绝缘层；4、半导体材料层；41、半导体层；5、钝化层；6、平坦化层；71、源极；72、漏极；8、光刻胶层；9、基底；Data、数据线；Q1、栅极位置；Q2、栅线位置；Q3、第一透明电极位置；Q4、其余位置。
具体实施方式
为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明作进一步详细描述。
实施例1：
本实施例提供一种阵列基板制备方法，其包括：
步骤1：在基底上通过使用阶梯曝光的构图工艺形成包括栅线、栅极、栅绝缘层、半导体层、第一透明电极的图形；其中，所述栅绝缘层不超出栅极和栅线上方；
步骤2：在完成前述步骤的基底上形成钝化层，并在钝化层中形成与半导体层相连的源极过孔和漏极过孔；
步骤3：在完成前述步骤的基底上通过构图工艺形成包括源极、漏极的图形，并通过构图工艺形成包括第二透明电极的图形；其中，所述源极、漏极分别通过源极过孔、漏极过孔与半导体层电连接。
其中，“构图工艺”包括形成膜层、涂布光刻胶、曝光、显影、刻蚀、剥离光刻胶等步骤，其可通过上述步骤除去膜层中不需要的部分，从而使膜层的剩余部分形成所需图形。
其中，“阶梯曝光”是指对光刻胶层的不同位置进行不同程度的曝光，从而使显影后的光刻胶层在不同位置的厚度不同，以便完成后续的构图工艺。
本实施例的阵列基板制备方法中，栅线/栅极、栅绝缘层、半导体层、第一透明电极在同一次构图工艺中同时形成，即其只需要一次曝光(1Mask)工艺，因此其制备工艺简单；同时，由于其阵列基板的栅绝缘层不超出栅极和栅线上方，故其第一透明电极、第二透明电极间没有栅绝缘层，因此其两电极间的距离短，电场强度高，电容大，驱动效果好；且栅绝缘层也不会对光的透过产生影响，故透过率高。
实施例2：
本实施例提供一种阵列基板的制备方法，如图2至图17所示，其包括以下步骤：
S101、依次形成透明导电材料层1、绝缘材料层3、半导体材料层4，并在半导体材料层4上涂布光刻胶层8。
优选的，在透明导电材料层1和绝缘材料层3之间，还可形成栅金属层2。
其中，透明导电材料层1是由透明且导电的材料形成的，例如氧化铟锡(ITO)，其用于形成第一透明电极11、栅极21、栅线22。
栅金属层2通常由钼、铝等金属或合金构成，主要用于与透明导电材料层1共同形成栅极21、栅线22，从而改善栅极21、栅线22的导电性能。
显然，由于具有透明导电材料层1，因此理论上也可不形成栅金属层2，而直接用透明导电材料层1形成栅极21、栅线22。应当理解，若本步骤中未形成栅金属层2，则后续步骤中“除去栅金属层2”的操作也相应的不再进行。
绝缘材料层3可为氮化硅或氧化硅等，其主要用于形成栅绝缘层31，从而使栅极21与半导体层41绝缘并形成载流子的运动界面。
半导体材料层4是由半导体材料形成的，其主要用于形成半导体层41。优选的，所述半导体层41(半导体材料层4)由金属氧化物半导体制成，例如氧化镓铟锌(IGZO)。
其中，在基底9上还可预先形成有缓冲层等已知结构；各层也可采用其他已知的材料；形成各层的方法可为溅射、蒸镀、化学气相沉积、涂覆等已知的工艺。由于上述的形成各种膜层的材料、工艺、参数等均是已知的，故对这些内容在本实施例中均不再详细描述。
S102、如图2、图3所示，对光刻胶层8阶梯曝光并显影，在栅极位置Q1保留第一厚度的光刻胶层8，栅线位置Q2保留第二厚度的光刻胶层8，第一透明电极位置Q3保留第三厚度的光刻胶层8，其余位置Q4无光刻胶层8，其中第一厚度大于第二厚度，第二厚度大于第三厚度。
也就是说，通过对光刻胶层8的不同位置进行不同程度的曝光，使显影后的光刻胶层8如图3所示分为三种不同的厚度，另外还有部分区域无光刻胶层8。
优选的，阶梯曝光可通过灰度掩膜板或半色调掩膜板实现。
S103、除去无光刻胶区域的半导体材料层4、绝缘材料层3、栅金属层2、透明导电材料层1，得到如图4、图5所示的结构。
也就是说，通过刻蚀等方法，依次除去无光刻胶区域Q4的半导体材料层4、绝缘材料层3、栅金属层2、透明导电材料层1，从而将第一透明电极区域Q1的透明导电材料层1与其他区域的透明导电材料层1隔开。
其中，刻蚀可采用已知的方法进行，依照各层材料和刻蚀工艺的不同，可以是在一次刻蚀中同时除去多个膜层，也可以是每次刻蚀只除去一个膜层；由于刻蚀工艺、刻蚀参数等均是已知的，故对这些内容在本实施例中均不再详细描述。
S104、除去第三厚度的光刻胶层8，使第一透明电极位置Q3的半导体材料层4暴露，得到如图6、图7所示的结构。
也就是说，通过灰化(Ashing)根据光刻胶层8的厚度差工艺除去第三厚度的光刻胶层8，这样第一透明电极位置Q3的光刻胶层8被彻底除去，其半导体材料层4暴露，而栅极位置Q1和栅线位置Q2的光刻胶层8只是相应减薄，从而得到如图6、图7所示的结构。
其中，由于灰化工艺的特性，故栅极位置Q1和栅线位置Q2的光刻胶层8面积实际也会稍微缩小，但因其对最终产品的结构不会产生实质影响，故图中未示出。
S105、如图8、图9所示，除去第一透明电极位置Q3的半导体材料层4、绝缘材料层3、栅金属层2，形成第一透明电极11(通常为板状电极)的图形。
此时，由于第一透明电极位置Q3的光刻胶层8已被除去，故可通过刻蚀工艺依次除去该位置的半导体材料层4、绝缘材料层3、栅金属层2，使透明导电材料层1暴露，形成透明第一透明电极11的图形。
S106、除去厚度等于栅线位置Q2剩余光刻胶层8厚度的光刻胶层8，使栅线位置Q2的半导体层41暴露，得到如图10、图11所示的结构。
也就是说，通过灰化工艺除去栅线位置Q2剩余的光刻胶层8(其厚度可等于第二厚度减去第三厚度)，使该处的半导体层41暴露，同时，栅极位置Q1的光刻胶层8继续减薄，从而得到如图10、图11所示的结构。
S107、除去栅线位置Q2的半导体材料层4，并优选同时除去该位置的，形成栅线22的图形，得到如图12、图13所示的结构。
也就是说，通过刻蚀工艺依次除去栅线位置Q2的半导体材料层4、绝缘材料层3，使栅金属层2暴露，形成栅线22的图形。
其中，本步骤中将栅线位置Q2的绝缘材料层3也一起除去了，从而最终产品中栅线22上方没有栅绝缘层31，栅绝缘层31与半导体层41的图形重合，且均只位于栅极21上方；这种工艺的优点在于，可选用一定的腐蚀剂直接一次将半导体材料层4和绝缘材料层3除去，从而简化工艺。
但是，应当理解，如果在本步骤中，只除去栅线位置Q2的半导体材料层4，而保留绝缘材料层3也是可行的；这样，在最终产品中，在栅线22上方仍有栅绝缘层31(但半导体层41仅位于栅极21上方)，该栅绝缘层31可增大栅线22与数据线间距离，从而降低二者间的耦合电容。
其中，本实施例是以具有栅金属层2的情况为例子的，即其栅线22由栅金属层2和透明导电材料层1共同组成，从而改善栅线22的导电性能；但应当理解，如果步骤S101中未形成栅金属层2，则此时栅线位置Q2仅剩余透明导电材料层1，即栅线22也可直接由透明导电材料构成。
S108、如图14、图15所示，除去全部剩余的光刻胶层8，形成栅极21、栅绝缘层31、半导体层41的图形。
也就是说，剥离全部剩余的光刻胶层8(即栅极位置Q1的光刻胶层8)，使半导体层41暴露，形成栅极21、栅绝缘层31、半导体层41的图形。
可见，在本实施例中，只通过一次曝光就同时制备出了栅线22/栅极21、栅绝缘层31、半导体层41、第一透明电极11的图形，故其曝光次数明显减少，制备方法简单。
同时，在本实施例的阵列基板中，半导体层41不超出栅极21和栅线22上方，即其第一透明电极11和第二透明电极12间没有栅绝缘层31，因此第一透明电极11和第二透明电极12间的距离短，电场强度和电容大，驱动效果好，同时栅绝缘层31也不会对光的透过产生影响，因此透过率高。
S109、形成钝化层5(PVX)，并在钝化层5中形成与半导体层41相连的源极过孔和漏极过孔。
其中，钝化层5可由氮化硅、氧化硅等材料构成，其主要作用是保护半导体层41，并使第一透明电极11与上方的其他结构绝缘。
S110、通过构图工艺在钝化层5上形成源极71、漏极72，该源极71、漏极72通过源极过孔、漏极过孔分别与半导体层41电连接，从而形成薄膜晶体管结构。
S111、优选的，形成平坦化层6，并在平坦化层6中形成与漏极72相连的第一过孔。
其中，平坦化层6通常由树脂等材料制成，其主要用于将薄膜晶体管等结构引起的段差“填平”，使阵列基板的表面整体上趋于平坦，以便于后续取向膜膜层均匀形成，并利于摩擦取向工艺的均匀摩擦。
S112、通过构图工艺在平坦化层6上形成第二透明电极12，第二透明电极12通过平坦化层6中的第一过孔与漏极72相连；其中，该第二透明电极12为狭缝电极，位于第一透明电极11上方，从而本实施例的方法制备的阵列基板为ADS模式的阵列基板。
本实施例中，第二透明电极12连接漏极72，即第二透明电极12是像素电极，而第一透明电极11为公共电极。
其中，在形成第二透明电极12时，还可同时形成数据线Data(通过过孔与源极71相连)、公共电极线(图中未示出，要通过过孔与第一透明电极11相连)，从而得到如图16、17所示的结构。
当然，数据线Data、公共电极线等也可在其他步骤中形成，例如可在形成源极71和漏极72的步骤中同时形成数据线Data、公共电极线，此时数据线Data直接与源极71相连，而公共电极线仍与第一透明电极11相连；或者，也可使用单独的步骤同时或分别形成数据线Data、公共电极线等；在此对其不再限定。
当然，应当理解，以上的平坦化层6不是必须的，若没有平坦化层6时，则源极71、漏极72、第二透明电极12均可形成在钝化层5上，且第二透明电极12直接连接漏极72。
S113、继续形成配向膜等其他已知的结构(图中未示出)，完成阵列基板的制备。
实施例3：
如图18所示，本实施例提供一种阵列基板的制备方法，其前8步(S201-S208)与实施例2的前8步(S101-S108)相同，区别在于，本实施例从第9步开始为：
S209、形成钝化层5(PVX)，并在钝化层5中形成与半导体层41相连的源极过孔和漏极过孔，以及与第一透明电极11相连的第二过孔。
S210、通过构图工艺在钝化层5上形成源极71、漏极72，该源极71、漏极72通过源极过孔、漏极过孔分别与半导体层41电连接，从而形成薄膜晶体管结构。
同时，漏极72还通过第二过孔与第一透明电极11相连。
也就是说，本实施例中第一透明电极11连接漏极72，即第一透明电极11是像素电极，而第二透明电极12为公共电极。
S211、优选的，形成平坦化层6(ESLayer)。
S212、通过构图工艺在平坦化层上形成第二透明电极12，该第二透明电极12为狭缝电极，位于第一透明电极11上方。
其中，在形成第二透明电极12的同时，还可形成数据线Data(通过过孔与源极71相连)、公共电极线(图中未示出，与第二透明电极12电连接)。
此时，由于公共电极线需要与第二透明电极12电连接，因此其优选与第二透明电极12同时形成；而数据线Data则仍可在制造源极71和漏极72的步骤中同时形成。
当然，应当理解，以上的平坦化层6不是必须的，若没有平坦化层6时，则源极71、漏极72、第二透明电极12均可形成在钝化层5上(此时第二透明电极12不与漏极72连接)。
S213、继续形成配向膜等其他已知的结构(图中未示出)，完成阵列基板的制备。
可见，在本发明的阵列基板制备方法中，可以是第一透明电极11作为像素电极，第二透明电极12作为公共电极，也可以是第一透明电极11作为公共电极，第二透明电极12作为像素电极；以上方式的区别仅在于哪个电极与漏极72相连，哪个电极与公共电极线相连，而这种连接方式的改变可通过调整各引线的制备顺序、各层中的过孔位置等常规手段实现，在此不再详细描述。
应当理解，在以上两个实施例中平坦化层6并非必须结构，如果不形成平坦化层6，则数据线Data、第二透明电极12等可直接形成在钝化层5上。
应当理解，在以上两个实施例中，源极71、漏极72、数据线Data、第二透明电极12、公共电极线等的位置、制备顺序均可进行多种变化，例如源极71、漏极72可形成在钝化层5上，也可形成在平坦化层6上(此时还需要在平坦化层6中形成过孔以使源极71、漏极72与半导体层41电连接)；数据线Data、公共电极线可形成在钝化层5上，也可形成在平坦化层6上。总之，不论这些结构的位置、连接方式如何变化，但只要阵列基板的制备过程中包括用一次构图工艺同时形成栅极21、栅线22、栅绝缘层31、半导体层41、第一透明电极11的步骤，且其栅绝缘层31不超出栅极21和栅线22上方，则即属于本发明的保护范围。
实施例4：
如图2至图18所示，本实施例提供一种阵列基板，其包括栅极21、栅线22、栅绝缘层31、半导体层41、第一透明电极11(可为板状电极)、第二透明电极12、源极71、漏极72、钝化层5。
如图16、图17所示，本实施例的阵列基板中，栅极21、栅线22包括透明导电材料层1。
也就是说，本实施例的阵列基板的栅极21、栅线22可由第一透明电极11的材料构成，故它们可与第一透明电极11同步形成，从而简化制备工艺。
优选的，栅极21、栅线22还包括位于透明导电材料层1上的栅金属层2，即栅极21、栅线22可由透明导电材料层1和栅金属层2共同组成，从而加强其导电性能。
当然，理论上也可没有栅金属层2，而直接用透明导电材料层1形成栅极21、栅线22。
其中，栅绝缘层31不超出栅极21和栅线22上方；从而第一透明电极11、第二透明电极12间没有栅绝缘层31，因此两电极间的距离短，电场强度高，电容大，驱动效果好；且栅绝缘层31也不会对光的透过产生影响，故透过率高。
优选的，栅绝缘层31和半导体层41图形相同，并只位于栅极21上方。
由于栅绝缘层31和半导体层41图形相同，故它们可在一次刻蚀中同时形成，制备效率高。
当然，栅绝缘层31也可与半导体层41图形不同，并在栅线22上方也有分布(半导体层41只位于栅极21上方)，这样可以增大栅线22与数据线间的距离，降低二者间的耦合电容。
优选的，半导体层41由金属氧化物半导体材料制成。
钝化层5覆盖栅极21、栅绝缘层31、半导体层41、栅线22、第一透明电极11。
而源极71、漏极72位于钝化层5上方，并分别通过钝化层5中的源极过孔和漏极过孔与半导体层41电连接。
第二透明电极12位于钝化层5上方，其可为狭缝电极，并位于第一透明电极11上方。
如图17所示，在本实施例中，优选第二透明电极12与漏极72电连接，即其中第一透明电极11为公共电极(其还要与公共电极线电连接)，而第二透明电极12为像素电极。
此时，第二透明电极12优选可与源极71、漏极72一起均设在钝化层5上，并直接与漏极72连接(还可与漏极72同步形成)。
优选的，在钝化层5上还覆盖有平坦化层6。
当具有平坦化层6时，第二透明电极12优选设于平坦化层6上，而源极71、漏极72仍可设于钝化层5上，且第二透明电极12通过平坦化层6中的第一过孔与漏极72电连接。
优选的，作为本实施例一种方式，如图18所示，也可以是第一透明电极11通过钝化层5中的第二过孔与漏极72电连接，即第一透明电极11为像素电极，而第二透明电极12为公共电极(其还要与公共电极线电连接)。
此时，优选源极71、漏极72、第二透明电极12均位于钝化层5上，但第二透明电极12不与漏极72连接。
当然，优选的，本实施例的阵列基板中也可包括覆盖钝化层5的平坦化层6，当具有平坦化层6时，则源极71、漏极72优选形成在钝化层5上，而第二透明电极12优选设在平坦化层6上。
当然，本实施例的阵列基板中还应包括公共电极线、数据线Data、配向膜等其他已知结构，在此不再详细描述。
实施例5：
本实施例提供了一种液晶显示装置，其包括上述的阵列基板。所述液晶显示装置可以为：液晶显示面板、电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
本实施例的液晶显示装置包括上述阵列基板，故其制备工艺简单、驱动性能好、透过率高。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (21)

1.一种阵列基板制备方法，其特征在于，包括：
步骤1：在基底上通过使用阶梯曝光的构图工艺形成包括栅线、栅极、栅绝缘层、半导体层、第一透明电极的图形；其中，所述栅绝缘层不超出栅极和栅线的边缘；
步骤2：在完成前述步骤的基底上形成钝化层，并在钝化层中形成与半导体层相连的源极过孔和漏极过孔；
步骤3：在完成前述步骤的基底上通过构图工艺形成包括源极、漏极的图形，并通过构图工艺形成包括第二透明电极的图形；其中，所述源极、漏极分别通过源极过孔、漏极过孔与半导体层电连接。
2.根据权利要求1所述的阵列基板制备方法，其特征在于，所述步骤1具体包括：
步骤11、在基底上依次形成透明导电材料层、绝缘材料层、半导体材料层、光刻胶层；
步骤12、对光刻胶层阶梯曝光并显影，使栅极位置保留第一厚度的光刻胶层，栅线位置保留第二厚度的光刻胶层，第一透明电极位置保留第三厚度的光刻胶层，其余位置无光刻胶层，其中第一厚度大于第二厚度，第二厚度大于第三厚度；
步骤13、除去无光刻胶区域的半导体材料层、绝缘材料层、透明导电材料层；
步骤14、除去第三厚度的光刻胶层，使第一透明电极位置的半导体材料层暴露；
步骤15、除去第一透明电极位置的半导体材料层、绝缘材料层，形成第一透明电极的图形；
步骤16、除去厚度等于栅线位置剩余光刻胶层厚度的光刻胶层，使栅线位置的半导体层暴露；
步骤17、除去栅线位置的半导体材料层，形成栅线的图形；
步骤18、除去剩余的光刻胶层，形成栅极、栅绝缘层、半导体层的图形。
3.根据权利要求2所述的阵列基板制备方法，其特征在于，所述步骤17具体包括：
除去栅线位置的半导体材料层，并除去栅线位置的绝缘材料层，形成栅线的图形。
4.根据权利要求2所述的阵列基板制备方法，其特征在于，
所述步骤11还包括：在透明导电材料层和绝缘材料层间形成栅金属层；
所述步骤13还包括：除去无光刻胶区域的栅金属层；
所述步骤15还包括：除去第一透明电极位置的栅金属层。
5.根据权利要求1所述的阵列基板制备方法，其特征在于，
所述阶梯曝光通过灰度掩膜板或半色调掩膜板实现。
6.根据权利要求1所述的阵列基板制备方法，其特征在于，
所述半导体层由金属氧化物半导体材料制成。
7.根据权利要求1至6中任意一项所述的阵列基板制备方法，其特征在于，
所述第一透明电极为公共电极，所述第二透明电极为像素电极，与漏极电连接。
8.根据权利要求7所述的阵列基板制备方法，其特征在于，
所述源极、漏极、第二透明电极均形成在钝化层上。
9.根据权利要求7所述的阵列基板制备方法，其特征在于，
所述源极、漏极形成在钝化层上；
在形成源极、漏极和形成第二透明电极之间，还包括：形成平坦化层，并在平坦化层中形成与漏极相连的第一过孔；
所述第二透明电极形成在平坦化层上，并通过第一过孔与漏极电连接。
10.根据权利要求1至6中任意一项所述的阵列基板制备方法，其特征在于，
所述第一透明电极与漏极电连接，为像素电极，所述第二透明电极为公共电极；
所述步骤2还包括：在钝化层中形成与第一透明电极相连的第二过孔，所述漏极通过第二过孔与第一透明电极电连接。
11.根据权利要求10所述的阵列基板制备方法，其特征在于，
所述源极、漏极形成在钝化层上；
在形成源极、漏极和形成第二透明电极之间，还包括：形成平坦化层；
所述第二透明电极形成在平坦化层上。
12.一种阵列基板，其包括栅极、栅线、栅绝缘层、半导体层、第一透明电极、第二透明电极、源极、漏极、钝化层；其中
所述钝化层覆盖栅线、栅极、栅绝缘层、半导体层、第一透明电极；
所述第二透明电极位于钝化层上方；
所述源极、漏极位于钝化层上方并分别通过钝化层中的源极过孔、漏极过孔与半导体层电连接；
其特征在于，
所述栅极、栅线包括透明导电材料层；
所述栅绝缘层不超出栅极和栅线的边缘。
13.根据权利要求12所述的阵列基板，其特征在于，
所述栅绝缘层和半导体层图形相同，且只位于栅极上方。
14.根据权利要求12所述的阵列基板，其特征在于，
所述栅极、栅线还包括位于透明导电材料层上的栅金属层。
15.根据权利要求12所述的阵列基板，其特征在于，
所述半导体层由金属氧化物半导体制成。
16.根据权利要求12至15中任意一项所述的阵列基板，其特征在于，
所述第二透明电极为像素电极，与漏极电连接，所述第一透明电极为公共电极。
17.根据权利要求16所述的阵列基板，其特征在于，
所述源极、漏极、第二透明电极设于钝化层上。
18.根据权利要求12所述的阵列基板，其特征在于，还包括：
设于钝化层上的平坦化层，所述源极、漏极设于钝化层上，所述第二透明电极设于平坦化层上，并通过平坦化层中的第一过孔与漏极电连接。
19.根据权利要求12至15中任意一项所述的阵列基板，其特征在于，
所述第一透明电极通过钝化层中的第二过孔与漏极电连接，所述第一透明电极为像素电极，所述第二透明电极为公共电极。
20.根据权利要求19所述的阵列基板，其特征在于，还包括：
设于钝化层上的平坦化层，所述第二透明电极设于平坦化层上，所述源极、漏极设于钝化层上。
21.一种液晶显示装置，其特征在于，包括：
如权利要求12至20中任意一项所述的阵列基板。
CN201310452105.6A 2013-09-27 2013-09-27 阵列基板及其制备方法、液晶显示装置 Active CN103545252B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310452105.6A CN103545252B (zh) 2013-09-27 2013-09-27 阵列基板及其制备方法、液晶显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310452105.6A CN103545252B (zh) 2013-09-27 2013-09-27 阵列基板及其制备方法、液晶显示装置

Publications (2)

Publication Number Publication Date
CN103545252A CN103545252A (zh) 2014-01-29
CN103545252B true CN103545252B (zh) 2015-12-09

Family

ID=49968584

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310452105.6A Active CN103545252B (zh) 2013-09-27 2013-09-27 阵列基板及其制备方法、液晶显示装置

Country Status (1)

Country Link
CN (1) CN103545252B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104133313A (zh) * 2014-06-18 2014-11-05 京东方科技集团股份有限公司 阵列基板及其制备方法、液晶显示装置
CN104078423A (zh) * 2014-06-24 2014-10-01 京东方科技集团股份有限公司 一种阵列基板的制造方法、阵列基板及显示装置
CN104851894B (zh) 2015-06-03 2017-12-22 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
CN105870136A (zh) * 2016-06-27 2016-08-17 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN106959536A (zh) * 2017-03-31 2017-07-18 上海中航光电子有限公司 显示面板、制作显示面板的方法及显示装置
CN107167974A (zh) * 2017-07-07 2017-09-15 惠科股份有限公司 阵列基板及其制造方法与应用的显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102655154A (zh) * 2012-02-27 2012-09-05 京东方科技集团股份有限公司 一种otft阵列基板、显示装置及制作方法
CN102655117A (zh) * 2011-11-09 2012-09-05 京东方科技集团股份有限公司 阵列基板及制造方法、显示装置
CN103236419A (zh) * 2013-04-26 2013-08-07 京东方科技集团股份有限公司 阵列基板的制备方法、阵列基板以及显示装置
CN203465496U (zh) * 2013-09-27 2014-03-05 京东方科技集团股份有限公司 阵列基板、液晶显示装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101261608B1 (ko) * 2006-04-26 2013-05-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR20080096127A (ko) * 2007-04-27 2008-10-30 엘지디스플레이 주식회사 액정표시장치 및 이의 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102655117A (zh) * 2011-11-09 2012-09-05 京东方科技集团股份有限公司 阵列基板及制造方法、显示装置
CN102655154A (zh) * 2012-02-27 2012-09-05 京东方科技集团股份有限公司 一种otft阵列基板、显示装置及制作方法
CN103236419A (zh) * 2013-04-26 2013-08-07 京东方科技集团股份有限公司 阵列基板的制备方法、阵列基板以及显示装置
CN203465496U (zh) * 2013-09-27 2014-03-05 京东方科技集团股份有限公司 阵列基板、液晶显示装置

Also Published As

Publication number Publication date
CN103545252A (zh) 2014-01-29

Similar Documents

Publication Publication Date Title
CN103560110B (zh) 一种阵列基板及其制备方法、显示装置
CN103545252B (zh) 阵列基板及其制备方法、液晶显示装置
CN102769040B (zh) 薄膜晶体管、阵列基板及其制作方法、显示装置
CN104393000B (zh) 一种阵列基板及其制作方法、显示装置
CN103413812B (zh) 阵列基板及其制备方法、显示装置
CN103489876B (zh) 一种阵列基板及其制备方法、显示装置
CN103236440B (zh) 薄膜晶体管、阵列基板及其制造方法、显示装置
CN101630640A (zh) 光刻胶毛刺边缘形成方法和tft-lcd阵列基板制造方法
CN102830560A (zh) 一种阵列基板及其制作方法
WO2015100898A1 (zh) 薄膜晶体管、tft阵列基板及其制造方法和显示装置
CN103219284B (zh) Tft阵列基板、tft阵列基板的制作方法及显示装置
CN103489874B (zh) 阵列基板及其制备方法、显示装置
US9893206B2 (en) Thin film transistor, array substrate, their manufacturing methods, and display device
CN103474434A (zh) 阵列基板、制备方法以及显示装置
CN104716196B (zh) 薄膜晶体管及其制作方法、阵列基板及显示装置
CN106019751B (zh) 阵列基板及其制造方法、显示装置
CN104133313A (zh) 阵列基板及其制备方法、液晶显示装置
CN106992147B (zh) 制作显示面板的方法、显示面板及显示装置
CN102945846B (zh) 阵列基板及其制造方法、显示装置
CN105957867A (zh) 阵列基板母板及其制作方法、显示装置
CN105070684A (zh) 阵列基板的制备方法、阵列基板及显示装置
CN104241296B (zh) 一种阵列基板及其制作方法和显示装置
CN102931138B (zh) 阵列基板及其制造方法、显示装置
CN105514173A (zh) 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置
CN202735644U (zh) 一种阵列基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant