一种利用MCU和双界面CPU实现不同射频数据传输的方法
技术领域
本发明涉及射频卡技术领域,尤其涉及一种不同射频频段数据传输的系统方法。
背景技术
随着高速公路建设的迅猛发展,国内很多省份已建成基于IC卡的联网收费系统。现有IC卡收费系统依靠记录车辆通过高速公路出入口信息和最短路径法来实施收费及高速公路业主间拆分帐。随着高速公路网日趋完善,多义性路径识别问题越来越严重,已有的IC卡收费系统无法满足精确拆分帐,严重影响高速公路业主的利益分配。
为了解决多义性路径识别问题,现有的方案主要是在高速公路上安装路侧标识站,在车辆通过时,将路段信息写入携带的射频卡中,在高速公路出口处由读卡器读出射频卡中的路段信息。由于路侧标识站采用DSRC(ISM5.8GHz、915MHz、2.45GHz、DSRC频段)的射频频段(DSRC即Dedicated Short Range Communications,专用短程通信技术),而现有的IC卡收费系统均采用13.56MHz的读卡器,为了能读出射频卡中的路段信息,必须更换已有的13.56MHz的IC卡读卡器,这会导致已有的IC卡无法继续使用,增加高速公路收费系统建设费用的投入,必将影响高速公路业主的积极性。
发明内容
本发明的目的在于提供一种利用MCU和双界面CPU实现不同射频数据传输的方法,基于本发明,它可以很好的实现13.56MHz的读卡器采样DSRC射频频段的数据。
本发明解决以上技术问题所采用的技术方案是:一种利用MCU和双界面CPU实现不同射频数据传输的方法,包括DSRC频段收发天线、DSRC频段射频收发器、MCU、双界面CPU、13.56MHz射频收发器以及13.56MHz收发天线;
所述DSRC频段收发天线连接于所述DSRC频段射频收发器,所述DSRC射频收发器嵌接在所述MCU中;所述13.56MHz收发天线与所述13.56MHz射频收发器连接,所述13.56MHz射频收发器嵌接在所述双界面CPU卡中;所述DSRC频段射频收发器与所述MCU连接;所述13.56MHz射频收发器与所述双界面CPU卡相连;所述MCU通过GPIO口与所述双界面CPU接触式接口相连接。
所述DSRC频段收发天线用于接收DSRC频段射频发射器发送的路径信息数据,并将数据传送给所述DSRC频段射频收发器,再由DSRC频段射频收发器将数据通过SPI总线传输给所述MCU;
所述MCU将所述DSRC频段射频收发器传输过来的数据存储到其存储单元,然后利用ISO/IEC7816协议将数据输出给所述双界面CPU;
所述双界面CPU接收所述MCU发送过来的数据,存储到其存储单元中,然后通过SPI总线将数据传递给13.56MHz射频收发器,再由13.56MHz射频收发器将数据输出到13.56MHz收发天线;
所述13.56MHz收发天线接收到所述13.56MHz射频收发器传输过来的数据后,通过ISO/IEC14443协议将数据输出给13.56MHz的读卡器。
控制MCU大部分时间处于超低功耗的休眠状态,仅当被唤醒时才进入正常的工作模式,进行接收数据,并把接收到的路径信息转存到双界面CPU卡芯片中,数据处理完毕之后,MCU再次进入休眠状态。
所述MCU的工作步骤为,
步骤一,初始化MCU的端口,时钟频率设置;配置DSRC频段射频收发器处于中断接收状态;设置MCU与双界面CPU电源控制口相连的GPIO口电压为高,阻断双界面CPU的电源供给;接着控制MCU进入低功耗睡眠模式;
步骤二,双频卡进入DSRC频段射频发射天线的唤醒区域时,MCU被唤醒信号唤醒,脱离睡眠模式而进入工作模式,接收DSRC频段射频发射天线发送的路径信息;当路径信息被正确接收到时,MCU会设置步骤一中所述的GPIO口电压为低,打开双界面CPU的电源供给;此时MCU把所接收到的路径信息通过双界面CPU的接触式引脚写入到双界面卡中;数据存储完毕,关闭双界面CPU的电源;当路径信息无法被成功接收,一段时间之后,MCU定时器会溢出,之后自动关闭双界面CPU的电源,并把MCU转到睡眠模式。
步骤三,控制双频卡再次进入低功耗睡眠模式。
所述MCU和双界面CPU通过ISO/IEC7816协议实现不同射频频段数据传输,利用MCU的通用输入输出GPIO接口实现ISO/IEC7816接口的通信协议。
所述MCU与双界面CPU数据传输的工作步骤为,
步骤一,通过电源控制口给双界面CPU供电;
步骤二,激活双界面CPU,接收ATR信息;
步骤三,选择双界面CPU主文件;
步骤四,获取双界面CPU随机数;
步骤五,对双界面CPU进行外部认证,若外部认证失败,转出错处理;
步骤六,选择双界面CPU路径信息文件;
步骤七,利用三重DES加密算法加密路径信息;
步骤八,更新双界面CPU路径信息文件;
步骤九,休眠双界面CPU;
步骤十,通过电源控制口给双界面CPU断电。
本发明的有益效果是:通过MCU和双界面CPU通过ISO/IEC7816协议实现不同射频频段数据传输,能够同时接收处理DSRC频段和13.56MHz信号,这样方便已有的IC卡可以继续使用,降低高速公路收费系统建设费用的投入,能够满足收费系统精确拆分账目。
附图说明
图1为本发明中利用MCU和双界面CPU实现不同射频频段数据传输的简单结构示意图;
图2为本发明中双界面CPU与MCU的GPIO硬件接口示意图;
图3为本发明中MCU与双界面CPU的I/O时序图;
图4为本发明中MCU与DSRC频段射频发射器进行数据传输流程图;
图5为本发明中双界面CPU与13.56MHz读卡器进行数据传输流程图;
图6为本发明中MCU与双界面CPU传输数据流程图。
具体实施方式
如图1所示一种利用MCU和双界面CPU实现不同射频数据传输的方法,包括DSRC频段收发天线、DSRC频段射频收发器、MCU、双界面CPU、13.56MHz射频收发器以及13.56MHz收发天线;
所述DSRC频段收发天线连接于所述DSRC频段射频收发器,所述DSRC射频收发器嵌接在所述MCU中;所述13.56MHz收发天线与所述13.56MHz射频收发器连接,所述13.56MHz射频收发器嵌接在所述双界面CPU卡中;所述DSRC频段射频收发器与所述MCU连接;所述13.56MHz射频收发器与所述双界面CPU卡相连;所述MCU通过GPIO口与所述双界面CPU接触式接口相连接。
所述DSRC频段收发天线用于接收DSRC频段射频发射器发送的路径信息数据,并将数据传送给所述DSRC频段射频收发器,再由DSRC频段射频收发器将数据通过SPI总线传输给所述MCU;
所述MCU将所述DSRC频段射频收发器传输过来的数据存储到其存储单元,然后利用ISO/IEC7816协议将数据输出给所述双界面CPU;
所述双界面CPU接收所述MCU发送过来的数据,存储到其存储单元中,然后通过SPI总线将数据传递给13.56MHz射频收发器,再由13.56MHz射频收发器将数据输出到13.56MHz收发天线;
所述13.56MHz收发天线接收到所述13.56MHz射频收发器传输过来的数据后,通过ISO/IEC14443协议将数据输出给13.56MHz的读卡器。
控制MCU大部分时间处于超低功耗的休眠状态,仅当被唤醒时才进入正常的工作模式,进行接收数据,并把接收到的路径信息转存到双界面CPU卡芯片中,数据处理完毕之后,MCU再次进入休眠状态。
如图2所示MCU和双界面CPU通过ISO/IEC7816协议实现不同射频频段数据传输,利用MCU的通用输入输出GPIO接口实现ISO/IEC7816接口的通信协议;
硬件接口:MCU的GPIO0、GPIO1、GPIO2端口分别连接到双界面CPU卡的CLK、IO和RST上,MCU通过控制MOS管的开关来控制双界面CPU卡的上电和下电。MCU的GPIO3连接到MOS管的栅极,MOS管的漏极链接到双界面CPU卡的VCC端口,MOS管的源极连接到电源电压。双界面CPU卡的I/O与MCU的GPIO1管脚时序图如图3所示。
如图4所示MCU接收DSRC频段射频数据之后的工作步骤:
步骤一,在未接收到DSRC频段射频发射天线唤醒信号时,配置DSRC频段射频收发器处于中断接收状态,初始化MCU的端口,设置时钟频率,设置MCU与双界面CPU电源控制口(MOS管的压控极)相连的GPIO(图中的GPIO3)口为高,如图2所示,阻断双界面CPU的电源供给(此时无法通过MCU向双界面CPU传输数据)。然后控制MCU进入低功耗睡眠模式。
步骤二,当双频卡接收到DSRC频段射频发射天线的唤醒信号时,MCU会被唤醒信号唤醒,脱离睡眠模式而进入工作模式,接收DSRC频段射频发射天线发送的路径信息。当路径信息被正确接收到时,MCU设置MOS管压控端的GPIO3电压为低,打开双界面CPU的电源供给。此时进入MCU把所接收到的路径信息通过双界面CPU的接触式引脚写入到双界面卡中。
步骤三,MCU打开MOS管开关,开始给双界面CPU卡供电,双界面CPU卡被激活。MCU将接收到的DSRC频段路径信息经过三重DES加密后,通过模拟ISO/IEC7816协议将加密后的路径信息写入双界面CPU的存储单元中。
步骤四,在完成路径信息传输后,配置MCU的GPIO3管脚为高电平,关断MOS开关给双界面CPU卡供电,控制双频卡再次进入低功耗睡眠模式,等待下一次DSRC频段射频天线或13.56MHz读卡器的唤醒和接收存储数据
步骤五,在接收到13.56MHz读卡器的唤醒信号后,将双界面CPU卡中的路径信号发送给读卡器,完成DSRC频段的路径信息传输给13.56MHz读卡器。控制双频卡再次进入低功耗睡眠模式。
图5为双界面CPU整个工作的步骤与图4的MCU工作步骤类似。
如图6所示所述MCU与双界面CPU数据传输的工作步骤为,
步骤一,通过电源控制口给双界面CPU供电;
步骤二,激活双界面CPU,接收ATR信息;
步骤三,选择双界面CPU主文件;
步骤四,获取双界面CPU随机数;
步骤五,对双界面CPU进行外部认证,若外部认证失败,转出错处理;
步骤六,选择双界面CPU路径信息文件;
步骤七,利用三重DES加密算法加密路径信息;
步骤八,更新双界面CPU路径信息文件;
步骤九,休眠双界面CPU;
步骤十,通过电源控制口给双界面CPU断电。
以上所述仅为本发明的较佳实施用例而已,并非用于限定本发明的保护范图。凡在本发明的精神和原则之内,所作的任何修改、等同替换以及改进等,均应包含在本发明的保护范围之内。