Nothing Special   »   [go: up one dir, main page]

CN102903703A - 一种芯片封装堆叠结构 - Google Patents

一种芯片封装堆叠结构 Download PDF

Info

Publication number
CN102903703A
CN102903703A CN2011102142107A CN201110214210A CN102903703A CN 102903703 A CN102903703 A CN 102903703A CN 2011102142107 A CN2011102142107 A CN 2011102142107A CN 201110214210 A CN201110214210 A CN 201110214210A CN 102903703 A CN102903703 A CN 102903703A
Authority
CN
China
Prior art keywords
stacked structure
chip
front surface
chip package
heat dissipating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011102142107A
Other languages
English (en)
Inventor
邱翔
王珺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fudan University
Original Assignee
Fudan University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fudan University filed Critical Fudan University
Priority to CN2011102142107A priority Critical patent/CN102903703A/zh
Publication of CN102903703A publication Critical patent/CN102903703A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明公开了一种芯片封装堆叠结构，该芯片封装堆叠结构由两个或两个以上封装结构在竖直方向上堆叠形成，且各封装结构之间设置有散热层；通过在各封装结构之间设置散热层，从而增加了芯片封装堆叠结构的散热能力，提高了芯片封装堆叠结构的性能。

Description

一种芯片封装堆叠结构
技术领域
本发明涉及半导体封装技术领域，尤其涉及一种芯片封装堆叠结构。
背景技术
随着集成电路技术的发展，集成电路的封装技术也在不断的提高，其发展方向主要向轻、薄、短、小的多元化发展，并且对集成度的要求也越来越高；要求在给定的空间上集成更多的芯片装置。这种需求驱动了三维封装的不断发展，叠层芯片封装和封装堆叠(POP，Package on Package)都属于三维封装技术。
相对于叠层芯片来说，封装堆叠(POP)的优势在于：每个组件在组装之前可以先进行测试，确保各分立器件的性能良好。这种优势有利于整个封装模块良率的提高。因此，封装堆叠(POP)结构在手机等便携产品中受到越来越广泛的关注。
请参考图1，图1为现有的芯片封装叠层结构的示意图，如图1所示，现有的芯片封装叠层结构由两层封装堆叠形成，包括：底部封装200，以及叠在所述底部封装200上的顶部封装100。其中，所述底部封装200包括：
底部衬底220，具有一正表面以及与所述正表面相对的底面；
逻辑芯片210，固定于所述底部衬底220的正表面；具体地，所述逻辑芯片210通过粘合层固定于所述底部衬底220的正表面；并且所述逻辑芯片210通过引线电连接至所述底部衬底220的正表面；
底部封装焊球240，位于所述底部衬底220的底面，与所述底部衬底220的底面电性连接；
底部环氧塑封料230，将所述逻辑芯片210、粘合层以及引线密封在所述底部衬底220的正表面上。
所述顶部封装100包括：
顶部衬底120，具有一正表面以及与所述正表面相对的底面；
存储芯片堆叠结构，固定于所述顶部衬底120的正表面，所述存储芯片堆叠结构由一个或多个存储芯片110堆叠而成；具体地，所述存储芯片堆叠结构通过粘合层固定于所述顶部衬底120的正表面，且所述多个存储芯片110之间通过粘合层进行粘合堆叠；并且所述存储芯片堆叠结构中的每个存储芯片110均通过引线电连接至所述顶部衬底120的正表面；
顶部封装焊球140，位于所述顶部衬底120的底面，与所述顶部衬底120的底面电性连接；且所述顶部封装焊球140的直径大于底部环氧塑封料230的高度，从而使得所述底部环氧塑封料230的顶部与所述顶部衬底120之间有间隔；
顶部环氧塑封料130，将所述存储芯片堆叠结构、粘合层以及引线密封在所述顶部衬底120的正表面上。
然而，上述现有的芯片堆叠封装(POP)结构存在如下问题：
1)底部封装200中的逻辑芯片210的功率通常比顶部封装100中的存储芯片110的功率大，使得底部封装200产生的热量比顶部封装100产生的热量大，因而，底部封装200的温度比顶部封装100的温度高，从而使得整个芯片堆叠封装(POP)结构的温度分布很不均匀，容易造成底部封装200因热膨胀而产生弯曲变形，进一步影响底部封装焊球240的可靠性；
2)由于底部封装200中的逻辑芯片210的功率通常比顶部封装100中的存储芯片110的功率大，因而底部封装200中的逻辑芯片210是整个芯片堆叠封装(POP)中温度最高的位置；在上述现有技术中，逻辑芯片210产生的热量通过顶部封装100和底部封装200之间的空气传导至外部环境；而顶部封装100和底部封装200之间的空气是热的不良导体，其导热系数仅为0.023W/m·k；因而，现有的芯片堆叠封装(POP)结构中的底部封装200的逻辑芯片210产生的热量不能及时导出，使得整个封装结构的热问题比较严重，直接影响芯片堆叠封装(POP)结构的使用寿命。
因此，有必要对现有的芯片堆叠封装(POP)结构进行改进。
发明内容
本发明的目的在于提供一种芯片堆叠封装结构，以提高芯片堆叠封装结构的性能。
为解决上述问题，本发明提出一种芯片封装堆叠结构，该芯片封装堆叠结构由两个或两个以上封装结构在竖直方向上堆叠形成，各封装结构之间设置有散热层。
可选的，所述散热层的热导率在1W/m·k以上。
可选的，所述散热层的材料为焊料、导热胶、高分子聚合物材料中的任一种。
可选的，所述散热层将上下相邻两个封装结构相连。
可选的，所述散热层位于两相邻封装结构中的下层封装结构上，且与两相邻封装结构中的上层封装结构之间存在一间距。
可选的，所述散热层的上表面形成V型沟槽，以增大其散热表面积。
可选的，所述散热层的上表面还涂有增大对流换热系数的涂层材料。
可选的，该芯片封装堆叠结构由两个封装结构在竖直方向上堆叠形成。
可选的，该芯片封装堆叠结构具体包括底部封装结构以及堆叠在所述底部封装结构上的顶部封装结构，所述底部封装结构与所述顶部封装结构之间设置有所述散热层。
可选的，所述底部封装结构包括：
底部衬底，具有一正表面以及与所述正表面相对的底面；
逻辑芯片，固定于所述底部衬底的正表面，并通过引线电连接至所述底部衬底的正表面；
底部封装焊球，位于所述底部衬底的底面，与所述底部衬底的底面电性连接；
底部环氧塑封料，将所述逻辑芯片以及引线密封在所述底部衬底的正表面上。
可选的，所述顶部封装结构包括：
顶部衬底，具有一正表面以及与所述正表面相对的底面；
存储芯片堆叠结构，固定于所述顶部衬底的正表面，所述存储芯片堆叠结构由一个或多个存储芯片堆叠而成；并且所述存储芯片堆叠结构中的每个存储芯片均通过引线电连接至所述顶部衬底的正表面；
顶部封装焊球，位于所述顶部衬底的底面，与所述顶部衬底的底面电性连接；且所述顶部封装焊球的直径大于底部环氧塑封料的高度，使得所述底部环氧塑封料的顶部与所述顶部衬底之间有间隔；
顶部环氧塑封料，将所述存储芯片堆叠结构以及引线密封在所述顶部衬底的正表面上。
与现有技术相比，本发明提供的芯片封装堆叠结构通过在各封装结构之间设置有散热层，从而增加了芯片封装堆叠结构的散热能力，充满间隙的散热层同时也起到连接器件的作用，增大堆叠封装整体刚度，提高了芯片封装堆叠结构的性能。
附图说明
图1为现有的芯片封装叠层结构的示意图；
图2为本发明第一个实施例提供的芯片封装叠层结构的示意图；
图3为本发明第二个实施例提供的芯片封装叠层结构的示意图。
具体实施方式
以下结合附图和具体实施例对本发明提出的芯片封装堆叠结构作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用于方便、明晰地辅助说明本发明实施例的目的。
本发明的核心思想在于，提供一种芯片封装堆叠结构，通过在各封装结构之间设置有散热层，从而增加了芯片封装堆叠结构的散热能力，充满间隙的散热层同时也起到连接器件的作用，增大堆叠封装整体刚度，提高了芯片封装堆叠结构的性能。
实施例1
请参考图2，图2为本发明第一个实施例提供的芯片封装叠层结构的示意图，如图2所示，本发明第一个实施例提供的芯片封装叠层结构由两个封装结构(底部封装结构200及顶部封装结构100)在竖直方向上堆叠形成，底部封装结构200及顶部封装结构100之间设置有散热层300。通过在底部封装结构200及顶部封装结构100之间设置有散热层300，从而增加了芯片封装堆叠结构的散热能力，提高了芯片封装堆叠结构的性能。
进一步地，所述散热层300的热导率在1W/m·k以上，从而可很好的将封装结构产生的热量散发至环境中；具体的，所述散热层300的材料为焊料、导热胶、高分子聚合物材料中的任一种。
进一步地，所述散热层300将底部封装结构200及顶部封装结构100相连，从而可将底部封装结构200的热量传导到顶部封装结构100上，使得整个芯片封装堆叠结构的温度分布更为均匀，降低了上下封装结构中温度分布的不均匀程度，缓解由于温度分布不均而产生的热可靠性问题。并且，整个芯片封装堆叠结构产生的热量可通过顶部封装结构100传导至外界环境的空气中，从而提高了整个芯片封装堆叠结构的散热能力，降低底部封装结构200因热膨胀而产生的弯曲，进一步减小焊球的失效概率，缓解由于散热性能差而产生的热问题，提高芯片封装堆叠结构的寿命。
其中，所述底部封装结构200包括：
底部衬底220，具有一正表面以及与所述正表面相对的底面；
逻辑芯片210，固定于所述底部衬底220的正表面，并通过引线电连接至所述底部衬底220的正表面；具体地，所述逻辑芯片210通过粘合层固定于所述底部衬底220的正表面；
底部封装焊球240，位于所述底部衬底220的底面，与所述底部衬底220的底面电性连接；
底部环氧塑封料230，将所述逻辑芯片210、粘合层以及引线密封在所述底部衬底220的正表面上。
所述顶部封装结构100包括：
顶部衬底120，具有一正表面以及与所述正表面相对的底面；
存储芯片堆叠结构，固定于所述顶部衬底120的正表面，所述存储芯片堆叠结构由一个或多个存储芯片110堆叠而成(图中仅示意了两个)；且所述存储芯片堆叠结构中的每个存储芯片110均通过引线电连接至所述顶部衬底120的正表面；具体地，所述存储芯片堆叠结构通过粘合层固定于所述顶部衬底120的正表面，且所述各存储芯片110之间通过粘合层进行粘合堆叠；
顶部封装焊球140，位于所述顶部衬底120的底面，与所述顶部衬底120的底面电性连接；且所述顶部封装焊球140的直径大于底部环氧塑封料230的高度，从而使得所述底部环氧塑封料230的顶部与所述顶部衬底120之间有间隔；
顶部环氧塑封料130，将所述存储芯片堆叠结构、粘合层以及引线密封在所述顶部衬底120的正表面上。
在本发明的一个具体实施例中，所述芯片封装叠层结构包括底部封装结构200及顶部封装结构100两个封装结构，所述散热层300设置在所述底部封装结构200与所述顶部封装结构100之间；然而应该认识到，本发明并不以此为限，本发明提供的芯片封装叠层结构还可以包括两个以上封装结构，且相邻两封装结构之间设置有本发明第一个实施例所述的散热层300。
实施例2
请参考图3，图3为本发明第二个实施例提供的芯片封装叠层结构的示意图，如图3所示，本发明第二个实施例提供的芯片封装叠层结构与本发明第一个实施例提供的芯片封装叠层结构的不同之处在于所散热层300并未将上下相邻两封装结构连接，即所散热层300离上下相邻两封装结构连接中的上层封装结构之间存在一间距。以包括底部封装结构200及顶部封装结构100两个封装结构芯片封装叠层结构来说，所述散热层300设置在所述底部封装结构200上，且离所述顶部封装结构100之间存在一间距。
进一步地，所述散热层300的上表面形成V型沟槽，从而可增大其散热表面积，提高底部封装结构200的散热能力；并且，所述散热层300的上表面还涂有增大对流换热系数的涂层材料，从而增大所述底部封装结构200与所述顶部封装结构100之间的热交换能力，更好地将底部封装结构200的热量传导到顶部封装结构100上，使得整个芯片封装堆叠结构的温度分布更为均匀，降低了上下封装结构中温度分布的不均匀程度，缓解由于温度分布不均而产生的热可靠性问题。
除上述不同之外，本发明第二个实施例提供的芯片封装叠层结构与本发明第一个实施例提供的芯片封装叠层结构均相同，因此不再赘述。
在本发明的一个具体实施例中，所述芯片封装叠层结构包括底部封装结构200及顶部封装结构100两个封装结构，所述散热层300设置在所述底部封装结构200与所述顶部封装结构100之间；然而应该认识到，本发明并不以此为限，本发明提供的芯片封装叠层结构还可以包括两个以上封装结构，且相邻两封装结构之间设置有本发明第二个实施例所述的散热层300。
综上所述，本发明提供了一种芯片封装堆叠结构，该芯片封装堆叠结构由两个或两个以上封装结构在竖直方向上堆叠形成，且各封装结构之间设置有散热层；通过在各封装结构之间设置散热层，从而增加了芯片封装堆叠结构的散热能力，充满间隙的散热层同时也起到连接器件的作用，增大堆叠封装整体刚度，提高了芯片封装堆叠结构的性能。
显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (11)

1.一种芯片封装堆叠结构，由两个或两个以上封装结构在竖直方向上堆叠形成，其特征在于，各封装结构之间设置有散热层。
2.如权利要求1所述的芯片封装堆叠结构，其特征在于，所述散热层的热导率在1W/m·k以上。
3.如权利要求2所述的芯片封装堆叠结构，其特征在于，所述散热层的材料为焊料、导热胶、高分子聚合物材料中的任一种。
4.如权利要求3所述的芯片封装堆叠结构，其特征在于，所述散热层将上下相邻两个封装结构相连。
5.如权利要求3所述的芯片封装堆叠结构，其特征在于，所述散热层位于两相邻封装结构中的下层封装结构上，且与两相邻封装结构中的上层封装结构之间存在一间距。
6.如权利要求5所述的芯片封装堆叠结构，其特征在于，所述散热层的上表面形成V型沟槽。
7.如权利要求6所述的芯片封装堆叠结构，其特征在于，所述散热层的上表面还涂有增大对流换热系数的涂层材料。
8.如权利要求1至7任一项所述的芯片封装堆叠结构，其特征在于，该芯片封装堆叠结构由两个封装结构在竖直方向上堆叠形成。
9.如权利要求8所述的芯片封装堆叠结构，其特征在于，该芯片封装堆叠结构具体包括底部封装结构以及堆叠在所述底部封装结构上的顶部封装结构，所述底部封装结构与所述顶部封装结构之间设置有所述散热层。
10.如权利要求9所述的芯片封装堆叠结构，其特征在于，所述底部封装结构包括：
底部衬底，具有一正表面以及与所述正表面相对的底面；
逻辑芯片，固定于所述底部衬底的正表面，并通过引线电连接至所述底部衬底的正表面；
底部封装焊球，位于所述底部衬底的底面，与所述底部衬底的底面电性连接；
底部环氧塑封料，将所述逻辑芯片以及引线密封在所述底部衬底的正表面上。
11.如权利要求10所述的芯片封装堆叠结构，其特征在于，所述顶部封装结构包括：
顶部衬底，具有一正表面以及与所述正表面相对的底面；
存储芯片堆叠结构，固定于所述顶部衬底的正表面，所述存储芯片堆叠结构由一个或多个存储芯片堆叠而成；并且所述存储芯片堆叠结构中的每个存储芯片均通过引线电连接至所述顶部衬底的正表面；
顶部封装焊球，位于所述顶部衬底的底面，与所述顶部衬底的底面电性连接；且所述顶部封装焊球的直径大于底部环氧塑封料的高度，使得所述底部环氧塑封料的顶部与所述顶部衬底之间有间隔；
顶部环氧塑封料，将所述存储芯片堆叠结构以及引线密封在所述顶部衬底的正表面上。
CN2011102142107A 2011-07-28 2011-07-28 一种芯片封装堆叠结构 Pending CN102903703A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2011102142107A CN102903703A (zh) 2011-07-28 2011-07-28 一种芯片封装堆叠结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011102142107A CN102903703A (zh) 2011-07-28 2011-07-28 一种芯片封装堆叠结构

Publications (1)

Publication Number Publication Date
CN102903703A true CN102903703A (zh) 2013-01-30

Family

ID=47575874

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011102142107A Pending CN102903703A (zh) 2011-07-28 2011-07-28 一种芯片封装堆叠结构

Country Status (1)

Country Link
CN (1) CN102903703A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108231724A (zh) * 2016-12-14 2018-06-29 南亚科技股份有限公司 半导体结构及其制造方法
CN109449148A (zh) * 2018-09-25 2019-03-08 深圳市奥拓电子股份有限公司 Led封装结构及led显示系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5883426A (en) * 1996-04-18 1999-03-16 Nec Corporation Stack module
KR20070076084A (ko) * 2006-01-17 2007-07-24 삼성전자주식회사 스택 패키지와 그 제조 방법
CN101197354A (zh) * 2006-12-08 2008-06-11 日月光半导体制造股份有限公司 堆叠式封装结构
US20110176280A1 (en) * 2010-01-20 2011-07-21 Samsung Electronics Co., Ltd. Stacked semiconductor package

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5883426A (en) * 1996-04-18 1999-03-16 Nec Corporation Stack module
KR20070076084A (ko) * 2006-01-17 2007-07-24 삼성전자주식회사 스택 패키지와 그 제조 방법
CN101197354A (zh) * 2006-12-08 2008-06-11 日月光半导体制造股份有限公司 堆叠式封装结构
US20110176280A1 (en) * 2010-01-20 2011-07-21 Samsung Electronics Co., Ltd. Stacked semiconductor package

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108231724A (zh) * 2016-12-14 2018-06-29 南亚科技股份有限公司 半导体结构及其制造方法
CN109449148A (zh) * 2018-09-25 2019-03-08 深圳市奥拓电子股份有限公司 Led封装结构及led显示系统
CN109449148B (zh) * 2018-09-25 2020-10-16 深圳市奥拓电子股份有限公司 Led封装结构及led显示系统

Similar Documents

Publication Publication Date Title
US11594462B2 (en) Stacked semiconductor die assemblies with multiple thermal paths and associated systems and methods
CN110491872B (zh) 半导体裸片组合件、封装和系统以及操作方法
JP5533183B2 (ja) Ｌｅｄ光源装置及びその製造方法
CN102623441B (zh) 半导体装置及其制造方法
KR101542212B1 (ko) 플렉서블 기판 및 리세스된 패키지를 구비한 집적회로패키지 시스템
US10651146B2 (en) Chip packaging structure and manufacturing method for the same
US8729689B2 (en) Stacked semiconductor package
KR20090006800A (ko) 플렉서블 기판 및 마운드된 패키지를 구비한 집적회로패키지 시스템
US9412722B1 (en) Multichip stacking package structure and method for manufacturing the same
TW202040787A (zh) 具有縮減記憶體通道長度之雙側安裝式大型mcm封裝
CN103366647B (zh) 一种led显示单元模组
CN105118818A (zh) 一种方形扁平无引脚封装结构的功率模块
CN101114623B (zh) 封装模块及电子装置
CN102903703A (zh) 一种芯片封装堆叠结构
CN203433750U (zh) 一种led显示单元模组
CN1228839C (zh) 一种多晶粒封装结构
CN219329251U (zh) 一种引线键合工艺芯片封装结构
CN203774319U (zh) 堆叠式封装结构
KR20160047841A (ko) 반도체 패키지
CN100468728C (zh) 多芯片半导体封装结构及封装方法
CN203674260U (zh) 一种esd保护的led封装结构
CN203631589U (zh) 一种倒装的led封装结构及led灯条
CN102738352A (zh) Led封装结构
TWI452635B (zh) 具有線入膜隔離障壁的積體電路封裝系統
US20230133965A1 (en) Semiconductor Device With Unbalanced Die Stackup

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130130