CN102779892B - 基于异质集成和垂直光耦合的硅基InGaAs PIN光电探测器 - Google Patents

Abstract

本发明公开了一种基于异质集成和垂直光耦合的硅基InGaAsPIN光电探测器，包括：SOI衬底；制作于SOI衬底顶层硅中的垂直耦合光栅；覆盖于垂直耦合光栅上的BCB键合层；位于BCB键合层之上的抗反射层；位于抗反射层之上的第一导电型磷化铟层；位于第一导电型磷化铟层之上的本征铟镓砷层；以及位于本征铟镓砷层之上的第二导电型磷化铟层；其中，垂直耦合光栅通过刻蚀SOI衬底的顶层硅制成，刻蚀深度为70-110nm；光栅周期为600-680nm；抗反射层的折射率介于BCB键合层与第一导电型磷化铟层之间。本发明的硅基InGaAsPIN光电探测器采用粘合性键合工艺将InP/InGaAs/InP叠堆材料层粘合于刻蚀在SOI衬底上的光栅上，使光与InP/InGaAs/InP层实现垂直耦合，为硅基InGaAs光电探测器的具体应用提供合适的设计及优化方案。

Description

基于异质集成和垂直光耦合的硅基InGaAs PIN光电探测器

技术领域

本发明涉及一种PIN结构的光电探测器，尤其涉及一种基于异质集成和垂直光耦合技术的采用硅基InGaAs材料的PIN结构光电探测器，属于半导体器件领域。 

背景技术

硅光子学在上世纪80年代末由Soref提出，近年来进入了快速发展期。硅作为光集成的平台，具有良好的透光性，并且由于硅和二氧化硅之间的折射率差比较高，可以实现具有亚微米尺寸截面和微米级弯曲半径的波导，有利于实现光学器件的大规模集成。而且硅基光集成技术还与CMOS工艺兼容，通过应用高品质和大批量的CMOS技术将集成电路和光器件集成在同一个芯片上，大大降低了成本，同时扩大了硅光子芯片的应用领域。此外，绝缘体上硅(SOI)也为硅基光集成技术提供了一个优秀的平台。 

然而，硅本身的材料性质并不适合产生和探测近红外波段的光。而锗在外延生长过程中形成的缺陷数量大，导致锗探测器暗电流比较高；在光波长大于1550nm时，锗的吸收系数迅速降低，也限制了其在L-波段的使用。在产生和检测近红外波段的光方面，III-V族材料具有比硅、锗材料更好的性能。有研究提出，可通过粘合性键合工艺将高品质的III-V族光电探测器异质集成在硅上，其中键合层使用一种divinyldisiloxane benzocyclobutene(称为DVS-BCB或BCB)材料。在这个工艺中，首先将未加工的III-V族裸片(外延层朝下)键合在加工过的SOI衬底上，接着通过机械研磨和化学腐蚀的方法把III-V族芯片的衬底去除，然后使用晶圆尺度的工艺技术制造III-V族器件，如光刻等，从而实现与III-V族器件下面的SOI波导高精度的对准。 

将光从硅光波导耦合进入探测器中可以采用两种方法，即光栅耦合器辅助的垂直耦合方式或倏逝波耦合方式。本发明的发明人经过深入研究分析发现，虽然后者将光的吸收路径和电子空穴对的传播路径分开，从而避免了响应率和受渡越时间限制的带宽之间的相互制约，但通常需要非常薄的BCB键合层(通常＜200纳米)以实现波导和探测器之间的高效耦合，而在这样薄的键合层厚度下，晶片表面图形的平坦化程度，杂质颗粒的数量都会对键合良率产 生很大的影响；而在光栅耦合器辅助的垂直耦合方式中，BCB键合层厚度不要求达到那么薄，因此其键合工艺较为简单，成功率较高，但是需要在高响应率和高频率响应之间做平衡。鉴于此，本发明提出了一种基于异质集成和垂直光耦合技术的硅基InGaAs光电探测器结构，为硅基InGaAs光电探测器的具体应用提供合适的设计及优化方案。 

发明内容

本发明要解决的技术问题在于提供一种基于异质集成和垂直光耦合的硅基InGaAs PIN光电探测器结构。 

为了解决上述技术问题，本发明采用如下技术方案： 

一种基于异质集成和垂直光耦合的硅基InGaAs PIN光电探测器，包括： 

SOI衬底，所述SOI衬底包括底层衬底、位于底层衬底之上的埋氧层以及位于埋氧层之上的顶层硅； 

制作于所述SOI衬底顶层硅中的垂直耦合光栅； 

覆盖于所述垂直耦合光栅上的BCB键合层； 

位于所述BCB键合层之上的抗反射层； 

位于所述抗反射层之上的第一导电型磷化铟层； 

位于所述第一导电型磷化铟层之上的本征铟镓砷层； 

以及位于所述本征铟镓砷层之上的第二导电型磷化铟层； 

其中，所述垂直耦合光栅通过刻蚀所述SOI衬底的顶层硅制成，其刻蚀深度为70-110nm；光栅周期为600-680nm；所述抗反射层的折射率介于BCB键合层与第一导电型磷化铟层的折射率之间。 

作为本发明的优选方案，所述垂直耦合光栅的刻蚀深度为70nm；光栅周期为630nm。 

作为本发明的优选方案，所述垂直耦合光栅的刻蚀深度为90nm；光栅周期为650nm。 

作为本发明的优选方案，所述垂直耦合光栅的填充因子为0.4-0.7，其中，填充因子是指光栅齿宽与光栅周期的比值。 

作为本发明的优选方案，所述抗反射层采用折射率介于BCB键合层与第一导电型磷化铟 层之间的材料，如SiN、SiON；其厚度优选为0.18-0.22μm。 

作为本发明的优选方案，当所述SOI衬底的埋氧层厚度为2μm时，所述BCB键合层的厚度为1.5μm、2μm、2.5μm或3μm。 

作为本发明的优选方案，所述第一导电型磷化铟层为N型磷化铟层；所述第二导电型磷化铟层为P型磷化铟层。 

本发明的有益效果在于： 

本发明的硅基InGaAs PIN光电探测器采用粘合性键合工艺将PIN结构的InP/InGaAs/InP叠堆材料层粘合于刻蚀在SOI衬底上的二阶光栅上，使通过SOI波导的光与InP/InGaAs/InP材料层实现垂直耦合，为硅基InGaAs光电探测器的具体应用提供合适的设计及优化方案。 

发明人采用基于本征模扩展方法的二维全矢量仿真工具对器件结构进行了详细地研究分析，基于各项实验结果和参数分析，对垂直耦合光栅的结构进行了优化设计，提出了垂直耦合光栅的刻蚀深度、光栅周期、填充因子的优选参数范围，从而提高了器件中光栅的向上衍射效率；通过对粘合性键合技术与光向上衍射效率的研究，提出了在BCB键合层与其上的PIN结构之间增加抗反射层的设计，并提供了BCB键合层的优选厚度和抗反射层的选材要求，优化了器件结构，从而减小BCB键合层厚度对光向上衍射效率的影响，提高了工艺容差。 

附图说明

图1为本发明的基于异质集成和垂直光耦合的硅基InGaAs PIN光电探测器结构示意图。 

图2为实施例中在不同刻蚀深度下，光向上衍射的效率与光栅周期之间的关系图。 

图3为实施例中在不同的填充因子下，光向上衍射的效率与波长之间的关系图。 

图4为实施例中未引入SiN抗反射层和引入抗反射层后BCB键合层厚度与光向上衍射效率的关系图。 

具体实施方式

下面结合附图进一步说明本发明的器件结构，为了示出的方便附图并未按照比例绘制。 

本实施例提供一种基于异质集成和垂直光耦合的硅基InGaAs PIN光电探测器，如图1所 示，包括： 

SOI衬底，所述SOI衬底包括底层衬底10、位于底层衬底10之上的埋氧层(BOX，buriedoxide)11以及位于埋氧层11之上的顶层硅12； 

制作于所述SOI衬底顶层硅12中的垂直耦合光栅，所述垂直耦合光栅通过刻蚀所述SOI衬底的顶层硅12制成，图1中h为刻蚀深度，T为光栅周期，d为光栅齿宽； 

覆盖于所述垂直耦合光栅上的BCB键合层20； 

位于所述BCB键合层20之上的抗反射层30； 

位于所述抗反射层30之上的第一导电型磷化铟层(N-InP)41； 

位于所述第一导电型磷化铟层(N-InP)41之上的本征铟镓砷层(I-InGaAs)42； 

以及位于所述本征铟镓砷层(I-InGaAs)42之上的第二导电型磷化铟层(P-InP)43。 

发明人设计该器件结构时，采用基于本征模扩展方法的二维全矢量仿真工具，通过以下研究及分析，提出了器件中关键参数的优选范围： 

首先计算了在不同光栅周期T下垂直耦合光栅向上衍射光的效率与光栅刻蚀深度h之间的关系，如图2所示。向上衍射光的效率是指在n-InP层收集到的功率除以输入的总功率。从实验结果中可以看到对1.55μm波长的光，向上衍射光的最大效率随着蚀刻深度从30增加至70纳米而增加。这是因为蚀刻深度的增加，光栅强度得到加强，在一个给定长度的垂直耦合光栅中，光更多的从光栅中衍射出来，而不是穿过它。但是，随着蚀刻深度进一步提高，由于刻蚀深度增加导致折射率变化增大，最终导致光反射增强，而降低了向上衍射光的效率。正是由于光反射造成图2中向上衍射光的效率的巨大下滑。从图中可以看到光栅刻蚀深度在70-110nm范围内，光栅周期在600-680nm范围内光向上衍射的效率都在70％以上。其中，向上衍射光的效率在蚀刻深度分别为70nm和90nm，周期分别为630nm和650nm时最大。考虑到刻蚀深度为70纳米的光栅常用于光纤-波导耦合器，可将刻蚀深度优选为70nm，使光纤-波导耦合器和光纤-探测器耦合器可以同时采用一步刻蚀工艺制作，而不需要多步刻蚀。 

除了对光栅耦合器的刻蚀深度和周期进行优化，对在不同的填充因子下，向上衍射光的效率和波长之间的关系也进行了计算(如图3所示)。其中，填充因子是指光栅齿宽与光栅周期的比值。由于光栅的刻蚀部分降低了平均折射率，更小的填充因子导致反射峰峰值变大， 反射带宽增宽。因此，光波长在1.55μm时向上衍射光的效率随填充因子由0.2增大至0.6时而增大。然而，当进一步增大填充因子时，1.55μm波长处的向上衍射光的效率开始降低。这是由于当填充因子进一步增加时光栅强度降低，从而导致更多的光穿过光栅而未被衍射。此外，虽然填充因子在0.5和0.6时的峰值衍射效率相差无几，但在填充因子为0.6时带宽更宽，有利于实现宽带光谱响应。从图中可以看到光栅填充因子在0.4-0.7范围内光向上衍射的效率较高。 

发明人进行研究还发现，除了光栅的上述参数，BCB键合层和埋氧层的厚度也会影响光的向上衍射效率。由于光在BCB键合层/磷化铟界面、SiO₂/Si衬底界面的反射，形成了一个谐振腔。光栅向上衍射的光与从SiO₂/Si衬底界面反射的光形成相长干涉，同时光栅向下衍射的光和从BCB键合层/磷化铟界面反射的光形成相消干涉，在同时满足这两种条件的情况下，光向上衍射的效率最大。由于通常使用埋氧层为2μm的SOI晶片以避免光泄漏到硅衬底，因此计算了当BOX层厚度固定为2μm时，1.55μm波长的光向上衍射的效率与BCB键合层厚度之间的关系，如图4所示。结果表明光向上衍射的效率随BCB键合层厚度的变化从50％变化至80％。当BCB键合的厚度为1.5μm，2μm，2.5μm，3μm等时，光向上衍射的效率最大。从这个图中，也可以发现光向上衍射的效率对BCB键合层的厚度比较敏感，然而BCB键合层厚度的精确控制对一般的键合工艺来说比较复杂。出于这个原因，为了降低光向上衍射效率对BCB键合层的厚度的敏感度，在BCB键合层和磷化铟层之间增加了一层抗反射层。抗反射层的选择应该使其折射率介于两种材料(BCB和InP)的折射率之间，当抗反射层的折射率等于BCB折射率和InP折射率乘积的平方根 厚度等于1/4波长时，能够完全消除对该波长光的反射。考虑到BCB键合层的折射率(n＝1.54)和InP的折射率(n＝3.20)，可以优选SiN(n＝2.0)，一种在光电子工艺中经常使用的材料，作为抗反射层。对氮化硅抗反射层的厚度进行了优化(氮化硅抗反射层厚度优化范围在0.18-0.22μm)，氮化硅抗反射层的厚度等于0.2μm时，光向上衍射的效率的变化范围减少到10％，如图4所示，即光向上衍射的效率对BCB键合层厚度的敏感度明显降低。从工艺角度来看，SiN可在键合前沉积在磷化铟材料的表面层上，且多余的氮化硅也可以很容易采用热磷酸选择性刻蚀掉。 

本发明中涉及的其他技术属于本领域技术人员熟悉的范畴，在此不再赘述。上述实施例 仅用以说明而非限制本发明的技术方案。任何不脱离本发明精神和范围的技术方案均应涵盖在本发明的专利申请范围当中。 

Claims (7)

1.一种基于异质集成和垂直光耦合的硅基InGaAs PIN光电探测器，其特征在于，包括：

SOI衬底，所述SOI衬底包括底层衬底、位于底层衬底之上的埋氧层以及位于埋氧层之上的顶层硅；

制作于所述SOI衬底顶层硅中的垂直耦合光栅；

覆盖于所述垂直耦合光栅上的BCB键合层；

位于所述BCB键合层之上的抗反射层；所述抗反射层厚度为0.18-0.22μm；

位于所述抗反射层之上的第一导电型磷化铟层；

位于所述第一导电型磷化铟层之上的本征铟镓砷层；

以及位于所述本征铟镓砷层之上的第二导电型磷化铟层；

其中，所述垂直耦合光栅通过刻蚀所述SOI衬底的顶层硅制成，其刻蚀深度为70-110nm；光栅周期为600-680nm；所述抗反射层的折射率介于BCB键合层与第一导电型磷化铟层的折射率之间。

2.根据权利要求1所述一种基于异质集成和垂直光耦合的硅基InGaAs PIN光电探测器，其特征在于：所述垂直耦合光栅的刻蚀深度为70nm；光栅周期为630nm。

3.根据权利要求1所述一种基于异质集成和垂直光耦合的硅基InGaAs PIN光电探测器，其特征在于：所述垂直耦合光栅的刻蚀深度为90nm；光栅周期为650nm。

4.根据权利要求1所述一种基于异质集成和垂直光耦合的硅基InGaAs PIN光电探测器，其特征在于：所述垂直耦合光栅的填充因子为0.4-0.7，其中，填充因子是指光栅齿宽与光栅周期的比值。

5.根据权利要求1所述一种基于异质集成和垂直光耦合的硅基InGaAs PIN光电探测器，其特征在于：所述抗反射层采用SiN或SiON材料。

6.根据权利要求1所述一种基于异质集成和垂直光耦合的硅基InGaAs PIN光电探测器，其特征在于：所述SOI衬底的埋氧层厚度为2μm，所述BCB键合层的厚度为1.5μm、2μm、2.5μm或3μm。

7.根据权利要求1所述一种基于异质集成和垂直光耦合的硅基InGaAs PIN光电探测器，其特征在于：所述第一导电型磷化铟层为N型磷化铟层；所述第二导电型磷化铟层为P型磷化铟层。