CN102569070B

CN102569070B - 一种mis电容的制作方法

Info

Publication number: CN102569070B
Application number: CN201210075130.2A
Authority: CN
Inventors: 程新红; 曹铎; 贾婷婷; 王中健; 徐大伟; 夏超; 宋朝瑞; 俞跃辉
Original assignee: Shanghai Institute of Microsystem and Information Technology of CAS
Current assignee: Shanghai Institute of Microsystem and Information Technology of CAS
Priority date: 2012-03-20
Filing date: 2012-03-20
Publication date: 2015-06-24
Anticipated expiration: 2032-03-20
Also published as: CN102569070A

Abstract

本发明提供一种MIS电容的制作方法，于SOI衬底中刻蚀出硅岛，采用HF去除硅岛表面的氧化层，可以有效地降低薄膜界面层厚度。利用等离子体原子层沉积方法，采用原位O₂，NH₃等离子体在Si表面生长一层很薄的氮氧化合物钝化层，以抑制界面层的生长。接着使用等离子体生长方式生长HfLaO介质薄膜，并原位对所述HfLaO介质薄膜进行氧等离子体后处理，减少薄膜中的氧空位。采用氯苯溶液对光刻胶进行处理，可以修饰掉光刻胶边缘的毛刺使得后面的金属举离工艺更简单而精确。采用本方法制备的MIS电容有利于减少附加界面层的数量、减薄的界面层厚度和降低界面层的粗糙度，有利于抑制衬底和薄膜之间的元素扩散及减小等效栅氧厚度，有效的提高MIS电容的电学性能。

Description

一种MIS电容的制作方法

技术领域

本发明属于微电子与固体电子学技术领域，特别是涉及一种MIS电容的制作方法。

背景技术

随着大规模的集成电路技术的不断发展，作为硅基集成电路核心器件的金属。氧化物半导体场效应晶体管(MOSFET)的特征尺寸一直遵守着摩尔定律不断地缩小。然而MOS管栅介质厚度越来越小，已接近其极限。二氧化硅的栅介质在10nm厚度以下时(硅材料的加工极限一般认为是10纳米线宽)，将出现隧道电流增大，针孔缺陷和性能失效可靠性变差等问题。为了解决这些问题，一些集成电路研究制造机构已经开始探索，采用高k栅介质材料代替SiO₂表现出了很好的效果，Intel公司的45nm高k制程技术就是很好的例子，已经引领了人们对高K栅介质材料进行了广泛的研究。

目前研究最为火热的高k栅介质材料就是HfO₂，它的介电常数为25～40，禁带宽度为5.7eV，并且与Si的导带价带偏移值都大于1.5eV，而且热稳定性好，500℃。另一个很有发展前景的就是La₂O₃，它的介电常数为30，禁带宽度为4.0eV，与硅衬底接触有很好的热稳定性。而高k栅介质研究中一种特殊结构是二元合金栅介质堆垛结构，它的组分没有严格的计量比，但是它结合了两种氧化物的优点，它们和硅的界面结合的非常好，界面态相当低，加上氧化层的禁带宽度大，可以降低隧穿电流。

绝缘体上硅(SOI)技术是在顶层硅和背衬底之间引入了一层埋氧化层。通过在绝缘体上形成半导体薄膜，SOI材料具有了体硅所无法比拟的优点：可以实现集成电路中元器件的介质隔离，彻底消除了体硅CMOS电路中的寄生闩锁效应；采用这种材料制成的集成电路还具有寄生电容小、集成密度高、速度快、工艺简单、短沟道效应小及特别适用于低压低功耗电路等优势，因此可以说SOI将有可能成为深亚微米的低压、低功耗集成电路的主流技术。此外，超薄的SiO₂栅介质层还存在稳定的可靠性和均匀性等。

在制备高质量的High-K介质层的方法中，等离子体增强型原子层沉积(PEALD)是很不错的选择。现有的栅介质的制作方法是直接在SOI上制作一个MOS电容器，但是由于SOI材料中存在埋氧层，如果直接在材料两边长电极则会引入至少3个附加的界面层，这些界面层可以储存电荷，大大地影响了栅介质电学性能。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种MIS电容的制作方法，用于解决现有技术中MIS电容制备过程中引入的附加界面层过多及附加界面层过厚而影响其电学性能的问题。

为实现上述目的及其他相关目的，本发明提供一种MIS电容的制作方法，至少包括步骤：1)提供一SOI衬底，在所述SOI衬底的顶层硅上刻蚀出多个相互独立的硅岛；2)去除各该硅岛表面的氧化层，然后在各该硅岛表面形成氮氧化合物钝化层；3)采用等离子体增强型原子层沉积法在所述氮氧化合物钝化层表面形成HfLaO介质薄膜，并对所述HfLaO介质薄膜进行氧等离子体处理；4)在所述HfLaO介质薄膜刻蚀出HfLaO介质薄膜岛；5)于所述HfLaO介质薄膜岛及所述硅岛表面形成光刻胶，并采用氯苯溶液对所述光刻胶进行浸泡，然后对所述光刻胶进行显影以形成在欲制备电极的位置具有窗口的光刻图形；6)于所述光刻图形表面形成金属层，然后采用金属举离工艺分别于所述HfLaO介质薄膜岛及硅岛表面形成第一电极及第二电极，并退火以使所述第一电极及第二电极分别与所述HfLaO介质薄膜岛及硅岛形成欧姆接触。

在本发明的MIS电容的制作方法中，所述步骤3)还包括将所述HfLaO介质薄膜置于N₂中退火的步骤，其中，退火温度为400～600℃，退火时间为30～90s。

在本发明的MIS电容的制作方法中，所述步骤2)中，采用体积比为0.5％～1.5％的HF水溶液腐蚀所述硅岛表面以去除所述氧化层。

在本发明的MIS电容的制作方法中，所述步骤2)中，将具有硅岛的SOI衬底置于ALD反应腔中，先向所述ALD反应腔通入O₂并加上RF功率以产生O等离子体对SOI衬底进行处理，然后原位向所述ALD反应腔通入NH₃，然后加上RF功率以产生N、H等离子体对所述Si衬底或SOI衬底进行处理，以在其表面形成氮氧化合物钝化层。

在本发明的MIS电容的制作方法中，所述步骤3)中，以[(CH₃)(C₂H₅)N]₄Hf作为HfO₂的反应前驱体，La[N(TMS)₂]₃作为La₂O₃的反应前驱体，O₂作为氧化剂，采用等离子体增强型原子层沉积法在所述氮氧化合物钝化层表面形成HfLaO介质薄膜。

在本发明的MIS电容的制作方法中，所述步骤4)中，先制作光刻图形，然后采用1％～3％的HF溶液刻蚀所述HfLaO介质薄膜至所述硅岛表面以形成所述HfLaO介质薄膜岛。

在本发明的MIS电容的制作方法中，所述步骤5)中，采用氯苯溶液浸泡的时间为4～6min。

在本发明的MIS电容的制作方法中，所述步骤6)中，采用磁控溅射法于所述光刻图形表面依次形成厚度为5～15nm的Ti层及厚度为50～150nm的Pt层以形成所述金属层。

在本发明的MIS电容的制作方法中，所述步骤6)中，于体积比为15～25∶1的N₂、H₂混合气中进行退火，退火温度为400～500℃，退火时间为2～4min，以使所述第一电极及第二电极分别与所述HfLaO介质薄膜岛及硅岛形成欧姆接触。

如上所述，本发明的MIS电容的制作方法，具有以下有益效果：于SOI衬底中刻蚀出硅岛，采用HF去除硅岛表面的氧化层，可以有效地降低薄膜界面层厚度。利用等离子体原子层沉积方法，采用原位O₂，NH₃等离子体处理Si表面的技术，在HfLaO介质薄膜与Si之间生长一层很薄的氮氧化合物钝化层，该钝化层可以抑制界面层的生长。接着使用等离子体生长方式生长HfLaO介质薄膜，并原位对所述HfLaO介质薄膜进行氧等离子体后处理，减少薄膜中的氧空位。采用氯苯溶液对用于进行金属举离工艺的光刻胶进行处理，可以修饰掉光刻胶边缘的毛刺，让光刻胶边缘圆滑，从而也使得后面的金属举离工艺更简单而精确。采用本方法制备的MIS电容有利于减少附加界面层的数量、减薄的界面层厚度和降低界面层的粗糙度，有利于抑制衬底和薄膜之间的元素扩散及减小等效栅氧厚度，可以有效的提高MIS电容的电学性能。

附图说明

图1显示为本发明的MIS电容的制作方法制作流程示意图。

图2～图3显示为本发明的MIS电容的制作方法步骤1)所呈现的结构示意图。

图4显示为本发明的MIS电容的制作方法步骤2)所呈现的结构示意图。

图5显示为本发明的MIS电容的制作方法步骤3)所呈现的结构示意图。

图6显示为本发明的MIS电容的制作方法步骤4)所呈现的结构示意图。

图7显示为本发明的MIS电容的制作方法步骤5)所呈现的结构示意图。

图8～图9显示为本发明的MIS电容的制作方法步骤6)所呈现的结构示意图。

元件标号说明

S1-S6 步骤1)～步骤6)

101～103 SOI衬底

103 顶层硅

104 硅岛

105 氮氧化合物钝化层

106 HfLaO介质薄膜

107 HfLaO介质薄膜岛

108 光刻图形

109 Ti层

110 Pt层

111 第一电极

112 第二电极

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

请参阅图1至图9。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

如图所示，本发明提供一种MIS电容的制作方法，其特征在于，至少包括步骤：

请参阅图1中S1及图2～图3，如图所示，首先进行步骤1)，提供一SOI衬底101～103，在所述SOI衬底101～103的顶层硅103上刻蚀出多个相互独立的硅岛104。

在本实施例中，在所述SOI衬底101～103表面制作好光刻图形后，将其置于RIE刻蚀腔内，采用SF6作为腐蚀剂，通过反应离子刻蚀(RIE)方法刻蚀所述SOI顶层硅103至埋氧层，以形成多个相互独立的硅岛104。当然，在其它的实施例中，也可以采用其它的刻蚀法刻蚀所述SOI衬底101～103。

请参阅图1中S2及图4，如图所示，然后进行步骤2)，去除各该硅岛104表面的氧化层，然后在各该硅岛104表面形成氮氧化合物钝化层105。

具体地，采用体积比为0.5％～1.5％的HF水溶液腐蚀所述硅岛104表面以去除所述氧化层。在本实施例中，采用1％的HF水溶液腐蚀所述硅岛104表面以去除所述氧化层。由于在对SOI衬底101～103进行清洗或光刻的过程中会再其表面产生SiO₂层，SiO₂层会严重影响界面层厚度和漏电流的减小，所以此处采用HF去除表面氧化层，可以有效地降低界面层厚度。

去除氧化层后，将具有硅岛104的SOI衬底101～103置于ALD反应腔中，先向所述ALD反应腔通入O₂并加上RF功率以产生O等离子体对SOI衬底101～103进行处理，然后原位向所述ALD反应腔通入NH₃，然后加上RF功率以产生N、H等离子体对所述具有硅岛104的SOI衬底101～103进行处理，以在各该硅岛104的表面形成氮氧化合物钝化层105。该钝化层可以有效抑制界面层的生长。

请参阅图1中S3及图5，如图所示，接着进行步骤3)，采用等离子体增强型原子层沉积法在所述氮氧化合物钝化层105表面形成HfLaO介质薄膜106，并对所述HfLaO介质薄膜106进行氧等离子体处理。

在本实施例中，将SOI衬底101～103置于ALD反应腔中，以[(CH₃)(C₂H₅)N]₄Hf作为HfO₂的反应前驱体，La[N(TMS)₂]₃作为La₂O₃的反应前驱体，O₂作为氧化剂，采用等离子体增强型原子层沉积法在所述氮氧化合物钝化层105表面形成HfLaO介质薄膜106。

此步骤后还包括将所述HfLaO介质薄膜106置于N₂中退火的步骤，其中，退火温度为400～600℃，退火时间为30～90s。在本实施例中，退火温度为500℃，退火时间为60s。此步骤可以消除HfLaO介质薄膜106置中的内应力和内部结构的缺陷。

退火后，将具有HfLaO介质薄膜106的SOI衬底101～103置于ALD反应腔中，并向所述ALD反应腔通入O₂，然后加上RF功率以产生O等离子体并原位对所述HfLaO介质薄膜106进行处理，以减少所述HfLaO介质薄膜106中的氧空位。即保持ALD反应腔的状态不变，向其通入O₂，然后加上RF功率以产生O等离子体对所述HfLaO介质薄膜106进行处理，以减少所述HfLaO介质薄膜106中的氧空位。

请参阅图1中S4及图6，如图所示，接着进行步骤4)，在所述HfLaO介质薄膜106刻蚀出HfLaO介质薄膜107。

具体地，先制作光刻图形，然后采用1％～3％的HF溶液刻蚀所述HfLaO介质薄膜106至所述硅岛104表面以形成所述HfLaO介质薄膜107，同时，光刻胶覆盖的区域外的区域由于HF溶液的刻蚀而产生疏水特性。在本实施例中，采用2％的HF溶液刻蚀所述HfLaO介质薄膜106至所述硅岛104表面以形成所述HfLaO介质薄膜107。

请参阅图1中S5及图7，如图所示，首先进行步骤5)，于所述HfLaO介质薄膜107及所述硅岛104表面形成光刻胶，并采用氯苯溶液对所述光刻胶进行浸泡，然后对所述光刻胶进行显影以形成在欲制备电极的位置具有窗口的光刻图形108。

具体地，采用氯苯溶液浸泡的时间为4～6min。在本实施例中，采用氯苯溶液浸泡的时间为5min。采用氯苯溶液对用于进行金属举离工艺的光刻胶进行处理，可以修饰掉光刻胶边缘的毛刺，让光刻胶边缘圆滑，从而也使得后面的金属举离工艺更简单而精确。

请参阅图1中S6及图8～图9，如图所示，首先进行步骤6)，于所述光刻图形108表面形成金属层，然后采用金属举离工艺分别于所述HfLaO介质薄膜107及硅岛104表面形成第一电极111及第二电极112，并退火以使所述第一电极111及第二电极112分别与所述HfLaO介质薄膜107及硅岛104形成欧姆接触。

具体地，采用磁控溅射法于所述光刻图形108表面依次形成厚度为5～15nm的Ti层109及厚度为50～150nm的Pt层110以形成所述金属层。所述金属层通过所述光刻图形108的窗口分别与所述HfLaO介质薄膜107及硅岛104相接触。然后采用丙酮溶液浸泡上述具有光刻图形108的结构8～16h，使光刻胶及光刻胶上的金属层剥落，最后只保留光刻图形108窗口所对应的金属结构分别作为HfLaO介质薄膜107及硅岛104的第一电极111及第二电极112。电极形成以后，于体积比为15～25∶1的N₂、H₂混合气中进行退火，退火温度为400～500℃，退火时间为2～4min，以使所述第一电极111及第二电极112分别与所述HfLaO介质薄膜107及硅岛104形成欧姆接触。

在本实施例中，采用磁控溅射法于所述光刻图形108表面依次形成厚度为10nm的Ti层109及厚度为100nm的Pt层110以形成所述金属层。所述金属层通过所述光刻图形108的窗口分别与所述HfLaO介质薄膜107及硅岛104相接触。然后采用丙酮溶液浸泡上述具有光刻图形108的结构12h，使光刻胶及光刻胶上的金属层剥落，最后只保留光刻图形108窗口所对应的金属结构分别作为HfLaO介质薄膜107及硅岛104的电极。电极形成以后，于体积比为19∶1的N₂、H₂混合气中进行退火，退火温度为450℃，退火时间为3min，以使所述第一电极111及第二电极112分别与所述HfLaO介质薄膜107及硅岛104形成欧姆接触。

综上所述，本发明的MIS电容的制作方法，于SOI衬底中刻蚀出硅岛，采用HF去除硅岛表面的氧化层，可以有效地降低薄膜界面层厚度。利用等离子体原子层沉积方法，采用原位O₂，NH₃等离子体处理Si表面的技术，在HfLaO介质薄膜与Si之间生长一层很薄的氮氧化合物钝化层，该钝化层可以抑制界面层的生长。接着使用等离子体生长方式生长HfLaO介质薄膜，并原位对所述HfLaO介质薄膜进行氧等离子体后处理，减少薄膜中的氧空位。采用氯苯溶液对用于进行金属举离工艺的光刻胶进行处理，可以修饰掉光刻胶边缘的毛刺，让光刻胶边缘圆滑，从而也使得后面的金属举离工艺更简单而精确。采用本方法制备的MIS电容有利于减少附加界面层的数量、减薄的界面层厚度和降低界面层的粗糙度，有利于抑制衬底和薄膜之间的元素扩散及减小等效栅氧厚度，可以有效的提高MIS电容的电学性能。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims

1.一种MIS电容的制作方法，其特征在于，至少包括步骤：

1)提供一SOI衬底，在所述SOI衬底的顶层硅上刻蚀出多个相互独立的硅岛；

2)去除各该硅岛表面的氧化层，然后在各该硅岛表面形成氮氧化合物钝化层；

3)以[(CH₃)(C₂H₅)N]₄Hf作为HfO₂的反应前驱体，La[N(TMS)₂]₃作为La₂O₃的反应前驱体，O₂作为氧化剂，采用等离子体增强型原子层沉积法在所述氮氧化合物钝化层表面形成HfLaO介质薄膜，然后将所述HfLaO介质薄膜置于N₂中退火，其中，退火温度为400～600℃，退火时间为30～90s，最后对所述HfLaO介质薄膜进行氧等离子体处理；

4)在所述HfLaO介质薄膜刻蚀出HfLaO介质薄膜岛；

5)于所述HfLaO介质薄膜岛及所述硅岛表面形成光刻胶，并采用氯苯溶液对所述光刻胶进行浸泡，然后对所述光刻胶进行显影以形成在欲制备电极的位置具有窗口的光刻图形；

6)于所述光刻图形表面形成金属层，然后采用金属举离工艺分别于所述HfLaO介质薄膜岛及硅岛表面形成第一电极及第二电极，并退火以使所述第一电极及第二电极分别与所述HfLaO介质薄膜岛及硅岛形成欧姆接触。

2.根据权利要求1所述的MIS电容的制作方法，其特征在于：所述步骤2)中，采用体积比为0.5％～1.5％的HF水溶液腐蚀所述硅岛表面以去除所述氧化层。

3.根据权利要求1所述的MIS电容的制作方法，其特征在于：所述步骤2)中，将具有硅岛的SOI衬底置于ALD反应腔中，先向所述ALD反应腔通入O₂并加上RF功率以产生O等离子体对SOI衬底进行处理，然后原位向所述ALD反应腔通入NH₃，然后加上RF功率以产生N、H等离子体对所述SOI衬底进行处理，以在其表面形成氮氧化合物钝化层。

4.根据权利要求1所述的MIS电容的制作方法，其特征在于：所述步骤4)中，先制作光刻图形，然后采用1％～3％的HF溶液刻蚀所述HfLaO介质薄膜至所述硅岛表面以形成所述HfLaO介质薄膜岛。

5.根据权利要求1所述的MIS电容的制作方法，其特征在于：所述步骤5)中，采用氯苯溶液浸泡的时间为4～6min。

6.根据权利要求1所述的MIS电容的制作方法，其特征在于：所述步骤6)中，采用磁控溅射法于所述光刻图形表面依次形成厚度为5～15nm的Ti层及厚度为50～150nm的Pt层以形成所述金属层。

7.根据权利要求1所述的MIS电容的制作方法，其特征在于：所述步骤6)中，于体积比为15～25∶1的N₂、H₂混合气中进行退火，退火温度为400～500℃，退火时间为2～4min，以使所述第一电极及第二电极分别与所述HfLaO介质薄膜岛及硅岛形成欧姆接触。