CN102386921A - 一种流水线adc多比特子dac电容失配校准方法 - Google Patents

Abstract

本发明公开了一种流水线ADC多比特子DAC电容失配校准方法，包括(1)初始化待校准流水级的模拟输入信号，使得子ADC中的电压比较器的输出均为0；(2)测量该流水级中的MDAC的输出电压值(3)将子ADC中的第i位的电压比较器的输出置为1，其他所有电压比较器的输出置0，之后再次测量MDAC的输出电压值(4)计算得到配对电容失配误差值(5)根据配对电容失配误差值计算待校准流水级中的MDAC的输出电压误差值；(6)将补偿电路连接到步骤(5)中所述待校准流水级的下一级流水级中，并计算补偿电压；(7)根据得到的补偿电压对待校准流水级的子DAC电容失配误差进行补偿。该校准方法不仅可以对非线性误差进行校准同时具有较高的校准精度。

Description

一种流水线ADC多比特子DAC电容失配校准方法

技术领域

本发明涉及一种流水线ADC多比特子DAC电容失配校准方法，主要用于对采用每级多比特流水级结构的高精度流水线ADC中电容失配引入的非线性误差进行校准，属于混合信号集成电路技术领域。

背景技术

现代通信系统需要高速高精度的A/D转换器(以下简称ADC)。ADC的高精度可以防止失真和丢失弱信号的现象，而高速ADC的应用则可以减少系统的变频次数。在各种结构的ADC中，流水线型ADC以其在精度、速度、功耗三者之间的优异折衷特性成为了高性能ADC的热门研究结构。

流水线ADC的转换精度受到电路中各类误差的限制。系统中主要的误差源包括：噪声、时钟抖动、电容失配、运放有限增益、运放建立误差、比较器失调电压、开关非线性、电荷注入及时钟溃通。其中，电容失配是由于光刻工艺的有限分辨率引起的，并且，随着工艺特征尺寸的逐年缩小，电容失配误差越来越成为限制流水线ADC转换精度的最主要因素。若不采用校准技术，转换器的精度将被限制在10bit以内。

尤其是在采用多比特结构的流水级中，多比特子DAC的电容失配将在流水级的输出中引入非线性误差，严重制约转换器精度的提高。而高精度流水线ADC的设计属于噪声限制设计(Noise-limited Design)，往往更倾向于采用多比特流水级结构。因此，针对多比特子DAC的电容失配校准在高精度流水线ADC的设计中是必需的精度保证技术。

如图1所示为流水线ADC的系统框图。流水线ADC由采样保持电路和多个低精度的流水级组成。在每一个流水级中，子ADC对输入信号进行量化，得到数字输出码n，同时子DAC将子ADC的量化结果转化为模拟量，之后将此模拟量从输入中减掉，放大后作为残差信号从流水级输出给下一级进行处理。这里，子DAC功能、减法功能、放大功能由一个开关电容电路实现，称为MDAC(Multiplying Digital-to-Analog Converter)电路。

如图2所示为N比特流水级中MDAC电路结构示意图，其中电容

是子DAC电容，其电容值分别为C_i＝C+ΔC_i，i＝1，2，...，2^N+1，其中ΔC_i是失配误差。C_F为反馈电容，且C_F＝4C；C_b＝(2^N-4)C。可以得到MDAC输出误差如公式(1)，其中n为本级的量化输出值，V_ref为参考电压值。

$V_{\mathrm{out}}=(2^{N-1}+\frac{\underset{i=1}{\overset{2^{N+1}}{\mathrm{\Σ}}}\mathrm{\ΔC}}{2^{N+1}C})\·(V_{\mathrm{in}}-\frac{2n-2^N}{2^{N+1}}\·V_{\mathrm{ref}})+\frac{V_{\mathrm{ref}}}{2^{N-1}C}\·(-\underset{i=0}{\overset{n}{\mathrm{\Σ}}}\mathrm{\Δ}{C}_{2^N+1-i}+\underset{i=2^N}{\overset{2^{N+1}-n}{\mathrm{\Σ}}}\mathrm{\Δ}{C}_i+\mathrm{\Δ}{C}_{2^N+1}-\mathrm{\Δ}{C}_{2^N})$

$+\frac{1}{2^{N-1}C}\·(\underset{i=0}{\overset{n}{\mathrm{\Σ}}}\mathrm{\Δ}{C}_{2^{N+1}+1-i}-\underset{i=0}{\overset{2^N-n}{\mathrm{\Σ}}}\mathrm{\Δ}{C}_i+\mathrm{\Δ}{C}_0-\mathrm{\Δ}{C}_{2^{N+1}+1}),n=\mathrm{0,1},...,2^N---\left(1\right)$

由上式得到，增益误差

仍然是与输入无关的线性误差，可以通过增加电容值来降低失配影响。但子DAC的误差ε如下式，是与n值也就是输入信号相关的分量，在子DAC输出中引入非线性误差如下式。

$\mathrm{\ϵ}=\frac{1}{8+{\mathrm{\ϵ}}_A}\·[\frac{V_{\mathrm{ref}}}{2^{N-1}C}\·(-\underset{i=0}{\overset{n}{\mathrm{\Σ}}}\mathrm{\Δ}{C}_{2^N+1-i}+\underset{i=2^N}{\overset{2^{N+1}-n}{\mathrm{\Σ}}}\mathrm{\Δ}{C}_i+\mathrm{\Δ}{C}_{2^N+1}-\mathrm{\Δ}{C}_{2^N})$

$+\frac{1}{2^{N-1}C}\·(\underset{i=0}{\overset{n}{\mathrm{\Σ}}}\mathrm{\Δ}{C}_{2^{N+1}+1-i}-\underset{i=0}{\overset{2^N-n}{\mathrm{\Σ}}}\mathrm{\Δ}{C}_i+\mathrm{\Δ}{C}_0-\mathrm{\Δ}{C}_{2^{N+1}+1})],0=\mathrm{0,1},...,32---\left(2\right)$

由于多比特子DAC电容数量较多，通过增大电容面积降低失配所带来的功耗、面积消耗会使该方法得不偿失。而现有的电容失配校准技术，如电容自配置技术(Self-Configured Capacitor Matching)、无源电容误差平均技术(Passive Capacitor Error Averaging)、有源电容误差平均技术(Active CapacitorError Averaging)等，虽然各自都具有较好的校准效果，但并不适用于多比特子DAC的非线性电容失配误差校准。

发明内容

本发明技术解决的问题是：克服现有技术的不足，提出了一种流水线ADC多比特子DAC电容失配校准方法，解决了通常电容失配校准方法不能对非线性误差进行校准的问题，不仅提高了流水线ADC的线性度及其动态范围，而且不影响ADC的正常数据转换过程。

本发明的技术解决方案是：

一种流水线ADC多比特子DAC电容失配校准方法，所述流水线ADC包含多个流水级，每个流水级均包含子ADC、子DAC、放大器和减法器，模拟输入信号V_in输入到子ADC中进行量化产生数字输出，同时将该数字输出送入子DAC中进行数模转换，输出模拟量，将模拟输入信号V_in和所述输出模拟量在减法器中进行减法运算，再经过放大器放大后得到输出电压V_out，即为MDAC的输出；在所述流水级中，子DAC、减法器和放大器共同组成了MDAC；

所述流水线ADC多比特子DAC电容失配校准方法步骤如下：

(1)初始化待校准流水级的模拟输入信号V_in0，使得子ADC中的电压比较器的输出均为0；

(2)测量该流水级中的MDAC的输出电压值得到V_{out_0}；

(3)将子ADC中的第i位的电压比较器的输出置为1，其他所有电压比较器的输出置0，之后再次测量MDAC的输出电压值得到V_{out_i}；

(4)通过公式 $\mathrm{\Δ}{C}_i+\mathrm{\Δ}{C}_{i+2^N}=\frac{2^{N-1}C(V_{\mathrm{out}\_0}-V_{\mathrm{out}\_i})}{V_{\mathrm{ref}}-1}$ 计算得到配对电容失配误差值

i＝1，2，...，2^N，N为待校准流水级的分辨率；V_ref为子DAC进行数模转换时的基准电压；其中，C为所述待校准流水级中子DAC的电容标准值；

(5)根据步骤(4)中得到的配对电容失配误差值计算待校准流水级中的MDAC的输出电压误差相对值；

(6)将补偿电路连接到步骤(5)中所述待校准流水级的下一级流水级中，并计算补偿电路的补偿电压V_i；

所述补偿电路包括2^N-1个单元，每个单元包括2个控制逻辑模块和3个容值相同的电容；控制逻辑模块有五个输入端和一个输出端，其中第一个输入端连接待校准流水级中的子ADC的电压比较器输出，第二个输入端连接数字控制信号，第三个连接时钟信号，其余两个输入端分别连接地电位和补偿电压V_i，控制逻辑模块的输出端均串联一个电容之后连接在一起，再通过一个电容输出作为该单元的输出，且该单元的输出连接到当前流水级中放大器的输入端，第一个单元到第2^N-2个单元的输出均连接到当前流水级中放大器的正输入端，第2^N-2+1个单元到第2^N-1个单元的输出均连接到当前流水级中放大器的负输入端；控制逻辑模块在第一个输入端和第二个输入端接收到的电压比较器输出和数字控制信号的控制下，在时钟信号为高电平或低电平时均选通连接地电位的输入端或者连接补偿电压V_i的输入端作为控制逻辑模块的输出；

通过公式计算补偿电压V_i，n＝1，2，...，2^N，C₀为补偿电路中电容的容值，ε_d为步骤(5)中得到的待校准流水级中的MDAC的输出电压误差相对值，x_i为所述控制逻辑模块的第二个输入端连接的数字控制信号；

(7)根据得到的补偿电压V_i对待校准流水级的子DAC电容失配误差进行补偿。

所述步骤(5)中计算待校准流水级中的MDAC的输出电压误差相对值通过如下方式进行：

根据公式 ${\mathrm{\ϵ}}_d=-\frac{1}{2^{N-1}C}\·(V_{\mathrm{ref}}-1)\·\underset{i=1}{\overset{n}{\mathrm{\Σ}}}(\mathrm{\Δ}{C}_i+\mathrm{\Δ}{C}_{2^N+i}),$ n＝1，2，...，2^N计算待校准流水级中的MDAC的输出电压误差相对值ε_d；其中，C为所述待校准流水级中子DAC的电容标准值，i＝1，2，...，2^N。

所述补偿电路中控制逻辑模块通过如下方式实现：包括D触发器、与非门、同或门和二选一多路复用器；

所述补偿电路中控制逻辑模块的第一个输入端连接到D触发器的数据输入端，时钟信号同时连接到D触发器的时钟端和与非门的一个输入端，与非门的另一个输入端与D触发器的输出端连接在一起，与非门的输出端连接到同或门的一个输入端，同或门的另一个输入端为所述补偿电路的第二个输入端；同或门的输出端连接到二选一多路复用器的控制端，二选一多路复用器的两个输入端分别连接地电位和补偿电压V_i，二选一多路复用器输出即为所述补偿电路中控制逻辑模块的输出。

本发明与现有技术相比，具有以下优点：

1.本发明校准方法可以对电容失配误差在流水线ADC转换过程中引入的非线性误差进行校准，解决了目前校准技术无法对非线性误差进行校准的问题。

2.本发明校准方法不会影响ADC的正常工作转换过程；

3.与针对单个电容的误差补偿相比，本发明校准方法针对子DAC在各种输入情况下电容组合产生的误差和进行补偿，补偿精度高；

4.本发明校准方法在待校准级的后一级待校准级的电容匹配误差进行补偿，将误差放大后再进行补偿进一步提高了补偿的精度。

附图说明

图1是流水线ADC系统框图；

图2是N bit MDAC电路结构示意图；

图3是本发明方法流程图；

图4是本发明子DAC电容失配误差提取方案示意图；

图5是本发明子DAC电容失配误差提取流程图；

图6是本发明待校准级MDAC输出误差计算流程图；

图7是本发明子DAC电容失配误差补偿方案示意图；

图8是本发明子DAC电容失配误差补偿电路图；

图9是本发明误差补偿电路中的控制模块电路图；

图10是本发明校准电压的产生电路图；

图11本发明可置位输出的电压比较器电路图；

图12是将本发明应用于16位流水线ADC的校准示意图。

具体实施方式

以下结合实例和附图对本发明做进一步的详细说明。

流水线ADC包含多个流水级，每个流水级均包含子ADC、子DAC、放大器和减法器，模拟输入信号V_in输入到子ADC中进行量化产生数字输出，同时将该数字输出送入子DAC中进行数模转换，输出模拟量，将模拟输入信号V_in和所述输出模拟量在减法器中进行减法运算，再经过放大器放大后得到输出电压V_out，即为MDAC的输出；在流水级中，子DAC、减法器和放大器共同组成了MDAC；

如图3所示，本发明提供了一种流水线ADC多比特子DAC电容失配校准方法，其基本校准流程为：首先，在芯片流片后对待校准级的配对电容失配误差值进行测量；其后，利用得到的配对电容失配误差值计算不同输入情况下MDAC的输出误差值；接下来，根据位于待校准级后级流水级中的误差补偿电路计算补偿所需的校准电压并将其转换为校准码存储在芯片中；最后，在ADC正常转换模式下，补偿电路根据校准码控制产生的校准电压对待校准级子DAC电容失配误差进行补偿，完成校准。

如图4和图5所示是本发明子DAC配对电容失配误差值提取方法的示意图和流程图。示意图中子ADC的输出受控制逻辑模块的控制；流水级输出节点为可探测点，输出电压可测。

该校准方法的校准流程如下。首先，输入初始化模拟输入信号V_in0＝-(2^N-1)·V_ref/2^N+1对待校准流水级的状态进行初始化，这时，子ADC中的电压比较器的输出均为0，输出电压如公式(3)，这里，N为待校准流水级的分辨率；V_ref为子DAC进行数模转换时的基准电压；其中，C为所述待校准流水级中子DAC的电容标准值。

$V_{\mathrm{out}\_0}=\frac{1}{4}{V}_{\mathrm{ref}}+\frac{V_{\mathrm{ref}}}{2^{N-1}C}\·\underset{i=2^N+1}{\overset{2^{N+1}}{\mathrm{\Σ}}}\mathrm{\Δ}{C}_i-\frac{1}{2^{N-1}C}\·\underset{i=1}{\overset{2^N}{\mathrm{\Σ}}}\mathrm{\Δ}{C}_i---\left(3\right)$

同时，在芯片中待校准流水级的MDAC输出端对此电压进行测量得到V_{out_0}的具体数值。

接下来，保持模拟输入信号V_in0不变，将子ADC中的第一位电压比较器输出置为1，其余电压比较器输出置0，此时，MDAC输出电压如公式(4)，同时，对可探测点再次进行测量得到V_{out_1}的值。

$V_{\mathrm{out}\_1}=\frac{1}{4}{V}_{\mathrm{ref}}+\frac{V_{\mathrm{ref}}}{2^{N-1}C}\·(-\mathrm{\Δ}{C}_1+\underset{i=2^N}{\overset{2^{N+1}}{\mathrm{\Σ}}}\mathrm{\Δ}{C}_i)+\frac{1}{2^{N-1}C}\·(\mathrm{\Δ}{C}_{2^N+1}-\underset{i=2}{\overset{2^N}{\mathrm{\Σ}}}\mathrm{\Δ}{C}_i)---\left(4\right)$

利用公式(3)减(4)得到配对电容失配误差值如公式(5)。

$\mathrm{\Δ}{C}_1+\mathrm{\Δ}{C}_{2^N+1}=\frac{2^{N-1}C(V_{\mathrm{out}\_0}-V_{\mathrm{out}\_1})}{V_{\mathrm{ref}}-1}---\left(5\right)$

根据以上步骤，将子ADC中的第i位的电压比较器的输出置为1，其他所有电压比较器的输出置0，再次测量MDAC的输出电压值得到V_{out_i}，这里i＝2，...，2^N。

接下来根据公式(6)以及测量得到的V_{out_i}值，即可计算得到待校准级子DAC的所有配对电容失配误差值

i＝2，...，2^N。

$\mathrm{\Δ}{C}_i+\mathrm{\Δ}{C}_{i+2^N}=\frac{2^{N-1}C(V_{\mathrm{out}\_0}-V_{\mathrm{out}\_i})}{V_{\mathrm{ref}}-1}---\left(6\right)$

本发明校准方法对子DAC电容失配误差导致的MDAC输出误差进行补偿以达到对子DAC电容失配误差进行校准的目的。因此，在进行补偿前，首先要计算2^N种不同流水级输入情况下子DAC电容失配误差导致的MDAC输出误差。

如图6所示为待校准级MDAC输出误差计算流程。在得到待校准级子DAC配对电容失配误差值后，ADC正常转换时的待校准级MDAC输出误差可以由配对电容失配误差值计算得到，如公式(7)。

$\mathrm{\ϵ}=\frac{V_{\mathrm{ref}}}{2^{N-1}C}\·(-\underset{i=0}{\overset{n}{\mathrm{\Σ}}}\mathrm{\Δ}{C}_{2^N+1-i}+\underset{i=2^N}{\overset{2^{N+1}-n}{\mathrm{\Σ}}}\mathrm{\Δ}{C}_i+\mathrm{\Δ}{C}_{2^N+1}-\mathrm{\Δ}{C}_{2^N})$

$+\frac{1}{2^{N-1}C}\·(\underset{i=0}{\overset{n}{\mathrm{\Σ}}}\mathrm{\Δ}{C}_{2^{N+1}+1-i}-\underset{i=0}{\overset{2^N-n}{\mathrm{\Σ}}}\mathrm{\Δ}{C}_i+\mathrm{\Δ}{C}_0-\mathrm{\Δ}{C}_{2^{N+1}+1})$

$=\left\{\begin{array}{cc}{V}_{\mathrm{out}\_0}-\frac{1}{2^{N-1}}\·V_{\mathrm{ref}}-\frac{1}{2^{N-1}C}\·(V_{\mathrm{ref}}-1)\·\underset{i=1}{\overset{n}{\mathrm{\Σ}}}(\mathrm{\Δ}{C}_i+\mathrm{\Δ}{C}_{2^N+i})& n=\mathrm{1,2},...,2^N\\ V_{\mathrm{out}\_0}-\frac{1}{2^{N-1}}\·V_{\mathrm{ref}}& n=0\end{array}\right.---\left(7\right)$

可以看到公式(7)中MDAC输出误差ε在n＝0时的值为n＝1，2，...，2^N情况下ε值的直流分量，因此，补偿可以只针对n＝1，2，...，2^N情况下的MDAC误差进行，补偿值为相对误差ε_d，如公式(8)。如此即可校准不同n值情况下的非线性误差，且省去了对n＝0情况下的误差补偿。

${\mathrm{\ϵ}}_d={\mathrm{\ϵ}}_n-{\mathrm{\ϵ}}_0=-\frac{1}{2^{N-1}C}\·(V_{\mathrm{ref}}-1)\·\underset{i=1}{\overset{n}{\mathrm{\Σ}}}(\mathrm{\Δ}{C}_i+\mathrm{\Δ}{C}_{2^N+i}),n=\mathrm{1,2},...,2^N---\left(8\right)$

如图7所示是本发明子DAC电容失配误差补偿方案示意图。将补偿电路连接到步骤(5)中所述待校准流水级的下一级流水级中，并计算补偿电路的补偿电压V_i进而得到数字校准码。这样，待校准级的MDAC输出误差为ε，校准码控制补偿电路使后级子DAC的输出为理想值V_dac和ε_d的和。于是，通过MDAC的减法功能，电容失配导致的非线性误差得到了补偿。

如图8所示是本发明子DAC电容失配误差补偿电路图。所述补偿电路包括2^N-1个单元，每个单元包括2个控制逻辑模块和3个容值相同的电容；整个补偿电路包括3×2^N-1个电容

和2^N个控制逻辑模块

其中，控制逻辑模块有五个输入端CLK、IN1、IN2、IN3、IN4以及一个输出端Z。其中I N1输入端连接待校准流水级中的子ADC的电压比较器输出

IN2输入端连接数字控制信号

IN3输入端连接时钟信号，其余两个输入端IN4与IN5分别连接地电位和补偿电压

控制逻辑模块的输出端均串联一个电容之后连接在一起，再通过一个电容输出作为该单元的输出，且该单元的输出连接到当前流水级中放大器的输入端，第一个单元到第2^N-2个单元的输出均连接到当前流水级中放大器的正输入端OP+，第2^N-2+1个单元到第2^N-1个单元的输出均连接到当前流水级中放大器的负输入端OP-。

如图9所示，本发明中补偿电路的控制逻辑模块可以通过如下方式实现：包括D触发器、与非门、同或门和二选一多路复用器；所述控制逻辑模块的IN1输入端连接到D触发器的数据输入端，时钟信号CLK同时连接到D触发器的时钟端和与非门的一个输入端，与非门的另一个输入端与D触发器的输出端连接在一起，与非门的输出端连接到同或门的一个输入端，同或门的另一个输入端为所述控制逻辑模块的输入端IN2；同或门的输出端连接到二选一多路复用器的控制端，二选一多路复用器的两个输入端分别连接控制逻辑模块的IN3与IN4输入端，二选一多路复用器输出即为所述补偿电路中控制逻辑模块的输出。

当IN1＝1时，根据IN2的不同，在IN2＝0时，控制模块在CLK信号的两个相位均将IN3传至输出Z，在IN2＝1时，控制模块在CLK的两个相位均将IN4传至输出Z。当IN1＝0时，若IN2＝0，则在CLK为高电平时，Z＝IN4，在CLK为低电平时，Z＝IN3；若IN2＝1，则在CLK为高电平时，Z＝IN3，在CLK为低电平时，Z＝IN4。控制逻辑模块实现的功能为：在输入端IN1和输入端IN2输入的控制信号的控制下，在时钟信号为高电平或低电平时均选通输入端IN3或者输入端IN4的输入信号作为控制逻辑模块的输出；中控制逻辑模块有五个输入端CLK、IN1、IN2、IN3、IN4以及一个输出端Z。

结合图8与图9得到补偿电路的具体工作原理如下。当待校准级只有最低位电压比较器输出为高电平时，即n＝1的情况，且

为低电平，这时电容

在采样相位接GND电位，放大相位接V₁；控制逻辑作用下电容

下极板恒接GND。根据电荷守恒原理，电容

会影响待校准级的传递函数，如公式(9)，这里C₀为补偿电路电容

的容值，x_i为所述控制逻辑模块的IN2端连接的数字控制信号。

$V_{\mathrm{out}\_1}=2^{N-1}\·[(V_{\mathrm{in}}+{(-1)}^{x_1}\frac{1}{96}\·\frac{C_0}{C}\·V_1)-\frac{45\·V_{\mathrm{ref}}}{64}]---\left(9\right)$

同理，随着n值的增大，影响第二级传递函数的电容个数会逐渐增加，对第二级传递函数的影响如公式(10)，这里仍假设

为低电平。

$V_{\mathrm{out}\_n}=2^{N-1}\·[(V_{\mathrm{in}}+{(-1)}^{x_i}\frac{1}{96}\·\frac{C_0}{C}\·\underset{i=1}{\overset{n}{\mathrm{\Σ}}}{V}_i)-\frac{45\·V_{\mathrm{ref}}}{64}],n=\mathrm{1,2},...,2^n---\left(10\right)$

其中

为补偿电路对前级输出误差的补偿值。令

即可计算得到补偿电压V_i值，n＝1，2，...，2^N。ε_d为公式(7)中得到的待校准流水级中的MDAC的输出电压误差相对值；根据得到的补偿电压V_i即可对待校准流水级的子DAC电容失配误差进行补偿。

由于模拟电压不宜存储，因此，在实际应用中，补偿电压要转换为数字校准码以方便其存储在芯片中。如图10所示为校准电压的产生电路，这里以四位校准码控制的校准电压产生电路为例。电路包括四个电流源I1、I2、I3、I4，四个开关S1、S2、S3、S4和一个NMOS管M1。电流源I1的两端分别与电源VDD及开关S1相连；电流源I2的两端分别与电源VDD及开关S2相连；电流源I3的两端分别与电源VDD及开关S3相连；电流源I4的两端分别与电源VDD及开关S4相连。开关S1、S2、S3、S4的另外一端连接在一起，并与NMOS管M1的漏极、栅极相连，节点电压输出即为校准电压V。NMOS管M1的衬底和源极与GND电位相连。这里，开关S1、S2、S3、S4由校准码D1、D2、D3、D4控制，根据所需的校准电压V即可得到需要的校准码，将其存入芯片中即可在芯片正常工作时提供校准电压V。如果需要的校准电压精度较高，则可以通过增加校准码位数的方式来达到精度要求。

如图11所示为上述配对电容失配误差值测量所需的可置位输出的电压比较器电路图。电容C1、C2与开关S1、S2、S3、S4构成开关电容采样网络，对输入信号V_in与参考电平V_ref进行采样。节点a、b之间的差分电平为V_in-V_ref，此信号经过预放大级放大及LATCH分辨后得到电压比较器输出。这里，开关S5与S6完成置位功能。开关S5连接节点a与VDD，开关S6连接节点b与GND，当电压比较器置位信号有效时，开关S5与S6闭合，将VDD与GND分别连接至节点a与节点b，于是电压比较器输出Z被置位为1。电压比较器置位信号无效时，开关S5、S6断开，电压比较器对输入信号进行比较判别。

如图12所示是将本发明应用于16位流水线ADC的校准电路示意图。流水线ADC由五级流水级组成，各级的有效分辨率分别是5、3、3、3、2bit。由于级间增益较大，这里仅对第一级与第二级的子DAC电容失配误差进行校准即可满足整体ADC的精度需求。补偿电路分别位于第二级与第三级中。子ADC控制逻辑模块控制子DAC电容失配误差的提取；校准码存储器为补偿电路控制逻辑提供校准码控制补偿电路进行补偿。芯片测试模式下，首先按照如图3所示的校准流程对第一级进行校准；之后按同样流程再对第二级进行校准，即可完成整个ADC的子DAC电容失配误差的校准。

本文所描述的发明是实施例是为了说明而不是限制本发明。本领域的技术人员在不脱离所附专利要求限定的本发明保护范围的情况下，可以对这些实施例进行不同的修改。本发明未详细说明部分属本领域技术人员公知常识。

Claims (3)

1.一种流水线ADC多比特子DAC电容失配校准方法，所述流水线ADC包含多个流水级，每个流水级均包含子ADC、子DAC、放大器和减法器，模拟输入信号V_in输入到子ADC中进行量化产生数字输出，同时将该数字输出送入子DAC中进行数模转换，输出模拟量，将模拟输入信号V_in和所述输出模拟量在减法器中进行减法运算，再经过放大器放大后得到输出电压V_out，即为MDAC的输出；在所述流水级中，子DAC、减法器和放大器共同组成了MDAC；

所述流水线ADC多比特子DAC电容失配校准方法其特征在于步骤如下：

(1)初始化待校准流水级的模拟输入信号V_in0，使得子ADC中的电压比较器的输出均为0；

(2)测量该流水级中的MDAC的输出电压值得到V_{out_0}；

(3)将子ADC中的第i位的电压比较器的输出置为1，其他所有电压比较器的输出置0，之后再次测量MDAC的输出电压值得到V_{out_i}；

(4)通过公式 $\mathrm{\Δ}{C}_i+\mathrm{\Δ}{C}_{i+2^N}=\frac{2^{N-1}C(V_{\mathrm{out}\_0}-V_{\mathrm{out}\_i})}{V_{\mathrm{ref}}-1}$ 计算得到配对电容失配误差值

i＝1，2，...，2^N，N为待校准流水级的分辨率；V_ref为子DAC进行数模转换时的基准电压；其中，C为所述待校准流水级中子DAC的电容标准值；

(5)根据步骤(4)中得到的配对电容失配误差值计算待校准流水级中的MDAC的输出电压误差相对值；

(6)将补偿电路连接到步骤(5)中所述待校准流水级的下一级流水级中，并计算补偿电路的补偿电压V_i；

所述补偿电路包括2^N-1个单元，每个单元包括2个控制逻辑模块和3个容值相同的电容；控制逻辑模块有五个输入端和一个输出端，其中第一个输入端连接待校准流水级中的子ADC的电压比较器输出，第二个输入端连接数字控制信号，第三个连接时钟信号，其余两个输入端分别连接地电位和补偿电压V_i，控制逻辑模块的输出端均串联一个电容之后连接在一起，再通过一个电容输出作为该单元的输出，且该单元的输出连接到当前流水级中放大器的输入端，第一个单元到第2^N-2个单元的输出均连接到当前流水级中放大器的正输入端，第2^N-2+1个单元到第2^N-1个单元的输出均连接到当前流水级中放大器的负输入端；控制逻辑模块在第一个输入端和第二个输入端接收到的电压比较器输出和数字控制信号的控制下，在时钟信号为高电平或低电平时均选通连接地电位的输入端或者连接补偿电压V_i的输入端作为控制逻辑模块的输出；

通过公式

计算补偿电压V_i，n＝1，2，...，2^N，C₀为补偿电路中电容的容值，ε_d为步骤(5)中得到的待校准流水级中的MDAC的输出电压误差相对值，x_i为所述控制逻辑模块的第二个输入端连接的数字控制信号；

(7)根据得到的补偿电压V_i对待校准流水级的子DAC电容失配误差进行补偿。

2.根据权利要求1所述的一种流水线ADC多比特子DAC电容失配校准方法，其特征在于：所述步骤(5)中计算待校准流水级中的MDAC的输出电压误差相对值通过如下方式进行：

根据公式 ${\mathrm{\ϵ}}_d=-\frac{1}{2^{N-1}C}\·(V_{\mathrm{ref}}-1)\·\underset{i=1}{\overset{n}{\mathrm{\Σ}}}(\mathrm{\Δ}{C}_i+\mathrm{\Δ}{C}_{2^N+i}),$ n＝1，2，...，2^N计算待校准流水级中的MDAC的输出电压误差相对值ε_d；其中，C为所述待校准流水级中子DAC的电容标准值，i＝1，2，...，2^N。

3.根据权利要求1所述的一种流水线ADC多比特子DAC电容失配校准方法，其特征在于所述补偿电路中控制逻辑模块通过如下方式实现：包括D触发器、与非门、同或门和二选一多路复用器；

所述补偿电路中控制逻辑模块的第一个输入端连接到D触发器的数据输入端，时钟信号同时连接到D触发器的时钟端和与非门的一个输入端，与非门的另一个输入端与D触发器的输出端连接在一起，与非门的输出端连接到同或门的一个输入端，同或门的另一个输入端为所述补偿电路的第二个输入端；同或门的输出端连接到二选一多路复用器的控制端，二选一多路复用器的两个输入端分别连接地电位和补偿电压V_i，二选一多路复用器输出即为所述补偿电路中控制逻辑模块的输出。

Images