CN102376632B

CN102376632B - 形成半导体器件结构的方法

Info

Publication number: CN102376632B
Application number: CN 201010263287
Authority: CN
Inventors: 聂佳相
Original assignee: Semiconductor Manufacturing International Shanghai Corp; Semiconductor Manufacturing International Beijing Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp; Semiconductor Manufacturing International Beijing Corp
Priority date: 2010-08-19
Filing date: 2010-08-19
Publication date: 2013-10-30
Anticipated expiration: 2030-08-19
Also published as: CN102376632A

Abstract

本发明提供了一种形成半导体器件结构的方法，依次包括：提供前端器件结构，在前端器件结构上形成层间介质层，在层间介质层中形成通孔以及位于通孔上方的沟槽；在通孔、沟槽以及层间介质层的表面上依次形成第一阻挡层和第二阻挡层；采用溅射刻蚀工艺去除第一阻挡层和第二阻挡层位于通孔底部的部分；在通孔、沟槽以及层间介质层的表面上形成第三阻挡层，以形成半导体器件结构优选地，溅射刻蚀工艺步骤分两步进行。根据本发明，不仅能够解决由于通孔底部存在TaN层而产生的接触电阻增加的问题，还能够提高半导体器件的抗电迁移性。

Description

形成半导体器件结构的方法

技术领域

本发明涉及半导体制造工艺，特别涉及形成半导体器件结构的方法。

背景技术

随着集成电路关键尺寸的持续缩小、集成度不断提高，铜已经逐步取代Al成为新一代互连金属材料。然而，由于铜在Si和Si基氧化物介质中，在低温下即可扩散生成深能级杂质，对器件中的载流子具有很强的陷阱效应，使器件性能退化甚至失效。因此，在铜和Si或Si基氧化物介质之间必须要增加金属阻挡层，起到阻止铜扩散以及改善铜与Si或Si基氧化物介质结合性能的作用。

目前，实际工业中常用的金属扩散阻挡层是Ta/TaN双层薄膜，这种双层薄膜主要是利用难溶金属Ta和氮化物TaN的高熔点以及晶格和晶格扩散激活能较高的优势，其中Ta的熔点在2996摄氏度，而TaN的熔点在3087摄氏度。另外，Ta层与铜层具有较好的粘附性和界面稳定性，并且TaN层与电解质具有较好的粘附性和高的热稳定性，使得双层薄膜Ta/TaN金属扩散阻挡层能够满足铜互连的相关性能的要求。一般来说，Ta具有两种相结构，即电阻率为15～60微欧姆/厘米稳定的α-Ta(体心立方)的低阻相结构和电阻率为200～700微欧姆/厘米亚稳的β-Ta(四方相)的高阻相结构。由于集成电路工艺中制备Ta膜时多采用远离平衡态的溅射沉积方法，因此制备出的Ta膜多是亚稳的β-Ta结构或α-Ta和β-Ta共存的结构。

传统的制作具有Ta/TaN双层金属扩散阻挡层的半导体结构的方法如图1A至1B所示。

如图1A所示，提供前端器件结构101，前端器件结构101包括栅极、源极、漏极及其它互连层等常规结构，为简明起见，在此均未示出，仅示出第一铜互连层111。在前端器件结构101上形成层间介质层102，层间介质层102中具有通孔103A以及形成于通孔103A上方的沟槽103B，其中通孔103A和沟槽103B均位于第一铜互连层111的正上方，即露出第一铜互连层111。

如图1B所示，在通孔103A和沟槽103B的内表面采用溅射方法依次形成TaN层104和Ta层105。然后在通孔103A和沟槽103B内形成第二铜互连层106。

但是这种方法会产生一定的问题。即，TaN层105由于与铜粘结强度弱，因此，当电流从第二铜互连层106流到第一铜互连层111时，第一铜互连层111的铜和TaN层104之间的接触面会出现电迁移。即，第二铜互连层106中的原子沿着通孔103A和TaN层104之间的界面移动到其它的区域，而移走了存于第一铜互连层111表面部分中的铜和位于第二铜互连层106底表面下的铜，在第一铜互连层111表面部分中产生空洞，导致TaN层104和第一铜互连层111之间的粘结强度的损失，增加了其间的接触电阻。另外，制造过程中施加多层互连的热应力也降低了第一铜互连层111和TaN层104之间界面处的粘结强度，从而增加其间的接触电阻。

因此，需要一种制作半导体器件的方法，能够解决由于通孔底部存在TaN层而产生的接触电阻增加的问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

为了解决由于通孔底部存在TaN层而产生的接触电阻增加的问题，本发明提供了一种形成半导体器件结构的方法，依次包括：(a)提供前端器件结构，在所述前端器件结构上形成层间介质层，在所述层间介质层中形成通孔以及位于所述通孔上方的沟槽；(b)在所述通孔、所述沟槽以及所述层间介质层的表面上依次形成第一阻挡层和第二阻挡层；(c)采用溅射刻蚀工艺去除所述第一阻挡层和所述第二阻挡层位于所述通孔底部的部分；和(d)在所述通孔、所述沟槽以及所述层间介质层的表面上形成第三阻挡层，以形成所述半导体器件结构。

优选地，所述(c)步骤依次包括：(c1)对所述第一阻挡层和所述第二阻挡层位于所述通孔底部的部分进行采用第一功率的第一溅射刻蚀工艺步骤，以去除该部分的总厚度的10％～50％；(c2)对所述第一阻挡层和所述第二阻挡层位于所述通孔底部的剩余部分进行第二溅射刻蚀工艺步骤，以去除该剩余部分，其中，第二溅射刻蚀工艺步骤采用功率小于所述第一功率的第二功率。

优选地，在所述第一溅射刻蚀工艺步骤中，所去除的部分在所述第一阻挡层和所述第二阻挡层位于所述通孔底部的部分的总厚度中占20％～30％。

优选地，所述第一阻挡层的材料是TaN。

优选地，所述第二阻挡层的材料是Ta。

优选地，所述第三阻挡层的材料是Ta。

优选地，所述第一功率是600～1200瓦。

优选地，所述第二功率是300～500瓦。

优选地，所述溅射刻蚀的功率是300～1200瓦。

优选地，所述溅射刻蚀工艺采用过刻蚀工艺。

优选地，所述第三阻挡层的厚度为5～20纳米。

优选地，所述第一阻挡层的材料是TaN，所述第二阻挡层的材料是Ta，且所述第三阻挡层的材料是Ta。

优选地，所述第一功率是600～1200瓦，且所述第二功率是300～500瓦。

优选地，其特征在于，所述溅射刻蚀工艺采用的刻蚀气体为氩气。

本发明还一种制作铜互连结构的方法，包括：提供如上述权利要求中任一项所述的方法形成的所述半导体器件结构；在所述半导体器件结构的所述通孔和所述沟槽中填充铜。

根据本发明的制作铜互连结构的方法，不仅能够降低多层互连结构中的通孔底部的接触电阻，还可以提高抗电迁移性。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。在附图中，

图1A至图1B是传统的制作具有Ta/TaN双层金属扩散阻挡层的半导体结构的剖面结构示意图；

图2A至2D是根据本发明一个方面的制作具有金属扩散阻挡层的半导体结构的剖面结构示意图；

图3是根据本发明一个方面的制作半导体器件结构的工艺流程图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员来说显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

为了彻底了解本发明，将在下列的描述中提出详细的步骤，以便说明本发明是如何来制作半导体器件结构的。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

在下列段落中参照附图以举例方式更具体地描述本发明。根据下列说明，本发明的优点和特征将更清楚。需要说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用以方便、清晰地辅助说明本发明实施例的目的。应当了解，当提到一层在另一层“上”时，该层可以直接覆盖在“另一层”上面，或者可以形成在覆盖于“另一层”的一个或多个中间层之上。另外，还应该理解，提到一层在两个层“之间”时，它可以是在两个层之间的唯一的层，也可以在这两层之间设置一个或多个其他中间层。

实施例1

如图2A所示，提供前端器件结构201。前端器件结构201包括前序工艺中所形成的器件结构，例如栅极、源极、漏极以及其它互连层等常规结构，其它互连层的具体举例为第一铜互连层202形成于前端器件结构201内并露出其上表面。前端器件结构201上形成有层间介质层(ILD)203，形成方式可以是化学气相沉积(CVD)法，材料可以选择为低k(介电常数)材料，例如是掺氟二氧化硅等。层间介质层203中具有采用双大马士革工艺形成的通孔211和形成于通孔211上方的沟槽212，且通孔211和沟槽212位于第一铜互连层202的正上方，露出第一铜互连层202。

如图2B所示，在如图2A所示的结构中，即在通孔211和沟槽212的内表面以及层间介质层203上形成第一阻挡层205，第一阻挡层205的材料选择为与层间介质层203之间粘结度较强的材料，例如选择为TaN，厚度大约为2～15纳米，形成方式可以选择为PVD法。然后在第一阻挡层205上形成第二阻挡层206，第二阻挡层206的材料选择为与铜粘结度较强的材料，例如选择为Ta，厚度大约为2～15纳米，形成方式为PVD法。

如图2C所示，采用刻蚀方法，以去除第一阻挡层205和第二阻挡层206位于通孔211底部的部分(即通孔211底部的第一阻挡层205和第二阻挡层206)。刻蚀方法可以选择为溅射刻蚀，即再溅射(resputter)，所采用的刻蚀气体可以选择为氩气。溅射刻蚀时所采用的功率选择为300～1200瓦。可选地，溅射刻蚀工艺采用过刻蚀工艺，即，在去除第一阻挡层205和第二阻挡层206位于所述通孔211底部的剩余部分后，继续去除第一铜互连层202上表面的氧化铜。

如图2D所示，在如图2C所示的结构上，即在通孔211内表面和沟槽212内表面上形成第三阻挡层207，第三阻挡层207的材料选择为与铜粘结度较强的材料，例如选择为Ta，形成方式为PVD法，厚度大约为5～20纳米。然后在通孔211和沟槽212中填充铜，形成第二铜互连层208，并采用CMP(化学机械抛光)或刻蚀等方式，去除第二铜互连层208、第三阻挡层207、第二阻挡层206以及第一阻挡层205高出层间介质层203的部分，以使第二铜互连层208、第三阻挡层207、第二阻挡层206以及第一阻挡层205的顶部均与层间介质层203的顶部齐平。至此，具有阻挡层的铜互连结构完成。

采用如上实施例制作的铜互连结构，由与层间介质层之间粘结度较强的第一阻挡层205、与铜之间粘结度较强的第二阻挡层206和第三阻挡层207构成的金属扩散阻挡层形成于第二铜互连层208和层间介质层203之间的界面处，可以防止铜原子扩散到层间介质层203中，而且能够防止由于铜原子扩散到相邻互连层和/或部件中而引起互连层之间的短路和/或部件性能降低。此外，由于第二阻挡层206和第三阻挡层207既附着粘结于第二铜互连层208又粘结于第一阻挡层205，因此在第二铜互连层208和第一阻挡层205之间沉积第二阻挡层206和第三阻挡层207提高了第二铜互连层208和第一阻挡层205之间的粘结强度，也提高了第二铜互连层208和层间介质层203之间的粘结强度。由于通孔211底部只有一层第三阻挡层207，从而增强了第一铜互连层202与第二铜互连层208通路之间的粘结强度，并且抑制了铜原子在第二铜互连层208和第一铜互连层202之间界面处的移动，从而增加抗电子迁移和热应力的能力，能够得到接触电阻降低的多层互连结构。

本实施例在形成第一阻挡层205和第二阻挡层206之后再去除第一阻挡层205和第二阻挡层206位于通孔211底部的部分，可以避免由于第一阻挡层205的厚度不够而在进行溅射刻蚀工艺时对通孔211和沟槽212侧壁以及层间介质层203顶部造成的损伤。一般情况下，与层间介质层203之间粘结度较强的第一阻挡层205的阻值较高，与铜之间粘结度较强的第二阻挡层206和第三阻挡层207的阻值较低，例如Ta比TaN的阻值低6～7倍。如果选择沉积过厚的第一阻挡层205会造成整个半导体器件的阻值的增高，因此选择阻值比第一阻挡层206低的第二阻挡层来增加厚度，既可以保证溅射工艺不会对通孔211和沟槽212侧壁以及层间介质层203顶部造成损伤，又能够不增加电阻。而且，采用溅射刻蚀工艺还能够提高通孔211和沟槽212侧壁覆盖的情况。可选地，还可以在进行溅射刻蚀步骤时，采取过刻蚀的方式，用以去除第一铜互连层202表面生成的氧化铜，能够提高半导体器件的整体性能。

实施例2

如图2A所示，提供前端器件结构201。前端器件结构201包括前序工艺中所形成的器件结构层，例如栅极、源极、漏极及其它互连层等常规结构等，其它互连层的具体举例为第一铜互连层202形成于前端器件结构201内并露出其上表面。前端器件结构201上形成有层间介质层203，形成方式可以是化学气相沉积法，材料可以选择为低k材料，例如是掺氟二氧化硅等。层间介质层203中具有采用双大马士革工艺形成的通孔211和形成于通孔211上方的沟槽212，且通孔211和沟槽212位于第一铜互连层202的正上方，露出第一铜互连层202。

如图2C所示，采用刻蚀方法，以去除第一阻挡层205和第二阻挡层206位于通孔211底部的部分(即通孔211底部的第一阻挡层205和第二阻挡层206)。刻蚀方法可以选择为溅射刻蚀，即再溅射，所采用的刻蚀气体可以选择为氩气。溅射刻蚀步骤分为两步：第一步，第一溅射刻蚀工艺步骤所采用的溅射功率高一些，例如溅射功率为600～1200瓦，以去除第一阻挡层205和第二阻挡层206位于通孔211底部的部分的总厚度的10％～50％，优选为20％～30％。然后进行第二步，第二溅射刻蚀工艺步骤所采用溅射功率低一些，例如溅射功率为300～500瓦，以去除第一阻挡层205和第二阻挡层206位于通孔211底部的剩余部分。可选地，溅射刻蚀工艺采用过刻蚀工艺，即，在去除第一阻挡层205和第二阻挡层206位于通孔211底部的剩余部分后，继续可以以去除第一铜互连层202上表面的氧化铜。

如图2D所示，在如图2C所示的结构上，即在通孔211内表面和沟槽212内表面上形成第三阻挡层207，第三阻挡层207的材料选择为与铜粘结度较强的材料，例如选择为Ta，形成方式为PVD法，厚度大于为5～20纳米。然后在通孔211和沟槽212内形成第二铜互连层208，即在通孔211和沟槽212的内表面上形成第二铜互连层208，并采用CMP或刻蚀等方式，去除第二铜互连层208、第三阻挡层207、第二阻挡层206以及第一阻挡层205高出层间介质层203的部分，使第二铜互连层208、第三阻挡层207、第二阻挡层206以及第一阻挡层205的顶部均与层间介质层203的顶部齐平。至此，具有阻挡层的铜互连结构完成。

根据实施例2，在进行溅射刻蚀时，分两步进行溅射刻蚀工艺，即分别采用第一功率和功率小于第一功率的第二功率依次进行溅射刻蚀工艺，这样除了具有如实施例1中的效果之外，还能够提高半导体器件的抗电迁移性。分别检测具有根据实施例2制作的铜互连结构的样品与具有根据实施例1制作的铜互连结构的样品的电性，发现两者的电性几乎一致，因此可以断定，采用两步溅射刻蚀工艺并未对半导体器件的电性造成影响。另外，通过检测具有根据实施例2制作的铜互连结构的样品与具有根据实施例1的铜互连结构的样品的抗电迁移性，发现具有根据实施例2制作的铜互连结构的样品比具有根据实施例1制作的铜互连结构的样品的抗电迁移性更高，抗电迁移的时间大约高了10倍左右，即具有根据实施例2制作的铜互连结构的样品具有更好抗电迁移的性能。

图3示出了根据本发明一个方面的制作半导体器件结构的工艺流程图。在步骤301中，提供前端器件结构，在前端器件结构上形成层间介质层，在层间介质层中形成通孔以及位于通孔上方的沟槽。在步骤302中，在通孔、沟槽以及层间介质层的表面上依次形成第一阻挡层和第二阻挡层。在步骤303中，采用溅射刻蚀工艺去除第一阻挡层和第二阻挡层位于通孔底部的部分。优选地，溅射刻蚀工艺依次采用第一功率和功率小于第一功率的第二功率。在步骤304中，在通孔、沟槽以及层间介质层的表面上形成第三阻挡层，以形成半导体器件结构。

根据如上所述的实施例制造的半导体器件可应用于多种集成电路(IC)中。根据本发明的IC例如是存储器电路，如随机存取存储器(RAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、静态RAM(SRAM)、或只读存储器(ROM)等等。根据本发明的IC还可以是逻辑器件，如可编程逻辑阵列(PLA)、专用集成电路(ASIC)、合并式DRAM逻辑集成电路(掩埋式动态随机存取存储器)、射频器件或任意其他电路器件。根据本发明的IC芯片可用于例如用户电子产品，如个人计算机、便携式计算机、游戏机、蜂窝式电话、个人数字助理、摄像机、数码相机、手机等各种电子产品中，尤其是射频产品中。

本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims

1.一种形成半导体器件结构的方法，依次包括：

(a)提供前端器件结构，在所述前端器件结构上形成层间介质层，在所述层间介质层中形成通孔以及位于所述通孔上方的沟槽；

(b)在所述通孔、所述沟槽以及所述层间介质层的表面上依次形成第一阻挡层和第二阻挡层；

(c)采用溅射刻蚀工艺去除所述第一阻挡层和所述第二阻挡层位于所述通孔底部的部分,所述(c)步骤依次包括：

（c1）对所述第一阻挡层和所述第二阻挡层位于所述通孔底部的部分进行采用第一功率的第一溅射刻蚀工艺步骤，以去除该部分的总厚度的10%～50%；

（c2）对所述第一阻挡层和所述第二阻挡层位于所述通孔底部的剩余部分进行第二溅射刻蚀工艺步骤，以去除该剩余部分，其中，第二溅射刻蚀工艺步骤采用功率小于所述第一功率的第二功率；和

(d)在所述通孔、所述沟槽以及所述层间介质层的表面上形成第三阻挡层，以形成所述半导体器件结构。

2.如权利要求1所述的方法，其特征在于，在所述第一溅射刻蚀工艺步骤中，所去除的部分在所述第一阻挡层和所述第二阻挡层位于所述通孔底部的部分的总厚度中占20%～30%。

3.如权利要求1～2中任一项所述的方法，其特征在于，所述第一阻挡层的材料是TaN。

4.如权利要求1～2中任一项所述的方法，其特征在于，所述第二阻挡层的材料是Ta。

5.如权利要求1～2中任一项所述的方法，其特征在于，所述第三阻挡层的材料是Ta。

6.如权利要求1或2所述的方法，其特征在于，所述第一功率是600～1200瓦。

7.如权利要求1或2所述的方法，其特征在于，所述第二功率是300～500瓦。

8.如权利要求1～2中任一项所述的方法，其特征在于，所述溅射刻蚀工艺采用过刻蚀工艺。

9.如权利要求1～2中任一项所述的方法，其特征在于，所述第三阻挡层的厚度为5～20纳米。

10.如权利要求1～2中任一项所述的方法，其特征在于，所述第一阻挡层的材料是TaN，所述第二阻挡层的材料是Ta，且所述第三阻挡层的材料是Ta。

11.如权利要求10所述的方法，其特征在于，所述第一功率是600～1200瓦，且所述第二功率是300～500瓦。

12.如权利要求1～2中任一项所述的方法，其特征在于，所述溅射刻蚀工艺采用的刻蚀气体为氩气。

13.一种制作铜互连结构的方法，包括：

提供如权利要求1～12中任一项所述的方法形成的所述半导体器件结构；

在所述半导体器件结构的所述通孔和所述沟槽中填充铜。

14.一种包含由权利要求1～12中任一项所述的方法形成的半导体器件结构或由权利要求13所述的方法制作的铜互连结构的集成电路，其中所述集成电路选自动态随机存取存储器、同步随机存取存储器、静态随机存取存储器、只读存储器、可编程逻辑阵列、专用集成电路和射频器件的其中至少一种。

15.一种包含由权利要求1～12中任一项所述的方法形成的半导体器件结构或由权利要求13所述的方法制作的铜互连结构的电子设备，其中所述电子设备选自便携式计算机、游戏机、蜂窝式电话、个人数字助理、摄像机和数码相机的其中至少一种。