Nothing Special   »   [go: up one dir, main page]

CN102341898A - 氮化物半导体装置及其制造方法 - Google Patents

氮化物半导体装置及其制造方法 Download PDF

Info

Publication number
CN102341898A
CN102341898A CN2009801577600A CN200980157760A CN102341898A CN 102341898 A CN102341898 A CN 102341898A CN 2009801577600 A CN2009801577600 A CN 2009801577600A CN 200980157760 A CN200980157760 A CN 200980157760A CN 102341898 A CN102341898 A CN 102341898A
Authority
CN
China
Prior art keywords
nitride semiconductor
semiconductor layer
semiconductor device
type
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2009801577600A
Other languages
English (en)
Inventor
杉本雅裕
副岛成雅
上杉勉
树神雅人
石井荣子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Publication of CN102341898A publication Critical patent/CN102341898A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/477—Vertical HEMTs or vertical HHMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

本发明提供一种能够抑制漏电流的产生的纵型的氮化物半导体装置以及该氮化物半导体装置的制造方法。氮化物半导体装置(100)为纵型的HEMT，其具有：n-型的GaN的第一氮化物半导体层(2)；p+型的GaN的第二氮化物半导体层(6a、6b)；n-型的GaN的第三氮化物半导体层(9)；与第三氮化物半导体层(9)的表面异质接合的、n-型的AlGaN的第四氮化物半导体层(8)。在从第三氮化物半导体层(9)的边缘隔开的位置处设置有开口(11a、11b)，所述开口(11a、11b)贯穿第三氮化物半导体层(9)并到达第二氮化物半导体层(6a、6b)的表面。开口(11a、11b)内设置有源极电极(12a、12b)。与源极电极(21a、12b)相接的蚀刻损伤(7b)被未形成蚀刻损伤的区域包围。

Description

氮化物半导体装置及其制造方法
技术领域
本发明涉及一种氮化物半导体装置及其制造方法。尤其是涉及一种纵型的氮化物半导体装置及其制造方法。
背景技术
目前开发出一种纵型的氮化物半导体装置。这种氮化物半导体装置具有n型的氮化物半导体层和在其表面上层叠的p型的氮化物半导体层。在p型层上形成有贯穿该p型层的槽，并且n型层在该槽中延伸。通过在p型层的槽中延伸的n型层，从而确保了沿纵向延伸的n沟道型的电流路径，进而实现了纵型的半导体装置(一对电极被分开设置在半导体基板的表面和背面这两个面上的半导体装置)。
在专利文献1中，公开了一种纵型的氮化物半导体装置500及其制造方法。图13图示了该氮化物半导体装置500的剖视图。氮化物半导体装置500为，具有HEMT(High Electron Mobility Transistor，高电子迁移率晶体管)结构的n沟道型的纵型的氮化物半导体装置。即，在背面上形成有漏极电极118，在表面上形成有一对源极电极112a、112b，从而电流沿纵向流通。氮化物半导体装置500具有由n+型的GaN形成的氮化物半导体基板102。在氮化物半导体基板102的表面上，设置有由n-型的GaN形成的第一氮化物半导体层104。在第一氮化物半导体层104的表面的一部分上，设置有由p+型的GaN形成的一对第二氮化物半导体层106a、106b。在第一氮化物半导体层104的表面和第二氮化物半导体层106a、106b的表面上，设置有由n-型的GaN形成的第三氮化物半导体层109。在第三氮化物半导体层109的表面上，以异质接合的方式设置有由n-型的AlGaN形成的第四氮化物半导体层108。在第四氮化物半导体层108的上方设置有栅电极116。在氮化物半导体装置500的终端部且第二氮化物半导体层106a、106b的各表面上，设置有一对源极电极112a、112b。在氮化物半导体装置500中，当向栅电极116施加正电压时，在第三氮化物半导体层109和第四氮化物半导体层108的异质接合面上，将形成有二维电子气(以下，记述为2DEG)。其结果为，氮化物半导体装置100将接通。氮化物半导体装置500利用2DEG而使电子移动。
专利文献1：日本特开2008-263412号公报
发明内容
发明所要解决的课题
由于GaN等氮化化合物为化学性稳定的材料，因而利用湿式蚀刻法进行蚀刻较为困难。因此，在对GaN进行蚀刻时，通常利用RIE(Reactive IonEtching，反应离子蚀刻)等的干式蚀刻法。当利用干式蚀刻法时，GaN的表面将被暴露在蚀刻气体的等离子体中，从而N将从被暴露在等离子体中的GaN的表面上脱离。在制造专利文献1的氮化物半导体装置500的方法中，在第二氮化物半导体层106a、106b的表面上形成了第三氮化物半导体层109和第四氮化物半导体层108之后，通过干式蚀刻而去除形成了一对源极电极112a、112b的范围内的、第三氮化物半导体层109和第四氮化物半导体层108。此时，氮化物半导体基板102的侧面、第一氮化物半导体层104的侧面、和因蚀刻而露出的第二氮化物半导体层106a、106b的表面的一部分以及侧面将被暴露在蚀刻气体的等离子体中，从而形成蚀刻损伤。在氮化物半导体基板102的形成有蚀刻损伤的区域103中，N将脱离。在第一氮化物半导体层104的形成有蚀刻损伤的区域105中，N将脱离，从而形成有蚀刻损伤的区域105的n型杂质的浓度将升高。另外，在第二氮化物半导体层106a、106b的形成有蚀刻损伤的区域107中，N将脱离，从而形成有蚀刻损伤的区域107将被n型化。其结果为，形成了n型的电流路径，所述n型的电流路径从漏极电极118起经由氮化物半导体基板102和形成有蚀刻损伤的区域105、107，而到达源极电极112a、112b。因此，当在漏极电极118与源极电极112a、112b之间施加电压时，有时会经由该电流路径而在漏极电极118与源极电极112a、112b之间产生漏电流。
本发明是鉴于上述的课题而作出的。本发明的目的在于，提供一种能够抑制漏电流的产生的纵型的氮化物半导体装置以及制造这种氮化物半导体装置的方法。
用于解决课题的方法
本发明涉及一种氮化物半导体装置。本发明的氮化物半导体装置具备第一氮化物半导体层、第二氮化物半导体层、第三氮化物半导体层和表面电极。第一氮化物半导体层为n型。第二氮化物半导体层为p型，并被设置在第一氮化物半导体层的表面的一部分上。第三氮化物半导体层为n型，并被设置在第一氮化物半导体层的表面和第二氮化物半导体层的表面上。表面电极被设置在第二氮化物半导体层的表面的一部分上。在从第三氮化物半导体层的边缘隔开的位置处设置有开口，所述开口贯穿第三氮化物半导体层，并到达第二氮化物半导体层的表面。在开口内设置有表面电极。另外，在氮化物半导体装置的背面设置有背面电极。
在上述的氮化物半导体装置中，在第三氮化物半导体层上形成的开口被设置在从第三氮化物半导体层的边缘隔开的位置处。因此，当在第三氮化物半导体层上形成开口时，虽然在第二氮化物半导体层中与形成有开口的位置相对应的区域上将被形成蚀刻损伤，但是在由第三氮化物半导体层覆盖的区域上不会被形成蚀刻损伤。因此，在第二氮化物半导体层上所形成的蚀刻损伤(与表面电极相接的蚀刻损伤)被第二氮化物半导体层中未形成蚀刻损伤的区域包围。即，形成有蚀刻损伤的区域通过p型的第二氮化物半导体层，而与形成有其它的蚀刻损伤的部位隔开。其结果为，从背面电极起经由形成有蚀刻损伤的区域而到达表面电极的电流路径不连续，从而抑制了在背面电极与表面电极之间产生漏电流的现象。
在上述的氮化物半导体装置中，优选为，还具备第四氮化物半导体层，所述第四氮化物半导体层与第三氮化物半导体层的表面异质接合。此时，能够实现在第三氮化物半导体层和第四氮化物半导体层之间的异质接合面上形成有沟道的HEMT。
在上述的氮化物半导体装置中，优选为，表面电极与设置在氮化物半导体装置的终端部和开口之间的第三氮化物半导体层隔开。这种情况下，在制造氮化物半导体装置时，能够减少为形成表面电极所需要的材料量。
在上述的氮化物半导体装置中，优选为，第三氮化物半导体层被设置到氮化物半导体装置的终端部为止。这种情况下，在制造氮化物半导体装置时，能够减少被形成蚀刻损伤的区域。其结果为，能够有效地抑制在背面电极与表面电极之间产生漏电流的现象。
在上述的氮化物半导体装置中，优选为，第二氮化物半导体层的终端部露出。形成有蚀刻损伤的第一氮化物半导体层与形成有蚀刻损伤的第二氮化物半导体层相比，n型杂质的浓度更高，从而更容易产生漏电流。在上述的氮化物半导体装置中，由于第二氮化物半导体层的终端部侧的侧面未被第一氮化物半导体层覆盖，因而能够减少第一氮化物半导体层中被形成蚀刻损伤的区域。因此，能够有效地抑制在背面电极与表面电极之间产生漏电流的现象。
本发明的其它形式的氮化物半导体装置在面对第二氮化物半导体层的表面的范围内的、与表面电极接触的部分上，具有蚀刻损伤。蚀刻损伤被不具有蚀刻损伤的第二氮化物半导体层包围。在该氮化物半导体装置中，位于形成有开口的区域的正下方的蚀刻损伤(与表面电极相接的蚀刻损伤)与在其它部位上形成的蚀刻损伤不连续。因此，从背面电极起经由蚀刻损伤而到达表面电极的电流路径不连续，从而抑制了在背面电极与表面电极之间产生漏电流的现象。并且，蚀刻损伤能够在制造氮化物半导体装置后，通过例如TEM(Transmission Electron Microscope，透射电子显微镜)等而被检测出。
制造上述的氮化物半导体装置的方法包括第三氮化物半导体层形成工序、开口形成工序和表面电极形成工序。在第三氮化物半导体层形成工序中，在第二氮化物半导体层的表面形成第三氮化物半导体层。在开口形成工序中，以从第三氮化物半导体层的表面起贯穿第三氮化物半导体层至到达第二氮化物半导体层为止的方式，对第三氮化物半导体层的一部分进行蚀刻，从而形成所述开口。在表面电极形成工序中，在开口形成工序之后，在露出于开口内的第二氮化物半导体层的表面上形成表面电极。
在本方法中，当通过开口形成工序形成开口时，在第二氮化物半导体层上，于氮化物半导体装置的终端部与开口之间残存有第三氮化物半导体层。因此，第二氮化物半导体层的表面中的、被第三氮化物半导体层覆盖的区域上，未被形成蚀刻损伤。其结果为，在开口的正下方形成的第二氮化物半导体层的蚀刻损伤被未形成蚀刻损伤的第二氮化物半导体层包围。即，在第三氮化物半导体层的终端部上形成的蚀刻损伤与在开口的正下方形成的第二氮化物半导体层的蚀刻损伤不连续。通过本方法而制造出的氮化物半导体装置抑制了在背面电极与表面电极之间产生漏电流的现象。
上述的制造方法优选为，包括离子注入工序，在开口形成工序之前，向氮化物半导体装置的终端部与开口之间的部位，注入被离子化的N或Al或C或Mg。即使从背面电极起经由形成有蚀刻损伤的区域而到达表面电极的电流路径不连续，有时也会流有漏电流。在上述的方法中，通过离子注入工序，从而第三氮化物半导体层的电阻率会升高。由此，能够抑制在第二氮化物半导体层的表面中的、被第三氮化物半导体层覆盖的区域中流有漏电流的现象。从而能够有效地抑制在背面电极与表面电极之间流有漏电流的现象。
发明的効果
根据本发明，能够实现一种可抑制漏电流的产生的纵型的氮化物半导体装置。另外，能够制造出这种氮化物半导体装置。
附图说明
图1为表示第一实施例所涉及的氮化物半导体装置100的剖视图。
图2为表示氮化物半导体装置100的制造方法的工序(1)的剖视图。
图3为表示氮化物半导体装置100的制造方法的工序(2)的剖视图。
图4为表示氮化物半导体装置100的制造方法的工序(3)的剖视图。
图5为表示氮化物半导体装置100的制造方法的工序(4)的剖视图。
图6为表示氮化物半导体装置100的制造方法的工序(5)的剖视图。
图7为表示氮化物半导体装置100的制造方法的工序(6)的剖视图。
图8为表示氮化物半导体装置100的制造方法的工序(7)的剖视图。
图9为表示氮化物半导体装置100的制造方法的工序(8)的剖视图。
图10为表示第二实施例所涉及的氮化物半导体装置200的剖视图。
图11为表示第三实施例所涉及的氮化物半导体装置300的剖视图。
图12为表示第四实施例所涉及的氮化物半导体装置400的剖视图。
图13为表示现有的氮化物半导体装置500的剖视图。
符号说明
2、32、52、72、102：氮化物半导体基板
3、33、53、73：(在氮化物半导体基板上形成的)蚀刻损伤
4、34、54、74、104：第一氮化物半导体层
5、35、55、75：(在第一氮化物半导体层上形成的)蚀刻损伤
6a、6b、36a、36b、56a、56b、76a、76b、106a、106b：第二氮化物半导体层
7a、7b、37a、37b、57a、57b、77a、77b：(在第二氮化物半导体层上形成的)蚀刻损伤
8、38、58、78、108：第四氮化物半导体层
9、39、59、79、109：第三氮化物半导体层
10、40、60、80、110：栅绝缘膜
11a、11b、41a、41b、61a、61b、81a、81b：开口
12a、12b、42a、42b、62a、62b、82a、82b、112a、112b：源极电极
14a、14b、44a、44b、64a、64b、84a、84b、114a、114b：源极区域
16、46、66、86、116：栅电极
18、48、68、88、118：漏极电极
22：Al离子
24：第三硅氧化膜
26：第四硅氧化膜
100、200、300、400、500：氮化物半导体装置
103、105、107：形成有蚀刻损伤的区域
具体实施方式
下面对上述的本发明的技术特征进行列举。
(特征1)第三氮化物半导体层的通式为AlXGaYIn1-X-YN(但是，0≤X≤1、0≤Y≤1、0≤1-X-Y≤1)。这种情况下，能够在第三氮化物半导体层和第四氮化物半导体层之间形成异质接合面。
(特征2)蚀刻损伤不连续的区域的间隔在1μm以上。这种情况下，能够有效地抑制在蚀刻损伤不连续的区域中流通有漏电流的情况。
实施例
下面参照视图，对实施例进行说明。
(第一实施例)
图1图示了第一实施例所涉及的氮化物半导体装置100的一部分的剖视图。半导体装置100为具有HEMT(High Electron Mobility Transistor，高电子迁移率晶体管)结构的n沟道型的纵型的半导体装置。即，在背面上形成有漏极电极(背面电极)18，在表面上形成有一对源极电极(表面电极)12a、12b，从而电流沿纵向流动。氮化物半导体装置100具有氮化物半导体基板2。氮化物半导体基板2由n+型的GaN形成。氮化物半导体基板2的表面上层叠有第一氮化物半导体层4。第一氮化物半导体层4由n-型的GaN形成。第一氮化物半导体层4的表面上设置有一对第二氮化物半导体层6a、6b。第二氮化物半导体层6a、6b由p+型的GaN形成。第二氮化物半导体层6a、6b之间以及第二氮化物半导体层6a、6b的外侧面上，形成有第一氮化物半导体层4。第一氮化物半导体层4的表面和第二氮化物半导体层6a、6b的表面上，层叠有第三氮化物半导体层9。第三氮化物半导体层9由n-型的GaN形成。另外，第一氮化物半导体层4和第三氮化物半导体层9的杂质浓度相等。第三氮化物半导体层9的表面上层叠有第四氮化物半导体层8。第四氮化物半导体层8由n-型的AlGaN形成。第四氮化物半导体层8与第三氮化物半导体层9相比，能带隙更大。第四氮化物半导体层8与第三氮化物半导体层9异质接合。
第四氮化物半导体层8的一部分和第三氮化物半导体层9的一部分上，设置有一对开口11a、11b，所述一对开口11a、11b从第四氮化物半导体层8的表面起贯穿第三氮化物半导体层9，并到达第二氮化物半导体层6a、6b的表面。第二氮化物半导体层6a、6b的各表面的一部分上，设置有一对n+型的源极区域14a、14b。各源极区域14a、14b跨第三氮化物半导体层9和第四氮化物半导体层8而被形成在面向开口11的位置上，并且异质接合面穿过其内部。各开口11a、11b内设置有一对源极电极12a、12b。一对源极电极12a、12b与第二氮化物半导体层6a、6b的表面的一部分相接，并且与源极区域14a、14b相接。源极电极12a、12b经由源极区域14a、14b而与第三氮化物半导体层9和第四氮化物半导体层8导通。第四氮化物半导体层8的表面被栅绝缘膜10覆盖。在栅绝缘膜10的表面中的、被一对源极电极12a、12b所夹的范围内，设置有栅电极(控制电极)16。氮化物半导体装置100的终端部与例如元件分离部(未图示)相接。在元件分离部上设置有例如元件分离用沟槽(未图示)，从而使氮化物半导体装置100与其它的氮化物半导体装置电分离。
接下来，对氮化物半导体装置100的动作进行说明。氮化物半导体装置100以向源极电极12a、12b和漏极电极18之间施加电压的方式而使用。当未向栅电极16施加正电压时，则不会在第三氮化物半导体层9和第四氮化物半导体层8之间的异质接合面上形成2DEG。因此，氮化物半导体装置100将维持关闭状态。当向栅电极16施加正电压时，将在位于一对源极区域14a、14b之间的、第三氮化物半导体层9和第四氮化物半导体层8的异质接合面上形成2DEG。其结果为，氮化物半导体装置100将接通。氮化物半导体装置100利用2DEG而使电子移动。电子的移动度较高，从而能够实现高速动作。
接下来，对氮化物半导体装置100的制造方法进行说明。首先，在以GaN为材料的n+型的氮化物半导体基板2的表面上，利用MOCVD法而使以GaN为材料的n-型的第一氮化物半导体层4进行晶体生长。氮化物半导体基板2的杂质浓度为3×1018cm-3，导入的杂质为Si，厚度为200μm。第一氮化物半导体层4的杂质浓度为3×1016cm-3，导入的杂质为Si，生长的厚度为6μm。接下来，如图2所示，在第一氮化物半导体层4的表面上，利用MOCVD法而形成以GaN为材料的p+型的第二氮化物半导体层6。第二氮化物半导体层6的杂质浓度为1×1018cm-3，导入的杂质为Mg，生长的厚度为0.5μm。
接下来，如图3所示，在第二氮化物半导体层6的表面的一部分上，形成第一硅氧化膜20。接下来，以第一硅氧化膜20为掩膜，从第二氮化物半导体层6的表面起直至到达第二氮化物半导体层4的表面为止(到0.5μm的深度为止)，实施干式蚀刻。由此，第二氮化物半导体层6被分离成一对第二氮化物半导体层6a、6b。干式蚀刻方法例如利用RIE法。接下来，在通过干式蚀刻而露出的第一氮化物半导体层4的表面4a上，利用MOCVD法而使n-型的GaN进行晶体生长，从而进一步形成第一氮化物半导体层4。此时，将第一氮化物半导体层4形成到第一氮化物半导体层4的表面成为与第二氮化物半导体层6a、6b的表面相同的高度为止。即，进一步形成0.5μm厚度的第一氮化物半导体层4。接下来，如图4所示，利用HF水溶液等去除第一硅氧化膜20。
接下来，在第一氮化物半导体层4和第二氮化物半导体层6a、6b的表面上，利用MOCVD法而形成100nm的n-型的第三氮化物半导体层9。第三氮化物半导体层9的材料以及杂质浓度与第一氮化物半导体层4相等。接下来，如图5所示，在第三氮化物半导体层9的表面上，利用MOCVD法而形成以Al0.3Ga0.7N为材料的n-型的第四氮化物半导体层8。第四氮化物半导体层8的杂质浓度为1×1016cm-3，生长的厚度为25nm。接下来，在第四氮化物半导体层8的表面上形成第二硅氧化膜(未图示)。接下来，去除第二硅氧化膜的一部分，从而使形成源极区域14a、14b的范围内的第四氮化物半导体层8露出。接下来，利用离子注入装置，连续向露出的第四氮化物半导体层8的表面注入N和Si。N的注入量为1×1016cm-3，注入时的加速电压为35keV。Si的注入量为1×1015cm-2，注入时的加速电压为65keV。接下来，如图6所示，在去除第二硅氧化膜后，在整个表面上形成第三硅氧化膜24，并实施退火处理。退火温度为1300℃，退火时间为5分钟。由此，在注入了N和Si的区域上形成了n+型的源极区域14a、14b。
接下来，将覆盖在源极区域14a、14b的外侧的第四氮化物半导体层8的表面上的第三硅氧化膜24去除。接下来，如图7所示，从第四氮化物半导体层8的表面注入Al离子22。通过该注入，从而在未被第三硅氧化膜24覆盖的部分中，Al离子22将到达如下的深度为止，即，贯穿第四氮化物半导体层8并到达第三氮化物半导体层9的深度。其结果为，提高了第三氮化物半导体层9中注入有Al离子的部位的电阻率。接下来，在去除第三硅氧化膜24之后，在整个表面上形成第四硅氧化膜26。接下来，去除第四硅氧化膜26的一部分，从而使形成开口11a、11b的范围内的第四氮化物半导体层8和覆盖终端部的第四氮化物半导体层8露出。接下来，如图8所示，从露出的第四氮化物半导体层8的表面起，直至贯穿第三氮化物半导体层9并到达第二氮化物半导体层6a、6b为止，实施干式蚀刻。此时，在氮化物半导体基板2、第一氮化物半导体层4和第二氮化物半导体层6a、6b的露出部位上，将产生蚀刻损伤。
接下来，去除第四硅氧化膜26。接下来，利用HTO(High-Temperature-Oxide，高温氧化物)-CVD(Chemical VaporDeposition，化学气相沉积)法，而在第四氮化物半导体层8和源极区域14a、14b的表面上，形成50nm的栅绝缘膜10。接下来，如图9所示，通过蚀刻而去除形成于源极区域14a、14b的表面上的栅绝缘膜10的一部分。接下来，将Ti膜以10nm的厚度、Al膜以100nm的厚度蒸镀在露出于开口11a、11b内的第二氮化物半导体层6a、6b的表面和各源极区域14a、14b的表面上，从而形成一对源极电极12a、12b。同样，将Ti膜以10nm的厚度、Al膜以100nm的厚度蒸镀在氮化物半导体基板2的背面上，从而形成漏极电极18。接下来，在栅绝缘膜10的表面上且覆盖位于一对源极区域12a、12b之间的第四氮化物半导体层8的上方的范围内，以Ni为材料而形成栅电极16。由此，制成了氮化物半导体装置100(图1)。
在氮化物半导体装置100的制造方法中，在氮化物半导体基板2的终端部处形成有蚀刻损伤3。另外，在氮化物半导体装置100的终端部且第一氮化物半导体层4的一部份上，形成有n型杂质的浓度高于第一氮化物半导体层4的其它部分的蚀刻损伤5。另外，在面对第二氮化物半导体层6a、6b的表面的范围中的、不与第三氮化物半导体层9相接的范围内，形成有蚀刻损伤7a、7b，从而被n型化。因此，在表面电极12a、12b的正下方形成的蚀刻损伤7b被未形成蚀刻损伤的第二氮化物半导体层6a、6b包围。即，蚀刻损伤5和蚀刻损伤7b不连续。其结果为，在氮化物半导体装置100中，漏极电极18和源极电极12a、12b之间的电流路径不连续，从而抑制了在漏极电极18和源极电极12a、12b之间产生漏电流的现象。另外，蚀刻损伤不连续的区域的间隔(蚀刻损伤7a和蚀刻损伤7b的间隔)在1μm以上。因此，能够有效地抑制漏电流流通于蚀刻损伤不连续的区域内的现象。
(第二实施例)
图10中图示了第二实施例所涉及的氮化物半导体装置200的剖视图。在图10中，于图1的附图标记上加上30后所表示的部件与图1中所说明的部件相同。在氮化物半导体装置200中，各源极电极42a、42b在终端部侧与第三氮化物半导体层39以及第四氮化物半导体层38隔开。因此，在氮化物半导体装置200中，与第一实施例中的氮化物半导体装置100相比，能够减少用于形成各源极电极42a、42b所需的金属材料的量。
(第三实施例)
图11中图示了第三实施例所涉及的氮化物半导体装置300的剖视图。在图11中，于图1的附图标记上加上50后所表示的部件与图1中所说明的部件相同。在氮化物半导体装置300中，第三氮化物半导体层59被连续设置到氮化物半导体装置300的终端部为止。即，在除了开口61a、61b以外的第二氮化物半导体层56a、56b的整个表面上，设置有第三氮化物半导体层59。
在制造氮化物半导体装置300的方法中，在形成开口61a、61b的工序(相当于第一实施例的图8的工序)中，仅对需形成开口61a、61b的范围进行蚀刻。因此，仅在氮化物半导体基板52的终端部、第一氮化物半导体层54的终端部、和形成有开口61a、61b的范围内的第二氮化物半导体层56a、56b的表面上，形成了蚀刻损伤。因此，蚀刻损伤57b和蚀刻损伤55不连续。在氮化物半导体装置300中，由于在通过开口61a、61b而露出于表面的区域以外的、第二氮化物半导体层56a、56b的表面上未形成蚀刻损伤，因而与第一实施例中的氮化物半导体装置100相比，形成蚀刻损伤的区域更少。因此，能够有效地抑制在漏极电极68和源极电极62a、62b之间产生漏电流的现象。
(第四实施例)
图12中图示了第四实施例所涉及的氮化物半导体装置400的剖视图。在图11中，于图1的附图标记上加上70后所表示的部件与图1中所说明的部件相同。氮化物半导体装置400采用如下结构，即，在第三实施例的氮化物半导体装置300中，对覆盖了第二氮化物半导体层56a、56b的终端部侧的侧面的、第一氮化物半导体层54进行蚀刻，直到深于第二氮化物半导体层56a、56b的背面的深度为止。即，在氮化物半导体装置400中，第二氮化物半导体层76a、76b的侧面是露出的。因此，在第一氮化物半导体层74上被形成蚀刻损伤的区域减少。在此，由于在第一氮化物半导体层74上形成的蚀刻损伤75为n+型，在第二氮化物半导体层76a、76b上形成的蚀刻损伤77b为n-型，因此，在第一氮化物半导体层74上形成的蚀刻损伤75与在第二氮化物半导体层76a、76b上形成的蚀刻损伤77b相比，载流子阻抗更低。即，蚀刻损伤75与蚀刻损伤77b相比，更容易流有漏电流。在氮化物半导体装置400中，通过减少在第一氮化物半导体层74上形成的蚀刻损伤75，能够有效地抑制在漏极电极88和源极电极82a、82b之间产生的漏电流。
以上，对本发明的实施例进行了详细说明，但是这些说明只不过为例示，并不用于限定权利要求的范围。在权利要求所述的技术中，包含对以上例示的具体示例进行各种各样的变形、改变后的内容。
在本说明书或附图中所说明的技术要素，是单独或以各种组合的形式来发挥技术上的有用性的，其并不限定于申请时权利要求中所记载的组合。另外，在本说明书或附图中所例示的技术为，能够同时实现多个目的技术，且实现其中的一个目的本身也具有技术上的有用性。

Claims (8)

1.一种氮化物半导体装置，其特征在于，
具备：
n型的第一氮化物半导体层；
p型的第二氮化物半导体层，其被设置在该第一氮化物半导体层的表面的一部分上；
n型的第三氮化物半导体层，其被设置在所述第一氮化物半导体层的表面和所述第二氮化物半导体层的表面上；
表面电极，其被设置在所述第二氮化物半导体层的表面的一部分上，
在所述第三氮化物半导体层上，于从其边缘隔开的位置处设置有开口，所述开口贯穿所述第三氮化物半导体层并到达所述第二氮化物半导体层的表面，
在该开口内设置有所述表面电极。
2.如权利要求1所述的氮化物半导体装置，其特征在于，
还具备n型的第四氮化物半导体层，所述第四氮化物半导体层与所述第三氮化物半导体层的表面异质接合。
3.如权利要求1或2所述的氮化物半导体装置，其特征在于，
所述表面电极与设置在所述氮化物半导体装置的终端部和所述开口之间的所述第三氮化物半导体层隔开。
4.如权利要求1至3中的任意一项所述的氮化物半导体装置，其特征在于，
所述第三氮化物半导体层被设置到所述氮化物半导体装置的终端部为止。
5.如权利要求1至4中的任意一项所述的氮化物半导体装置，其特征在于，
所述第二氮化物半导体层的终端部露出。
6.一种氮化物半导体装置，其特征在于，
具备：
n型的第一氮化物半导体层；
p型的第二氮化物半导体层，其被设置在该第一氮化物半导体层的表面的一部分上；
n型的第三氮化物半导体层，其被设置在所述第一氮化物半导体层的表面和所述第二氮化物半导体层的表面上；
表面电极，其被设置在所述第二氮化物半导体层的表面的一部分上，
在面对所述第二氮化物半导体层的表面的范围内的、与所述表面电极接触的部分上，具有蚀刻损伤，
该蚀刻损伤被不具有蚀刻损伤的所述第二氮化物半导体层包围。
7.一种氮化物半导体装置的制造方法，其为制造权利要求1至6中的任意一项所述的氮化物半导体装置的方法，其特征在于，包括：
第三氮化物半导体层形成工序，在所述第二氮化物半导体层的表面上形成所述第三氮化物半导体层；
开口形成工序，以从所述第三氮化物半导体层的表面起贯穿所述第三氮化物半导体层至到达所述第二氮化物半导体层为止的方式，对所述第三氮化物半导体层的一部分进行蚀刻，从而形成所述开口；
表面电极形成工序，在露出于该开口内的所述第二氮化物半导体层的表面上形成所述表面电极。
8.如权利要求7所述的氮化物半导体装置的制造方法，其特征在于，
包括离子注入工序，在所述开口形成工序之前，向所述第三氮化物半导体层中的、所述氮化物半导体装置的终端部与所述开口之间的部位，注入被离子化的N或Al或C或Mg。
CN2009801577600A 2009-03-02 2009-03-02 氮化物半导体装置及其制造方法 Pending CN102341898A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2009/053834 WO2010100709A1 (ja) 2009-03-02 2009-03-02 窒化物半導体装置とその製造方法

Publications (1)

Publication Number Publication Date
CN102341898A true CN102341898A (zh) 2012-02-01

Family

ID=42709287

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801577600A Pending CN102341898A (zh) 2009-03-02 2009-03-02 氮化物半导体装置及其制造方法

Country Status (5)

Country Link
US (1) US20110316049A1 (zh)
EP (1) EP2405467A1 (zh)
JP (1) JPWO2010100709A1 (zh)
CN (1) CN102341898A (zh)
WO (1) WO2010100709A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107731889A (zh) * 2016-08-12 2018-02-23 比亚迪股份有限公司 高电子迁移率半导体器件及其制备方法
CN110291645A (zh) * 2016-12-28 2019-09-27 克罗米斯有限公司 用于垂直型功率器件的方法和系统

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5569321B2 (ja) * 2010-10-07 2014-08-13 住友電気工業株式会社 半導体装置およびその製造方法
JP2012156250A (ja) * 2011-01-25 2012-08-16 Toyota Motor Corp ｐ型のＩＩＩ族窒化物半導体層を含む半導体装置とその製造方法
US8470652B1 (en) 2011-05-11 2013-06-25 Hrl Laboratories, Llc Monolithic integration of group III nitride enhancement layers
JP5841417B2 (ja) * 2011-11-30 2016-01-13 株式会社日立製作所 窒化物半導体ダイオード
JP6245791B2 (ja) * 2012-03-27 2017-12-13 日亜化学工業株式会社 縦型窒化物半導体素子およびその製造方法
US9583608B2 (en) * 2012-08-03 2017-02-28 Panasonic Intellectual Property Management Co., Ltd. Nitride semiconductor device and method for manufacturing nitride semiconductor device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002314097A (ja) * 2001-04-16 2002-10-25 Auto Network Gijutsu Kenkyusho:Kk 接合型電界効果トランジスタ
JP2004260140A (ja) * 2003-02-06 2004-09-16 Toyota Central Res & Dev Lab Inc Ｉｉｉ族窒化物半導体を有する半導体素子
JP2005527969A (ja) * 2002-03-26 2005-09-15 サイスド エレクトロニクス デヴェロプメント ゲゼルシャフト ミット ベシュレンクテル ハフツング ウント コンパニ コマンディートゲゼルシャフト スイッチング素子と縁部素子とを備えた半導体装置
US20060231861A1 (en) * 2005-03-25 2006-10-19 Nichia Corporation Field effect transistor and method of manufacturing the same
CN101150056A (zh) * 2006-09-20 2008-03-26 株式会社丰田中央研究所 制造p-型Ⅲ族氮化物半导体的方法和制造其电极的方法
JP2008235543A (ja) * 2007-03-20 2008-10-02 Toyota Central R&D Labs Inc 半導体装置とその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002314097A (ja) * 2001-04-16 2002-10-25 Auto Network Gijutsu Kenkyusho:Kk 接合型電界効果トランジスタ
JP2005527969A (ja) * 2002-03-26 2005-09-15 サイスド エレクトロニクス デヴェロプメント ゲゼルシャフト ミット ベシュレンクテル ハフツング ウント コンパニ コマンディートゲゼルシャフト スイッチング素子と縁部素子とを備えた半導体装置
JP2004260140A (ja) * 2003-02-06 2004-09-16 Toyota Central Res & Dev Lab Inc Ｉｉｉ族窒化物半導体を有する半導体素子
US20060231861A1 (en) * 2005-03-25 2006-10-19 Nichia Corporation Field effect transistor and method of manufacturing the same
CN101150056A (zh) * 2006-09-20 2008-03-26 株式会社丰田中央研究所 制造p-型Ⅲ族氮化物半导体的方法和制造其电极的方法
JP2008235543A (ja) * 2007-03-20 2008-10-02 Toyota Central R&D Labs Inc 半導体装置とその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107731889A (zh) * 2016-08-12 2018-02-23 比亚迪股份有限公司 高电子迁移率半导体器件及其制备方法
CN110291645A (zh) * 2016-12-28 2019-09-27 克罗米斯有限公司 用于垂直型功率器件的方法和系统
CN110291645B (zh) * 2016-12-28 2023-06-06 克罗米斯有限公司 用于垂直型功率器件的方法和系统

Also Published As

Publication number Publication date
WO2010100709A1 (ja) 2010-09-10
US20110316049A1 (en) 2011-12-29
JPWO2010100709A1 (ja) 2012-09-06
EP2405467A1 (en) 2012-01-11

Similar Documents

Publication Publication Date Title
US9406773B2 (en) Semiconductor device and method of manufacturing the same
US11551927B2 (en) High electron mobility transistor (HEMT) having an indium-containing layer and method of manufacturing the same
US9287368B2 (en) Nitride semiconductor device and method for manufacturing same
US9525044B2 (en) Method of manufacturing a spacer supported lateral channel FET
CN102341898A (zh) 氮化物半导体装置及其制造方法
CN105489653A (zh) 半导体器件及其制造方法
JP6461063B2 (ja) 半導体装置とその製造方法
JP2014507803A (ja) ＧａＮトランジスタのイオン注入されたセルフアラインゲート構造
CN105742360A (zh) 半导体器件及其制造方法
KR20230082182A (ko) 고전압 반도체 소자 및 제조방법
US20130341640A1 (en) Semiconductor device and method for manufacturing same
US9640672B2 (en) Diode device and method for manufacturing the same
JP5453892B2 (ja) 窒化物半導体装置
JP2013229458A (ja) ヘテロ接合電界効果型トランジスタおよびその製造方法
JP2013120871A (ja) ヘテロ接合電界効果型トランジスタおよびその製造方法
JP5707763B2 (ja) 半導体装置の製造方法
CN111712925B (zh) 半导体装置
WO2015006131A1 (en) Method to fabricate self-aligned isolation in gallium nitride devices and integrated circuits
US20170263770A1 (en) Semiconductor device and manufacturing method of the same
US10763358B2 (en) High voltage semiconductor device and method of manufacturing same
JP2009267029A (ja) 窒化物半導体素子および窒化物半導体素子の製造方法
CN113597661A (zh) 半导体装置以及半导体装置的制造方法
US8143139B2 (en) Method of fabricating extended drain MOS transistor
JP2005285924A (ja) 電界効果トランジスタ
CN118630036A (zh) 氮化物半导体装置及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120201