CN102214429A

CN102214429A - 使用具有嵌入式时钟信号的单一位准数据传输的显示器驱动系统

Info

Publication number: CN102214429A
Application number: CN2010105278759A
Authority: CN
Inventors: 全炫奎; 文龙焕
Original assignee: Silicon Works Co Ltd
Current assignee: LX Semicon Co Ltd
Priority date: 2010-04-05
Filing date: 2010-11-02
Publication date: 2011-10-12
Anticipated expiration: 2030-11-02
Also published as: TWI438747B; KR20110111812A; TW201135699A; US8884934B2; KR101125504B1; JP2011221487A; CN102214429B; JP5144734B2; US20110242066A1

Abstract

一种使用具有嵌入式时钟信号的单一位准数据传输的显示器驱动系统。该显示器驱动系统配置以在数据信号之间嵌入相同位准的时钟信号并传输所述信号作为单一位准信号，其中时钟信号嵌入的循环受到控制并且构造数据格式从而一控制数据传输步骤可延伸至多于两字符。

Description

使用具有嵌入式时钟信号的单一位准数据传输的显示器驱动系统

技术领域

本发明涉及一种显示器驱动系统，尤其涉及使用具有嵌入式时钟信号的单一位准数据传输的显示器驱动系统，该显示器驱动系统配置以在数据信号之间嵌入相同位准的时钟信号并传输所述信号作为单一位准信号，其中在时钟信号嵌入的循环受到控制并且构造数据格式从而一控制数据传输步骤可延伸至多于两字符。

背景技术

目前，随着数位家用电器市场增长以及个人电脑和可携式通讯终端应用增加，作为家用电器和通讯终端的最终输出装置的显示装置需要重量轻且耗能少。在本领域内不断提出满足上述需求的技术。因此，已开发并应用替代了传统的CRT(阴极射线管)的平板显示装置，如LCD(液晶显示器)，PDP(等离子显示面板)和OLED(有机电致发光显示器)。

每个平板显示装置包括时序控制器，该时序控制器处理三原色(RGB)数据并产生时序控制信号以驱动用于显示所接收的RGB数据的面板，以及列驱动单元和行驱动单元，所述列驱动单元和行驱动单元利用RGB数据和自时序控制器传输的时序控制信号驱动面板。

尤其，最近，已越来越多的使用能够降低电磁干扰(EMI)并高速传输数据的差分信号传输模式，如微-LVDS(微低压差分信号)和RSDS(小幅度摆动差分信号)。

图1为说明传统LVDS内数据差分信号和时钟差分信号的传输的图式，以及图2为说明传统RSDS内数据差分信号和时钟差分信号的传输的图式。

参考图1和图2，最近使用的微-LVDS或RSDS具有至少一个数据差分信号线，该数据差分信号线连接至时序控制器10以支持所需频宽，以及独立的时钟差分信号线，该时钟差分信号线配置以输出与数据差分信号同步的时钟差分信号，并采用各个列驱动单元20共享数据差分信号线和时钟差分信号线的多点模式。

多点模式存在的优势为可使用时序控制器10而不考虑取决于分辨率的输出的数目，即列驱动单元20的数目，遇到的问题是通过反射波引起信号失真且电磁干扰(EMI)增加，因为在提供至各个列驱动单元20的数据差分信号和时钟差分信号的所在点处发生阻抗不匹配，并且由于施加至时钟差分信号的大负载限制了运行速度。

为了克服多点模式中引起的问题，在现有技术中已提出PPDS(点对点差分信号)，在PPDS中将数据差分信号分别提供至各个列驱动单元并通过列驱动单元共享时钟差分信号。

图3为说明传统PPDS中通过独立的数据信号线数据差分信号的传输的图式，以及图4为说明另一传统PPDS中时钟差分信号的链状传动的图式。

参考图3，在PPDS中，在时序控制器10和每个列驱动单元20之间形成独立的数据线，从而将数据差分信号单独地提供至各个列驱动单元20。因此，可克服了在多点模式中引起的阻抗不匹配、电磁干扰(EMI)和时钟差分信号的超载。

在PPDS中，应在高速下传输时钟差分信号。在这方面，因为图3中所示的PPDS配置以共享时钟差分信号，当施加至时钟差分信号的负载量大时，限制了运行速度。因此，如图4所示，使用信号传输系统，在该系统内以链传动方式将时钟差分信号提供至各个列驱动单元20。在这种情况下，引起的问题为由于列驱动单元20之间发生的时钟延迟而并未适当执行数据抽样。

此外，随着显示装置趋向大萤幕尺寸及高分辨率并且列驱动单元的数目相应地增加，PPDS模式遇到的问题为数据和时钟信号线的数目以相同速率增加，使整个信号线的连接复杂化，并导致高制作成本。

图5为说明传统AiPi(先进内部面板界面)的图式。

参考图5，目前已提出的AiPi中，通过多位准区分数据和时钟信号以及其间嵌入时钟信号的数据差分信号通过独立的各别信号线自时序控制器传输至列驱动单元。因此，可明显减少信号线的数目，并且降低电磁干扰(EMI)。又，尽管信号线的数目减少，由于面板的运行速度和分辨率提高，可解决当高速传输信号时数据和时钟信号之间发生的偏离或跳动所引起的问题。

在最近提出的AiPi传输模式中，通过数据之间嵌入时钟信号传输信号以减小信号线的数目并阻止数据和时钟信号之间的偏离的发生，因为传输嵌入式时钟信号藉由具有高于或低于数据信号的位准以组成多位准信号，导致的问题为不可能最小化将被传输的信号位准并且电磁干扰(EMI)的降低很少。

因此，本领域内强烈需求在时序控制器和列驱动单元之间用以高速下传输数据的接口，所述接口可减少用于传输数据差分信号和时钟差分信号的信号线的数目，降低电磁干扰(EMI)，并阻止信号线之间偏离和跳动的发生。

为了满足需求，本申请案已公开了在2008年10月20日提出的韩国专利申请第2008-102492号中使用具有嵌入时钟的单位准信号的显示驱动系统，其中在时序控制器中数据信号之间嵌入相同位准的时钟信号并通过独立数据信号线以单位准信号类型将所述信号传输至每个面板驱动单元，并且在面板驱动单元内复原时钟信号，取样数据并将RGB数据输出至面板，从而可最大化数据传输速度并且可最小化将被传输的信号的位准及嵌入式时钟信号的频率。

然而，嵌入时钟信号的循环与RGB数据有关联，随着RGB数据的位深度或传输速率增加由内部干扰引起的影响增加，从而输入信号的跳动增加。结果，对比由数据接收部分的时钟复原电路复原的时钟信号的相位和在数据中嵌入时钟信号的相位变的困难。

在时钟训练期间和数据期间之间的控制数据传输期间(构造期间)中，可传输对应最大RGB数据大小的控制数据。在这方面，在嵌入式时钟信号的周期小于数据大小或控制数据大于应被传输的数据大小的情况下，实施结构中存在限制。

发明内容

因此，本发明为了解决现有技术中存在的问题，本发明的一目的为提供一种使用具有嵌入式时钟信号的单一位准数据传输之显示器驱动系统，所述显示器驱动系统配置以在数据信号之间嵌入相同位准的时钟信号并以单一位准方式传输所述信号，其中嵌入时钟信号的循环受到控制并构造数据格式，从而可将由TR-位区分的控制数据传输步骤延伸至至少两字符。

本发明的另一个目的为提供一种使用具有嵌入式时钟信号的单一位准数据传输的显示器驱动系统，其中可易于相互对比由数据接收部分复原的时钟信号与数据中嵌入的时钟信号，可传输控制数据大于RGB数据的大小，并可控制用于传输控制数据的时序。

为了获得上述目的，根据本发明的一个特点，提供有一种显示器驱动系统包括：时序控制器，该时序控制器包括接收单元，配置以接收数据信号、数据处理单元，配置以处理并输出数据信号、时钟产生单元，配置以产生时钟信号和时序控制信号、以及传输块，配置以传输数据信号，时钟信号以及时序控制信号；以及面板驱动块，包括行驱动单元，所述行驱动单元配置以向显示面板连续扫描闸极信号，以及列驱动单元，所述列驱动单元配置以通过信号线接收自传输块传输的数据信号并驱动显示面板，其中，时序控制器的传输块包括驱动单元，所述驱动单元配置以在相同位准的该数据信号之间嵌入该时钟信号，并产生和输出单一位准传输数据，以及其中以分为时钟训练数据传输步骤、控制数据传输步骤和RGB数据传输步骤的方式，将传输数据传输至列驱动单元。

附图说明

图1为说明传统LVDS中数据差分信号和时钟差分信号传输的图式；

图2为说明传统RSDS中数据差分信号和时钟差分信号传输的图式；

图3为说明在另一种传统PPDS中通过独立数据信号线数据差分信号传输的图式；

图4为说明在传统PPDS中时钟差分信号的链状传输的图式；

图5为说明传统AiPi的图式；

图6为说明根据本发明使用具有嵌入式时钟信号的单一位准数据传输之显示器驱动系统的结构的图式；

图7为说明根据本发明通过单一信号线传输由单一位准时钟信号和数据信号所构成的数据状态的示意图；

图8为说明在相同水平数据信号之间嵌入式时钟信号的CED信号的协议方案的示例性图式；

图9为说明在相同水平数据信号之间嵌入式时钟信号的CED信号的协议和现有数字RGB接口之间关系的示例性图式；

图10为显示在数据传输步骤中根据本发明在相同水平数据信号之间嵌入每个时钟的CED信号的示例性图式；

图11为显示在数据传输步骤中根据本发明在相同水平数据信号之间嵌入每个时钟的CED信号的另一示例性图式；

图12为显示根据本发明时钟训练数据传输步骤中传输的CED信号的示例性图式；

图13为说明根据显示器驱动系统的协议传输示例性CED信号的图式，所述协议采用用于传输根据本发明具有嵌入式时钟信号的数据的方案；

图14为说明在采用用于传输根据本发明具有嵌入式时钟信号的数据的方案的显示器驱动系统的协议中，控制数据传输步骤的状态延伸至至少两个字符的控制数据的传输的图式；

图15为说明在采用用于传输根据本发明具有嵌入式时钟信号的数据的方案的显示器驱动系统中时序控制器的图式；以及

图16为说明在采用用于传输根据本发明具有嵌入式时钟信号的数据的方案的显示器驱动系统中行驱动单元的图式。

具体实施方式

参考所附图式说明实例，将详细描述本发明的优选实施例。在任何可能的情况下，贯穿附图使用相同的附图标记代表相同或相似的部分。

图6为说明根据本发明使用具有嵌入式时钟信号的单一位准数据传输的显示器驱动系统的配制的图式；以及图7为说明根据本发明通过单一信号线传输由单一位准时钟信号和数据信号所构成的数据状态的示意图。

参考图6和图7，依据本发明实施例使用具有嵌入式时钟信号的单一位准数据传输的显示器驱动系统包括时序控制器100，配置以接收LVDS 数据信号，在数据信号之间嵌入每个时钟信号，以该方式如同具有相同位准并传输单一位准传输数据、以及面板驱动块200，配置以接收传输数据，利用时钟训练数据传输步骤复原所接收的时钟信号来区分并采样时钟信号和数据信号并将所述信号传输至显示面板300。

面板驱动块200由将闸极信号G₁至G_M依序发至显示面板300的行驱动单元210和提供将被显示的源极信号S₁至S_N的列驱动单元220所组成。

时序控制器100经由一信号线仅将CED(时钟嵌入数据)信号作为差分对传输至面板驱动块200的每个列驱动单元220，在CED信号中的数据信号之间相同位准下嵌入时钟信号。

列驱动单元220作动以内部复原从CED信号输入至列驱动单元220的时钟信号。当复原的时钟信号最初不稳定时，以逻辑低状态输出LOCK信号，而当复原的时钟信号变稳定时，以逻辑高状态输出LOCK信号。列驱动单元220接收自邻近列驱动单元220的LOCK信号，藉由利用独立逻辑组件将接收的LOCK信号和其内部LOCK信号结合，并将LOCK信号输出至外面。因此，将自各别的列驱动单元220输出的LOCK信号LOCK₁-LOCK₇依序转移至邻近列驱动单元220，并且将LOCK信号LOCK8最后转移至时序控制器100。这样，时序控制器100可接收自所有与其相连的列驱动单元220输出的LOCK信号的资讯。

同时，将各别的列驱动单元220的LOCK信号LCOK₁-LOCK_N-1单独地转移至时序控制器100而不是依序转移至邻近列驱动单元220是可能的，如图6和图7所示。

参考图8和图9，采用根据本发明具有嵌入式时钟信号的数据传输模式的协定包括时钟训练数据传输步骤S100，控制数据传输步骤S200，以及RGB数据传输步骤S300。

在时钟训练数据传输步骤S100中，时序控制器100传输以时钟形式配置的数据，以及列驱动单元220执行相对于内部复原的时钟信号数据的同步化。当传输时钟训练数据时，时序控制器100通过LOCK信号LOCK₈持续监视自列驱动单元220复原的时钟信号是否稳定。在预定时间消逝之后，如果以逻辑高状态输入LOCK信号LOCK₈，结束时钟训练数据传输步骤S100，并且状态改变至控制数据传输步骤S200。

在控制数据传输步骤S200中，时序控制器100传输用于相互区分时钟训练数据和RGB数据的控制信号。

此后，监视控制数据传输步骤S200是否结束，在结束控制数据传输步骤S200之后传输的数据无条件地视为RGB数据，并通过所述RGB数据执行RGB数据传输步骤S300。然后，如果完成RGB数据的传输，再次执行时钟训练数据传输步骤S100，并且持续数据传输。

图9为说明现有数位RGB界面和根据本发明的协定之间关系的示意图。在DE(数据使能)信号为逻辑高状态并传输有效的RGB数据的期间执行RGB数据传输步骤S300，以及在DE信号为逻辑低状态且不传输有效的RGB数据的期间执行时钟训练数据传输步骤S100和控制数据传输步骤S200。

将DE信号为逻辑低状态且不传输有效RGB数据的期间分为垂直空白期间和水平空白期间。

垂直空白期间意思是在该期间内当传输RGB数据时帧改变之处不传输有效RGB数据，以及水平空白期间意思是在该期间内当传输RGB数据时，一帧内一扫描线和下一个扫描线之间无法传输有效RGB数据。在每个期间内，垂直同步讯号VSYNC或水平同步信号HSYNC变为逻辑低状态。又，至少一个水平同步信号HSYNC可包括在一个垂直同步讯号VSYNC内。

图10和图11为显示可用在根据本发明的时序控制器100和列驱动单元220之间界面的数据信号的示例性图式。时钟训练数据、控制数据和RGB数据以在数据信号之间插入时钟信号且在数据信号和时钟信号之间插入虚拟信号的方式配置，以便显示插入的时钟信号的转变时序，如图10所示。时钟信号的转变时序可为上升沿或下降沿。此外，如图11所示，为了简化电路设计，虚拟信号和时钟信号的信号宽度可增加到至少两个位。图12为显示在时钟训练数据传输步骤中传输的数据信号的示例性图式。时钟训练数据以在以一脉宽调节类(PWM)型的数据之间嵌入时钟信号的方式配置。

根据采用具有嵌入式时钟信号的数据传输模式的协定之本发明的显示器驱动系统的运行将于以下描述。

时序控制器100在传输RGB数据之前首先传输时钟训练数据，从而开启时钟训练数据传输步骤。在时钟训练数据传输步骤期间传输的信号为用于减轻列驱动单元220的数据接收部分中时钟复原的数据信号。

在控制数据传输步骤中，时序控制器100传输用于控制列驱动单元220的控制数据。为了区分时钟训练数据传输步骤和控制数据传输步骤，在嵌入时钟信号的控制数据中插入单独TR-位。

为了传输具有长度大于数据中嵌入时钟信号的循环的控制数据，控制数据传输期间的长度藉由插入复数个TR-位可延伸至一字符或至少两字符。

例如，在时钟训练数据传输步骤之后，当将被传输的控制信号仅由如图13所示的一字符组成时，如果控制数据内在时钟信号CK之后传输的第一数据位(TR-位)的值为低，识别为控制数据，并且识别为在控制数据之后自第二数据输入RGB数据。

在控制数据由如图14所示的复数个字符组成的情况下，监视每个字符的第一数据位(TR-位)，其组成在时钟训练数据传输步骤之后传输的控制数据。如果对应位的值为低，识别为控制数据的第一字符。然后，通过监视此后输入的控制数据的第一数据位，如果对应位的值持续低，则识别为控制数据的持续字符。如果对应位的值为高，识别为控制数据的最后字符，并且识别为此后传输的字符对应于RGB数据。

如果固定在时钟训练数据传输步骤之后所传输的控制数据的字符的数目，可以想见，通过监视组成控制数据的每个字符的第一数据位，由预定数目可识别控制数据的字符，并且此后传输的字符可识别为RGB数据。

这就是说，为了区分时钟训练数据和控制数据，可将在控制数据的第一字符中插入的第一数据位(TR-位)的值设置为预定值，从而，可判定时钟训练数据传输步骤是否结束。又，为了区分控制数据和RGB数据，可将组成控制数据的复数个字符中最后字符的第一数据位的值设置为预选值，从而可确定是否结束控制数据传输步骤。此后，可识别为开启RGB数据传输步骤。用于区分各自步骤的数据位(TR-位)可配置为由至少一数据位预置的数据模式。

在RGB数据传输步骤中，传输以RGB类型显示的RGB数据。在RGB数据中，时钟信号可嵌入在组成RGB像素的每个RGB像素数据或每个子像素数据中，取决于在数据中嵌入时钟信号的循环。不管RGB像素配置可嵌入时钟信号。

当结束RGB数据的传输且再次开启时钟训练时，数据接收部分利用计算电路计算RGB数据的数目以便确定数据对应于RGB数据或是时钟训练数据。换句话说，数据接收部分计算用于每个数据采样的接收时钟信号的数目或RGB数据中嵌入的时钟数据的数目，从而检查数据的数目。这样，监视是否结束RGB数据传输步骤且新开启时钟训练数据传输步骤。因此，并不需要独立传输步骤或用于区分的独立信号。

图15说明时序控制器100的结构。时序控制器100包括接收单元110，配置以接收将被显示的RGB数据；数据处理单元120，配置以取决于一协定而暂时储存接收的RGB数据并输出时钟嵌入数据，如时钟训练数据、控制数据和RGB数据；时钟产生单元130，配置以取决于该协定而通过传输步骤产生串联化数据所需的串联时钟信号P2S_CLK，如时钟训练数据、控制数据和RGB数据；以及传输块140，配置以接收自数据处理单元120输出的时钟嵌入数据，串联化与自时钟产生单元130输出的串联化时钟信号一致的时钟嵌入数据并传输所述串联化数据。

传输块140包括数据分配单元141，配置以接收自数据处理单元120输出具有嵌入时钟信号的数据信号，即，时钟训练数据、控制数据和RGB数据，并将传输的数据分配至各个列驱动单元220；并联-串联转换单元142，配置以通过利用在时钟产生单元130内产生的串联时钟信号，将自数据分配单元141分配的数据转换为串联数据；以及驱动单元143，配置以将时钟嵌入传输数据CED传输至各别列驱动单元220。

时序控制器100将包括在并联-串联转换单元142内串联化的数据信号的传输数据转移至面板驱动块200，所述面板驱动块200包括一个或多个列驱动单元220。

图16为说明列驱动单元220的结构的图式。

参考图16，列驱动单元220包括数据接收部分230，配置以接收自时序控制器100传输的数据；数据锁存器240，配置以取决于包括在自数据接收部分230接收的控制数据内的控制资讯，依序存储RGB数据；以及数位至类比转换器250，配置以根据数据锁存器240内存储的RGB数据值驱动面板。

数据接收部分230包括时钟复原部分232，配置以复原自时序控制器100传输的时钟嵌入数据中嵌入的时钟信号，以及串联-并联转换部分231，配置以通过利用由时钟复原部分232复原的接收的时钟信号S2P_CLK采样控制数据和RGB数据。

时钟复原部分232通过利用延迟锁相回路(DLL)或锁相回路(PLL)复原嵌入的时钟信号并产生接收的时钟信号S2P_CLK。在自时序控制器100或面板驱动块200内另一列驱动单元220输入的信号LOCKI变为逻辑高状态之后，取决于在时钟训练数据传输步骤期间传输的CED信号，时钟复原部分232复原接收用于数据采样的时钟信号，并且当接收的时钟信号稳定时，以逻辑高状态输出信号LOCKO。

从上述描述中可明显可知，根据本发明利用具有嵌入式时钟信号的单一位准数据传输的显示器驱动系统提供的优点在于，不管RGB数据的位大小，嵌入时钟信号的循环受到控制，以便易于相互对比由数据接收部分复原的时钟信号的相位和嵌入于数据中的时钟信号的相位，可将如在控制数据传输期间由TR-位区分的配置延伸至至少两字符以便可自由传输大于RGB数据的大小的控制数据，并且可控制特定控制数据的传输时序。

又，在本发明中，输出用于检查列驱动单元是否能接收数据的信号。因此，在列驱动单元的数据接收部分由于干扰等处于反常状态而无法正常接收数据的情况下，列驱动单元的状态传输至时序控制器，并请求时钟训练信号的传输，藉此数据接收部分可正常接收数据。

尽管本发明的最佳实施例已经做为示例目的描述，熟悉本领域的技术人员可以明白在不脱离本发明范围和精神的前提下，权利要求所要保护的内容，可以对本发明作出各种修改，添加和替换。

Claims

1.一种显示器驱动系统，包括：

时序控制器，包括接收单元，所述接收单元系配置以接收数据信号、数据处理单元，配置以处理并输出所述数据信号、时钟产生单元，配置以产生时钟信号和时序控制信号、以及传输块，配置以传输所述数据信号、所述时钟信号、以及所述时序控制信号；以及

面板驱动块，包括行驱动单元，所述行驱动单元系配置以向显示面板连续扫描闸极信号；以及列驱动单元，所述列驱动单元系配置以通过信号线接收自所述传输块传输的所述数据信号并驱动所述显示面板，

其特征在于，所述时序控制器的所述传输块包括驱动单元，所述驱动单元配置以在相同位准的所述数据信号之间嵌入所述时钟信号，并产生和输出单一位准传输数据，以及

以分为时钟训练数据传输步骤、控制数据传输步骤以及三原色(RGB)数据传输步骤的方式，将所述传输数据传输至所述列驱动单元。

2.如权利要求1所述的显示器驱动系统，其特征在于，将每个时钟信号嵌入所述数据信号中一个RGB像素的每个数据信号。

3.如权利要求1项所述的显示器驱动系统，其特征在于，将每个时钟信号嵌入对应所述数据信号中一个RGB像素的一半的每个数据信号。

4.如权利要求1所述的显示器驱动系统，其特征在于，将每个时钟信号嵌入组成所述RGB像素的每个子像素。

5.如权利要求2所述的显示器驱动系统，其特征在于，所述时序控制器另外串联时钟信号和虚拟信号，从而显示在时钟训练数据、控制数据和RGB数据之间嵌入的所述时钟信号的变迁时序(上升沿或下降沿)。

6.如权利要求5所述的显示器驱动系统，其特征在于，所述虚拟信号和所述时钟信号的信号宽度可改变。

7.如权利要求5所述的显示器驱动系统，其特征在于，所述时序控制器包括：

接收单元，配置以接收数据；

数据处理单元，配置以取决于协定而暂时存储所述接收的数据并输出时钟训练数据、控制数据以及RGB数据；

时钟产生单元，配置以产生时钟信号和时序控制信号；以及

传输块，配置以接收自所述数据处理单元输出的所述时钟训练数据、所述控制数据以及所述RGB数据，串联这些数据以回应自所述时钟产生单元输出的所述时钟信号，并且传输所述串联化的数据，

所述传输块包括：

数据分配单元，配置以接收自所述数据处理单元输出的所述时钟训练数据、所述控制数据和所述RGB数据，并将要传输的数据分配至所述列驱动单元；

并联-串联转换单元，配置以将所述分配的数据转换为串联数据以回应所述时钟信号；以及

驱动单元，配置以将自所述并联-串联转换单元输出的数据传输至所述列驱动单元。

8.如权利要求7所述的显示器驱动系统，其特征在于，在所述控制数据传输步骤中，分开的TR-位插入在所述控制数据内，从而区分所述时钟训练数据传输步骤和所述RGB数据传输步骤。

9.如权利要求8所述的显示器驱动系统，其特征在于，所述TR-位可通过结合一个或多个数据位来配置。

10.如权利要求7所述的显示器驱动系统，其特征在于，在所述控制数据传输步骤中，为了传输具有长度大于在数据中嵌入所述时钟信号的循环的控制数据，取决于所述TR-位的值，可将控制数据传输期间的长度延伸至一个字符或至少两个字符。

11.如权利要求1所述的显示器驱动系统，其特征在于，当与自所述时序控制器输入的所述时钟训练数据同步的接收的时钟信号稳定时，所述列驱动单元以逻辑高状态依序向邻近列驱动单元输出LOCK信号(LOCK₁-LOCK_N-1)，并且最后列驱动单元将LOCK_N信号的逻辑高状态转移至所述时序控制器，以及

所述时序控制器配置以在预定时间流逝之后结束所述时钟训练数据传输步骤并开启时钟嵌入的数据信号的传输。

12.如权利要求11所述的显示器驱动系统，其特征在于，如果在所述时钟训练数据传输步骤中自所述最后列驱动单元接收的所述LOCK_N信号变为所述逻辑高状态，则在所述预定时间流逝之后，所述时序控制器配置以结束所述时钟训练数据的传输并依序开启所述控制数据传输步骤和所述RGB数据传输步骤，以及

如果传输自所述列驱动单元的所述数据时所述LOCK_N信号变为逻辑低状态，则在所述LOCK_N信号变为所述逻辑高状态之后，所述时序控制器配置以再次传输所述时钟训练数据直至所述预定时间流逝。

13.如权利要求1所述的显示器驱动系统，其特征在于，所述列驱动单元包括：

数据接收部分，配置以接收自所述时序控制器传输的时钟嵌入数据；

数据锁存器，配置以取决于包括在由所述数据接收部分接收的数据内的控制资讯，依序存储RGB数据；以及

数模转换器，配置以取决于存储在所述数据锁存器中的所述RGB数据的值来驱动面板。

14.如权利要求13所述的显示器驱动系统，其特征在于，所述数据接收部分包括：

时钟复原部分，配置以从所述数据信号之间嵌入的所述时钟信号复原用于数据采样的接收的时钟信号；以及

串联至并联转换部分，配置以在所述接收的时钟信号的变迁时序(上升沿或下降沿)时采样并输出包括在传输数据中的控制数据和RGB数据。

15.如权利要求14所述的显示器驱动系统，其特征在于，所述时钟复原部分配置以通过利用自所述传输块传输的所述时钟训练数据缓解所述接收的时钟信号的复原，并且稳定所复原的接收的时钟信号。

16.如权利要求15所述的显示器驱动系统，其特征在于，所述接收的时钟信号包括具有与在所述时钟训练数据和所述RGB数据之间嵌入的所述时钟信号相同频率的多相时钟信号。

17.如权利要求14所述的显示器驱动系统，其特征在于，所述数据接收部分配置以通过利用在所述时钟训练数据传输步骤期间稳定所述接收的时钟信号，取决于在所述时钟训练数据传输步骤结束后所传输的第一控制数据的嵌入式时钟信号之后传输的TR-位，来识别所述控制数据传输步骤，以及

所述数据接收部分配置以识别从传输数据字符之后的所述RGB数据传输步骤，并通过分类所接收的信号来接收所述控制数据和所述RGB数据。

18.如权利要求14所述的显示器驱动系统，其特征在于，所述数据接收部分配置以在所述控制数据传输步骤期间当传输至少一个控制数据字符时，取决于插入每个控制数据位中的TR-位的值，来区分第一控制数据或最后控制数据，并且识别此后传输的数据为所述RGB数据且通过分类所接收的信号采样所述控制数据和所述RGB数据。

19.如权利要求14所述的显示器驱动系统，其特征在于，通过依据所述RGB数据的预定字符数计算输入的RGB数据的字符数目，所述列驱动单元计算出所述RGB数据传输步骤结束的时序，并结束所述RGB数据传输步骤，以此方式来判定下一个时钟训练数据传输步骤是否开始。