Nothing Special   »   [go: up one dir, main page]

CN102111968A - 多层布线基板的制造方法及多层布线基板 - Google Patents

多层布线基板的制造方法及多层布线基板 Download PDF

Info

Publication number
CN102111968A
CN102111968A CN2010106230757A CN201010623075A CN102111968A CN 102111968 A CN102111968 A CN 102111968A CN 2010106230757 A CN2010106230757 A CN 2010106230757A CN 201010623075 A CN201010623075 A CN 201010623075A CN 102111968 A CN102111968 A CN 102111968A
Authority
CN
China
Prior art keywords
splicing ear
resin insulating
insulating barrier
interarea side
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010106230757A
Other languages
English (en)
Other versions
CN102111968B (zh
Inventor
前田真之介
铃木哲夫
半户琢也
伊藤达也
平野训
杉本笃彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Publication of CN102111968A publication Critical patent/CN102111968A/zh
Application granted granted Critical
Publication of CN102111968B publication Critical patent/CN102111968B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch or thickness; Using different connections on the pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/0989—Coating free areas, e.g. areas other than pads or lands free of solder resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099—Coating over pads, e.g. solder resist partly over pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0055—After-treatment, e.g. cleaning or desmearing of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

一种多层布线基板的制造方法及多层布线基板，能够将最外层的表面粗糙度设定为合适的状态。在组合步骤中，在将铜箔(55、56)以能够剥离的状态层叠配置在一面上形成的基材(52)上，交替地层叠多个树脂绝缘层(21～24)及多个导体层(26)而多层化，由此形成层叠结构体(30)。在开孔步骤中，对最外层的树脂绝缘层(24)实施激光孔加工，形成多个开口部(35、36)，露出各连接端子(41、42)。然后，在去污步骤中，去除开口部(35、36)内的污迹。

Description

多层布线基板的制造方法及多层布线基板
技术领域
本发明涉及一种多层布线基板的制造方法及多层布线基板，该多层布线基板具有将以相同树脂绝缘材料为主体的多个树脂绝缘层及多个导体层交替层叠形成的多层化的层叠结构体，且不具有所谓的芯基板。
背景技术
被用作计算机的微处理器等的半导体集成电路元件(IC芯片)，近年来日趋高速化、高功能化，其附带的端子数量增加，具有端子间间距变小的趋势。通常，多个端子在IC芯片的底面密集配置成阵列状，这种端子组以倒装芯片形式与母板侧的端子组连接。但是，在IC芯片侧的端子组与母板侧的端子组中，由于端子间间距具有较大差异，所以很难直接将IC芯片连接在母板上。因此，通常采用以下方法，制作将IC芯片安装在IC芯片安装用布线基板上的半导体封装，将该半导体封装安装在母板上。
关于构成这种封装的IC芯片安装用布线基板，被得到实际应用的是在芯基板的表面及背面形成了组合层的多层布线基板。在该多层布线基板中，芯基板采用例如在加强纤维中浸渍了树脂的树脂基板(玻璃环氧基板等)。并且，利用该芯基板的刚性，在芯基板的表面及背面上交替地层叠树脂绝缘层和导体层，由此形成组合层。即，在该多层布线基板中，芯基板发挥加强的作用，并且形成为相比组合层非常厚。并且，在芯基板中穿通形成了用于实现在表面及背面形成的组合层间的导通的布线(具体地讲是通孔导体等)。
可是，近年来伴随半导体集成电路元件的高速化，所使用的信号频率达到高频频带。在这种情况下，穿通芯基板的布线将促使产生较大的阻抗，并导致高频信号的传输损耗和电路错误动作的发生，成为高速化的障碍。为了解决这种问题，提出了使多层布线基板形成为不具有芯基板的基板的方法(例如参照专利文献1、2)。专利文献1、2记述的多层布线基板通过省略比较厚的芯基板来缩短总体布线长度，所以高频信号的传输损耗降低，能够使半导体集成电路元件快速动作。
在专利文献1公开的制造方法中，在临时基板的一面配置金属箔，在该金属箔上交替地层叠多个导体层和多个树脂绝缘层，由此形成组合层。然后，将金属箔从临时基板分离，得到在金属箔上形成有组合层的结构体。并且，通过蚀刻来去除金属箔，使组合层的最外层的表面(树脂绝缘层的表面和多个IC芯片连接端子的表面)露出，由此制造多层布线基板。
另外，专利文献1公开了在组合层的最外层形成阻焊剂的多层布线基板。在阻焊剂中形成有使IC芯片连接端子的表面露出的开口部。在专利文献2公开的多层布线基板中，在IC芯片的安装面侧的最外层设有阻焊剂，在该阻焊剂中形成有使IC芯片连接端子的上表面露出的开口部。阻焊剂是以具有光固化性的树脂绝缘材料的固化物为主体而形成的，阻焊剂的开口部通过在配置了预定的掩模的状态下进行曝光及显影而形成。并且，在露出于阻焊剂的开口部内的IC芯片连接端子的上表面形成有焊接突起，通过该焊接突起来安装IC芯片。
另外，也提出了在IC芯片安装用的多层布线基板中，利用底层填料将与IC芯片连接端子连接的IC芯片与基板表面的间隙密封的基板。
专利文献1：日本特开2007-158174号公报
专利文献2：日本特开2004-111544号公报
可是，在上述的IC芯片安装用的多层布线基板中，密封IC芯片的底层填料采用疏水性的材料。与此相对，当在IC芯片连接端子上形成焊接突起时采用亲水性的助焊剂。即，在多层布线基板的表面上，需要使疏水性的底层填料以及亲水性的助焊剂润湿扩散成为合适的状态，但是将多层布线基板的表面粗糙度设定为合适的状态是很困难的事情。具体地讲，例如在专利文献1的多层布线基板中，通过蚀刻来去除铜箔，使最外层的树脂绝缘层和IC芯片连接端子露出。可是，树脂绝缘层的表面在某种程度上由于该蚀刻而变粗糙。因此，在树脂绝缘层的表面粗糙度增大至必要程度以上时，底层填料的流动性变差，有可能产生空隙等。相反，在阻焊剂的表面粗糙度较小时，助焊剂将润湿扩散到必要程度以上，使得很难可靠地形成焊接突起。
另外，在上述多层布线基板中，在最外层形成阻焊剂的情况下，由于该阻焊剂与内层的各树脂绝缘层的热膨胀系数不同，根据这些热膨胀系数的差异而产生基板的翘曲。在这种情况下，还需要用于抑制这种翘曲的结构(例如加强板等)，所以导致多层布线基板的制造成本升高。另外，阻焊剂的绝缘性比内层的树脂绝缘层差。因此，在缩小IC芯片连接端子的端子间隔时，阻焊剂的绝缘不足，有时产生端子间的短路。
发明内容
本发明就是鉴于上述问题而提出的，其目的在于，提供一种能够将最外层的表面粗糙度设定为合适的状态的多层布线基板的制造方法。并且，本发明的另一个目的在于，提供一种能够将最外层的表面粗糙度设定为合适的状态，并能够可靠地安装IC芯片的多层布线基板。
用于解决上述问题的方案(方案1)的多层布线基板的制造方法，该多层布线基板具有多层化的层叠结构体，该层叠结构体交替层叠以相同的树脂绝缘材料为主体的多个树脂绝缘层及多个导体层而成，在所述层叠结构体的第1主面侧配置有多个第1主面侧连接端子，在所述层叠结构体的第2主面侧配置有多个第2主面侧连接端子，所述多个导体层形成于所述多个树脂绝缘层上，并通过随着朝向所述第1主面侧或者所述第2主面侧中的任意一个主面侧而扩径的通孔导体相互连接，所述多层布线基板的制造方法的特征在于，包括：组合步骤，在一个面上以能够剥离的状态层叠配置有金属箔的基材上，交替地层叠多个树脂绝缘层及多个导体层而多层化，由此形成层叠结构体；开孔步骤，对最外层的树脂绝缘层实施激光孔加工，由此形成多个开口部，露出所述第1主面侧连接端子；去污步骤，在所述开孔步骤之后，去除所述开口部内的污迹；以及基材去除步骤，在所述组合步骤之后，去除所述基材而露出所述金属箔。
因此，根据方案1的发明，由与层叠结构体中的内层的树脂绝缘层相同的树脂绝缘材料形成最外层的树脂绝缘层，所以与最外层的树脂绝缘层由其他树脂绝缘材料形成时相比，能够减轻因层叠结构体中的热膨胀系数差异而造成的影响。结果，能够抑制多层布线基板的翘曲。其中，最外层的树脂绝缘层是利用与内层的树脂绝缘层相同的树脂绝缘材料形成的，所以在光刻步骤中很难形成开口部。但是，通过实施激光孔加工，能够在最外层的树脂绝缘层可靠地形成开口部。并且，由于在组合步骤之后实施去污步骤，所以能够将最外层的树脂绝缘层的表面粗糙度设定为任意的粗糙度。因此，对构成多层布线基板的最外层的树脂绝缘层的表面，能够设定适合于助焊剂和底层填料的表面粗糙度，能够使这些助焊剂和底层填料润湿扩散成为合适的状态。
优选最外层的树脂绝缘层由以不具有光固化性的树脂绝缘材料的固化物为主体的组合材料形成。关于该组合材料，可以考虑绝缘性、耐热性、耐湿性等适当选择。作为组合材料的优选示例，可以列举环氧树脂、酚醛树脂、尿烷树脂、硅酮树脂、聚酰亚胺树脂等热固化性树脂，聚碳酸脂树脂、丙烯树脂、聚缩醛树脂、聚丙烯树脂等热塑性树脂等。另外，也可以使用这些树脂与玻璃纤维(玻璃织布和玻璃无纺布)或聚酰胺纤维等有机纤维的复合材料，或者在连续多孔质PTFE等三维网眼状含氟类树脂基材中浸渍了环氧树脂等热固化性树脂的树脂-树脂复合材料等。
导体层主要由铜构成，利用消去法、半添加法、全添加法等公知的方法形成。具体地讲，例如能够适用铜箔的蚀刻、无电解镀铜或者电解镀铜等方法。另外，还可以在利用溅射和CVD等方法形成薄膜后进行蚀刻，由此形成导体层和连接端子，或者通过印刷导电膏等来形成导体层和连接端子。
也可以依次进行以下步骤：连接端子形成步骤，在基材去除步骤之后，在设置有覆盖第1主面的整个面的抗蚀剂的状态下通过消去法形成金属箔的图案，由此形成第2主面侧连接端子；和抗蚀剂去除步骤，去除抗蚀剂，露出第1主面侧连接端子。在这种方法中，在进行基材去除步骤之前的阶段实施激光孔加工的开孔步骤。在这种情况下，基材上的层叠结构体具有比较强的强度，所以能够保持没有翘曲的状态，能够在该层叠结构体的表面的准确位置形成开口部。
也可以进行连接端子形成步骤，在基材去除步骤之后，在第2主面上设置有抗蚀剂的状态下形成第2主面侧连接端子，在该连接端子形成步骤之后进行开孔步骤。在这种情况下，在连接端子形成步骤中，第1主面侧的最外层被树脂绝缘层覆盖，在该树脂绝缘层没有设置开口部。因此，能够使最外层的树脂绝缘层作为抗蚀剂发挥作用。因此，不需要在第1主面侧另外设置抗蚀剂，能够以只在第2主面上设置抗蚀剂的状态形成第2主面侧连接端子的图案。
也可以在开孔步骤中露出第1主面侧连接端子，并且露出除连接端子之外的导体层露出。具体地讲，例如通过露出作为校准标记而设置的导体层，能够容易进行布线基板的定位。
另外，用于解决上述问题的方案(方案2)的多层布线基板，具有多层化的层叠结构体，该层叠结构体交替层叠以相同的树脂绝缘材料为主体的多个树脂绝缘层及多个导体层而成，在所述层叠结构体的第1主面侧配置有多个第1主面侧连接端子，在所述层叠结构体的第2主面侧配置有多个第2主面侧连接端子，所述多个导体层形成于所述多个树脂绝缘层上，并通过随着朝向所述第1主面侧或者所述第2主面侧中的任意一个主面侧而扩径的通孔导体相互连接，所述多层布线基板的特征在于，所述多个树脂绝缘层由以不具有光固化性的树脂绝缘材料的固化物为主体的相同组合材料形成，在所述层叠结构体的所述第1主面侧处于露出状态的最外层的树脂绝缘层上形成有多个开口部，在所述第1主面上具有连接对象为IC芯片的IC芯片连接端子以及连接对象为无源部件且面积比所述IC芯片连接端子的面积大的无源部件连接端子这两种连接端子，作为所述第1主面侧连接端子，并且在所述多个开口部内配置有多个所述IC芯片连接端子，且所述多个IC芯片连接端子的上表面的高度比所述最外层的树脂绝缘层的表面低，而且表面侧外周部被埋入所述最外层的树脂绝缘层内。
因此，根据方案2的发明，将以相同的树脂绝缘材料为主体的多个树脂绝缘层及多个导体层交替地层叠，形成作为不包含芯基板的无芯布线基板的多层布线基板。在该多层布线基板中，由不具有光固化性的与内层的树脂绝缘材料相同的树脂绝缘材料形成最外层的树脂绝缘层，所以与最外层的树脂绝缘层由其他树脂绝缘材料形成时相比，能够减轻因热膨胀系数差异而造成的影响。结果，能够抑制多层布线基板的翘曲。并且，在多层布线基板的第1主面上具有连接对象为IC芯片的IC芯片连接端子以及连接对象为无源部件且面积比IC芯片连接端子大的无源部件连接端子这两种连接端子，作为第1主面侧连接端子，其中的IC芯片连接端子被配置在多个开口部内。该IC芯片连接端子的上表面的高度比最外层的树脂绝缘层的表面低，而且表面侧外周部被埋入最外层的树脂绝缘层内。因此，最外层的树脂绝缘层作为阻焊剂发挥作用，能够在IC芯片连接端子的上表面可靠地形成焊接突起。并且，最外层的树脂绝缘层利用与内层的树脂绝缘层相同的绝缘性良好的组合材料形成，所以能够缩小IC芯片连接端子的间隔，能够实现多层布线基板的高度集成。
优选无源部件连接端子具有由除铜之外的镀覆层覆盖构成主体的铜层的上表面及侧面的结构，所述IC芯片连接端子具有由除铜之外的镀覆层仅覆盖构成主体的铜层的上表面的结构。这样，能够在无源部件连接端子的上表面及侧面可靠地形成比较大的焊接点。并且，能够在IC芯片连接端子的上表面可靠地形成焊接突起。在此，无源部件连接端子的端子间隔比IC芯片连接端子的端子间隔大，并且无源部件连接端子的尺寸比较大，所以能够利用在无源部件连接端子的上表面及侧面形成的焊接点以足够的强度对无源部件进行可靠的焊接。另一方面，由于IC芯片连接端子的端子间隔比较小，所以当焊接突起在IC芯片连接端子的侧面鼓起时，端子间的短路将成为问题。与此相对，在本发明中，由于只在IC芯片连接端子的上表面形成有焊接突起，所以焊接突起不会向横向鼓起，能够避免端子间的短路。
附图说明
图1是表示第1实施方式的多层布线基板的结构概况的剖视图。
图2是表示第1实施方式的多层布线基板的结构概况的俯视图。
图3是表示第1实施方式的多层布线基板的制造方法的说明图。
图4是表示第1实施方式的多层布线基板的制造方法的说明图。
图5是表示第1实施方式的多层布线基板的制造方法的说明图。
图6是表示第1实施方式的多层布线基板的制造方法的说明图。
图7是表示第1实施方式的多层布线基板的制造方法的说明图。
图8是表示第1实施方式的多层布线基板的制造方法的说明图。
图9是表示第1实施方式的多层布线基板的制造方法的说明图。
图10是表示第1实施方式的多层布线基板的制造方法的说明图。
图11是表示第1实施方式的多层布线基板的制造方法的说明图。
图12是表示第1实施方式的多层布线基板的制造方法的说明图。
图13是表示第2实施方式的多层布线基板的制造方法的说明图。
图14是表示第2实施方式的多层布线基板的制造方法的说明图。
图15是表示第2实施方式的多层布线基板的制造方法的说明图。
图16是表示另一个实施方式的多层布线基板的结构概况的剖视图。
图17是表示另一个实施方式的多层布线基板的结构概况的剖视图。
图18是表示另一个实施方式的多层布线基板的结构概况的剖视图。
图19是表示另一个实施方式的多层布线基板的结构概况的剖视图。
具体实施方式
[第1实施方式]
下面，根据附图详细说明将本发明具体实现为多层布线基板的第1实施方式。图1是表示本实施方式的多层布线基板的结构概况的放大剖视图，图2是该多层布线基板的俯视图。
如图1所示，多层布线基板10是不包含芯基板而形成的无芯布线基板，具有布线层叠部30(层叠结构体)，其是将以相同树脂绝缘材料为主体的4层树脂绝缘层21、22、23、24及利用铜构成的导体层26交替层叠形成的多层化的布线层叠部。各树脂绝缘层21～24采用以不具有光固化性的树脂绝缘材料、具体地讲是热固化性环氧树脂的固化物为主体的组合材料形成。在多层布线基板10中，在布线层叠部30的上表面31侧(第1主面侧)配置有多个连接端子41、42(第1主面侧连接端子)。
如图1及图2所示，在本实施方式的多层布线基板10中，在布线层叠部30的上表面31侧配置的多个连接端子41、42，包括连接对象为IC芯片的IC芯片连接端子41，以及连接对象为芯片电容器(无源部件)的电容器连接端子42(无源部件连接端子)。在布线层叠部30的上表面31侧，多个IC芯片连接端子41呈阵列状地配置在被设于基板中央部的芯片安装区域43中。并且，电容器连接端子42是面积比IC芯片连接端子41大的连接端子，被配置在芯片安装区域43的外周侧。
另一方面，在布线层叠部30的下表面32侧(第2主面侧)，呈阵列状地配置有连接对象为母板(Motherboard)的LGA(Land Grid Array：矩栅阵列)用的多个连接端子45(作为第2主面侧连接端子的母板连接端子)。这些母板连接端子45是面积比上表面31侧的IC芯片连接端子41以及电容器连接端子42大的连接端子。
在树脂绝缘层21、22、23、24分别设有通孔33及填充通孔导体34。各通孔导体34都具有在同一方向(在图1中是随着从下表面侧朝向上表面侧)扩径的形状，将各导体层26、IC芯片连接端子41、电容器连接端子42及母板连接端子45相互电连接。
在布线层叠部30的上表面31侧，在露出于最外层的第4层的树脂绝缘层24形成有多个开口部35、36。IC芯片连接端子41以使其上表面的高度比树脂绝缘层24的表面(基准面)低的状态被配置在开口部35内，IC芯片连接端子41的表面侧外周部被埋入树脂绝缘层24内。并且，电容器连接端子42以使其上表面的高度比树脂绝缘层24的表面低的状态被配置在开口部36内，电容器连接端子42的表面侧外周部被埋入树脂绝缘层24内。IC芯片连接端子41及电容器连接端子42以铜层为主体而构成。另外，IC芯片连接端子41及电容器连接端子42具有利用除铜之外的镀覆层46、47(具体地讲是镍-金镀覆层)只覆盖形成主体的铜层的上表面的结构。
在布线层叠部30的下表面32侧，树脂绝缘层21的表面几乎整体被阻焊剂37覆盖，在该阻焊剂37上形成有使母板连接端子45露出的开口部38。在本实施方式中，开口部38比母板连接端子45小，母板连接端子45的表面侧外周部被埋入阻焊剂37内。母板连接端子45以铜层为主体而构成。另外，母板连接端子45具有利用除铜之外的镀覆层48(具体地讲是镍-金镀覆层)只覆盖形成主体的铜层的下表面的结构。
上述结构的多层布线基板10例如按照下面的步骤来制造。
首先，在组合步骤中，准备具有足够强度的支撑基板(玻璃环氧基板等)，在该支撑基板上组合树脂绝缘层21～24及导体层26而形成布线层叠部30。
具体地讲，按照图3所示，在支撑基板50上粘贴利用环氧树脂构成的片状的绝缘树脂基材来形成基底树脂绝缘层51，由此得到由支撑基板50和基底树脂绝缘层51构成的基材52。并且，按照图4所示，在基材52的一面(具体地讲是基底树脂绝缘层51的上表面)配置层叠金属片体54。在此，通过把层叠金属片体54配置在基底树脂绝缘层51上，在以后的制造步骤中，确保层叠金属片体54不会从基底树脂绝缘层51剥离的程度的紧密粘接性。层叠金属片体54是将两个铜箔55、56(一对金属箔)以能够剥离的状态紧密粘接而形成的。具体地讲，形成通过金属镀覆(例如镀铬、镀镍、镀钛、或者这些金属的复合镀覆)来配置铜箔55、铜箔56的层叠金属片体54。
然后，按照图5所示，以包围层叠金属片体54的状态配置片状的树脂绝缘层21，并粘贴树脂绝缘层21。在此，树脂绝缘层21与层叠金属片体54紧密粘接，并且在该层叠金属片体54的周围区域与基底树脂绝缘层51紧密粘接，由此密封层叠金属片体54。
并且，按照图6所示，例如使用准分子激光器、UV激光器、CO2激光器等实施激光加工，在树脂绝缘层21的预定位置形成通孔33。然后，使用过锰酸钾溶液等蚀刻液，进行去除各通孔33内的污迹的去污步骤。另外，去污步骤除了使用蚀刻液的处理之外，也可以使用例如O2等离子进行等离子灰化处理。
在去污步骤之后，利用公知的现行方法进行无电解镀铜及电解镀铜，在各通孔33内形成通孔导体34。另外，通过利用公知的现行方法(例如半加成(Semi-additive)法)进行蚀刻，在树脂绝缘层21上形成导体层26的图案(参照图7)。
并且，利用与上述的第1层的树脂绝缘层21及导体层26相同的方法，形成第2层～第4层的树脂绝缘层22～24及导体层26，并在树脂绝缘层21上进行层叠。通过以上步骤，形成在基材52上层叠了层叠金属片体54、树脂绝缘层21～24及导体层26的布线层叠体60(参照图8)。另外，在布线层叠体60中位于层叠金属片体54上的区域是成为多层布线基板10的布线层叠部30的部分。并且，在第4层的树脂绝缘层24与第3层的树脂绝缘层23之间形成的导体层26的一部分，成为IC芯片连接端子41及电容器连接端子42。
并且，按照图9所示，对最外层的树脂绝缘层24实施激光孔加工，由此形成多个开口部35、36，使IC芯片连接端子41及电容器连接端子42的上表面露出(开孔步骤)。然后，利用过锰酸钾溶液或O2等离子等，进行去除开口部35、36内的污迹的去污步骤。
在去污步骤之后，利用切割装置(省略图示)将布线层叠体60切断，去除布线层叠部30的周围区域(切断步骤)。此时，按照图9所示，在布线层叠部30与其周围部分64的边界(在图9中利用箭头示出的边界)，将位于布线层叠部30的下方的各基材52(支撑基板50及基底树脂绝缘层51)切断。通过这样切断，形成使被树脂绝缘层21密封的层叠金属片体54的外缘部露出的状态。即，通过去除周围部分64，基底树脂绝缘层51与树脂绝缘层21的紧密粘接部分消失。结果，形成布线层叠部30与基材52只通过层叠金属片体54相连接的状态。
在此，按照图10所示，沿着层叠金属片体54的一对铜箔55、56的界面进行剥离，由此从布线层叠部30去除基材52，使位于布线层叠部30(树脂绝缘层21)的下表面上的铜箔55露出(基材去除步骤)。然后，利用消去法(Subtractive process)使布线层叠部30的铜箔55形成图案(连接端子形成步骤)。具体地讲，在布线层叠部30的上表面31及下表面32上层叠干膜，对该干膜进行曝光及显影。由此，在布线层叠部30的上表面31形成覆盖整个上表面31的抗蚀剂，并且在布线层叠部30的下表面32形成与母板连接端子45对应的预定图案的抗蚀剂。在这种状态下，对布线层叠部30的铜箔55进行蚀刻形成图案，由此在树脂绝缘层21上形成母板连接端子45。
另外，在此通过蚀刻将铜箔55中没有设置抗蚀剂的区域慢慢溶解并去除。即，铜箔55从抗蚀剂侧即下表面被慢慢溶解并去除。因此，母板连接端子45形成为上表面的面积比下表面大的剖面呈梯形的形状。并且，将在布线层叠部30的上表面31及下表面32上形成的抗蚀剂剥离并去除(参照图11)。
然后，在树脂绝缘层21上涂敷感光性环氧树脂并使其固化，由此形成阻焊剂37。然后，在配置了预定的掩模的状态下进行曝光及显影，在阻焊剂37上形成开口部38的图案(参照图12)。
然后，对从开口部35露出的IC芯片连接端子41的表面(上表面)、从开口部36露出的电容器连接端子42的表面(上表面)、以及从开口部38露出的母板连接端子45的表面(下表面)，依次实施无电解镀镍、无电解镀金，由此形成镍-金镀覆层46、47、48(镀覆步骤)。经过以上步骤，制造了图1所示的多层布线基板10。
因此，根据本实施方式能够获得以下效果。
(1)在本实施方式的多层布线基板10中，最外层的树脂绝缘层24利用与内层的树脂绝缘层22、23相同的热固化性的树脂绝缘材料形成。在这种情况下，虽然在光刻步骤很难在该最外层的树脂绝缘层24上形成开口部35、36，但是通过实施激光孔加工，能够在树脂绝缘层24可靠地形成开口部35、36。并且，由于是在组合步骤之后实施去污步骤，所以能够将最外层的树脂绝缘层24的表面粗糙度设定为任意的粗糙度。因此，对最外层的树脂绝缘层24的表面能够设定适合于助焊剂和底层填料的表面粗糙度，在安装IC芯片等时能够使这些助焊剂和底层填料润湿扩散成为合适的状态。
(2)在本实施方式中，在进行基材去除步骤之前的阶段实施采用激光孔加工的开孔步骤。在这种情况下，基材52上的布线层叠部30具有比较强的强度，所以能够保持没有翘曲的状态，能够在该布线层叠部30的最外层的树脂绝缘层24的表面上，在与各连接端子41、42对应的准确位置形成开口部35、36。
(3)在本实施方式的多层布线基板10的上表面31，具有连接对象为IC芯片的IC芯片连接端子41、以及连接对象为芯片电容器的电容器连接端子42这两种连接端子，这些连接端子41、42被配置在多个开口部35、36内。这些各连接端子41、42的上表面的高度比最外层的树脂绝缘层24的表面低，而且表面侧外周部被埋入最外层的树脂绝缘层24内。因此，最外层的树脂绝缘层24作为阻焊剂发挥作用，能够在各连接端子41、42的上表面可靠地形成焊接突起和焊接点(Solder fillet)。在多层布线基板10中，由于IC芯片连接端子41的端子间隔比较小，所以当焊接突起在IC芯片连接端子41的侧面鼓起时，端子间的短路将成为问题。与此相对，在本实施方式中，由于只在IC芯片连接端子41的上表面形成有焊接突起，所以焊接突起不会向横向鼓起，能够避免端子间的短路。另外，最外层的树脂绝缘层24利用与内层的树脂绝缘层22、23相同的绝缘性良好的组合材料形成，所以能够缩小IC芯片连接端子41的间隔，能够实现多层布线基板10的高度集成。
[第2实施方式]
下面，根据附图说明具体实现本发明的第2实施方式。在本实施方式中，多层布线基板10的制造方法与上述第1实施方式不同。
首先，在本实施方式中，与第1实施方式相同地进行组合步骤，形成在基材52上层叠了层叠金属片体54、树脂绝缘层21～24及导体层26的布线层叠体60(参照图8)。
然后，利用切割装置(省略图示)将布线层叠体60切断，去除布线层叠部30的周期区域(切断步骤)。然后，按照图13所示，沿着层叠金属片体54的一对铜箔55、56的界面进行剥离，由此从布线层叠部30去除基材52，使位于布线层叠部30(树脂绝缘层21)的下表面上的铜箔55露出(基材去除步骤)。
在基材去除步骤之后，利用消去法使布线层叠部30的铜箔55形成图案(连接端子形成步骤)。具体地讲，在布线层叠部30的下表面32上层叠干膜，对该干膜进行曝光及显影，由此在布线层叠部30的下表面32形成与母板连接端子45对应的预定图案的抗蚀剂。在这种状态下，对布线层叠部30的铜箔55进行蚀刻形成图案，由此在树脂绝缘层21上形成母板连接端子45。并且，将在母板连接端子45的下表面32形成的抗蚀剂剥离并去除(参照图14)。
并且，按照图15所示，对最外层的树脂绝缘层24实施激光孔加工，由此形成多个开口部35、36，使IC芯片连接端子41及电容器连接端子42的上表面露出(开孔步骤)。然后，利用过锰酸钾溶液或O2等离子等，进行去除开口部35、36内的污迹的去污步骤。
然后，在树脂绝缘层21上涂敷感光性环氧树脂并使其固化，由此形成阻焊剂37。然后，在配置了预定的掩模的状态下进行曝光及显影，在阻焊剂37上形成开口部38的图案(参照图12)。
然后，对从开口部35露出的IC芯片连接端子41的表面、从开口部36露出的电容器连接端子42的表面、以及从开口部38露出的母板连接端子45的表面，依次实施无电解镀镍、无电解镀金，由此形成镍-金镀覆层46、47、48(镀覆步骤)。经过以上步骤，制造了图1所示的多层布线基板10。
这样，在本实施方式中，在连接端子形成步骤中，布线层叠部30的上表面31侧的最外层被树脂绝缘层24覆盖，在该树脂绝缘层24上没有设置开口部35、36。因此，树脂绝缘层24作为抗蚀剂发挥作用，所以不需要形成上表面31侧的抗蚀剂，能够以只在下表面32上设置抗蚀剂的状态来形成母板连接端子45的图案。
另外，本发明的各实施方式也可以变更如下。
·在上述各实施方式的多层布线基板10中，在布线层叠部30的下表面32形成有阻焊剂37，但是也可以按照图16所示的多层布线基板10A那样省略阻焊剂37。并且，在多层布线基板10中，在阻焊剂37上形成的开口部38比母板连接端子45小，母板连接端子45的表面外周部埋入阻焊剂37内，但是不限于这种方式。也可以按照图17所示的多层布线基板10B那样，在形成阻焊剂37时使开口部38A比母板连接端子45大，并露出母板连接端子45的侧面及整个下表面。另外，多层布线基板10A、10B具有利用镀覆层48覆盖母板连接端子45的下表面及侧面的结构。因此，能够在母板连接端子45的下表面及侧面形成比较大的焊接点，能够充分确保与母板的连接强度。并且，在多层布线基板10A中，由于没有形成阻焊剂37，所以能够避免由于各树脂绝缘层21～24与阻焊剂37的热膨胀系数差异而产生的多层布线基板10A的翘曲。
·在上述各实施方式的多层布线基板10中，在最外层的树脂绝缘层24上形成的开口部35、36比各连接端子41、42小，各连接端子41、42的表面外周部埋入树脂绝缘层24内，但是不限于这种方式。例如，也可以按照图18所示的多层布线基板10C那样，在形成树脂绝缘层24时使开口部36A比电容器连接端子42大，并露出电容器连接端子42的上表面及整个侧面。多层布线基板10C具有利用镀覆层47覆盖电容器连接端子42的上表面及侧面的结构。因此，能够在电容器连接端子42的上表面及侧面形成比较大的焊接点，能够充分确保与芯片电容器的连接强度。
另外，也可以按照图19所示的多层布线基板10D那样，在形成树脂绝缘层24时使开口部35A比IC芯片连接端子41大，并露出IC芯片连接端子41的上表面及整个侧面。该多层布线基板10D能够在IC芯片连接端子41的上表面及侧面形成比较大的焊接突起，能够充分确保与IC芯片的连接强度。
·在上述各实施方式中，在开孔步骤中，在最外层的绝缘树脂层24上形成多个开口部35、36，并露出IC芯片连接端子41及电容器连接端子42，但是不限于这种方式。例如，在开孔步骤中，也可以露出各连接端子41、42以及除各连接端子之外的导体层26(具体地讲是校准(Alignment)标记)。另外，除了校准标记之外，还可以露出序号、方向识别标记等的导体层26。
·在上述各实施方式中，在开孔步骤之后马上进行去污步骤，但也可以变更为在形成阻焊剂37之后进行去污步骤。
·在上述各实施方式中，在多个树脂绝缘层21～24上形成的多个导体层26，通过随着从下表面32侧朝向上表面31侧而扩径的通孔导体34相互连接，但是不限于这种方式。只要在多个树脂绝缘层21～24上形成的通孔导体34是沿同一方向扩径的形状即可，并利用随着从上表面31侧朝向下表面32侧而扩径的通孔导体将多个导体层26相互连接。
·在上述各实施方式中，被覆各连接端子41、42、45的镀覆层46、47、48是镍-金镀覆层，但只要是除铜之外的镀覆层即可，例如也可以变更为镍-钯-金镀覆层等其他镀覆层。
下面，将根据前面叙述的各实施方式而掌握的技术思想列举如下。
(1)一种多层布线基板的制造方法，该多层布线基板具有多层化的层叠结构体，该层叠结构体交替层叠以相同的树脂绝缘材料为主体的多个树脂绝缘层及多个导体层而成，在所述层叠结构体的第1主面侧配置有多个第1主面侧连接端子，在所述层叠结构体的第2主面侧配置有多个第2主面侧连接端子，所述多个导体层形成于所述多个树脂绝缘层上，并通过随着朝向所述第1主面侧或者所述第2主面侧中的任意一个主面侧而扩径的通孔导体相互连接，所述多层布线基板的制造方法的特征在于，包括：组合步骤，在将一对金属箔以能够相互剥离的状态层叠配置在一个面上而形成的基材上，交替地层叠多个树脂绝缘层及多个导体层而多层化，由此形成层叠结构体；开孔步骤，对最外层的树脂绝缘层实施激光孔加工，由此形成多个开口部，露出所述第1主面侧连接端子；基材去除步骤，在所述组合步骤之后，将所述一对金属箔相互剥离，由此去除所述基材，露出所述金属箔；以及去污步骤，在所述开孔步骤之后，去除所述开口部内的污迹。

Claims (7)

1.一种多层布线基板的制造方法，该多层布线基板具有多层化的层叠结构体，该层叠结构体交替层叠以相同的树脂绝缘材料为主体的多个树脂绝缘层及多个导体层而成，在所述层叠结构体的第1主面侧配置有多个第1主面侧连接端子，在所述层叠结构体的第2主面侧配置有多个第2主面侧连接端子，所述多个导体层形成于所述多个树脂绝缘层中，并通过随着朝向所述第1主面侧或者所述第2主面侧中的任意一个主面侧而扩径的通孔导体相互连接，所述多层布线基板的制造方法的特征在于，包括：
组合步骤，在一个面上以能够剥离的状态层叠配置有金属箔的基材上，交替地层叠多个树脂绝缘层及多个导体层而多层化，由此形成层叠结构体；
开孔步骤，对最外层的树脂绝缘层实施激光孔加工，由此形成多个开口部，露出所述第1主面侧连接端子；
去污步骤，在所述开孔步骤之后，去除所述开口部内的污迹；以及
基材去除步骤，在所述组合步骤之后，去除所述基材而露出所述金属箔。
2.根据权利要求1所述的多层布线基板的制造方法，其特征在于，
所述最外层的树脂绝缘层由以不具有光固化性的树脂绝缘材料的固化物为主体的组合材料形成。
3.根据权利要求1或2所述的多层布线基板的制造方法，其特征在于，还包括：
连接端子形成步骤，在所述基材去除步骤之后，在设置有覆盖所述第1主面的整个面的抗蚀剂的状态下形成所述第2主面侧连接端子；和
抗蚀剂去除步骤，去除所述抗蚀剂，露出所述第1主面侧连接端子。
4.根据权利要求1或2所述的多层布线基板的制造方法，其特征在于，还包括：
连接端子形成步骤，在所述基材去除步骤之后，所述第2主面上设置有抗蚀剂的状态下，通过消去法形成所述金属箔的图案，由此形成所述第2主面侧连接端子；和
在所述连接端子形成步骤之后实施的所述开孔步骤。
5.根据权利要求1～4中任一项所述的多层布线基板的制造方法，其特征在于，
所述开孔步骤露出所述第1主面侧连接端子，并且露出除连接端子之外的所述导体层。
6.一种多层布线基板，具有多层化的层叠结构体，该层叠结构体交替层叠以相同的树脂绝缘材料为主体的多个树脂绝缘层及多个导体层而成，在所述层叠结构体的第1主面侧配置有多个第1主面侧连接端子，在所述层叠结构体的第2主面侧配置有多个第2主面侧连接端子，所述多个导体层形成于所述多个树脂绝缘层中，并通过随着朝向所述第1主面侧或者所述第2主面侧中的任意一个主面侧的方向而扩径的通孔导体相互连接，所述多层布线基板的特征在于，
所述多个树脂绝缘层由以不具有光固化性的树脂绝缘材料的固化物为主体的相同组合材料形成，
在所述层叠结构体的所述第1主面侧处于露出状态的最外层的树脂绝缘层形成有多个开口部，
在所述第1主面具有连接对象为IC芯片的IC芯片连接端子以及连接对象为无源部件且面积比所述IC芯片连接端子的面积大的无源部件连接端子这两种连接端子，作为所述第1主面侧连接端子，并且在所述多个开口部内配置有多个所述IC芯片连接端子，且所述多个IC芯片连接端子的上表面的高度比所述最外层的树脂绝缘层的表面低，而且表面侧外周部被埋入所述最外层的树脂绝缘层内。
7.根据权利要求6所述的多层布线基板，其特征在于，
所述无源部件连接端子具有由除铜之外的镀覆层覆盖构成主体的铜层的上表面及侧面的结构，所述IC芯片连接端子具有由除铜之外的镀覆层仅覆盖构成主体的铜层的上表面的结构。
CN201010623075.7A 2009-12-28 2010-12-27 多层布线基板的制造方法及多层布线基板 Expired - Fee Related CN102111968B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-296911 2009-12-28
JP2009296911A JP2011138869A (ja) 2009-12-28 2009-12-28 多層配線基板の製造方法及び多層配線基板

Publications (2)

Publication Number Publication Date
CN102111968A true CN102111968A (zh) 2011-06-29
CN102111968B CN102111968B (zh) 2014-03-26

Family

ID=44175942

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010623075.7A Expired - Fee Related CN102111968B (zh) 2009-12-28 2010-12-27 多层布线基板的制造方法及多层布线基板

Country Status (5)

Country Link
US (2) US8707554B2 (zh)
JP (1) JP2011138869A (zh)
KR (1) KR101375998B1 (zh)
CN (1) CN102111968B (zh)
TW (1) TWI475940B (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102427684A (zh) * 2011-11-08 2012-04-25 汕头超声印制板（二厂）有限公司 一种高密度互连印制电路板的制造方法
CN103108503A (zh) * 2011-11-09 2013-05-15 日本特殊陶业株式会社 多层布线基板的制造方法
CN103733739A (zh) * 2012-05-16 2014-04-16 日本特殊陶业株式会社 布线基板
CN104066275A (zh) * 2013-03-21 2014-09-24 毅嘉科技股份有限公司 用于电路板绝缘保护层的开口方法
CN104470195A (zh) * 2013-09-16 2015-03-25 三星电机株式会社 印刷电路板及其制造方法
CN109743840A (zh) * 2018-12-28 2019-05-10 广州兴森快捷电路科技有限公司 无芯基板及其封装方法
CN111434192A (zh) * 2017-09-08 2020-07-17 奥钢联钢铁公司 用于在覆有覆层的板材上建立电联接接触部的方法
CN113593775A (zh) * 2021-07-30 2021-11-02 长春捷翼汽车零部件有限公司 一种制造线束的方法及线束
CN115332117A (zh) * 2022-08-12 2022-11-11 苏州通富超威半导体有限公司 球栅阵列封装方法及装置

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5566720B2 (ja) * 2010-02-16 2014-08-06 日本特殊陶業株式会社 多層配線基板及びその製造方法
JP2013211519A (ja) 2012-02-29 2013-10-10 Ngk Spark Plug Co Ltd 多層配線基板の製造方法
JP6166525B2 (ja) * 2012-06-18 2017-07-19 太陽誘電株式会社 電子部品の製造方法
JP6054080B2 (ja) * 2012-07-20 2016-12-27 新光電気工業株式会社 支持体及びその製造方法、配線基板の製造方法、電子部品装置の製造方法、配線構造体
KR101529006B1 (ko) * 2013-08-16 2015-06-15 주식회사 엘지화학 전도성 기판 및 이의 제조방법
US9522514B2 (en) * 2013-12-19 2016-12-20 Intel Corporation Substrate or panel with releasable core
US9554472B2 (en) * 2013-12-19 2017-01-24 Intel Corporation Panel with releasable core
US9434135B2 (en) 2013-12-19 2016-09-06 Intel Corporation Panel with releasable core
US9554468B2 (en) * 2013-12-19 2017-01-24 Intel Corporation Panel with releasable core
KR102237778B1 (ko) * 2014-01-22 2021-04-09 엘지이노텍 주식회사 임베디드 인쇄회로기판
JP2016066705A (ja) * 2014-09-25 2016-04-28 イビデン株式会社 プリント配線板およびその製造方法
TWI571994B (zh) * 2015-06-30 2017-02-21 旭德科技股份有限公司 封裝基板及其製作方法
KR20170041161A (ko) * 2015-09-10 2017-04-14 대덕전자 주식회사 회로기판 및 제조방법
TWI712344B (zh) * 2017-08-18 2020-12-01 景碩科技股份有限公司 可做電性測試的多層電路板及其製法
KR102179165B1 (ko) 2017-11-28 2020-11-16 삼성전자주식회사 캐리어 기판 및 상기 캐리어 기판을 이용한 반도체 패키지의 제조방법
JP7133329B2 (ja) * 2018-03-23 2022-09-08 京セラ株式会社 配線基板
KR102499039B1 (ko) * 2018-11-08 2023-02-13 삼성전자주식회사 캐리어 기판 및 상기 캐리어 기판을 이용한 반도체 패키지의 제조방법
WO2020138378A1 (ja) * 2018-12-27 2020-07-02 住友電気工業株式会社 カーボンナノチューブの製造方法、カーボンナノチューブ集合線の製造方法、カーボンナノチューブ集合線バンドルの製造方法、カーボンナノチューブ製造装置、カーボンナノチューブ集合線製造装置及びカーボンナノチューブ集合線バンドル製造装置
TWI759095B (zh) * 2021-02-04 2022-03-21 欣興電子股份有限公司 封裝結構及其製作方法
JP2022127486A (ja) * 2021-02-19 2022-08-31 トヨタ自動車株式会社 配線基板の製造方法
US20230207435A1 (en) * 2021-12-28 2023-06-29 Texas Instruments Incorporated Multilevel package substrate with stair shaped substrate traces

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003229661A (ja) * 2001-11-30 2003-08-15 Ngk Spark Plug Co Ltd 配線基板およびその製造方法
JP2003324277A (ja) * 2002-04-30 2003-11-14 Ngk Spark Plug Co Ltd 配線基板およびその製造方法
US20060003495A1 (en) * 2004-06-30 2006-01-05 Masahiro Sunohara Method for fabricating an electronic component embedded substrate

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002151618A (ja) * 2000-11-15 2002-05-24 Nippon Avionics Co Ltd ビルドアッププリント配線板およびその製造方法
JP3910363B2 (ja) * 2000-12-28 2007-04-25 富士通株式会社 外部接続端子
JP4401070B2 (ja) * 2002-02-05 2010-01-20 ソニー株式会社 半導体装置内蔵多層配線基板及びその製造方法
JP2004111544A (ja) 2002-09-17 2004-04-08 Ngk Spark Plug Co Ltd 多層配線基板
JP3983146B2 (ja) * 2002-09-17 2007-09-26 Ｎｅｃエレクトロニクス株式会社 多層配線基板の製造方法
JP3811680B2 (ja) * 2003-01-29 2006-08-23 富士通株式会社 配線基板の製造方法
JP4541763B2 (ja) * 2004-01-19 2010-09-08 新光電気工業株式会社 回路基板の製造方法
JP2006024699A (ja) * 2004-07-07 2006-01-26 Cmk Corp 多層プリント配線板の製造方法
TWI250834B (en) * 2004-11-03 2006-03-01 Phoenix Prec Technology Corp Method for fabricating electrical connections of circuit board
KR100688744B1 (ko) * 2004-11-15 2007-02-28 삼성전기주식회사 고밀도 인쇄회로기판 및 이의 제조방법
JP2006196768A (ja) 2005-01-14 2006-07-27 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP4334005B2 (ja) * 2005-12-07 2009-09-16 新光電気工業株式会社 配線基板の製造方法及び電子部品実装構造体の製造方法
US20070157174A1 (en) * 2005-12-30 2007-07-05 Boris Gebhardt Debugger with on the fly script generation
JP4866268B2 (ja) * 2007-02-28 2012-02-01 新光電気工業株式会社 配線基板の製造方法及び電子部品装置の製造方法
JP5324051B2 (ja) * 2007-03-29 2013-10-23 新光電気工業株式会社 配線基板の製造方法及び半導体装置の製造方法及び配線基板
JP4881211B2 (ja) * 2007-04-13 2012-02-22 新光電気工業株式会社 配線基板の製造方法及び半導体装置の製造方法及び配線基板
JP5224784B2 (ja) * 2007-11-08 2013-07-03 新光電気工業株式会社 配線基板及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003229661A (ja) * 2001-11-30 2003-08-15 Ngk Spark Plug Co Ltd 配線基板およびその製造方法
JP2003324277A (ja) * 2002-04-30 2003-11-14 Ngk Spark Plug Co Ltd 配線基板およびその製造方法
US20060003495A1 (en) * 2004-06-30 2006-01-05 Masahiro Sunohara Method for fabricating an electronic component embedded substrate

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102427684A (zh) * 2011-11-08 2012-04-25 汕头超声印制板（二厂）有限公司 一种高密度互连印制电路板的制造方法
CN102427684B (zh) * 2011-11-08 2014-04-23 汕头超声印制板（二厂）有限公司 一种高密度互连印制电路板的制造方法
CN103108503A (zh) * 2011-11-09 2013-05-15 日本特殊陶业株式会社 多层布线基板的制造方法
CN103108503B (zh) * 2011-11-09 2016-01-20 日本特殊陶业株式会社 多层布线基板的制造方法
CN103733739A (zh) * 2012-05-16 2014-04-16 日本特殊陶业株式会社 布线基板
CN104066275A (zh) * 2013-03-21 2014-09-24 毅嘉科技股份有限公司 用于电路板绝缘保护层的开口方法
CN104470195A (zh) * 2013-09-16 2015-03-25 三星电机株式会社 印刷电路板及其制造方法
CN104470195B (zh) * 2013-09-16 2017-09-01 三星电机株式会社 印刷电路板及其制造方法
CN111434192A (zh) * 2017-09-08 2020-07-17 奥钢联钢铁公司 用于在覆有覆层的板材上建立电联接接触部的方法
CN109743840A (zh) * 2018-12-28 2019-05-10 广州兴森快捷电路科技有限公司 无芯基板及其封装方法
CN113593775A (zh) * 2021-07-30 2021-11-02 长春捷翼汽车零部件有限公司 一种制造线束的方法及线束
CN115332117A (zh) * 2022-08-12 2022-11-11 苏州通富超威半导体有限公司 球栅阵列封装方法及装置

Also Published As

Publication number Publication date
US20140202740A1 (en) 2014-07-24
US20110155443A1 (en) 2011-06-30
CN102111968B (zh) 2014-03-26
KR20110076804A (ko) 2011-07-06
JP2011138869A (ja) 2011-07-14
US8707554B2 (en) 2014-04-29
TW201132268A (en) 2011-09-16
KR101375998B1 (ko) 2014-03-19
TWI475940B (zh) 2015-03-01

Similar Documents

Publication Publication Date Title
CN102111968B (zh) 多层布线基板的制造方法及多层布线基板
CN102111952B (zh) 多层布线基板
US8772643B2 (en) Multilayer wiring substrate, and method of manufacturing the same
CN102686053A (zh) 多层布线基板的制造方法
US8859077B2 (en) Method of manufacturing multilayer wiring substrate, and multilayer wiring substrate
CN102111951B (zh) 多层布线基板
CN102573278B (zh) 多层布线基板
JP2008060573A (ja) 電子素子内蔵型印刷回路基板の製造方法
US20110284269A1 (en) Multilayer wiring substrate
CN103889168A (zh) 承载电路板、承载电路板的制作方法及封装结构
CN103796451A (zh) 印刷布线板及印刷布线板的制造方法
KR101164957B1 (ko) 인쇄회로기판 및 그 제조방법
KR102134933B1 (ko) 배선 기판 및 배선 기판의 제조 방법
CN103797902A (zh) 多层布线基板
US8322596B2 (en) Wiring substrate manufacturing method
CN104662655A (zh) 布线基板及其制造方法
CN102045950B (zh) 印刷电路板及其制造方法
KR101068539B1 (ko) 전해 도금을 이용한 배선 기판의 제조 방법
JP2006100789A (ja) 電気配線構造の製作方法
JP2013062293A (ja) 多層配線基板の製造方法
JP2009016806A (ja) 埋め込みパターン基板及びその製造方法
JP4187049B2 (ja) 多層配線基板とそれを用いた半導体装置
CN1306574C (zh) 导电通孔制作工艺
CN102348324B (zh) 布线图案之间具有馈通导体的电子模块
JP5890978B2 (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140326

Termination date: 20171227

CF01 Termination of patent right due to non-payment of annual fee