CN102117659B - 移位寄存器和使用移位寄存器的显示设备 - Google Patents
移位寄存器和使用移位寄存器的显示设备 Download PDFInfo
- Publication number
- CN102117659B CN102117659B CN201010215428XA CN201010215428A CN102117659B CN 102117659 B CN102117659 B CN 102117659B CN 201010215428X A CN201010215428X A CN 201010215428XA CN 201010215428 A CN201010215428 A CN 201010215428A CN 102117659 B CN102117659 B CN 102117659B
- Authority
- CN
- China
- Prior art keywords
- node
- grid
- tft
- voltage
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000004044 response Effects 0.000 claims description 40
- 239000010409 thin film Substances 0.000 claims description 37
- 238000006073 displacement reaction Methods 0.000 claims description 13
- 230000001934 delay Effects 0.000 claims description 6
- 239000010408 film Substances 0.000 claims description 3
- 239000011159 matrix material Substances 0.000 claims description 3
- 239000004973 liquid crystal related substance Substances 0.000 claims description 2
- 230000003111 delayed effect Effects 0.000 abstract 1
- 201000005569 Gout Diseases 0.000 description 22
- 238000010586 diagram Methods 0.000 description 16
- 101100003180 Colletotrichum lindemuthianum ATG1 gene Proteins 0.000 description 15
- 230000008859 change Effects 0.000 description 6
- 101100041135 Vibrio cholerae rstR gene Proteins 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 238000005070 sampling Methods 0.000 description 4
- 238000007599 discharging Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000004615 ingredient Substances 0.000 description 2
- QHZSDTDMQZPUKC-UHFFFAOYSA-N 3,5-dichlorobiphenyl Chemical compound ClC1=CC(Cl)=CC(C=2C=CC=CC=2)=C1 QHZSDTDMQZPUKC-UHFFFAOYSA-N 0.000 description 1
- 206010047571 Visual impairment Diseases 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Shift Register Type Memory (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
本发明提供了一种移位寄存器和使用移位寄存器的显示设备。这种移位寄存器包括：多个级，包括第(n-3)级至第(n+3)级(其中n是正整数)，向所述级提供被顺序延迟的栅移位时钟，并提供前向栅启动脉冲、反向栅启动脉冲、进位信号、栅高电压和低于栅高电压的栅低电压，所述各级相互级联连接，其中提供有第(n-1)栅移位时钟、第n栅移位时钟和第(n+1)栅移位时钟的第n级包括扫描脉冲输出单元、进位信号输出单元和移位方向改变开关电路。
Description
本申请要求于2009年12月30日提交的韩国专利申请10-2009-0133572的优先权，为各种目的将其全部内容在此引入作为参考，如同在此全文阐述。
技术领域
本申请涉及移位寄存器和使用移位寄存器的显示设备。
背景技术
近年来，已经研发了各种平板显示设备，其重量轻且体积小，能够避免阴极射线管(CRT)的缺点。在平板显示器中使用的扫描驱动电路通常使用移位寄存器顺序地提供用于扫描线的扫描脉冲。
如图1所示，扫描驱动电路的移位寄存器包括分别由薄膜晶体管(TFT)组成的级ST(n-1)至ST(n+2)。这些级彼此级联连接以生成输出Vout(n-1)至Vout(n+2)。图1中的参考符号“C1至C4”表示提供给这些级的四相时钟。
每级ST(n-1)至ST(n+2)包括用于控制上拉晶体管的Q节点和用于控制下拉晶体管的Q补(QB)节点。此外，每级ST(n-1)至ST(n+2)包括响应于前一级输出的进位信号、下一级输出的进位信号和时钟信号C1至C4给Q节点和QB节点充电和放电的开关电路。
移位寄存器的各级ST(n-1)至ST(n+2)的输出Vout(n-1)至Vout(n+2)被用作施加给显示设备扫描线的扫描脉冲和施加给前一和下一级的进位信号。因此，如图1所示，当由于在制造工艺过程中混入的导电微粒CP或者不良图案，连接至各级ST(n-1)至ST(n+2)的输出节点的各扫描线与其它扫描线或直流电压源VDD和VSS发生短路时，不传送进位信号，因此该移位寄存器操作出错。例如，如图1所示，当连接至第n级ST(n)输出节点的第n(其中n是正整数)条扫描线与连接至第(n+1)级ST(n+1)输出节点的第(n+1)扫描线发生短路时，在第n级ST(n)之后的各级不能正常操作。
同时，移位寄存器内的扫描方向需要根据显示设备的面板结构或驱动方法而变化。因此，移位寄存器最好具有能够改变移位方向的功能。
发明内容
本发明的实施例提供一种移位寄存器和使用移位寄存器的显示设备，即使扫描线相互短路也能够防止在各级之中的进位信号传输错误，还能够改变移位方向。
根据本发明的示例实施例，提供一种移位寄存器，包括多个级，所述级包括第(n-3)级至第(n+3)级(其中n是正整数)，向所述级提供被顺序延迟的栅移位时钟，并提供前向栅启动脉冲、反向栅启动脉冲、进位信号、栅高电压和低于栅高电压的栅低电压，所述各级相互级联连接。
在此，提供有第(n-1)栅移位时钟、第n栅移位时钟和第(n+1)栅移位时钟的第n级包括：扫描脉冲输出单元，被配置为通过第一输出节点根据在Q节点上的电压输出第n扫描脉冲；进位信号输出单元，被配置为通过第二输出节点根据在Q节点上的电压输出第n进位信号；和移位方向改变开关电路被，配置为在生成前向栅启动脉冲的前向移位模式中，响应于第(n-3)级输出的第(n-3)进位信号给Q节点充电，而在生成反向栅启动脉冲的反向移位模式中，响应于第(n+3)级输出的第(n+3)进位信号给Q节点充电。
第n级可以进一步包括Q节点电压维持开关电路，被配置为在前向移位模式中响应于第(n-1)栅移位时钟给Q节点充电，而在反向移位模式中响应于第(n+1)栅移位时钟给Q节点充电。
所述移位方向改变开关电路可以包括第一薄膜晶体管(TFT)和第二TFT，第一TFT包括：施加有第(n-3)进位信号的栅极端；源极端，在前向移位模式中施加有栅高电压而在后向移位模式中施加有栅低电压；和连接至Q节点的漏极端；第二TFT包括：施加有第(n+3)进位信号的栅极端；源极端，在前向移位模式中施加有栅低电压而在反向移位模式中施加有栅低电压；和连接至Q节点的漏极端。
而且，所述Q节点电压维持电路可以包括第三TFT和第四TFT，第三TFT包括：施加有第(n-1)栅移位时钟的栅极端；施加有从第(n-1)级输出的第(n-1)进位信号的源极端；和连接至Q节点的漏极端；第四TFT包括：施加有第(n+1)栅移位时钟的栅极端；施加有从第(n+1)级输出的第(n+1)进位信号的源极端；和连接至Q节点的漏极端。
所述进位信号输出单元可以包括第五TFT、第六TFT和第七TFT，第五TFT包括：连接至Q节点的栅极端；连接至第一输出节点的漏极端；和施加有第n栅移位时钟的源极端；第六TFT包括：连接至第一QB节点的栅极端；连接至第一输出节点的漏极端；和施加有栅低电压的源极端，该第六TFT根据在第一QB节点上的电压给第一输出节点充电；第七TFT包括：连接至第二QB节点的栅极端；连接至第一输出节点的漏极端；和施加有栅低电压的源极端，该第七TFT根据在QB节点上的电压给第一输出节点放电。
在此，可以按照预定周期交替地给第一QB节点和第二QB节点充电。
所述进位信号输出单元可以进一步包括第八TFT、第九TFT、第十TFT和第十一TFT，第八TFT包括：施加有第一栅高电压且相互短路的栅极端和源极端；和连接至第一QB节点的漏极端，该第八TFT将第一QB节点充电至第一栅高电压；第九TFT包括：连接至Q节点的栅极端；连接至第一QB节点的漏极端；和施加有栅低电压的源极端；第十TFT包括：施加有第二栅高电压且相互短路的栅极端和源极端；和连接至第二QB节点的漏极端，该第十TFT将第二QB节点充电至第二栅高电压；和第十一TFT包括：连接至Q节点的栅极端；连接至第二QB节点的漏极端；和施加有栅低电压的源极端。
可以按照预定周期交替地生成第一栅高电压和第二栅高电压。
所述扫描脉冲输出单元可以包括第十二TFT、第十三TFT和第十四TFT，第十二TFT包括：连接至Q节点的栅极端；连接至第二输出节点的漏极端；和施加有第n栅移位时钟的源极端；第十三TFT包括：连接至第二输出节点的栅极端和漏极端；和施加有第n栅移位时钟的源极端；第十四TFT包括：施加有第n栅移位时钟的栅极端；连接至第二输出节点的漏极端；和施加有栅低电压的源极端。
第n级可以进一步包括初始化开关电路，被配置为响应于前向栅启动脉冲和反向栅启动脉冲中的至少之一初始化Q节点。
该初始化开关电路可以包括第十五TFT和第十六TFT，第十五TFT包括：施加有前向栅启动脉冲的栅极端；施加有栅低电压的源极端；和连接至Q节点的漏极端；第十六TFT包括：施加有反向栅启动脉冲的栅极端；施加有栅低电压的源极端；和连接至Q节点的漏极端。
可以顺序地延迟栅移位时钟，将其生成为六相栅移位时钟，其高位部分相互部分重叠。
第n进位信号和第n扫描脉冲可以分别地部分重叠第(n-1)级输出的第(n-1)进位信号和第(n-1)扫描脉冲输出，且可以分别地部分重叠第(n+1)级输出的第(n+1)进位信号和第(n+1)扫描脉冲输出。
根据本发明的示例实施例，提供一种显示设备，包括显示面板，该显示面板包括：相互交叉的多条数据线和扫描线；以矩阵设置的多个像素；被配置为提供用于数据线的数据电压的数据驱动电路；和被配置为顺序地提供用于扫描线的扫描脉冲的扫描驱动电路。
在此，所述扫描驱动电路包括多个级，向所述级提供被顺序延迟的栅移位时钟，并提供前向栅启动脉冲、反向栅启动脉冲、进位信号、栅高电压和低于栅高电压的栅低电压，所述各级相互级联连接。
附图说明
包括以提供本发明的进一步理解和并入并构成本说明书一部分的附图图示本发明的实施例，并与说明书一起用于解释本发明的原理。在附图中：
图1是图示根据现有技术的移位寄存器的结构的示意图；
图2是图示根据本申请实施例的移位寄存器的结构的示意图；
图3是图示图2所示的第n级电路结构的详细电路图；
图4是在前向移位模式中栅启动脉冲和六相栅移位时钟的波形图；
图5是图示在图3所示的第n级中的前向移位操作的电路图；
图6是图5所示的第n级的输入和输出信号的波形图；
图7是在反向移位模式中栅启动脉冲和六相栅移位时钟的波形图；
图8是图7所示的第n级中的反向移位操作的电路图；
图9是图8所示的第n级的输入和输出信号的波形图；
图10A至10C图示顺序地提供用于640条扫描线的扫描脉冲的移位寄存器的级结构；
图11是图示根据本申请实施例的显示设备的示意图；和
图12是图11所示的电平移位器的输入和输出信号的波形图。
具体实施方式
参见附图，将描述本申请的示例实施例。相同的参考数字在全文中表示相同的单元。在随后的解释中，当确定与本申请相关的公知功能或结构的详细描述不必要地模糊本申请的要旨时，将省略其详细描述。
选择在下述解释中使用的相应单元的名称仅仅为了便于本说明书的撰写，因此可能不同于实际产品中的名称。
图2是图示根据本申请实施例的移位寄存器的结构的示意图。图3是图示图2所示的第n级的电路结构的详细电路图。
参见图2和图3，根据本申请实施例的移位寄存器包括彼此级联连接的多个级ST(n-3)至ST(n+3)。
每级ST(n-3)至ST(n+3)分别地输出进位信号Cout和扫描脉冲(或栅脉冲)Gout。在前向移位模式中，移位寄存器以第(n-3)级ST(n-3)、第(n-2)级ST(n-2)、第(n-1)级ST(n-1)、第n级ST(n)、第(n+1)级ST(n+1)、第(n+2)级ST(n+2)和第(n+3)级ST(n+3)的次序顺序地生成输出。在反向移位模式中，移位寄存器以与前向移位模式相反的顺序，即以第(n+3)级ST(n+3)、第(n+2)级ST(n+2)、第(n+1)级ST(n+1)、第n级ST(n)、第(n-1)级ST(n-1)、第(n-2)级ST(n-2)和第(n-3)级ST(n-3)的次序顺序地生成输出。
移位寄存器输出相互部分重叠预定时间的进位信号Cout、和相互部分重叠预定时间的扫描脉冲Gout。在此，进位信号Gout和栅脉冲Gout包括具有较高电平的高位部分和具有较低电平的地位部分，其电平与随后描述的栅移位时钟的电平基本上相同。此外，高位部分包括第一半部分和第二半部分。在这种情况下，例如在前向移位模式中，第n进位信号Cout(n)和第n扫描脉冲Gout(n)的第一半部分分别重叠第(n-1)级ST(n-1)输出的第(n-1)进位信号Cout(n-1)和第(n-1)扫描脉冲Gout(n-1)的第二半部分。而且，第n进位信号Cout(n)和第n扫描脉冲Gout(n)的第二半部分分别重叠第(n+1)级ST(n+1)输出的第(n+1)进位信号Cout(n+1)和第(n+1)扫描脉冲Gout(n+1)的第一半部分。为了防止由于重叠输出导致的误操作，向移位寄存器的各级ST(n-3)至ST(n+3)提供六相栅移位时钟clk1至clk6之中的三个栅移位时钟，所述六相栅移位时钟clk1至clk6相互部分重叠并顺序地延迟预定时间。
该六相栅移位时钟clk1至clk6在栅高电压VGH和栅低电压VGL之间改变。为各级ST(n-3)至ST(n+3)提供栅高电压VGH和栅低电压VGL。将栅高电压VGH设置为等于或高于在显示设备的TFT阵列面板上形成的TFT的阈值电压的电压，将栅低电压VGL设置为等于或低于在显示设备的TFT阵列面板上形成的TFT的阈值电压的电压。可以将栅高电压VGH设置为大约20V，可以将栅低电压VGL设置为大约-5V。此外，为各级ST(n-3)至ST(n+3)提供前向栅启动脉冲GSPF和反向栅启动脉冲GSPR。
每级ST(n-3)至ST(n+3)分别生成进位信号Cout和扫描脉冲Gout。换句话说，每级ST(n-3)至ST(n+3)具有两个输出节点，输出扫描脉冲Gout的第一输出节点和输出进位信号Cout的第二输出节点。在图2中，除了进位信号Cout(n-1)、Cout(n-3)、Cout(n+1)和Cout(n+3)之外，省去其它进位信号。
图3图示第n级ST(n)的电路结构。其余级的电路结构与图3所示的基本上相同。将第(n-1)至(n+1)栅移位时钟clk(n-1)至clk(n+1)输入给第n级ST(n)的时钟端子。
第n级ST(n)包括：初始化开关电路31，其响应于栅启动脉冲GSPF和GSPR初始化Q节点q；改变扫描反向的移位方向改变开关电路32；在恒定时间期间将在Q节点q上的电压维持为栅高电压VGH的Q节点电压维持开关电路33；根据在Q节点上的电压输出第n进位信号Cout(n)的进位信号输出单元34；和根据在Q节点q上的电压输出第n扫描脉冲Gout(n)的扫描脉冲输出单元35。
通过响应于栅启动脉冲GSPF和GSPR将Q节点q放电至栅低电压VGL，初始化开关电路31将Q节点q初始化。初始化开关电路31包括TFT T7和T8。响应于前向栅启动脉冲GSPF，TFT T7形成在栅低电压源VGL和Q节点q之间的电流路径，从而将在Q节点q上的电压初始化成栅低电压VGL。向TFT T7的栅极端施加前向栅启动脉冲GSPF，向TFT T7的源极端施加栅低电压VGL。将TFT T7的漏极端连接至Q节点q。响应于反向栅启动脉冲GSPR，TFT T8形成在栅低电压源VGL和Q节点q之间的电流路径，从而将在Q节点q上的电压初始化成栅低电压VGL。向TFT T8的栅极端施加反向栅启动脉冲GSPR，和向TFT T8的源极端施加栅低电压VGL。将TFT T8的漏极端连接至Q节点q。
在前向移位模式中，响应于来自第(n-3)级ST(n-3)的第(n-3)进位信号Cout(n-3)，移位方向改变开关电路32将Q节点q充电至栅高电压VGH，而在反向移位模式中，响应于来自第(n+3)级ST(n+3)的第(n+3)进位信号Cout(n+3)，它将Q节点q充电至栅高电压VGH。移位方向改变开关电路32包括TFT T1和T3。在前向移位模式中，响应于第(n-3)进位信号Cout(n-3)，TFT T1将栅高电压VGH发送至Q节点q。向TFT T1的栅极端施加第(n-3)进位信号Cout(n-3)。在前向移位模式中，向TFT T1的源极端施加栅高电压VGH，而在反向移位模式中向其施加栅低电压VGL。将TFT T1的漏极端连接至Q节点q。在反向移位模式中，响应于第(n+3)进位信号Cout(n+3)，TFT T3将栅高电压VGH发送至Q节点q。向TFT T3的栅极端施加第(n+3)进位信号Cout(n+3)。在前向移位模式中，向TFT T3的源极端施加栅低电压VGL，而在反向移位模式中向其施加栅高电压VGH。将TFT T3的漏极端连接至Q节点q。
在前向移位模式中，响应于第(n-1)栅移位时钟clk(n-1)，Q节点电压维持开关电路33将来自第(n-1)级ST(n-1)的第(n-1)进位信号Cout(n-1)发送至Q节点q，从而将Q节点q维持为栅高电压VGH。在反向移位模式中，响应于第(n+1)栅移位时钟clk(n+1)，Q节点电压维持开关电路33将来自第(n+1)级ST(n+1)的第(n+1)进位信号Cout(n+1)发送至Q节点q，从而将Q节点q维持为栅高电压VGH。Q节点电压维持开关电路33包括TFT T2和T6。在前向移位模式中，响应于第(n-1)栅移位时钟clk(n-1)，TFT T2将第(n-1)进位信号Cout(n-1)发送至Q节点q。向TFT T2的栅极端施加第(n-1)栅移位时钟clk(n-1)。向TFT T2的源极端施加第(n-1)进位信号Cout(n-1)。将TFT T2的漏极端连接至Q节点q。在反向移位模式中，响应于第(n+1)栅移位时钟clk(n+1)，TFT T6将第(n+1)进位信号Cout(n+1)发送至Q节点q。向TFT T6的栅极端施加第(n+1)栅移位时钟clk(n+1)。向TFT T6的源极端施加第(n+1)进位信号Cout(n+1)。将TFT T6的漏极端连接至Q节点q。
进位信号输出单元34根据在Q节点q上的电压给第一输出节点充电，和根据在Q节点q上的电压给第一输出节点放电。进位信号输出单元34包括TFTT41、TFT T51和TFT T71。响应于在Q节点q上的电压，作为上拉晶体管的TFT T41将第一输出节点充电至第n栅移位时钟clk(n)的电压。将TFT T41的栅极端连接至Q节点q，将TFT T41的漏极端连接至第一输出节点。向TFT T41的源极端施加第n栅移位时钟clk(n)。根据在第一QB节点qbF上的电压，作为下拉晶体管的TFT T51将在输出节点上的电压放电至栅低电压VGL。将TFTT51的栅极端连接至第一QB节点qbF，将TFT T51的漏极端连接至第一输出节点。向TFT T51的源极端施加栅低电压VGL。根据在第二QB节点qbR上的电压，作为下拉晶体管的TFT T71将在第一输出节点上的电压放电至栅低电压VGL。将TFT T71的栅极端连接至第二QB节点qbR，将TFT T71的漏极端连接至第一输出节点。向TFT T71的源极端施加栅低电压VGL。
进位信号输出单元34还包括TFT T91至T94。根据在Q节点q上的电压，TFT T91和T92将QB节点qbF充电和放电至第一栅高电压VGH1。作为二极管工作的TFT T91将第一栅高电压VGH1发送至第一QB节点qbF以给第一QB节点qbF充电。TFT T91的栅极端和源极端相互短路。向TFT T91的栅极端和源极端施加第一栅高电压VGH1。将TFT T91的漏极端连接至第一QB节点qbF。根据在Q节点q上的电压，TFT T92给第一QB节点qbF放电。将TFT T92的栅极端连接至Q节点q，将TFT T92的漏极端连接至第一QB节点qbF。向TFT T92的源极端施加栅低电压VGL。TFT T93和T94将第二QB节点qbR充电和放电至第二栅高电压VGH2。作为二极管工作的TFT T93将第二栅高电压VGH2发送给第二QB节点qbR以给第二QB节点qbR充电。TFTT93的栅极端和源极端相互短路。向TFT T93的栅极端和源极端施加第二栅高电压VGH2。将TFT T93的漏极端连接至第二QB节点qbR。根据在Q节点q上的电压，TFT T94给第二QB节点qbR放电。将TFT T94的栅极端连接至Q节点q，将TFT T94的漏极端连接至第二QB节点qbR。向TFT T94的源极端施加栅低电压VGL。同时，当向TFT T51和T71长时间施加直流电压时，它们的阈值电压Vth可能由于栅偏置压力而移位。为了恢复这样的阈值电压移位，以预定周期交替地提供第一栅高电压VGH1和第二栅高电压VGH2。在下一第I(其中I是正整数)帧周期期间，可以向TFT T91施加栅低电压VGL，可以向TFT T93施加第二栅高电压VGH2。因此，当将栅高电压VGH1施加给第一QB节点qbF时，将栅低电压VGL施加给第二QB节点qbR。相反地，当将栅低电压VGL施加给第一QB节点qbF时，将栅高电压VGH2施加给第二QB节点qbR。
扫描脉冲输出单元35根据在Q节点q上的电压给第二输出节点充电，根据第(n+3)栅移位时钟clk(n+3)的电压给第二输出节点放电。扫描脉冲输出单元35包括TFT T42、T52和T72。作为上拉晶体管的TFT T42根据在Q节点q上的电压，将第二输出节点充电至第n栅移位时钟clk(n)的电压。将TFT T42的栅极端连接至Q节点q，将TFT T42的漏极端连接至第二输出节点。向TFTT42的源极端施加第n栅移位时钟clk(n)。当第n栅移位时钟clk(n)的电压是栅低电压VGL时，作为二极管工作的TFT T52将第二输出节点放电至栅低电压VGL。将TFT T52的栅极端和漏极端连接至第二输出节点，并用作二极管的阴极。向TFT T52的源极端施加第n栅移位时钟clk(n)，并用作二极管的阴极。当将第n栅移位时钟clk(n)的栅高电压VGH施加给TFT T52的源极端时，TFT T52截止，以阻断在第二输出节点和用于发送第n栅移位时钟clk(n)的第n栅移位时钟线之间的电流路径。响应于第(n+3)栅移位时钟clk(n+3)，TFT T72将在第二输出节点上的电压放电至栅低电压VGL。向TFT T72的栅极端施加第(n+3)栅移位时钟clk(n+3)。将TFT T72的漏极端连接至第二输出节点。向TFT T72的源极端施加栅低电压VGL。
将参考图4至图6顺序地描述在第n级ST(n)内的前向移位操作。
参见图4至图6，在前向移位模式中生成前向栅启动脉冲GSPF，以自第一栅移位时钟clk1至第六栅移位时钟clk6的顺序延迟方式生成六相栅移位时钟clk1至clk6。在前向移位模式中，向TFT T1施加栅高电压SCANF(VGH)，向TFT T3施加栅低电压SCANR(VGL)。
在时间t1期间，将第n级ST(n)的Q节点q维持为栅低电压VGL。在时间t2期间，自第(n-3)级ST(n-3)输出第(n-3)进位信号Cout(n-3)和第(n-3)扫描脉冲Gout(n-3)。在时间t2期间，响应于第(n-3)进位信号Cout(n-3)，TFT T1将Q节点q充电至栅高电压SCANF(VGH)。
在第(n-2)级ST(n-2)输出第(n-2)进位信号Cout(n-2)和第(n-2)扫描脉冲Gout(n-2)之后，在时间t3期间生成第(n-1)栅移位时钟clk(n-1)，并且第(n-1)级ST(n-1)输出第(n-1)进位信号Cout(n-1)和第(n-1)扫描脉冲Gout(n-1)。在时间t3期间，响应于通过节点qmF提供的第(n-1)栅移位时钟clk(n-1)，TFT T2将第(n-1)进位信号Cout(n-1)发送至Q节点q，从而将在Q节点q上的电压维持为栅高电压VGH。
在时间t4中，生成第n栅移位时钟clk(n)。在时间T4期间，通过在充电至栅高电压VGH的栅极端和施加有第n栅移位时钟clk(n)的源极端之间的自举(bootstrapping)，TFT T41和TFT T42使得能够分别从第一和第二输出节点输出第n进位信号Cout(n)和第n扫描脉冲Gout(n)。此后，在时间T5期间，当生成第(n+1)栅移位时钟clk(n+1)时，第(n+1)级ST(n+1)输出第(n+1)进位信号Cout(n+1)和第(n+1)扫描脉冲Gout(n+1)。响应于通过节点qmR提供的第(n+1)栅移位时钟clk(n+1)，TFT T6将第(n+1)进位信号Cout(n+1)发送至Q节点q，从而将在Q节点q上的电压维持为栅高电压VGH。
在时间t6期间，第(n+3)级ST(n+3)输出第(n+3)进位信号Cout(n+3)和第(n+3)扫描脉冲Gout(n+3)。响应于第(n+3)进位信号Cout(n+3)，TFT T3将栅低电压SCANR(VGL)发送至Q节点q，从而将在Q节点q上的电压放电至栅低电压VGL。
现在将参考图7至图9顺序地描述在第n级ST(n)内的反向移位操作。
参见图7至图9，在反向移位模式中生成反向栅启动脉冲GSPR，以从第六栅移位时钟clk6至第一栅移位时钟clk1的顺序延迟方式生成六相栅移位时钟clk1至clk6。在反向移位模式中，向TFT T1施加栅低电压SCANF(VGL)，向TFT T3施加栅高电压SCANR(VGH)。
当第(n+3)级ST(n+3)输出第(n+3)进位信号Cout(n+3)和第(n+3)扫描脉冲Gout(n+3)时，响应于第(n+3)进位信号Cout(n+3)，TFT T3将Q节点q充电至栅高电压SCANR(VGH)。
随后，生成第(n+1)栅移位时钟clk(n+1)，第(n+1)级ST(n+1)输出第(n+1)进位信号Cout(n+1)和第(n+1)扫描脉冲Gout(n+1)。响应于通过节点qmR提供的第(n+1)栅移位时钟clk(n+1)，TFT T6将第(n+1)进位信号Cout(n+1)发送至Q节点q，从而将在Q节点q上的电压维持为栅高电压VGH。
当生成第n栅移位时钟clk(n)时，在时间T4期间，通过在充电至栅高电压VGH的栅极端和施加有第n栅移位时钟clk(n)的源极端之间的自举，TFTT41和TFT T42使得能从第一和第二输出节点分别输出第n进位信号Cout(n)和第n扫描脉冲Gout(n)。此后，当生成第(n-1)栅移位时钟clk(n-1)时，第(n-1)级ST(n-1)输出第(n-1)进位信号Cout(n-1)和第(n-1)扫描脉冲Gout(n-1)。响应于通过节点qmF提供的第(n-1)栅移位时钟clk(n-1)，TFT T2将第(n-1)进位信号Cout(n-1)发送至Q节点q，从而将在Q节点q上的电压维持为栅高电压VGH。
当第(n-3)级ST(n-3)输出第(n-3)进位信号Cout(n-3)和第(n-3)扫描脉冲Gout(n-3)时，响应于第(n-3)进位信号Cout(n-3)，TFT T1将栅低电压SCANF(VGL)发送至Q节点q，从而将在Q节点q上的电压放电至栅低电压VGL。
根据本申请实施例的移位寄存器包括分别连接至m条扫描线和顺序地提供用于该m条扫描线的扫描脉冲的m个级，和未连接至扫描线的四个虚级。图10A至图10C图示当‘m’是640时包括四个虚级的644个级。
参见图10A至10C，移位寄存器包括未连接至扫描线的开始虚级DST(-1)和DST(0)、顺序地提供用于640条扫描线的扫描脉冲的640级ST(1)至ST(640)和未连接至扫描线的结束虚级DST(641)和DST(642)。
每级DST(-1)至DST(642)具有分别接收栅启动脉冲GSPF和GSPR的重置端子rstF和rstR。第一重置端子rstR连接至图3所示的TFT T7的栅极端，第二重置端子rstR连接至图3所示的TFT T8的栅极端。为了防止由于前向栅启动脉冲GSPF的生成而导致在开始虚级DST(-1)和DST(0)以及第一和第二级ST(1)和ST(2)中Q节点q的初始化，向在这些级DST(-1)、DST(0)、ST(0)和ST(1)中的重置端子rstR仅施加反向栅启动脉冲GSPR。此外，为了防止由于反向栅启动脉冲GSPR的生成而导致在结束虚级DST(641)和DST(642)以及第639和第640级ST(639)和ST(640)内Q节点q的初始化，向在这些级DST(641)、DST(642)、ST(639)和ST(640)中的重置端子rstR仅施加前向栅启动脉冲GSPF。
向在第(-1)开始虚级DST(-1)内的第(n-3)进位信号输入端子和第(n-1)进位信号输入端子提供前向栅启动脉冲GSPF。因此，向在第(-1)开始虚拟DST(-1)内的TFT T1的栅极端和TFT T2的源极端施加前向栅启动脉冲GSPF。向在第(0)开始虚级DST(0)和第一级ST(1)内的每个第(n-3)进位信号输入端子施加前向栅启动脉冲GSPF。因此，向在第(0)开始虚级DST(0)和第一级ST(1)内的TFTT1的栅极端施加前向栅启动脉冲GSPF。
向在第642结束虚级DST(642)内的第(n+3)进位信号输入端子和第(n+1)进位信号输入端子提供反向栅启动脉冲GSPR。因此，向在第642结束虚级DST(642)内的TFT T3的栅极端和TFT T6的源极端施加反向栅启动脉冲GSPR。向在第641结束虚级DST(641)和第640级ST(640)内的每个第(n+3)进位信号输入端子提供反向栅启动脉冲GSPR。因此，向在第641结束虚级DST(641)和第640级ST(640)内的TFT T3的栅极端施加反向栅启动脉冲GSPR。
根据本申请实施例的显示设备可以包括顺序地提供用于扫描线的扫描脉冲以便按照线顺序扫描方法将视频数据写入像素的任何其它显示设备。例如，这种显示设备可以包括但是并不限于液晶显示器(LCD)、有机发光二极管(OLED)显示器和电泳显示器(EPD)、等等。
图11是图示根据本申请实施例的显示设备的示意方框图。
参见图11，该显示设备包括显示面板组件10、数据驱动电路、扫描驱动电路、定时控制器11、等等。
显示面板组件10包括相互交叉的数据线和扫描线，和以矩阵设置的像素。可以通过LCD、OLED显示器和EPD中任一个的显示面板组件来实现该显示面板组件10。
数据驱动电路包括多个源驱动IC 12。源驱动IC 12接收来自定时控制器11的数字视频数据RGB。源驱动IC 12响应于来自定时控制器11的源定时控制信号，将数字视频数据RGB转换成伽马校正电压以生成数据电压，并与扫描脉冲同步地提供用于显示面板组件10中的数据线的数据电压。可以通过COG(玻载芯片技术(chip on glass))工艺或TAB(带式自动焊接(tape automatedbonding))工艺将源驱动IC 12连接至显示面板组件10内的数据线。
扫描驱动电路包括第一和第二电平移位器15、在定时控制器11和显示面板组件10内的扫描线之间连接的第一和第二移位寄存器13。
每个电平移位器15对从定时控制器11输入的六相栅移位时钟clk1至clk6的TTL(晶体管晶体管逻辑)电平电压进行电平移位，从而具有如图12所示的栅高电压VGH和栅低电压VGL。响应于自定时控制器11输出的栅脉冲调制控制信号FLK，每个电平移位器15可以对栅高电压VGH进行调制，以在栅移位时钟clk1至clk6的下降沿处具有较低电平。在图12中，参考符号“GPM”表示响应于信号FLK对其栅高电压VGH进行调制的栅移位时钟clk1至clk6。当将栅高电压VGH调制为在栅移位时钟clk1至clk6的下降沿处较低时，也以与栅移位时钟clk1至clk6的相同形式，对通过移位寄存器13提供用于显示面板组件10内的扫描线的扫描脉冲的波形进行调制。如果栅高电压VGH在提供用于扫描线的扫描脉冲下降沿处较低，则可以通过降低反冲电压(ΔVp)改善闪烁、余象、色差、等等。
如上所述，每个移位寄存器13包括通过与栅移位时钟clk1至clk6同步地对栅启动脉冲GSPF和GSPR进行移位来顺序地生成进位信号和扫描脉冲的各级。如果将移位寄存器13的输出节点连接至两侧上的扫描线，则两个移位寄存器13之一可以操作在前向移位模式中，另一个可以操作在反向移位模式中。
扫描驱动电路可以通过GIP(面板内栅电路(gate in panel))方案在显示面板组件10的下部面板上直接形成，或者可以通过TAB方案连接在显示面板组件10内的扫描线和定时控制器11之间。通过GIP方案，可以将电平移位器15安装在PCB 14上，可以在显示面板组件10的下部面板上形成移位寄存器13。
定时控制器11通过诸如LVDS(低压差分信令)接口、TMDS(转换最小化差分信令)接口等接口接收来自外部设备的数字视频数据RGB。定时控制器11将来自外部设备的数字视频数据发送至源驱动IC 12。
定时控制器11通过LVDS或TMDS接口接收电路接收来自外部设备的定时信号，例如垂直同步信号Vsync、水平同步信号Hsync、数据使能信号DE、主时钟MCLK、等等。定时控制器11生成定时控制信号，用于与来自外部设备的定时信号相关地控制数据驱动电路和扫描驱动电路的操作定时。定时控制信号包括用于控制扫描驱动电路的操作定时的扫描定时控制信号，和用于控制源驱动IC 12的操作定时和数据电压极性的数据定时信号。
扫描定时控制信号包括栅启动脉冲GSPF和GSPR、栅移位时钟clk1至clk6、栅输出使能信号GOE(未图示)、等等。将栅启动脉冲GSPF和GSPR输入给移位寄存器13以控制移位启动定时。将栅移位时钟clk1至clk6输入电平移位器15以进行电平移位，随后将其输入移位寄存器13，并用作用于对栅启动脉冲GSPF和GSPR进行移位的时钟信号。栅输出使能信号GOE控制移位寄存器13的输出定时。
数据定时控制信号包括源启动脉冲SSP、源采样时钟SSC、极性控制信号POL、源输出使能信号SOE、等等。源启动脉冲SSP控制在源驱动IC 12内的移位启动定时。源采样时钟SSC是与源驱动IC 12内的上升沿或下降沿相关地控制数据采样定时的时钟信号。极性控制信号POL控制从源驱动IC 12输出的数据电压的极性。如果在定时控制器11和源驱动IC 12之间的数据传输接口是最小LVDS接口，则可以省去源启动脉冲SSP和源采样时钟SSC。
如上所述，根据本申请的实施例，即使在显示设备内的扫描线相互短路，仍可以单独输出进位信号和扫描脉冲以防止移位寄存器的错误操作，并可以在前向移位模式和反向移位模式中操作这些进位信号和扫描脉冲。
尽管已经针对其多个说明性实施例描述了实施例，但是应当理解本领域的技术人员也可以设计出其它的多种修改和实施例，其将落入在本申请原理的范围之内。更具体地，可以在说明书、附图和权利要求书范围内的主题组合结构的组成部分和/或结构内进行各种变化和修改。除了组成部分和/或结构内的变化和修改之外，替代使用对于本领域的技术人员来说也是显而易见的。
Claims (18)
1.一种移位寄存器，包括：
多个级，其包括第(n-3)级至第(n+3)级，其中n是正整数，向所述级提供被顺序延迟的栅移位时钟，以及提供前向栅启动脉冲、反向栅启动脉冲、进位信号、栅高电压和低于栅高电压的栅低电压，并且所述各级相互级联连接，
其中提供有第(n-1)栅移位时钟、第n栅移位时钟和第(n+1)栅移位时钟的第n级包括：
扫描脉冲输出单元，被配置为通过第一输出节点，根据在Q节点上的电压输出第n扫描脉冲；
进位信号输出单元，被配置为通过第二输出节点，根据在Q节点上的电压输出第n进位信号；和
移位方向改变开关电路，被配置为在生成前向栅启动脉冲的前向移位模式中，响应于第(n-3)级输出的第(n-3)进位信号给Q节点充电，而在生成反向栅启动脉冲的反向移位模式中，响应于第(n+3)级输出的第(n+3)进位信号给Q节点充电，
其中第n级进一步包括Q节点电压维持开关电路，被配置为在前向移位模式中响应于第(n-1)栅移位时钟给Q节点充电，而在反向移位模式中响应于第(n+1)栅移位时钟给Q节点充电。
2.权利要求1的移位寄存器，其中所述移位方向改变开关电路包括：
第一薄膜晶体管，包括：施加有第(n-3)进位信号的栅极端；在前向移位模式中施加有栅高电压和在后向移位模式中施加有栅低电压的源极端；和连接至Q节点的漏极端；和
第二薄膜晶体管，包括：施加有第(n+3)进位信号的栅极端；在前向移位模式中施加有栅低电压和在反向移位模式中施加有栅低电压的源极端；和连接至Q节点的漏极端。
3.权利要求1的移位寄存器，其中所述Q节点电压维持电路包括：
第三薄膜晶体管，包括：施加有第(n-1)栅移位时钟的栅极端；施加有从第(n-1)级输出的第(n-1)进位信号的源极端；和连接至Q节点的漏极端；和
第四薄膜晶体管，包括：施加有第(n+1)栅移位时钟的栅极端；施加有自第(n+1)级输出的第(n+1)进位信号的源极端；和连接至Q节点的漏极端。
4.权利要求1的移位寄存器，其中所述进位信号输出单元包括：
第五薄膜晶体管，包括：连接至Q节点的栅极端；连接至第一输出节点的漏极端；和施加有第n栅移位时钟的源极端；
第六薄膜晶体管，包括：连接至第一QB节点的栅极端；连接至第一输出节点的漏极端；和施加有栅低电压的源极端，该第六薄膜晶体管根据在第一QB节点上的电压给第一输出节点充电；和
第七薄膜晶体管，包括：连接至第二QB节点的栅极端；连接至第一输出节点的漏极端；和施加有栅低电压的源极端，该第七薄膜晶体管根据在QB节点上的电压给第一输出节点放电，
其中按照预定周期交替地给第一QB节点和第二QB节点充电。
5.权利要求4的移位寄存器，其中所述进位信号输出单元进一步包括：
第八薄膜晶体管，包括：施加有第一栅高电压且相互短路的栅极端和源极端；和连接至第一QB节点的漏极端，该第八薄膜晶体管将第一QB节点充电至第一栅高电压；
第九薄膜晶体管，包括：连接至Q节点的栅极端；连接至第一QB节点的漏极端；和施加有栅低电压的源极端；
第十薄膜晶体管，包括：施加有第二栅高电压且相互短路的栅极端和源极端；和连接至第二QB节点的漏极端，该第十薄膜晶体管将第二QB节点充电至第二栅高电压；和
第十一薄膜晶体管，包括：连接至Q节点的栅极端；连接至第二QB节点的漏极端；和施加有栅低电压的源极端。
6.权利要求5的移位寄存器，其中按照预定周期交替地生成所述第一栅高电压和第二栅高电压。
7.权利要求1的移位寄存器，其中所述扫描脉冲输出单元包括：
第十二薄膜晶体管，包括：连接至Q节点的栅极端；连接至第二输出节点的漏极端；和施加有第n栅移位时钟的源极端；
第十三薄膜晶体管，包括：连接至第二输出节点的栅极端和漏极端；和施加有第n栅移位时钟的源极端；和
第十四薄膜晶体管，包括：施加有第n栅移位时钟的栅极端；连接至第二输出节点的漏极端；和施加栅低电压的源极端。
8.权利要求1的移位寄存器，其中第n级进一步包括：
初始化开关电路，被配置为响应于前向栅启动脉冲和后向栅启动脉冲中的至少之一初始化Q节点。
9.权利要求8的移位寄存器，其中所述初始化开关电路包括：
第十五薄膜晶体管，包括：施加有前向栅启动脉冲的栅极端；施加有栅低电压的源极端；和连接至Q节点的漏极端；和
第十六薄膜晶体管，包括：施加有反向栅启动脉冲的栅极端；施加有栅低电压的源极端；和连接至Q节点的漏极端。
10.权利要求1的移位寄存器，其中顺序地延迟栅移位时钟，将其生成为六相栅移位时钟，其高位部分相互部分重叠。
11.权利要求10的移位寄存器，其中第n进位信号和第n扫描脉冲分别地部分重叠第(n-1)级输出的第(n-1)进位信号和第(n-1)扫描脉冲输出，且分别地部分重叠第(n+1)级输出的第(n+1)进位信号和第(n+1)扫描脉冲输出。
12.一种显示设备，包括：
显示面板，包括相互交叉的的多条数据线和扫描线，和以矩阵设置的多个像素；
被配置为提供用于数据线的数据电压的数据驱动电路；和
被配置为顺序地提供用于扫描线的扫描脉冲的扫描驱动电路，
其中所述扫描驱动电路包括多个级，所述级包括第(n-3)级至第(n+3)级，其中n是正整数，向所述级提供被顺序延迟的栅移位时钟，并提供前向栅启动脉冲、反向栅启动脉冲、进位信号、栅高电压和低于栅高电压的栅低电压，所述各级相互级联连接；和
其中提供有第(n-1)栅移位时钟、第n栅移位时钟和第(n+1)栅移位时钟的第n级包括：
扫描脉冲输出单元，被配置为通过第一输出节点，根据在Q节点上的电压输出第n扫描脉冲；
进位信号输出单元，被配置为通过第二输出节点，根据在Q节点上的电压输出第n进位信号；和
移位方向改变开关电路，被配置为在生成前向栅启动脉冲的前向移位模式中，响应于第(n-3)级输出的第(n-3)进位信号给Q节点充电，而在生成反向栅启动脉冲的反向移位模式中，响应于第(n+3)级输出的第(n+3)进位信号给Q节点充电，
其中第n级进一步包括Q节点电压维持开关电路，被配置为在前向移位模式中响应于第(n-1)栅移位时钟给Q节点充电，而在反向移位模式中响应于第(n+1)栅移位时钟给Q节点充电。
13.权利要求12的显示设备，其中所述移位方向改变开关电路包括：
第一薄膜晶体管（TFT），包括：提供有第(n-3)进位信号的栅极端；在前向移位模式中施加有栅高电压而在后向移位模式中施加有栅低电压的源极端；和连接至Q节点的漏极端；
第二薄膜晶体管，包括：施加有第(n+3)进位信号的栅极端；在前向移位模式中施加有栅低电压而在反向移位模式中施加有栅低电压的源极端；和连接至Q节点的漏极端。
14.权利要求12的显示设备，其中所述Q节点电压维持电路包括：
第三薄膜晶体管，包括：施加有第(n-1)栅移位时钟的栅极端；施加有从第(n-1)级输出的第(n-1)进位信号的源极端；和连接至Q节点的漏极端；和
第四薄膜晶体管，包括：施加有第(n+1)栅移位时钟的栅极端；施加有从第(n+1)级输出的第(n+1)进位信号的源极端；和连接至Q节点的漏极端。
15.权利要求12的显示设备，其中所述进位信号输出单元包括：
第五薄膜晶体管，包括：连接至Q节点的栅极端；连接至第一输出节点的漏极端；和施加有第n栅移位时钟的源极端；
第六薄膜晶体管，包括：连接至第一QB节点的栅极端；连接至第一输出节点的漏极端；和施加有栅低电压的源极端，该第六薄膜晶体管根据在第一QB节点上的电压给第一输出节点充电；和
第七薄膜晶体管，包括：连接至第二QB节点的栅极端；连接至第一输出节点的漏极端；和施加有栅低电压的源极端，该第七薄膜晶体管根据在QB节点上的电压给第一输出节点放电，
其中按照预定周期交替地给第一QB节点和第二QB节点充电。
16.权利要求12的显示设备，其中所述进位信号输出单元包括：
第八薄膜晶体管，包括：施加有第一栅高电压且相互短路的栅极端和源极端；和连接至第一QB节点的漏极端，该第八薄膜晶体管将第一QB节点充电至第一栅高电压；
第九薄膜晶体管，包括：连接至Q节点的栅极端；连接至第一QB节点的漏极端；和施加有栅低电压的源极端；
第十薄膜晶体管，包括：施加有第二栅高电压且相互短路的栅极端和源极端；和连接至第二QB节点的漏极端，该第十薄膜晶体管将第二QB节点充电至第二栅高电压；和
第十一薄膜晶体管，包括：连接至Q节点的栅极端；连接至第二QB节点的漏极端；和施加有栅低电压的源极端。
17.权利要求12的显示设备，其中所述扫描脉冲输出单元包括：
第十二薄膜晶体管，包括：连接至Q节点的栅极端；连接至第二输出节点的漏极端；和施加有第n栅移位时钟的源极端；
第十三薄膜晶体管，包括：连接至第二输出节点的栅极端和漏极端；和施加有第n栅移位时钟的源极端；和
第十四薄膜晶体管，包括：施加有第n栅移位时钟的栅极端；连接至第二输出节点的漏极端；和施加有栅低电压的源极端。
18.权利要求12的显示设备，其中所述显示面板是液晶显示器（LCD）、有机发光二极管（OLED）显示器和电泳显示器（EPD）中任意一种的显示面板。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090133572A KR101324410B1 (ko) | 2009-12-30 | 2009-12-30 | 쉬프트 레지스터와 이를 이용한 표시장치 |
| KR10-2009-0133572 | 2009-12-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102117659A CN102117659A (zh) | 2011-07-06 |
| CN102117659B true CN102117659B (zh) | 2013-12-11 |
Family
ID=44186921
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201010215428XA Expired - Fee Related CN102117659B (zh) | 2009-12-30 | 2010-06-24 | 移位寄存器和使用移位寄存器的显示设备 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8477094B2 (zh) |
| KR (1) | KR101324410B1 (zh) |
| CN (1) | CN102117659B (zh) |
| TW (1) | TWI430577B (zh) |
Families Citing this family (56)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI433459B (zh) * | 2010-07-08 | 2014-04-01 | Au Optronics Corp | 雙向移位暫存器 |
| US8791592B2 (en) * | 2010-07-28 | 2014-07-29 | Lg Electronics Inc. | Air conditioner and method for controlling the same |
| KR101285541B1 (ko) * | 2010-12-07 | 2013-07-23 | 엘지디스플레이 주식회사 | 입체 영상 표시장치 |
| TWI438763B (zh) * | 2011-10-21 | 2014-05-21 | Au Optronics Corp | 顯示面板及其閘極驅動電路 |
| CN103959364B (zh) * | 2011-11-30 | 2017-01-18 | 株式会社半导体能源研究所 | 显示装置 |
| CN103187037B (zh) * | 2011-12-29 | 2015-08-26 | 上海天马微电子有限公司 | 一种非晶硅栅极驱动电路 |
| CN202677790U (zh) | 2012-04-13 | 2013-01-16 | 京东方科技集团股份有限公司 | 移位寄存器单元、移位寄存器和显示装置 |
| TWI635501B (zh) * | 2012-07-20 | 2018-09-11 | 半導體能源研究所股份有限公司 | 脈衝輸出電路、顯示裝置、及電子裝置 |
| CN102831867B (zh) * | 2012-07-26 | 2014-04-16 | 北京大学深圳研究生院 | 栅极驱动单元电路及其栅极驱动电路和一种显示器 |
| CN102819998B (zh) * | 2012-07-30 | 2015-01-14 | 京东方科技集团股份有限公司 | 移位寄存器和显示装置 |
| CN102842278B (zh) * | 2012-08-06 | 2015-09-02 | 北京大学深圳研究生院 | 栅极驱动电路单元、栅极驱动电路及显示器 |
| CN103632641B (zh) * | 2012-08-22 | 2016-01-20 | 瀚宇彩晶股份有限公司 | 液晶显示器及其移位寄存装置 |
| TWI459368B (zh) * | 2012-09-14 | 2014-11-01 | Au Optronics Corp | 顯示裝置及其閘極信號產生方法 |
| WO2014054518A1 (ja) * | 2012-10-05 | 2014-04-10 | シャープ株式会社 | シフトレジスタ |
| KR102007814B1 (ko) * | 2012-12-14 | 2019-08-07 | 엘지디스플레이 주식회사 | 표시장치와 그 게이트 구동회로의 제어 방법 |
| CN104103244B (zh) * | 2013-04-03 | 2016-06-01 | 瀚宇彩晶股份有限公司 | 液晶显示器及其双向移位暂存装置 |
| TWI490847B (zh) | 2013-04-26 | 2015-07-01 | Chunghwa Picture Tubes Ltd | 閘極驅動電路 |
| CN103854587B (zh) * | 2014-02-21 | 2017-03-01 | 北京大学深圳研究生院 | 栅极驱动电路及其单元和一种显示器 |
| KR102175790B1 (ko) * | 2014-06-30 | 2020-11-09 | 엘지디스플레이 주식회사 | 액정표시장치의 구동장치 및 그 구동방법 |
| JP6316423B2 (ja) * | 2014-07-04 | 2018-04-25 | シャープ株式会社 | シフトレジスタおよびそれを備える表示装置 |
| KR102167138B1 (ko) * | 2014-09-05 | 2020-10-16 | 엘지디스플레이 주식회사 | 쉬프트 레지스터 및 그를 이용한 표시 장치 |
| KR102276866B1 (ko) * | 2014-12-31 | 2021-07-12 | 엘지디스플레이 주식회사 | 게이트 구동회로와 이를 포함하는 터치 스크린 일체형 표시장치 |
| KR102276247B1 (ko) * | 2015-01-28 | 2021-07-12 | 엘지디스플레이 주식회사 | 쉬프트 레지스터 및 이를 이용한 액정표시장치 |
| KR102274460B1 (ko) * | 2015-01-30 | 2021-07-07 | 엘지디스플레이 주식회사 | 게이트 쉬프트 레지스터와 이를 이용한 표시장치 |
| CN104575436B (zh) * | 2015-02-06 | 2017-04-05 | 京东方科技集团股份有限公司 | 移位寄存器单元、栅极驱动电路及显示装置 |
| CN104934071B (zh) * | 2015-07-02 | 2018-09-11 | 京东方科技集团股份有限公司 | 一种移位寄存器、栅极驱动电路及显示装置 |
| KR102498256B1 (ko) * | 2015-09-14 | 2023-02-10 | 삼성디스플레이 주식회사 | 주사 구동부 |
| CN105469754B (zh) * | 2015-12-04 | 2017-12-01 | 武汉华星光电技术有限公司 | 降低馈通电压的goa电路 |
| KR102446050B1 (ko) * | 2016-01-19 | 2022-09-23 | 삼성디스플레이 주식회사 | 스캔 구동 회로 및 이를 포함하는 유기 발광 표시 장치 |
| CN105976751A (zh) * | 2016-07-28 | 2016-09-28 | 武汉华星光电技术有限公司 | 扫描驱动电路及具有该电路的平面显示装置 |
| KR102581724B1 (ko) * | 2016-07-29 | 2023-09-25 | 엘지디스플레이 주식회사 | 표시장치 |
| US10490133B2 (en) * | 2016-08-18 | 2019-11-26 | Hon Hai Precision Industry Co., Ltd. | Shift register module and display driving circuit thereof |
| KR102578837B1 (ko) * | 2016-09-30 | 2023-09-15 | 엘지디스플레이 주식회사 | 게이트 구동 회로와 이를 이용한 표시장치 |
| KR102607402B1 (ko) * | 2016-10-31 | 2023-11-30 | 엘지디스플레이 주식회사 | 게이트 구동 회로와 이를 이용한 표시장치 |
| KR102588078B1 (ko) * | 2016-11-21 | 2023-10-13 | 엘지디스플레이 주식회사 | 표시장치 |
| CN106531048B (zh) * | 2016-11-29 | 2020-03-27 | 京东方科技集团股份有限公司 | 移位寄存器、栅极驱动电路、显示面板和驱动方法 |
| CN106991988B (zh) * | 2017-05-17 | 2019-07-02 | 深圳市华星光电技术有限公司 | Goa电路的过电流保护系统及方法 |
| KR20190079855A (ko) * | 2017-12-28 | 2019-07-08 | 엘지디스플레이 주식회사 | 시프트 레지스터 및 이를 포함하는 표시 장치 |
| CN108538335B (zh) * | 2018-04-17 | 2020-02-11 | 京东方科技集团股份有限公司 | 一种移位寄存器及其驱动方法、栅极驱动电路、显示装置 |
| CN108831395B (zh) * | 2018-07-17 | 2020-09-04 | 惠科股份有限公司 | 显示装置及移位暂存电路 |
| CN109658865B (zh) * | 2019-02-25 | 2021-01-05 | 合肥京东方卓印科技有限公司 | 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置 |
| KR20210002282A (ko) * | 2019-06-28 | 2021-01-07 | 삼성디스플레이 주식회사 | 스테이지 및 이를 포함하는 주사 구동부 |
| KR102622270B1 (ko) | 2019-07-01 | 2024-01-09 | 보에 테크놀로지 그룹 컴퍼니 리미티드 | 디스플레이 패널, 디스플레이 디바이스 및 구동 방법 |
| AU2019452478B2 (en) * | 2019-07-01 | 2022-05-19 | Boe Technology Group Co., Ltd. | Display panel and display device |
| EP3996077A4 (en) | 2019-07-01 | 2023-06-21 | BOE Technology Group Co., Ltd. | DISPLAY PANEL AND ITS DISPLAY CONTROL METHOD, AND DISPLAY DEVICE |
| US11062787B2 (en) * | 2019-08-22 | 2021-07-13 | Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Gate driving unit and gate driving method |
| CN110660370A (zh) * | 2019-09-16 | 2020-01-07 | 昆山龙腾光电股份有限公司 | 信号调整电路和显示装置 |
| KR20210045171A (ko) * | 2019-10-16 | 2021-04-26 | 엘지디스플레이 주식회사 | 스캔 구동부 및 이를 포함하는 표시장치 |
| CN111081183B (zh) * | 2019-12-19 | 2023-07-25 | 武汉华星光电技术有限公司 | Goa器件及显示面板 |
| CN111599315B (zh) * | 2020-06-19 | 2021-11-16 | 京东方科技集团股份有限公司 | 一种移位寄存器、栅极驱动电路及其驱动方法 |
| CN114067759B (zh) * | 2020-07-31 | 2022-12-23 | 滁州惠科光电科技有限公司 | 一种显示面板的栅极驱动电路及其驱动方法和显示装置 |
| KR20220069365A (ko) * | 2020-11-20 | 2022-05-27 | 엘지디스플레이 주식회사 | 게이트 드라이버 회로 및 그를 포함하는 표시장치 |
| US11694629B2 (en) | 2021-05-12 | 2023-07-04 | LG Display Co., Lid. | Gate driver and electroluminescent display apparatus including the same |
| CN115909978B (zh) * | 2021-09-30 | 2024-08-06 | 乐金显示有限公司 | 栅极驱动电路以及包括栅极驱动电路的显示装置 |
| CN114242016A (zh) * | 2021-12-20 | 2022-03-25 | 惠科股份有限公司 | 扫描驱动电路、阵列基板和显示终端 |
| CN114333731B (zh) * | 2021-12-31 | 2023-04-28 | 惠科股份有限公司 | 扫描驱动电路和阵列基板 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1551068A (zh) * | 2003-04-24 | 2004-12-01 | 株式会社瑞萨科技 | 半导体集成电路器件 |
| CN101079243A (zh) * | 2006-05-25 | 2007-11-28 | 三菱电机株式会社 | 移位寄存器电路及具有该移位寄存器电路的图像显示装置 |
| CN101604551A (zh) * | 2008-06-10 | 2009-12-16 | 北京京东方光电科技有限公司 | 移位寄存器及其栅线驱动装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4912023B2 (ja) * | 2006-04-25 | 2012-04-04 | 三菱電機株式会社 | シフトレジスタ回路 |
| US8937614B2 (en) * | 2007-11-06 | 2015-01-20 | Nlt Technologies, Ltd. | Bidirectional shift register and display device using the same |
-
2009
- 2009-12-30 KR KR1020090133572A patent/KR101324410B1/ko active IP Right Grant
-
2010
- 2010-06-24 CN CN201010215428XA patent/CN102117659B/zh not_active Expired - Fee Related
- 2010-07-28 US US12/845,332 patent/US8477094B2/en active Active
- 2010-07-30 TW TW099125451A patent/TWI430577B/zh active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1551068A (zh) * | 2003-04-24 | 2004-12-01 | 株式会社瑞萨科技 | 半导体集成电路器件 |
| CN101079243A (zh) * | 2006-05-25 | 2007-11-28 | 三菱电机株式会社 | 移位寄存器电路及具有该移位寄存器电路的图像显示装置 |
| CN101604551A (zh) * | 2008-06-10 | 2009-12-16 | 北京京东方光电科技有限公司 | 移位寄存器及其栅线驱动装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101324410B1 (ko) | 2013-11-01 |
| TW201123729A (en) | 2011-07-01 |
| US8477094B2 (en) | 2013-07-02 |
| US20110157124A1 (en) | 2011-06-30 |
| CN102117659A (zh) | 2011-07-06 |
| TWI430577B (zh) | 2014-03-11 |
| KR20110077109A (ko) | 2011-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102117659B (zh) | 移位寄存器和使用移位寄存器的显示设备 | |
| US10783820B2 (en) | Gate driver and flat panel display device including the same | |
| KR101493276B1 (ko) | 타이밍 컨트롤러, 액정 표시 장치 및 액정 표시 장치의구동 방법 | |
| KR101448904B1 (ko) | 표시장치 | |
| KR101333519B1 (ko) | 액정표시장치 및 그 구동 방법 | |
| KR101547565B1 (ko) | 표시 장치 및 이의 구동 방법 | |
| KR101542509B1 (ko) | 게이트 구동 장치 및 이를 포함하는 액정 표시 장치 | |
| US8878765B2 (en) | Gate shift register and display device using the same | |
| KR101761414B1 (ko) | 게이트 쉬프트 레지스터와 이를 이용한 표시장치 | |
| CN106952601B (zh) | 移位寄存器以及包括该移位寄存器的显示设备 | |
| US10217426B2 (en) | Display device | |
| KR20160068081A (ko) | 게이트 쉬프트 레지스터 및 이를 이용한 표시 장치 | |
| US10748465B2 (en) | Gate drive circuit, display device and method for driving gate drive circuit | |
| KR20110123459A (ko) | 게이트 쉬프트 레지스터와 이를 이용한 표시장치 | |
| US9117512B2 (en) | Gate shift register and flat panel display using the same | |
| KR101485583B1 (ko) | 표시 장치 및 그 구동 방법 | |
| KR102427396B1 (ko) | 표시장치 | |
| KR101918151B1 (ko) | 쉬프트 레지스터와 이를 포함한 표시장치 | |
| KR102581724B1 (ko) | 표시장치 | |
| KR102000055B1 (ko) | 쉬프트 레지스터 및 그의 구동 방법 | |
| KR20140019920A (ko) | 쉬프트 레지스터와 이를 이용한 표시장치 | |
| KR101157941B1 (ko) | 액정 표시장치의 구동장치 및 구동방법 | |
| KR20170039859A (ko) | 표시장치 | |
| KR102356159B1 (ko) | 표시장치 | |
| JP2005189860A (ja) | 画像表示装置及びそれを用いた電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20131211 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |