Nothing Special   »   [go: up one dir, main page]

CN102074502A - 制造阵列基板的方法 - Google Patents

制造阵列基板的方法 Download PDF

Info

Publication number
CN102074502A
CN102074502A CN2010102590185A CN201010259018A CN102074502A CN 102074502 A CN102074502 A CN 102074502A CN 2010102590185 A CN2010102590185 A CN 2010102590185A CN 201010259018 A CN201010259018 A CN 201010259018A CN 102074502 A CN102074502 A CN 102074502A
Authority
CN
China
Prior art keywords
layer
insulating material
inorganic insulating
amorphous silicon
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010102590185A
Other languages
English (en)
Other versions
CN102074502B (zh
Inventor
李洪九
金圣起
裵俊贤
金杞泰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN102074502A publication Critical patent/CN102074502A/zh
Application granted granted Critical
Publication of CN102074502B publication Critical patent/CN102074502B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Thin Film Transistor (AREA)

Abstract

制造阵列基板的方法包括：形成选通线和栅极；在选通线和栅极上依次形成栅绝缘层、本征非晶硅层、无机绝缘材料层和传热层；向传热层照射激光束以将本征非晶硅层晶化为多晶硅层；去除传热层；利用缓冲氧化刻蚀剂构图无机绝缘材料层以形成与栅极对应的刻蚀阻挡层，其中构图无机绝缘材料层的第一处理时间长于完全去除无机绝缘材料层最少需要的第二处理时间；在刻蚀阻挡层和多晶硅层上依次形成掺杂非晶硅层和金属层；构图金属层以形成数据线、源极和漏极，构图掺杂非晶硅层以形成欧姆接触层，构图多晶硅层以形成有源层；在数据线、源极和漏极上形成包括露出漏极的部分的漏极接触孔的钝化层；在钝化层上形成像素电极，该像素电极通过漏极接触孔与漏极的该部分接触。

Description

制造阵列基板的方法
本申请要求于2009年11月20日在韩国提交的韩国专利申请No.10-2009-0112565的优先权，以引用的方式将其内容合并于此。
技术领域
本发明涉及阵列基板，更具体地，涉及制造包括具有卓越性能的薄膜晶体管的阵列基板的方法。
背景技术
随着社会开始真正地进入信息时代，将各种电信号表示为可视图像的显示装置领域已经得到了快速发展。特别是，作为具有轻、薄和低功耗特性的平板显示装置的液晶显示(LCD)装置或有机发光二极管(OELD)装置得到了发展，以作为阴极射线管类型的显示装置的替代品。
具有薄膜晶体管(TFT)作为开关元件的LCD装置(也被称为有源矩阵LCD(AM-LCD)装置)具有高分辨率和显示运动图像的优异特性，因此AM-LCD装置被广泛使用。
另一方面，由于OELD装置具有高亮度、低功耗和高对比度的优异特性，因此OELD装置被广泛使用。此外，OELD装置具有高响应速度和低生产成本等优点。
LCD装置和OELD装置都需要具有薄膜晶体管(TFT)作为开关元件的阵列基板，该薄膜晶体管用于控制各像素区域的开和关。此外，OELD装置需要另一TFT作为驱动元件，以用于驱动各像素区域中的有机电致发光二极管。例如，在LCD装置中，作为开关元件的TFT连接至选通线和数据线。该TFT被控制为向像素区域提供信号。
图1为现有技术的阵列基板的一部分的截面图。在图1中，阵列基板包括基板1，该基板1包括像素区域P和在像素区域P中的开关区域TrA。在基板1上，栅极3设置在开关区域TrA中，并且栅绝缘层6覆盖栅极3。在栅绝缘层6上并且在开关区域TrA中设置有包括有源层10a和欧姆接触层10b的半导体层10。有源层10a由本征非晶硅形成，以及欧姆接触层10b由掺杂非晶硅形成。在半导体层10上设置有彼此隔开的源极13和漏极16。将欧姆接触层10b的对应于源极13和漏极16之间的空间的部分去除，以使得有源层10a的中间部分(center portion)通过源极13和漏极16之间的空间露出。栅极3、栅绝缘层6、半导体层10、源极13和漏极16构成了TFT Tr。
在TFT Tr上形成有钝化层20，该钝化层20包括漏极接触孔23。漏极接触孔23露出TFT Tr的漏极16。在各个像素区域P中，在钝化层20上形成有与TFT Tr的漏极16相接触的像素电极26。
虽然没有示出，在与栅极3相同的层上设置有与该栅极3连接的选通线。此外，在与源极13相同的层上设置有与该源极13连接的数据线。
在图1的现有技术的阵列基板中，有源层是由本征非晶硅形成的。由于本征非晶硅的原子是随机排列的，当照射光或施加电场时它们具有亚稳态。因此，在用于开关元件或驱动元件时存在缺陷。此外，本征非晶硅的有源层具有相对较低的载流子迁移率(例如，0.1至1.0cm2/V·s)，因此用作驱动元件时还存在限制。
为了解决这些问题，已经提出了包括有多晶硅有源层的TFT的制造方法。利用准分子激光退火(eximer laser annealing，ELA)方法将本征非晶硅晶化为多晶硅。
图2为包括多晶硅有源层的现有技术的阵列基板的截面图。参照图2，在基板30上形成有TFT Tr、包括露出了该TFT Tr的一部分的漏极接触孔56的钝化层55、以及像素电极58。TFT Tr包括：半导体层35(该半导体层35包括有源区35a、在有源区35a的一侧的源区35b以及在有源区35a的另一侧的漏区35c)、栅绝缘层38、栅极39、层间绝缘层(该层间绝缘层包括用于露出源区35b的第一接触孔43以及用于露出漏区35c的第二接触孔44)、经由第一接触孔43与源区35b相接触的源极50，以及经由第二接触孔44与漏区35c相接触的漏极52。
由于需要向半导体层35的源区35b和漏区35c进行高浓度掺杂，因此阵列基板的制造方法需要用于掺杂工艺的离子注入设备。因此，增加了生产成本。此外，由于图2中的TFT具有更加复杂的结构，因此产品合格率降低。
发明内容
因此，本发明旨在一种制造阵列基板的方法，其基本上消除了由于现有技术的限制和缺陷而造成的一个或更多个问题。
本发明的一个目的是提供一种制造具有改善了性能的薄膜晶体管的阵列基板的方法。
本发明的另一目的是降低阵列基板的生产成本并提高产品合格率。
本发明附加的特征和优点将在下面的描述中进行阐述，并且从所述描述中部分地变得明显，或者可以通过本发明的实施来了解。通过说明书及其权利要求的文字说明以及附图中特别指出的结构，可以实现和获得本发明的目的和其它优点。
为了实现这些和其它优点，按照本发明的目的，如在此具体和广义描述的，一种制造阵列基板的方法包括：形成选通线和与该选通线连接的栅极；在所述选通线和所述栅极上依次形成栅绝缘层、本征非晶硅层、无机绝缘材料层和传热层；向所述传热层上照射激光束以将所述本征非晶硅层晶化为多晶硅层；去除所述传热层；利用缓冲氧化刻蚀剂对所述无机绝缘材料层进行构图，以形成与所述栅极对应的刻蚀阻挡层，其中用于对所述无机绝缘材料层进行构图的步骤的第一处理时间长于完全去除所述无机绝缘材料层所最少需要的第二处理时间；在所述刻蚀阻挡层和所述多晶硅层上依次形成掺杂非晶硅层和金属层；对所述金属层进行构图以形成数据线、源极和漏极，对所述掺杂非晶硅层进行构图以形成欧姆接触层，并且对所述多晶硅层进行构图以形成有源层，其中，所述数据线与所述选通线交叉并与所述源极相连接，所述漏极与所述源极隔开，所述源极的一端和所述漏极的一端与所述刻蚀阻挡层相交叠，所述欧姆接触层设置在所述源极和漏极的下面，并且所述有源层设置在所述欧姆接触层和所述刻蚀阻挡层的下面；在所述数据线、所述源极和所述漏极上形成钝化层，并且所述钝化层包括露出所述漏极的部分的漏极接触孔；以及在所述钝化层上形成像素电极，并且该像素电极通过所述漏极接触孔与所述漏极的所述部分相接触。
应当理解，本发明的上述一般描述和下述详细描述是示例性和说明性的，且旨在提供所要求保护的本发明的进一步解释。
附图说明
附图被包括在本说明书中以提供对本发明的进一步理解，并结合到本说明书中且构成本说明书的一部分，附图示出了本发明的实施方式，且与说明书一起用于解释本发明的原理。
图1为用于OELD装置的现有技术阵列基板的一部分的截面图；
图2为包括多晶硅有源层的现有技术的阵列基板的截面图；
图3A至图3M为根据本发明第一实施方式的阵列基板的制造过程的截面图；
图4A至图4L为根据本发明第二实施方式的阵列基板的制造过程的截面图。
具体实施方式
下面将详细描述优选实施方式，在附图中示出了这些实施方式的示例。
图3A至图3M为根据本发明第一实施方式的阵列基板的制造过程的截面图。为了便于解释，在像素区域中限定了开关区域。
如图3A所示，通过沉积第一金属材料在基板101上形成第一金属层(未示出)。第一金属材料例如可以包括铝(Al)、铝合金(AlNd)、铜(Cu)、铜合金和铬(Cr)中的一种。通过第一掩模工艺对第一金属层进行构图，以形成选通线(未示出)和与选通线连接的栅极108。该掩模工艺包括：在第一金属层上形成光刻胶(PR)层的步骤；利用曝光掩模对PR层进行曝光的步骤；对曝光后的PR层进行显影以形成PR图案的步骤；利用该PR图案作为刻蚀掩模对第一金属层进行刻蚀的步骤；以及剥离PR图案的步骤。
图3A示出了具有单层结构的第一金属层。另选地，通过依次沉积至少两种第一金属材料可以使得第一金属层具有至少两层结构。在这种情况下，选通线和栅极108各具有至少两层结构。
接着，如图3B所示，通过沉积无机绝缘材料在选通线和栅极108上形成栅绝缘层112。该无机绝缘材料例如可以包括二氧化硅或氮化硅。
通过依次沉积本征非晶硅、无机绝缘材料和第二金属材料在栅绝缘层112上顺序地形成本征非晶硅层116、无机绝缘材料层125和传热层190。无机绝缘材料层125的无机绝缘材料例如可以包括二氧化硅或氮化硅。第二金属材料例如可以包括Cr、Cr合金、钛(Ti)和Ti合金。第二金属材料具有将激光束的光能转变为热能的优异性能。
接着，如图3C所示，利用激光束照射装置195将激光束LB照射到传热层190上，以使本征非晶硅层116(图3B中的)微晶化(micro-crystallize)。结果，由本征非晶硅层116形成多晶硅层118。激光束照射装置195使用固相材料作为用于生成激光束的激光束源。激光束照射装置195例如为二极管泵浦固态(diode pumped solid state，DPSS)激光束照射装置。与使用气相材料作为激光束源的激光束照射装置相比，使用固相材料作为激光束源的激光束照射装置195在单位面积上具有更小的能量密度误差范围。因此，采用使用固相材料作为激光束源的激光束照射装置195实现了均匀的结晶。激光束LB的波长约为700至1300nm。照射到传热层190上的激光束LB的能量被转化为热能。该热能通过无机绝缘材料层125被均匀传递到本征非晶硅层116上，由此形成多晶硅层118。
接着，如图3D所示，对传热层190(图3C中的)进行刻蚀以露出无机绝缘材料层125。
接着，如图3E所示，在无机绝缘材料层125(图3D中的)上形成第一PR图案180。第一PR图案180对应于开关区域TrA的中间部分。执行使用缓冲氧化刻蚀剂(BOE)的刻蚀工艺，以采用第一PR图案180作为刻蚀掩模来刻蚀无机绝缘材料层125。使用BOE的刻蚀工艺被称为BOE刻蚀工艺。结果，在第一PR图案180下面形成刻蚀阻挡层127。该刻蚀阻挡层127对应于栅极108。即，通过第二掩模工艺对无机绝缘材料层125进行构图，以形成刻蚀阻挡层127并露出多晶硅层118。第一PR图案180被去除。
接着，如图3F所示，通过第三掩模工艺对多晶硅层118(图3E中的)进行构图，以在开关区域TrA中形成有源层120并露出栅绝缘层112。该有源层120由多晶硅形成并呈岛状。
接着，如图3G所示，在有源层120和栅绝缘层112上使用BOE进行清洗工艺。该清洗工艺被称为BOE清洗工艺。由于在形成有源层120之后并在清洗工艺之前，有源层120暴露于空气，因此在有源层120上自然地形成有氧化层(未示出)。通过BOE清洗工艺来去除氧化层。如果在不去除氧化层的情况下在有源层120上形成欧姆接触层131(图3L中的)，则欧姆接触性能因该氧化层而变差，使得TFT Tr的性能也变差。此外，在不去除氧化层的情况下沉积掺杂非晶硅，会在有源层120的表面生成微泡。该问题可以被称为微剥离问题(micro peeling problem)。因此，需要执行用于去除氧化层的BOE清洗工艺。
接着，如图3H所示，在BOE清洗工艺之后，通过沉积掺杂非晶硅在刻蚀阻挡层127、有源层120和栅绝缘层112上形成掺杂非晶硅层128。由于通过BOE清洗工艺去除了氧化层，所以掺杂非晶硅层128与有源层120具有欧姆接触。
接着，如图3I所示，通过沉积第三金属材料在掺杂非晶硅层128上形成第二金属层132。该第三金属材料例如可以包括钼(Mo)、Mo-Ti合金(MoTi)、Al、Al合金(AlNd)、铜和铜合金中的一种。
接着，如图3J所示，在第二金属层132(图3I中的)上形成PR层(未示出)。将该PR层进行曝光和显影以在第二金属层132上形成第二至第四PR图案181、182和183。将第二PR图案181设置在刻蚀阻挡层127的一侧，并将第三PR图案182设置在刻蚀阻挡层127的另一侧。第三PR图案182与第二PR图案181相隔开。将第四PR图案183设置在像素区域P的一个边缘。第四PR图案183从第二PR图案181延伸出。
利用第二至第四PR图案181、182和183对第二金属层132进行刻蚀，以在第二PR图案181下面形成源极136、在第三PR图案182下面形成漏极138以及在第四PR图案183下面形成数据线134，并露出掺杂非晶硅层128。漏极138与源极136相隔开以使得掺杂非晶硅层128的一部分通过源极136和漏极138之间的空间露出，并且数据线134从源极136延伸出。源极136的一端与漏极138的一端分别与刻蚀阻挡层127相交叠。即，数据线134与源极136连接。数据线134与选通线(未示出)相交叉以限定出像素区域P。
接着，如图3K所示，通过干刻蚀将掺杂非晶硅层128的露出的部分(图3J中的)去除。即，将掺杂非晶硅层128的通过源极136和漏极138之间的空间露出的部分去除，以使得通过源极136和漏极138之间的空间露出刻蚀阻挡层127。在源极136和漏极138的下面形成欧姆接触层131。也就是说，欧姆接触层131由掺杂非晶硅形成。此外，在数据线134下面形成由掺杂非晶硅层128形成的伪图案(dummy pattern)130。
参照图3H至图3K，通过第四掩模工艺形成源极136、漏极138、数据线134和欧姆接触层131。栅极108、栅绝缘层112、多晶硅有源层120、刻蚀阻挡层127、掺杂非晶硅的欧姆接触层131、源极136、漏极138构成了TFT Tr。
接着，如图3L所示，通过剥离工艺将第二至第四PR图案181、182和183去除。随后，通过涂覆有机绝缘材料或沉积无机绝缘材料而在TFTTr、数据线134和栅绝缘层112上形成钝化层140。例如，有机绝缘材料可包括苯并环丁烯(benzocyclobutene，BCB)或光亚克力(photo-acryl)，并且无机绝缘材料例如可包括二氧化硅或氮化硅。通过第五掩模工艺将钝化层140构图以形成漏极接触孔142。漏极138的一部分通过该漏极接触孔142露出。
接着，如图3M所示，通过沉积透明导电材料在钝化层140上形成透明导电材料层(未示出)。该透明导电材料例如可以包括铟锡氧化物(ITO)或铟锌氧化物(IZO)。通过第六掩模工艺将透明导电材料层构图以在像素区域P中形成像素电极150。该像素电极150被设置在钝化层140上并通过漏极接触孔142与漏极138连接。通过上述工艺，可以得到根据第一实施方式的阵列基板。
根据第一实施方式的阵列基板，由于有源层120由多晶硅形成，因此TFT Tr的性能得到改善。此外，由于通过BOE清洗工艺去除了氧化层，所以改善了欧姆接触层131和有源层120之间的欧姆接触。此外，由于在形成欧姆接触层131时用刻蚀阻挡层127覆盖有源层120，因此对有源层120没有损害。
另一方面，对栅绝缘层112实施用于形成刻蚀阻挡层127的BOE刻蚀工艺和用于去除氧化层的BOE清洗工艺。当栅绝缘层112由无机绝缘材料(特别是二氧化硅)形成时，BOE扩散到栅绝缘层112中以使得在栅极108边缘的栅绝缘层中生成多个孔。由于这些孔使TFT Tr的截止电流(off-current)偏移，因此使得TFT Tr的性能不均匀。
提出了一种用于解决这些问题的阵列基板的制造方法。图4A至图4L为根据本发明第二实施方式的阵列基板的制造过程的截面图。为了便于解释，在像素区域中限定了开关区域。
如图4A所示，通过沉积第一金属材料在基板201上形成第一金属层(未示出)。第一金属材料例如可以包括铝(Al)、铝合金(AlNd)、铜(Cu)、铜合金和铬(Cr)中的一种。通过第一掩模工艺对第一金属层进行构图，以形成选通线(未示出)和与选通线连接的栅极208。该掩模工艺包括：在第一金属层上形成光刻胶(PR)层的步骤；利用曝光掩模对PR层进行曝光的步骤；对曝光后的PR层进行显影以形成PR图案的步骤；利用该PR图案作为刻蚀掩模对第一金属层进行刻蚀的步骤；以及剥离PR图案的步骤。
图4A示出了具有单层结构的第一金属层。另选地，通过依次沉积至少两种第一金属材料可以使得第一金属层具有至少两层结构。在这种情况下，选通线和栅极208各具有至少两层结构。
接着，如图4B所示，通过沉积无机绝缘材料在选通线和栅极208上形成栅绝缘层212。该无机绝缘材料例如可以包括二氧化硅或氮化硅。
通过依次沉积本征非晶硅、无机绝缘材料和第二金属材料在栅绝缘层212上依次形成本征非晶硅层216、无机绝缘材料层225和传热层290。无机绝缘材料层225的无机绝缘材料例如可以包括二氧化硅或氮化硅。第二金属材料例如可以包括Cr、Cr合金、钛(Ti)和Ti合金。第二金属材料具有将激光束的光能转变为热能的优异性能。
接着，如图4C所示，利用激光束照射装置295将激光束LB照射到传热层290上，以使本征非晶硅层216(图4B中的)微晶化。结果，由本征非晶硅层216形成多晶硅层218。激光束照射装置295使用固相材料作为用于生成激光束的激光束源。激光束照射装置295例如为二极管泵浦固态(DPSS)激光束照射装置。与使用气相材料作为激光束源的激光束照射装置相比，使用固相材料作为激光束源的激光束照射装置295在单位面积上具有更小的能量密度误差范围。因此，采用使用固相材料作为激光束源的激光束照射装置295实现了均匀的结晶。激光束LB的波长约为700至1300nm。照射到传热层290上的激光束LB的能量被转化为热能。该热能通过无机绝缘材料层225被均匀传递到本征非晶硅层216上，由此形成多晶硅层218。
接着，如图4D所示，刻蚀传热层290(图4C中的)以露出无机绝缘材料层225。
接着，如图4E所示，在无机绝缘材料层225(图4D中的)上形成第一PR图案280。第一PR图案180对应于开关区域TrA的中间部分。
接着，如图4F所示，执行使用缓冲氧化刻蚀剂(BOE)的刻蚀工艺，以将第一PR图案280用作刻蚀掩模来刻蚀无机绝缘材料层225。使用BOE的刻蚀工艺被称为BOE过刻蚀工艺。结果，在第一PR图案280下面形成刻蚀阻挡层227。该刻蚀阻挡层227对应于栅极208。即，通过第二掩模工艺将无机绝缘材料层225构图，以形成刻蚀阻挡层227并露出多晶硅层218。第一PR图案280被去除。
更具体地，采用比完全去除无机绝缘材料225所最少需要的时间长的时间来执行使用BOE的刻蚀工艺。如果通过花第一处理时间的使用BOE的刻蚀工艺来仅去掉无机绝缘材料层225并仅露出多晶硅层218，则花比第一处理时间更长的第二处理时间来进行本发明中使用BOE的刻蚀工艺。也就是说，使用BOE对无机绝缘材料层225进行过刻蚀。由于在刻蚀无机绝缘材料层225时多晶硅层218暴露于空气，因此在多晶硅层218上同时形成氧化层(未示出)。通过BOE过刻蚀工艺去除该氧化层。如果在不去除氧化层的情况下在有源层220(图4J中的)上形成欧姆接触层231(图4J中的)，则欧姆接触性能因该氧化层而变差，使得TFT Tr的性能也变差。此外，在不去除氧化层的情况下沉积掺杂非晶硅，会在有源层220的表面生成微泡。该问题可以被称为微剥离问题。因此，需要执行用于去除氧化层的BOE清洗工艺。
由于栅绝缘层212覆盖有多晶硅层218，所以防止了BOE向栅绝缘层212的扩散。因此，不同于第一实施方式，在栅绝缘层212中没有生成多个孔。这就不存在TFT Tr中截止电流的偏移增加的问题。即，在第一实施方式中，对栅绝缘层212实施用于形成刻蚀阻挡层127的BOE刻蚀工艺以及用于去除氧化层的BOE清洗工艺。但是，在第二实施方式中，在多晶硅层218覆盖栅绝缘层212的情况下，仅对栅绝缘层212实施BOE过刻蚀工艺。此外，在去除氧化层的时间期间栅绝缘层212不直接暴露于BOE，这降低了栅绝缘层212暴露于BOE的时间。
接着，如图4G所示，通过剥离去除第一PR图案280(图4F中的)。随后，通过沉积掺杂非晶硅而在刻蚀阻挡层227和多晶硅层218上形成掺杂非晶硅层228。由于通过BOE清洗工艺去除了氧化层，所以掺杂非晶硅层228与多晶硅层218具有欧姆接触。
接着，如图4H所示，通过沉积第三金属材料在掺杂非晶硅层228上形成第二金属层232。该第三金属材料例如可以包括钼(Mo)、Mo-Ti合金(MoTi)、Al、Al合金(AlNd)、铜和铜合金中的一种。在第二金属层232上形成PR层(未示出)。将该PR层进行曝光并显影以在第二金属层232上形成第二至第四PR图案281、282和283。将第二PR图案281设置在刻蚀阻挡层227的一侧，并将第三PR图案282设置在刻蚀阻挡层227的另一侧。第三PR图案282与第二PR图案281相隔开。将第四PR图案283布置在像素区域P的一个边缘。第四PR图案283从第二PR图案281中延伸出。
接着，如图4I所示，利用第二至第四PR图案281、282和283对第二金属层232(图4H中的)进行刻蚀，以在第二PR图案281下面形成源极236、在第三PR图案282下面形成漏极238以及在第四PR图案283下面形成数据线234，并露出掺杂非晶硅层228。漏极238与源极236相隔开以使得掺杂非晶硅层228的一部分通过源极236和漏极238之间的空间露出，并且数据线234从源极236延伸出。源极236的一端与漏极238的一端分别与刻蚀阻挡层227相交叠。即，数据线234与源极236连接。数据线234与选通线(未示出)相交叉以限定出像素区域P。
接着，如图4J所示，通过干刻蚀将掺杂非晶硅层228(图4I中的)和多晶硅层218(图4I中的)的露出的部分去除。即，将掺杂非晶硅层228的通过源极236和漏极238之间的空间露出的部分去除，以使得通过源极236和漏极238之间的空间露出刻蚀阻挡层227。在源极236和漏极238的下面形成掺杂非晶硅的欧姆接触层231，并在欧姆接触层231和刻蚀阻挡层227下面形成多晶硅的有源层220。该欧姆接触层231在平面图中具有与源极236和漏极238相同的形状。此外，在数据线234下面形成由多晶硅层218形成的第一伪图案221和由掺杂非晶硅层228形成的第二伪图案233。
由于刻蚀阻挡层227覆盖了多晶硅层218的一部分，所以在刻蚀掺杂非晶硅层228和多晶硅层218的干刻蚀工艺中没有刻蚀位于刻蚀阻挡层227下面的多晶硅层218。因此，在有源层220中没有厚度差。
参照图4G至图4J，通过第三掩模工艺形成源极236、漏极238、数据线234、欧姆接触层231和有源层220。栅极208、栅绝缘层212、多晶硅有源层220、刻蚀阻挡层227、掺杂非晶硅的欧姆接触层231、源极236、漏极238构成了TFT Tr。
接着，如图4K所示，通过剥离工艺将第二至第四PR图案281、282和283去除。随后，通过涂覆有机绝缘材料或沉积无机绝缘材料而在TFTTr、数据线234和栅绝缘层212上形成钝化层240。例如，有机绝缘材料可包括苯并环丁烯(benzocyclobutene，BCB)或光亚克力(photo-acryl)，并且无机绝缘材料例如可包括二氧化硅或氮化硅。图4K示出了由有机绝缘材料形成的钝化层240。结果，钝化层240具有平坦的顶面。通过第四掩模工艺将钝化层240构图以形成漏极接触孔242。漏极238的一部分通过该漏极接触孔242的一部分露出。
接着，如图4L所示，通过沉积透明导电材料而在钝化层240上形成透明导电材料层(未示出)。该透明导电材料例如可以包括铟锡氧化物(ITO)或铟锌氧化物(IZO)。通过第五掩模工艺将透明导电材料层构图，以在像素区域P中形成像素电极250。该像素电极250设置在钝化层240上并通过漏极接触孔242与漏极238连接。通过上述工艺，可以得到根据第二实施方式的阵列基板。
在第二实施方式中，通过五道掩模工艺制造阵列基板。从而，与第一实施方式相比在生产成本和产品合格率方面具有优势。此外，在形成刻蚀阻挡层227和去除氧化层的BOE过刻蚀工艺期间，由于多晶硅层218覆盖了栅绝缘层212，从而防止了BOE向栅绝缘层212的扩散。因此，不同于第一实施方式，在栅绝缘层212中没有生成多个孔。这就不存在TFT Tr中截止电流的偏移增加的问题。
在本发明中，由于TFT的有源层由多晶硅形成，因此TFT Tr的性能得到了改善。此外，由于本发明的制造方法不需要掺杂工艺，所以生产成本没有增加并提高了产品合格率。此外，由于有源层受刻蚀阻挡层保护，因此有源层具有均匀的厚度。
此外，由于栅绝缘层暴露于BOE的时间被减到最少，因而在与栅极相邻的栅绝缘层中没有孔。从而，不会产生由BOE刻蚀工艺造成的TFT性能的下降。
很显然，对于本领域技术人员而言，在不偏离本发明的精神或范围的条件下可以对本发明做出多种修改和变型。因而，本发明旨在涵盖落入所附权利要求及其等同物的范围内的本发明的修改和变型。

Claims (9)

1.一种制造阵列基板的方法，该方法包括：
形成选通线和与该选通线连接的栅极；
在所述选通线和所述栅极上依次形成栅绝缘层、本征非晶硅层、无机绝缘材料层和传热层；
向所述传热层上照射激光束以将所述本征非晶硅层晶化为多晶硅层；
去除所述传热层；
利用缓冲氧化刻蚀剂对所述无机绝缘材料层进行构图，以形成与所述栅极对应的刻蚀阻挡层，其中用于对所述无机绝缘材料层进行构图的步骤的第一处理时间长于完全去除所述无机绝缘材料层所最少需要的第二处理时间；
在所述刻蚀阻挡层和所述多晶硅层上依次形成掺杂非晶硅层和金属层；
对所述金属层进行构图以形成数据线、源极和漏极，对所述掺杂非晶硅层进行构图以形成欧姆接触层，并且对所述多晶硅层进行构图以形成有源层，其中，所述数据线与所述选通线交叉并与所述源极连接，所述漏极与所述源极隔开，所述源极的一端和所述漏极的一端与所述刻蚀阻挡层相交叠，所述欧姆接触层设置在所述源极和漏极的下面，并且所述有源层设置在所述欧姆接触层和所述刻蚀阻挡层的下面；
在所述数据线、所述源极和所述漏极上形成钝化层，并且所述钝化层包括露出所述漏极的一部分的漏极接触孔；以及
在所述钝化层上形成像素电极，并且该像素电极通过所述漏极接触孔与所述漏极的所述一部分相接触。
2.根据权利要求1所述的方法，其中所述栅绝缘层和所述无机绝缘材料层均由无机绝缘材料形成。
3.根据权利要求1所述的方法，其中所述栅绝缘层和所述无机绝缘材料层均由二氧化硅形成。
4.根据权利要求1所述的方法，其中，通过使用固相材料作为激光束源来生成所述激光束。
5.根据权利要求1所述的方法，其中由所述传热层将所述激光束的能量转换为热能，并且经由所述无机绝缘材料层将所述热能传递到所述本征非晶硅层上。
6.根据权利要求5所述的方法，其中所述传热层由铬、铬合金、钛和钛合金中的一种形成。
7.根据权利要求1所述的方法，其中通过对所述无机绝缘材料层进行构图的步骤来去除在刻蚀所述无机绝缘材料层之后由于暴露于空气而在所述多晶硅层上自然形成的氧化层。
8.根据权利要求1所述的方法，其中在刻蚀所述无机绝缘材料层的步骤期间，所述栅绝缘层的整个表面覆盖有所述多晶硅层。
9.根据权利要求1所述的方法，其中对所述金属层、所述掺杂非晶硅层和所述多晶硅层进行构图的步骤包括：
在所述金属层上形成第一光刻胶图案、第二光刻胶图案和第三光刻胶图案，所述第一光刻胶图案对应于所述源极，所述第二光刻胶图案对应于所述漏极，并且所述第三光刻胶图案对应于所述数据线；
利用所述第一光刻胶图案、第二光刻胶图案和第三光刻胶图案刻蚀所述金属层以形成所述数据线、所述源极和所述漏极，并露出所述掺杂非晶硅层的多个部分；
刻蚀所述掺杂非晶硅层的所露出的多个部分和所述多晶硅层，以形成所述欧姆接触层和所述有源层；以及
去除所述第一光刻胶图案、第二光刻胶图案和第三光刻胶图案。
CN2010102590185A 2009-11-20 2010-08-19 制造阵列基板的方法 Expired - Fee Related CN102074502B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020090112565A KR101280827B1 (ko) 2009-11-20 2009-11-20 어레이 기판 및 이의 제조방법
KR10-2009-0112565 2009-11-20

Publications (2)

Publication Number Publication Date
CN102074502A true CN102074502A (zh) 2011-05-25
CN102074502B CN102074502B (zh) 2013-07-24

Family

ID=44032988

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010102590185A Expired - Fee Related CN102074502B (zh) 2009-11-20 2010-08-19 制造阵列基板的方法

Country Status (3)

Country Link
US (1) US8158469B2 (zh)
KR (1) KR101280827B1 (zh)
CN (1) CN102074502B (zh)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102437048A (zh) * 2011-08-04 2012-05-02 上海华力微电子有限公司 改进双重通孔刻蚀停止层交叠区通孔刻蚀的方法及其器件
CN102522411A (zh) * 2011-12-22 2012-06-27 深圳莱宝高科技股份有限公司 薄膜晶体管、使用该薄膜晶体管的阵列基板及其制作方法
CN102709328A (zh) * 2012-05-25 2012-10-03 京东方科技集团股份有限公司 一种阵列基板、其制造方法、显示面板及显示装置
CN102983135A (zh) * 2012-12-13 2013-03-20 京东方科技集团股份有限公司 一种阵列基板、显示装置及阵列基板的制备方法
CN103531591A (zh) * 2012-07-06 2014-01-22 乐金显示有限公司 具有金属氧化物的薄膜晶体管基板及其制造方法
CN104392928A (zh) * 2014-11-20 2015-03-04 深圳市华星光电技术有限公司 薄膜晶体管的制造方法
WO2015054880A1 (zh) * 2013-10-15 2015-04-23 深圳市华星光电技术有限公司 薄膜晶体管的制造方法
CN105355544A (zh) * 2015-11-24 2016-02-24 信利（惠州）智能显示有限公司 低温多晶硅薄膜及薄膜晶体管的制备方法、以及薄膜晶体管
CN105845737A (zh) * 2016-05-17 2016-08-10 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、阵列基板、显示装置
CN106057828A (zh) * 2016-08-12 2016-10-26 京东方科技集团股份有限公司 一种基板及其制备方法、显示面板
CN108198745A (zh) * 2017-12-28 2018-06-22 信利（惠州）智能显示有限公司 源漏极成膜前处理方法
CN109300916A (zh) * 2018-09-30 2019-02-01 重庆惠科金渝光电科技有限公司 阵列基板及其制备方法和显示器件
CN109545751A (zh) * 2018-10-15 2019-03-29 深圳市华星光电技术有限公司 薄膜晶体管阵列基板制造方法
CN109599343A (zh) * 2018-12-25 2019-04-09 惠科股份有限公司 薄膜晶体管及其制作方法
CN109727875A (zh) * 2018-12-25 2019-05-07 惠科股份有限公司 一种薄膜晶体管的制作方法和显示面板
CN109742028A (zh) * 2018-12-25 2019-05-10 惠科股份有限公司 一种薄膜晶体管的制作方法、薄膜晶体管和显示面板
CN109960438A (zh) * 2019-03-19 2019-07-02 京东方科技集团股份有限公司 基板及其制作方法、触控显示装置
CN110010014A (zh) * 2018-01-04 2019-07-12 三星显示有限公司 显示设备

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101790176B1 (ko) 2010-11-02 2017-10-25 엘지디스플레이 주식회사 어레이 기판의 제조방법
KR101764902B1 (ko) * 2010-12-06 2017-08-14 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조방법
KR101884890B1 (ko) * 2011-08-12 2018-08-03 삼성디스플레이 주식회사 박막 트랜지스터 결정화 방법, 박막 트랜지스터 표시판 및 그 제조 방법
KR101953832B1 (ko) * 2011-09-07 2019-03-05 엘지디스플레이 주식회사 액정표시장치용 어레이 기판의 제조방법
CN103901691B (zh) * 2012-12-26 2016-08-17 上海天马微电子有限公司 液晶显示面板及制造方法
CN109417099A (zh) 2016-04-25 2019-03-01 堺显示器制品株式会社 薄膜晶体管、显示装置和薄膜晶体管制造方法
KR102263122B1 (ko) 2017-10-19 2021-06-09 삼성디스플레이 주식회사 트랜지스터 표시판

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5811318A (en) * 1995-12-28 1998-09-22 Samsung Electronics Co., Ltd. Method for manufacturing a liquid crystal display
US20010005596A1 (en) * 1999-12-24 2001-06-28 Deuk Su Lee Method for manufacturing thin film transistor liquid crystal display
CN1379277A (zh) * 2001-03-29 2002-11-13 Lg.菲利浦Lcd株式会社 一种液晶显示器阵列衬底的制造方法
CN1734787A (zh) * 2004-08-13 2006-02-15 三星Sdi株式会社 薄膜晶体管及其制造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0139346B1 (ko) * 1994-03-03 1998-06-15 김광호 박막 트랜지스터 액정표시장치의 제조방법
JP2001102584A (ja) 1999-09-28 2001-04-13 Sony Corp 薄膜トランジスタと表示装置及び薄膜半導体装置の製造方法
KR100661725B1 (ko) 2004-12-30 2006-12-26 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR101325053B1 (ko) * 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR101274708B1 (ko) * 2008-06-25 2013-06-12 엘지디스플레이 주식회사 평판 표시장치용 어레이 기판 및 그의 제조방법
KR101263726B1 (ko) * 2008-11-07 2013-05-13 엘지디스플레이 주식회사 폴리실리콘을 이용한 박막트랜지스터를 포함하는 어레이 기판 및 이의 제조방법
KR101593443B1 (ko) * 2009-02-19 2016-02-12 엘지디스플레이 주식회사 어레이 기판의 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5811318A (en) * 1995-12-28 1998-09-22 Samsung Electronics Co., Ltd. Method for manufacturing a liquid crystal display
US20010005596A1 (en) * 1999-12-24 2001-06-28 Deuk Su Lee Method for manufacturing thin film transistor liquid crystal display
CN1379277A (zh) * 2001-03-29 2002-11-13 Lg.菲利浦Lcd株式会社 一种液晶显示器阵列衬底的制造方法
CN1734787A (zh) * 2004-08-13 2006-02-15 三星Sdi株式会社 薄膜晶体管及其制造方法

Cited By (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102437048A (zh) * 2011-08-04 2012-05-02 上海华力微电子有限公司 改进双重通孔刻蚀停止层交叠区通孔刻蚀的方法及其器件
CN102522411B (zh) * 2011-12-22 2016-02-10 深圳莱宝高科技股份有限公司 薄膜晶体管、使用该薄膜晶体管的阵列基板及其制作方法
CN102522411A (zh) * 2011-12-22 2012-06-27 深圳莱宝高科技股份有限公司 薄膜晶体管、使用该薄膜晶体管的阵列基板及其制作方法
CN102709328A (zh) * 2012-05-25 2012-10-03 京东方科技集团股份有限公司 一种阵列基板、其制造方法、显示面板及显示装置
CN102709328B (zh) * 2012-05-25 2013-07-03 京东方科技集团股份有限公司 一种阵列基板、其制造方法、显示面板及显示装置
CN103531591B (zh) * 2012-07-06 2016-02-03 乐金显示有限公司 具有金属氧化物的薄膜晶体管基板及其制造方法
CN103531591A (zh) * 2012-07-06 2014-01-22 乐金显示有限公司 具有金属氧化物的薄膜晶体管基板及其制造方法
CN102983135B (zh) * 2012-12-13 2016-03-16 京东方科技集团股份有限公司 一种阵列基板、显示装置及阵列基板的制备方法
CN102983135A (zh) * 2012-12-13 2013-03-20 京东方科技集团股份有限公司 一种阵列基板、显示装置及阵列基板的制备方法
WO2015054880A1 (zh) * 2013-10-15 2015-04-23 深圳市华星光电技术有限公司 薄膜晶体管的制造方法
US9349843B2 (en) 2013-10-15 2016-05-24 Shenzhen China Star Optoelectronics Technology Co., Ltd Method for manufacturing thin-film transistor
CN104392928A (zh) * 2014-11-20 2015-03-04 深圳市华星光电技术有限公司 薄膜晶体管的制造方法
CN105355544A (zh) * 2015-11-24 2016-02-24 信利（惠州）智能显示有限公司 低温多晶硅薄膜及薄膜晶体管的制备方法、以及薄膜晶体管
US10269984B2 (en) 2016-05-17 2019-04-23 Beijing Boe Display Technology Co., Ltd. Thin film transistor, array substrate, and display apparatus, and fabrication methods thereof
CN105845737A (zh) * 2016-05-17 2016-08-10 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、阵列基板、显示装置
CN105845737B (zh) * 2016-05-17 2019-07-02 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、阵列基板、显示装置
US20180197998A1 (en) 2016-05-17 2018-07-12 Boe Technology Group Co., Ltd. Thin film transistor, array substrate, and display apparatus, and fabrication methods thereof
CN106057828A (zh) * 2016-08-12 2016-10-26 京东方科技集团股份有限公司 一种基板及其制备方法、显示面板
CN108198745A (zh) * 2017-12-28 2018-06-22 信利（惠州）智能显示有限公司 源漏极成膜前处理方法
CN110010014A (zh) * 2018-01-04 2019-07-12 三星显示有限公司 显示设备
US11302753B2 (en) 2018-01-04 2022-04-12 Samsung Display Co., Ltd. Display device
CN109300916A (zh) * 2018-09-30 2019-02-01 重庆惠科金渝光电科技有限公司 阵列基板及其制备方法和显示器件
CN109545751A (zh) * 2018-10-15 2019-03-29 深圳市华星光电技术有限公司 薄膜晶体管阵列基板制造方法
CN109599343A (zh) * 2018-12-25 2019-04-09 惠科股份有限公司 薄膜晶体管及其制作方法
CN109727875A (zh) * 2018-12-25 2019-05-07 惠科股份有限公司 一种薄膜晶体管的制作方法和显示面板
CN109742028A (zh) * 2018-12-25 2019-05-10 惠科股份有限公司 一种薄膜晶体管的制作方法、薄膜晶体管和显示面板
US11728412B2 (en) 2018-12-25 2023-08-15 HKC Corporation Limited Method for manufacturing thin film transistor, and display panel
CN109960438A (zh) * 2019-03-19 2019-07-02 京东方科技集团股份有限公司 基板及其制作方法、触控显示装置
WO2020186989A1 (zh) * 2019-03-19 2020-09-24 京东方科技集团股份有限公司 基板及其制作方法、触控显示装置
CN109960438B (zh) * 2019-03-19 2021-04-23 京东方科技集团股份有限公司 基板及其制作方法、触控显示装置

Also Published As

Publication number Publication date
CN102074502B (zh) 2013-07-24
US8158469B2 (en) 2012-04-17
KR101280827B1 (ko) 2013-07-02
KR20110055936A (ko) 2011-05-26
US20110124162A1 (en) 2011-05-26

Similar Documents

Publication Publication Date Title
CN102074502B (zh) 制造阵列基板的方法
JP5775253B2 (ja) 薄膜トランジスタ基板とその製造方法
CN101908537B (zh) 用于显示设备的阵列基板及其制造方法
CN102468232B (zh) 制造阵列基板的方法
CN101887186B (zh) 用于显示设备的阵列基板及其制造方法
US20110303923A1 (en) Tft, array substrate for display apparatus including tft, and methods of manufacturing tft and array substrate
KR101282897B1 (ko) 폴리실리콘 박막트랜지스터 및 그 제조방법
CN104332477A (zh) 薄膜晶体管组件、阵列基板及其制作方法、和显示装置
JP2007294970A (ja) Ｔｆｔ−ｌｃｄアレー基板及びその製造方法
KR20120063928A (ko) 미세 결정 실리콘 박막 트랜지스터와 이를 포함하는 표시장치 및 그 제조 방법
KR101283008B1 (ko) 트렌치형상의 구리 하부 게이트 구조를 갖는 다결정 실리콘 박막 트랜지스터의 제조방법
US20150294869A1 (en) Method for manufacturing low-temperature polysilicon thin film transistor and array substrate
US9947696B2 (en) LTPS TFT substrate structure and method of forming the same
US7130002B2 (en) LCD with metal diffused into the insulating layer over the channel area
US7897442B2 (en) Method for fabricating pixel structure
CN102064179B (zh) 显示设备的阵列基板及其制造方法
US9461066B2 (en) Thin film transistor and method of manufacturing the same, array substrate and display device
KR20110058356A (ko) 어레이 기판 및 이의 제조방법
US7682884B2 (en) Method for fabricating pixel structure
KR20120067108A (ko) 어레이 기판 및 이의 제조방법
CN102931137B (zh) Ltps-tft阵列基板及其制造方法、显示装置
CN111613578B (zh) 低温多晶硅阵列基板的制备方法、阵列基板、显示面板
KR101050284B1 (ko) 다결정 실리콘 박막 트랜지스터 및 그 제조 방법
KR20110075518A (ko) 어레이 기판의 제조방법
US20080213951A1 (en) Method of fabricating pixel structure

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130724

CF01 Termination of patent right due to non-payment of annual fee