Nothing Special   »   [go: up one dir, main page]

CN102034526B - 一种用fpga实现的sdram刷新的方法 - Google Patents

一种用fpga实现的sdram刷新的方法 Download PDF

Info

Publication number
CN102034526B
CN102034526B CN 201010598447 CN201010598447A CN102034526B CN 102034526 B CN102034526 B CN 102034526B CN 201010598447 CN201010598447 CN 201010598447 CN 201010598447 A CN201010598447 A CN 201010598447A CN 102034526 B CN102034526 B CN 102034526B
Authority
CN
China
Prior art keywords
refresh
sdram
fpga
memory
power consumption
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN 201010598447
Other languages
English (en)
Other versions
CN102034526A (zh
Inventor
李静
李楠宁
白宗元
张磊
张英文
纪奎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dawning Network Technology Co ltd
Original Assignee
Dawning Information Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dawning Information Industry Co Ltd filed Critical Dawning Information Industry Co Ltd
Priority to CN 201010598447 priority Critical patent/CN102034526B/zh
Publication of CN102034526A publication Critical patent/CN102034526A/zh
Application granted granted Critical
Publication of CN102034526B publication Critical patent/CN102034526B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dram (AREA)

Abstract

本发明提供了一种用FPGA实现的SDRAM内存颗粒刷新的新方法，内存控制器中有N个片选CS需要刷新；在规定刷新时间到来时，发出刷新命令，选通第一个片选CS0；在CS0刷新周期未完，CS0启动M个周期后，启动刷新命令，选通第二个片选CS1；以此类推刷新全部内存。通过采用该方案，可有效降低SDRAM颗粒的刷新电流及刷新功耗。在大容量、多内存系统中，对功耗的降低尤为显著，可有效降低系统整机功耗。

Description

一种用FPGA实现的SDRAM刷新的方法
技术领域
本发明涉及内存控制器设计，具体涉及一种用FPGA实现的、降低SDRAM刷新功耗的方法。
背景技术
半导体存储器件有动态随机存取存储器(DRAM)和静态随机存取存储器(SRAM)两种。SRAM内部采用双稳态电路的形式存储数据，不需要刷新电路即能保存内部存储的数据。DRAM的存储单元是由晶体管和电容构成，数据被存储在电容中，由于电容会漏电，随着时间推移，会导致存储在电容中的数据被破坏，因此需要对存储在电容中的数据周期性地重复充电。可以与CPU时钟同步工作的DRAM称为SDRAM。
SDRAM的刷新分为自动刷新(auto refresh，AR)和自刷新(self refresh，SR)两种模式。无论是何种刷新方式，都不需要外部提供行地址信息，行地址选择由内部操作提供。SR主要用于休眠模式低功耗状态下的数据保存。本发明内容涉及AR操作。按照DDR2JTAG规范，大约需要每隔64ms，要求刷新完所有的8192行，这样每行刷新的时间间隔大约为7.8us。刷新时停止其他操作，刷新操作具有最高优先级，刷新时SDRAM响应外部输入的一个命令信号，然后进入自动刷新模式，容量大小不同的SDRAM颗粒刷新命令维持的时间不同，比如256Mb的SDRAM时间为75ns，512Mb的为105ns，1Gb的为127.5ns，2Gb的为197.5ns。SDRAM的刷新电流较大，由此带来较大的功耗。在大容量、多内存系统中，内存刷新带来的功耗不容小视，为此需要尽量减小在大容量、多内存系统中由于SDRAM刷新操作带来的功耗，提高系统运行效率，较少系统设计成本。
在00102790.5号专利“能选择执行存储体的自刷新操作的动态随机存取存储器”中提到了一种降低动态随机存取存储器功耗的方法，该方法在刷新时只针对那些存储数据的存储体进行刷新，而不像传统的刷新是针对所有存储体，这样通过有针对性的选择刷新来降低系统功耗，但是该方法在应用到大容量、多内存系统中时需要增加电路设计，额外又增加了系统的电路功耗，而且该专利只是针对自刷新操作进行的功耗降低。
在200510071912.9号专利“半导体存储装置中基于存储体的自刷新控制装置及其方法”中提到的降低存储体刷新功耗的方法，该方法也是通过在自刷新操作时选择性的进行刷新，可以有效降低自刷新电流及功耗，该方法未提及如何降低由于自动刷新操作带来的巨大功耗，而且在大容量、多内存领域，也需要额外增加电路来维持，由此也带来了额外的功耗开销。
发明内容
为解决上述问题，本发明用FPGA实现SDRAM的刷新，在刷新时间到来时，由FPGA向SDRAM发送刷新指令，在SDRAM自动刷新AR期间采用错峰叠加的方法降低SDRAM颗粒刷新带来的功耗，进而降低大容量、多内存系统的功耗。
一种用FPGA实现的SDRAM内存颗粒刷新的方法，步骤如下：
A、内存控制器中有片选CS需要刷新；
B、在规定刷新时间到来时，发出刷新命令，选通第一个片选CS0进行刷新；
C、在CS0刷新周期未完时，CS0接收刷新指令M个周期后，FPGA发送再次刷新命令，选通第二个片选CS1；
D、以此类推刷新全部内存。
本发明的一种优选技术方案在于：M的取值可变。
本发明的另一优选技术方案在于：在内存型号不一样的情况下，利用FPGA可编程特性，CSn的刷新周期可随时进行调整。
通过采用该方案，可有效降低SDRAM颗粒的刷新电流及刷新功耗。在大容量、多内存系统(N≥4)中，对功耗的降低尤为显著，可有效降低系统整机功耗。
附图说明
图1是本发明刷新示意图
具体实施方式
如附图1所示。若在当前内存控制器中有三个片选CS需要刷新，在规定的刷新时间到来时，如图中第1个时钟周期所示，FPGA发出刷新命令，选通第一个片选CS0，在CS0刷新周期未完，CS0启动刷新5个周期后，发出第二个刷新命令，选通第二个片选CS1，同样在CS1选通刷新5个周期后，发出第三个刷新命令，同时选通第三个片选CS2，由于内存型号相同，在CS2的刷新周期满足的前提下，CS0和CS1的刷新周期也必定满足。正常情况下，在启动CS0刷新后，若刷新周期为T，必须等待刷新周期T结束后才能启动CS1的刷新，依次类推刷新这三个片选需要的时间为3T，而在该刷新模式下，在启动CS0刷新后到刷新完CS2，总共不要2T的时间(如附图为T+10个周期)，刷新时间大大减小，可有效降低刷新电流及刷新带来的功耗。

Claims (3)

1.一种用FPGA实现的SDRAM内存颗粒刷新的方法，其特征在于：步骤如下：
A、内存控制器中有片选CS中内存颗粒需要刷新，在规定刷新时间到来时，FPGA发出刷新命令，选通第一个片选CS0；
B、在CS0刷新周期未完，CS0启动M个周期后，启动刷新命令，选通第二个片选CS1；
C、以此类推刷新全部内存。
2.如权利要求1所述一种用FPGA实现的SDRAM内存颗粒刷新的方法，其特征在于：M的取值可变。
3.如权利要求1所述一种用FPGA实现的SDRAM内存颗粒刷新的方法，其特征在于：在内存型号不一样的情况下，利用FPGA可编程特性，CSn中内存颗粒的刷新周期可随时进行调整。
CN 201010598447 2010-12-17 2010-12-17 一种用fpga实现的sdram刷新的方法 Active CN102034526B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201010598447 CN102034526B (zh) 2010-12-17 2010-12-17 一种用fpga实现的sdram刷新的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201010598447 CN102034526B (zh) 2010-12-17 2010-12-17 一种用fpga实现的sdram刷新的方法

Publications (2)

Publication Number Publication Date
CN102034526A CN102034526A (zh) 2011-04-27
CN102034526B true CN102034526B (zh) 2013-06-12

Family

ID=43887299

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201010598447 Active CN102034526B (zh) 2010-12-17 2010-12-17 一种用fpga实现的sdram刷新的方法

Country Status (1)

Country Link
CN (1) CN102034526B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102426854A (zh) * 2011-12-13 2012-04-25 曙光信息产业(北京)有限公司 一种降低ddr3内存刷新功耗的方法
CN102426850A (zh) * 2011-12-13 2012-04-25 曙光信息产业(北京)有限公司 一种减少ddr2初始化时间的方法
CN108597551B (zh) * 2018-04-26 2020-12-08 上海交通大学 读密集型大数据处理的内存刷新方法和系统
CN115357952B (zh) * 2022-10-18 2023-02-03 合肥奎芯集成电路设计有限公司 针对动态存储器的行锤攻击防御方法和装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5926434A (en) * 1997-06-26 1999-07-20 Mitsubishi Denki Kabushiki Kaisha Synchronous semiconductor memory device capable of reducing electricity consumption on standby
US6453400B1 (en) * 1997-09-16 2002-09-17 Nec Corporation Semiconductor integrated circuit device
CN1853175A (zh) * 2003-09-29 2006-10-25 英特尔公司 集成刷新的存储器缓冲装置
CN101266833A (zh) * 2007-03-16 2008-09-17 富士通株式会社 半导体存储器及其操作方法、存储器控制器和系统

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101607489B1 (ko) * 2009-01-19 2016-03-30 삼성전자주식회사 리프레쉬 제어회로, 이를 포함하는 반도체 메모리 장치 및 메모리 시스템

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5926434A (en) * 1997-06-26 1999-07-20 Mitsubishi Denki Kabushiki Kaisha Synchronous semiconductor memory device capable of reducing electricity consumption on standby
US6453400B1 (en) * 1997-09-16 2002-09-17 Nec Corporation Semiconductor integrated circuit device
CN1853175A (zh) * 2003-09-29 2006-10-25 英特尔公司 集成刷新的存储器缓冲装置
CN101266833A (zh) * 2007-03-16 2008-09-17 富士通株式会社 半导体存储器及其操作方法、存储器控制器和系统

Also Published As

Publication number Publication date
CN102034526A (zh) 2011-04-27

Similar Documents

Publication Publication Date Title
CN103915110B (zh) 一种易失存储器的刷新方法及相关的易失存储器的控制器
CN103000223B (zh) 伪静态随机存取记忆体的运作方法及相关记忆装置
US7353329B2 (en) Memory buffer device integrating refresh logic
CN101156211B (zh) 易失性存储器的寄存器读取
US7342841B2 (en) Method, apparatus, and system for active refresh management
US9418723B2 (en) Techniques to reduce memory cell refreshes for a memory device
EP3364298B1 (en) Memory circuit system and method
US8972673B2 (en) Power management of memory circuits by virtual memory simulation
US20050108460A1 (en) Partial bank DRAM refresh
CN101091221B (zh) 引导式自动刷新同步
CN103810126B (zh) 混合dram存储器及降低该dram存储器刷新时功耗的方法
CN102034526B (zh) 一种用fpga实现的sdram刷新的方法
CN103019974B (zh) 存储器访问处理方法及控制器
CN106856098B (zh) 一种用于DRAM或eDRAM刷新的装置及其方法
CN103959388B (zh) 用于调度包括电力状态的存储器刷新操作的方法
EP2997576A1 (en) Methods and systems for smart refresh of dynamic random access memory
US7746718B2 (en) Semiconductor memory, operating method of semiconductor memory, memory controller, and system
CN102737706B (zh) 控制易失性存储器中的刷新的方法和系统
JP2009163585A (ja) メモリシステム、メモリコントローラ及びメモリコントローラのリフレッシュ動作制御方法
US7392339B2 (en) Partial bank DRAM precharge
CN104658578A (zh) 一种高速数据采集系统中的sdram控制方法
CN103703448A (zh) 一种内存调度方法及内存控制器
WO2022094280A1 (en) Inter-die refresh control
CN100470669C (zh) 通过控制存储器延长便携装置的使用时间的方法
CN102426854A (zh) 一种降低ddr3内存刷新功耗的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C53 Correction of patent of invention or patent application
CB03 Change of inventor or designer information

Inventor after: Li Jing

Inventor after: Li Nanning

Inventor after: Bai Zongyuan

Inventor after: Zhang Lei

Inventor after: Zhang Yingwen

Inventor after: Ji Kui

Inventor before: Li Jing

Inventor before: Bai Zongyuan

Inventor before: Zhang Lei

Inventor before: Zhang Yingwen

Inventor before: Ji Kui

COR Change of bibliographic data

Free format text: CORRECT: INVENTOR; FROM: LI JING BAI ZONGYUAN ZHANG LEI ZHANG YINGWEN JI KUI TO: LI JING LI NANNING BAI ZONGYUAN ZHANG LEI ZHANG YINGWEN JI KUI

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20221215

Address after: 430040 NO.666, Wuhuan Avenue, linkonggang economic and Technological Development Zone, Wuhan City, Hubei Province (10)

Patentee after: Dawning Network Technology Co.,Ltd.

Address before: 300384 Xiqing District, Tianjin Huayuan Industrial Zone (outside the ring) 15 1-3, hahihuayu street.

Patentee before: DAWNING INFORMATION INDUSTRY Co.,Ltd.

TR01 Transfer of patent right