CN101986595A - 时间同步方法及节点 - Google Patents

Abstract

本发明公开了一种时间同步方法及节点，该方法包括：第一节点从第二节点获取源时钟信号，其中源时钟信号包括：时钟CLK和时间TIME；第一节点根据CLK，使用第一节点上的支持以太网时钟恢复的物理层器件恢复出参考时钟中的CLK，并根据TIME，使用时间时钟同步协议确定参考时钟中的TIME；第一节点将参考时钟发送给与其相连的其它节点用于时间同步。通过本发明，提高了时间同步的精度和时间，同时降低了时间同步的设备成本。

Description

时间同步方法及节点

技术领域

本发明涉及通信领域，具体而言，涉及一种时间同步方法及节点。

背景技术

随着通讯技术的不断发展，时钟和时间同步的应用和需求也将越来越多。由于时钟同步是时间同步的基础，且同步的时钟可用于通信的业务传送，高精度的时间同步更是3G/4G等未来通信发展的方向和必然趋势。在传统的网络中，虽然可以实现时间同步，但通常精度低，且需要较长时间才能到达可接受的同步精度。

目前，很多时间和时钟同步的方法是在各个节点接入一个统一的高等级时钟时间源，比如全球定位系统(Global Position System，简称为GPS)，这种方法也能达到较好的时间精度，但是完全依赖于GPS，对网络的战略发展不利，而且GPS接收器价格比较昂贵，且安装条件也受很大限制，在一些不具备安装GPS接收器或无法提供高等级时钟时间源的情况下，网络无法实现同步。

由此可见，相关技术中的时间同步方法由于使用高级时钟源存在设备价格昂贵且安装受限的问题。

发明内容

本发明的主要目的在于提供一种时间同步方法及节点，以至少解决上述的相关技术中的时间同步方法由于使用高级时钟源存在价格昂贵且安装受限的问题。

为了实现上述目的，根据本发明的一个方面，提高了一种时间同步方法。

根据本发明的时间同步包括：第一节点从第二节点获取源时钟信号，其中源时钟信号包括：时钟CLK和时间TIME；第一节点根据CLK，使用第一节点上的支持以太网时钟恢复的物理层器件恢复出参考时钟中的CLK，并根据TIME，使用时间时钟同步协议确定参考时钟中的TIME；第一节点将参考时钟发送给与其相连的其它节点用于时间同步。

进一步地，在第一节点从第二节点获取源时钟信号之前，还包括：向第二节点注入源时钟信号。

进一步地，第一节点根据CLK，使用第一节点上的支持以太网时钟恢复的物理层器件恢复出CLK，并根据TIME使用时间时钟同步协议确定参考时钟中的TIME包括：第一节点根据CLK，使用物理层器件恢复出参考时钟中的CLK；第一节点使用物理层器件及时间时钟同步协议确定在第一节点的延迟时间；第一节点根据参考时钟中的CLK和延迟时间确定参考时钟。

进一步地，第一节点使用物理层器件及时间时钟同步协议确定在第一节点的延迟时间包括：第一节点使用物理层器件在第一节点接收源时钟信号时生成第一时间戳；第一节点获取第二节点将参考时钟发送给第一节点时生成的第二时间戳；第一节点使用物理层器件确定延迟时间为第二时间戳与第一时间戳之差。

进一步地，第一时间戳和第二时间戳通过现场可编程门阵列FPGA器件实现。

进一步地，第一节点、第二节点和与其相连的其它节点之间通过延时固定不变的器件或线缆连接。

为了实现上述目的，根据本发明的一个方面，提供了一种节点。

根据本发明的节点包括：获取模块，用于从第二节点获取源时钟信号，其中源时钟信号包括：时钟CLK和时间TIME；生成模块，用于根据CLK，使用其所在的节点上的支持以太网时钟恢复的物理层器件恢复出参考时钟中的CLK；第一确定模块，用于根据TIME，使用时间时钟同步协议确定参考时钟中的TIME；发送模块，用于将参考时钟发送给与其相连的其他节点用于时间同步。

进一步地，上述节点还包括：恢复模块，用于根据CLK，使用物理层器件恢复出参考时钟中的CLK；第二确定模块，用于使用时间时钟同步协议确定在其所在的节点的延迟时间；时钟确定模块，用于根据参考时钟中的CLK和延迟时间确定参考时钟。

进一步地，第二确定模块包括：生成子模块，用于在其所在的节点接收源时钟信号时生成第一时间戳；时间戳获取子模块，用于获取第二节点将参考时钟发送给其所在的节点时生成的第二时间戳；时间确定子模块，用于确定延迟时间为第二时间戳与第一时间戳之差。

进一步地，节点、与节点相连的其它节点、第二节点通过延时固定不变的器件或线缆连接。

通过本发明，采用第一节点获取源时钟信号的CLK和TIME，根据该参数使用支持以太网时钟恢复物理层器件生成参考时钟，将该参考时钟发送给其它节点用于时间同步，解决了相关技术中的时间同步方法由于使用高级时钟源存在价格昂贵且安装受限的问题，进而提高了同步速度和精度，同时降低了实现同步的设备成本。

附图说明

此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1是根据本发明实施例的时间同步方法的流程图；

图2是根据本发明实施例的节点的结构框图；

图3是根据本发明实施例的节点的优选的结构框图；

图4是根据本发明实施例的时间同步网络的示意图；

图5是根据本发明实施例的节点内部连接的示意图

图6是根据本发明实施例的时间同步方法应用场景的示意图一；以及

图7是根据本发明实施例的时间同步方法应用场景的示意图二。

具体实施方式

下文中将参考附图并结合实施例来详细说明本发明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。

本实施例提供了一种时间同步方法，图1是根据本发明实施例的时间同步方法的流程图，如图1所示，该方法包括：

步骤S102：第一节点从第二节点获取源时钟信号，其中源时钟信号包括：时钟(CLK)和时间(TIME)。

步骤S104：第一节点根据CLK，使用第一节点上的支持以太网时钟恢复的物理层器件恢复出参考时钟中的CLK，并根据TIME，使用时间时钟同步协议确定参考时钟中的TIME。

步骤S106：第一节点将参考时钟发送给与其相连的其它节点用于时间同步。

通过上述步骤，第一节点根据获得的源时钟信号中的CLK和TIME，使用第一节点上的支持以太网时钟恢复的物理层器件生成参考时钟，并发送给网络中与其相连的其他节点，该方法通过在网络节点中增加价格低廉的以太网器件，克服了相关技术中采用高级时钟源价格比较昂贵，且不易安装的问题(现有的大多数同步设备，需要在各个节点接入高精度时间时钟源，若在不具备接入条件的情况下则无法同步)，提高了时间同步的精度和时间，同时降低了时间同步的设备成本。

优选地，在第一节点从第二节点获取源时钟信号之前，还包括：向第二节点注入源时钟信号。通过该优选实施例，在第二节点中注入源时钟信号，避免在多个节点同时注入源时钟信号，降低了时间同步的设备成本。

优选地，下面对步骤S104的一个优选的实施方式进行说明。第一节点根据CLK，使用物理层器件恢复出参考时钟中的CLK；第一节点使用物理层器件及时间时钟同步协议确定在第一节点的延迟时间；第一节点根据参考时钟中的CLK和延迟时间确定参考时钟。通过该优选实施例，通过物理层器件恢复出精确时钟和确定出延迟时间，然后确定出参考时钟，提高了时间同步的精度。

优选地，下面对第一节点使用物理层器件及时间时钟同步协议确定在第一节点的延迟时间的一个优选的实施方式进行说明。第一节点使用物理层器件在第一节点接收源时钟信号时生成第一时间戳；第一节点获取第二节点将参考时钟发送给第一节点时生成的第二时间戳；第一节点使用物理层器件确定延迟时间为第二时间戳与第一时间戳之差。通过该优选实施例，实现了时钟在器件间传递延迟的计算，提高了参考时钟计算的准确度。

优选地，第一时间戳和第二时间戳通过现场可编程门阵列(FPGA)器件实现。通过该优选实施例，采用价格比较低的FPGA来实现时间戳，降低了时间同步的设备成本。

优选地，第一节点、第二节点和与其相连的其它节点之间通过延时固定不变的器件或线缆连接。通过该优选实施例，数据包在网络节点中传输的延时都是固定的，或者是可变化但能计算出其延时的，提高了时间同步的精度和效率。

本实施例提供了一种节点，用于实现上述的时间同步方法，图2是根据本发明实施例的节点的结构框图，如图2所示，该节点包括：获取模块22、生成模块24、第一确定模块25和发送模块26，下面对上述结构进行详细描述：

获取模块22，用于从第二节点获取源时钟信号，其中源时钟信号包括：时钟CLK和时间TIME；生成模块24，连接至获取模块22，用于根据获取模块22获取到的CLK，使用其所在的节点上的支持以太网时钟恢复的物理层器件恢复出参考时钟中的CLK；第一确定模块25，连接至获取模块22，用于根据获取模块22获取到的TIME，使用时间时钟同步协议确定参考时钟中的TIME，发送模块26，连接至生成模块24和第一确定模块25，用于将生成模块24和第一确定模块25生成的参考时钟发送给与其相连的其他节点用于时间同步。

图3是根据本发明实施例的节点的优选的结构框图，如图3所示，该节点还包括：恢复模块32、第二确定模块34、时钟确定模块36；第二确定模块34包括：生成子模块342，时间戳获取子模块344，时间确定子模块346，下面对上述结构进行详细描述：

恢复模块32，用于根据CLK，使用物理层器件恢复出参考时钟中的CLK；第二确定模块34，用于使用时间时钟同步协议确定在其所在的节点的延迟时间；时钟确定模块36，连接至恢复模块32和第二确定模块34，用于根据恢复模块32恢复出的参考时钟中的CLK和第二确定模块34确定的延迟时间确定参考时钟。

第二确定模块34包括：生成子模块342，用于在其所在的节点接收源时钟信号时生成第一时间戳；时间戳获取子模块344，用于获取第二节点将参考时钟发送给其所在节点时生成的第二时间戳；时间确定子模块346，连接至生成子模块342和时间戳获取子模块344，用于确定延迟时间为第二时间戳与第一时间戳之差。

优选地，节点、与节点相连的其它节点、第二节点通过延时可控的器件连接。

实施例一

本实施例结合了上述实施例及其中的优选实施方式。在该实施例中提供了一种时间同步的网络，如图4所示，在该网络中包括了A、B、C三个节点(A，B，C三个框图分别代表三个节点)，简要示意为整个网络，下面对上述结构进行详细说明。

A节点作为源节点，即在该节点注入高精度的时钟时间源，如图中A框图的时钟(CLK)+时间(TIME)输入即是源，其中时钟(CLK)，作为物理层器件的参考时钟，用于发送数据包，时间信息用于时间时钟同步协议的基准时间，以数据包的形式发送给下一节点。

B节点可以是一个中间节点，作用是扩展节点，该节点分为两部分，一是支持同步以太网的物理层器件，恢复出A节点的物理层发送数据的时钟，也即注入A节点的外部CLK；第二部分是用于往下一节点发送时钟时间信息的物理层器件，它使用恢复出来的时钟作为参考时钟，这就保证了本节点与上一节点和下一节点的时钟同步。

C节点，该节点可以只有B节点的第一部分的内容，在该节点中，运行时间时钟同步协议后，使得时间与A节点同步，可被客户应用。

实施例二

在本实施例中提供了一种节点。图5是根据本发明实施例的节点内部连接的示意图，如图5所示，使用的物理层器件支持同步以太网及时间戳，则连接图中时间戳部分，数据包在进出物理层器件时被打上时戳，这样，数据在链路上传输只会有物理线路上的延时，没有经过任何延时变化的器件和设备，这样能达到的同步精度很高；此外，当物理层器件不支持时间戳时，则可以在物理层器件和交换器件(SWITCH)之间使用现场可编程门阵列(Field ProgrammableGate Array，简称为FPGA)器件实现时间戳的功能。这样设计的目的是因为数据包在经过SWITCH的时候，其延时不是固定的，且无法计算，这个变化的延迟会大大降低其同步精度。数据在进入SWITCH之前被打上时间戳，由于物理层器件的延时相对固定，可以提高时间的同步精度。

需要说明的是，该同步方法及节点不仅使用与通信网络，还可以广泛应用于各个领域，比如电力系统，自动控制及实时控制系统，该方法具有很好的通用性。

实施例三

本实施例提供了一种时钟同步网络，该实施例提供了一种时间同步的场景，如图6所示，在本实施例中，A节点接入高精度的时钟时间源，而B节点不具备接入时钟时间源的条件，此时为了使得B节点也能同步到A节点上，则使用上述实施例中的时钟时间方法，并通过同步以太网和1588时间同步协议提高时间同步的精度和时间。

实施例四

在本实施例中提供了一种实现上述时间同步方法的另一个应用场景。如图7所示，多个节点需要进行时间时钟同步，其时钟时间源在A节点接入，若想在B、C、D三个节点使用A处的时间时钟，则必须进行时间和时钟的传送。使用上述实施例的时间同步的方法，将A处的基准源注入同步以太网中，通过物理层器件恢复时钟，即可在各个节点使用A处的时钟；通过时间时钟同步协议的运行，使得各个节点的时间最终能同步到A节点的时间源上。

需要说明的是，实施例三和实施例四仅给出了两种应用场景，使用上述时间同步方法可以扩展至多个节点，精度损失低，此外，可以在不同的节点接入时钟时间源，按照一定的优先级选择算法，自动选择更优的源作为基准源，也能实现几个输入源的热备份，当正在使用的源突然丢失或者精度降低时，可以自动检测并切换到其他源上，从而提高系统的可靠性。

通过上述实施例，提供了一种时间同步方法及节点，第一节点根据获得的源时钟信号中的CLK和TIME，使用第一节点上的支持以太网时钟恢复的物理层器件生成参考时钟，并发送给网络中与其相连的其他节点，通过该方法可以实现全网时钟时间同步，可以在任何一个节点接入基准时钟时间源，也可以接入多路源作为备份，当一路时钟时间源发生故障时，可以无缝切换，保证同步精度，提高可靠性。使得全网的同步精度能达到纳米级别，满足目前各种应用场合对时钟同步精度的要求。

显然，本领域的技术人员应该明白，上述的本发明的各模块或各步骤可以用通用的计算装置来实现，它们可以集中在单个的计算装置上，或者分布在多个计算装置所组成的网络上，可选地，它们可以用计算装置可执行的程序代码来实现，从而，可以将它们存储在存储装置中由计算装置来执行，并且在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤，或者将它们分别制作成各个集成电路模块，或者将它们中的多个模块或步骤制作成单个集成电路模块来实现。这样，本发明不限制于任何特定的硬件和软件结合。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种时间同步方法，其特征在于，包括：

第一节点从第二节点获取源时钟信号，其中所述源时钟信号包括：时钟CLK和时间TIME；

所述第一节点根据所述CLK，使用所述第一节点上的支持以太网时钟恢复的物理层器件恢复出参考时钟中的CLK，并根据所述TIME，使用时间时钟同步协议确定所述参考时钟中的TIME；

所述第一节点将所述参考时钟发送给与其相连的其它节点用于时间同步。

2.根据权利要求1所述的方法，其特征在于，在第一节点从第二节点获取源时钟信号之前，还包括：

向所述第二节点注入所述源时钟信号。

3.根据权利要求1所述的方法，其特征在于，所述第一节点根据所述CLK，使用所述第一节点上的支持以太网时钟恢复的物理层器件恢复出CLK，并根据所述TIME使用时间时钟同步协议确定所述参考时钟中的TIME包括：

所述第一节点根据所述CLK，使用所述物理层器件恢复出所述参考时钟中的CLK；

所述第一节点使用所述物理层器件及所述时间时钟同步协议确定在所述第一节点的延迟时间；

所述第一节点根据所述参考时钟中的CLK和所述延迟时间确定所述参考时钟。

4.根据权利要求3所述的方法，其特征在于，所述第一节点使用所述物理层器件及所述时间时钟同步协议确定在所述第一节点的延迟时间包括：

所述第一节点使用所述物理层器件在所述第一节点接收所述源时钟信号时生成第一时间戳；

所述第一节点获取所述第二节点将所述参考时钟发送给所述第一节点时生成的第二时间戳；

所述第一节点使用所述物理层器件确定延迟时间为所述第二时间戳与所述第一时间戳之差。

5.根据权利要求4所述的方法，其特征在于，所述第一时间戳和所述第二时间戳通过现场可编程门阵列FPGA器件实现。

6.根据权利要求1-5中任一项所述的方法，其特征在于，所述第一节点、所述第二节点和与其相连的其它节点之间通过延时固定不变的器件或线缆连接。

7.一种节点，其特征在于，包括：

获取模块，用于从第二节点获取源时钟信号，其中所述源时钟信号包括：时钟CLK和时间TIME；

生成模块，用于根据所述CLK，使用其所在的节点上的支持以太网时钟恢复的物理层器件恢复出参考时钟中的CLK；

第一确定模块，用于根据所述TIME，使用时间时钟同步协议确定所述参考时钟中的TIME；

发送模块，用于将所述参考时钟发送给与其相连的其他节点用于时间同步。

8.根据权利要求7所述的节点，其特征在于，还包括：

恢复模块，用于根据所述CLK，使用所述物理层器件恢复出所述参考时钟中的CLK；

第二确定模块，用于使用时间时钟同步协议确定在其所在的节点的延迟时间；

时钟确定模块，用于根据所述参考时钟中的CLK和所述延迟时间确定参考时钟。

9.根据权利要求8所述的节点，其特征在于，所述第二确定模块包括：

生成子模块，用于在其所在的所述节点接收所述源时钟信号时生成第一时间戳；

时间戳获取子模块，用于获取所述第二节点将所述参考时钟发送给其所在的节点时生成的第二时间戳；

时间确定子模块，用于确定延迟时间为所述第二时间戳与所述第一时间戳之差。

10.根据权利要求7-9中任一项所述的节点，其特征在于，

所述节点、与所述节点相连的其它节点、所述第二节点通过延时固定不变的器件或线缆连接。

Images