Nothing Special   »   [go: up one dir, main page]

CN101908558A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN101908558A
CN101908558A CN2010101802425A CN201010180242A CN101908558A CN 101908558 A CN101908558 A CN 101908558A CN 2010101802425 A CN2010101802425 A CN 2010101802425A CN 201010180242 A CN201010180242 A CN 201010180242A CN 101908558 A CN101908558 A CN 101908558A
Authority
CN
China
Prior art keywords
layer
diode
impurity concentration
conductivity type
peak
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010101802425A
Other languages
English (en)
Other versions
CN101908558B (zh
Inventor
中村胜光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to CN201210502573.5A priority Critical patent/CN103022092B/zh
Publication of CN101908558A publication Critical patent/CN101908558A/zh
Application granted granted Critical
Publication of CN101908558B publication Critical patent/CN101908558B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00Diodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411Insulated-gate bipolar transistors [IGBT]
    • H10D12/441Vertical IGBTs
    • H10D12/461Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions
    • H10D12/481Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions having gate structures on slanted surfaces, on vertical surfaces, or in grooves, e.g. trench gate IGBTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/141Anode or cathode regions of thyristors; Collector or emitter regions of gated bipolar-mode devices, e.g. of IGBTs
    • H10D62/142Anode regions of thyristors or collector regions of gated bipolar-mode devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/60Impurity distributions or concentrations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00Diodes
    • H10D8/825Diodes having bulk potential barriers, e.g. Camel diodes, planar doped barrier diodes or graded bandgap diodes

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及半导体装置。第一层(3)设置在第一电极(5)上,并且具有第一导电型。第二层(1)设置在第一层(3)上,并且具有与第一导电型不同的第二导电型。第三层(CLa)设置在第二层(1)上。第二电极(4)设置在第三层(CLa)上。第四层(15)设置在第二层(1)和第三层(Cla)之间,并且具有第二导电型。第三层(CLa)具有第一部分(2)和第二部分(16)。第一部分(2)具有第二导电型,并且具有比第二层(1)的杂质浓度的峰值高的杂质浓度的峰值。第二部分(16)具有第一导电型。第二部分(16)的面积相对于第一部分(2)和第二部分(16)的总面积所占的比例是20%以上95%以下。

Description

半导体装置
技术领域
本发明涉及半导体装置,特别涉及功率半导体装置。
背景技术
作为功率半导体装置,例如有能够经受600V以上的电压的高耐压功率模块。在这样的功率模块中,有形成有二极管的功率模块。
例如根据日本特开平02-066977号公报,在二极管中,通过与p层相接的的n-层形成pn结,在n-层的与p层的相反侧的面上,设置有n+区域和p+区域。此外,在n+区域以及p+区域、和n-层之间,设置有n缓冲层。根据该公报,记述了:p+区域具有减小二极管的反向恢复电流,此外缩短反向恢复时间的效果。此外,记述了:因为能够通过n缓冲层来阻止在施加反方向电压时向n-层扩展的耗尽层,所以能够使n-层变薄,由此能够改善高耐压二极管的反向恢复特性。
此外,根据例如日本特开平08-172205号公报,记述了二极管具有:n-半导体层,形成在n型半导体衬底的一主表面上;n+阴极区域,形成在n-半导体层的表面层;沟槽,从n+阴极区域的表面起贯通n-半导体层而到达n型半导体衬底;栅极电极,在该沟槽内隔着栅极氧化膜而被填充;绝缘膜,在该栅极电极上形成;阴极电极,与被沟槽夹着的n+阴极区域的表面接触;p+阳极区域,形成在n型半导体衬底的表面层的一部分;以及阳极电极,接触于p+阳极区域。根据该公报,通过对栅极电极施加相对于阴极电极是负的电压,从而在过电流流过二极管时能够防止二极管的破坏或开关变压器(switching transformer)的烧损。
在功率用二极管中,同时解决正向电压降(VF)的降低、和恢复(反向恢复)时的振荡的抑制的课题是困难的。例如在上述日本特开平02-066977号公报中,仅公开了通过设置p+区域而改善恢复特性,并没有公开如何设置p+区域才能以平衡优良的方式同时解决上述各问题。
此外,根据功率用二极管的用途,存在特别希望减小VF的情况。相对于此,根据上述特开平08-172205号公报的技术,对栅极电极施加相对于阴极电极是负的电压,结果存在VF变大的问题。
发明内容
发明的概要
本发明正是鉴于上述课题而完成的,其一个目的在于提供一种能够降低VF,并且能够抑制恢复时的振荡的半导体装置,此外本发明的另一个目的在于提供一种能够特别降低VF的半导体装置。
按照本发明的一个方面的半导体装置具有:第一和第二电极、和第一~第四层。第一层设置在第一电极上,并且具有第一导电型。第二层设置在第一层上,并且具有与第一导电型不同的第二导电型。第三层设置在第二层上。第二电极设置在第三层上。第四层设置在上述第二层和上述第三层之间,并且具有上述第二导电型。第三层具有第一和第二部分。第一部分具有第二导电型,并且具有比第二层的杂质浓度的峰值高的杂质浓度的峰值。第二部分具有第一导电型。第二部分的面积相对于第一和第二部分的总面积所占的比例是20%以上95%以下。
按照本发明的另一个方面的半导体装置具有:第一和第二电极、第一~第三层、和沟槽结构。第一层设置在第一电极上,并且具有第一导电型。第二层设置在第一层上,并且具有与第一导电型不同的第二导电型。第三层设置在第二层上,并且具有第一部分。第一部分具有第二导电型,并且具有比第二层的杂质浓度的峰值高的杂质浓度的峰值。第二电极设置在第三层上。沟槽结构设置在第一部分中,并且将第二电极的电位作为基准被施加正的电位。
根据按照本发明的一个方面的半导体装置,二极管的VF降低,并且恢复时的振荡被抑制。
根据按照本发明的其它方面的半导体装置,二极管的VF降低。
本发明的上述和其它的目的、特征、方面、以及优点,通过与附图相关地理解的关于本发明的下面的详细的说明就能清楚了。
附图说明
图1是概略地表示作为本发明的实施方式1的半导体装置的二极管的结构的剖面图。
图2是概略地表示分别沿着图1的箭头DA和DB的杂质分布图CA和CB的图表。
图3是表示在图1的二极管及其比较例的各自的模拟中使用的电路的图。
图4是表示图1的二极管和比较例的二极管各自的恢复特性的波形的模拟的一个例子的图表。
图5是表示图1的二极管的正方向的电压VAK和电流密度JA的关系JA1的一个例子,以及比较例的二极管的正方向的电压VAK和电流密度JA的关系JA0的一个例子的图表。
图6是表示电压VAK和电流密度JA的关系的温度变化中的交叉点的一个例子的图。
图7是表示图1的二极管的反方向的电压VRA和电流密度JR的关系JR1的一个例子,以及比较例的二极管的反方向的电压VRA和电流密度JR的关系JR0的图表。
图8是概略地表示图4的点PB的电场强度E和载流子浓度CC的图表。
图9是表示二极管的、在额定电流密度下的VF和浪涌电压Vsurge的每一个,和p层的宽度Wp占阴极部的宽度Wc的比例的关系的一个例子的图表。
图10是表示在图1中在p层的宽度Wp占阴极部的宽度Wc的比例为0%的情况下的二极管的恢复特性的一个例子的图表。
图11是表示在图1中在p层的宽度Wp占阴极部的宽度Wc的比例为10%的情况下的二极管的恢复特性的一个例子的图表。
图12是表示在图1中在p层的宽度Wp占阴极部的宽度Wc的比例为20%的情况下的二极管的恢复特性的一个例子的图表。
图13是表示在图1中在p层的宽度Wp占阴极部的宽度Wc的比例为50%的情况下的二极管的恢复特性的一个例子的图表。
图14是表示图1的二极管的最大反向电压VRRM、额定电流密度下的VF、和浪涌电压Vsurge的每一个,和图2的杂质浓度的峰值C1和C3的比C1/C3的关系的一个例子的图表。
图15是如下图表,其表示:表示图2的峰值C2比C1高的情况下的图1的二极管在额定电流密度下的VF和恢复损失EREC的折衷特性的特性曲线EREC1的一个例子;表示图2的峰值C2和C1相等的情况下的图1的二极管的在额定电流密度下的VF和恢复损失EREC的关系的特性曲线EREC2的一个例子;和表示比较例的二极管在额定电流密度下的VF和恢复损失EREC的关系的特性曲线EREC0的一个例子。
图16是表示图1二极管的在额定电流密度下的VF、和图2的杂质浓度的峰值C1和C2的比C2/C1的关系的一个例子的图表。
图17是如下图表,其表示:在图2的峰值C2比C1高的情况下的导通状态的沿着箭头DA(图1)的空穴浓度CCh1和电子浓度CCe1的一个例子;在图2的峰值C2和C1相等的情况下的导通状态的沿着箭头DA(图1)的空穴浓度CCh2和电子浓度CCe2的一个例子。
图18是概略地表示作为本发明的实施方式2的半导体装置的二极管的结构的剖面图。
图19是概略地表示图18的二极管的变形例的结构的剖面图。
图20是概略地表示作为本发明的实施方式3的半导体装置的二极管的结构的剖面图。
图21是概略地表示图20的二极管的第一变形例的结构的剖面图。
图22是概略地表示图20的二极管的第二变形例的结构的剖面图。
图23是表示图20的二极管和比较例的二极管各自的在导通状态下的载流子浓度CC3和CC0的一个例子的图表。
图24是表示图20的二极管的正方向的电压VAK和电流密度JA的关系JA3的一个例子,以及比较例的二极管的正方向的电压VAK和电流密度JA的关系JA0的一个例子的图表。
图25是表示图20的沟槽的深度y和额定电流密度下的VF的关系的一个例子的图表。
图26是表示比较例的二极管的结构的剖面图。
具体实施方式
下面,基于附图对本发明的一个实施方式进行说明。
(实施方式1)
参照图1,作为本实施方式的半导体装置的二极管具有:阳极电极5(第一电极);p层3(第一层);n-漂移层(drift layer)1(第二层);n层15(第四层);阴极层CLa(第三层);阴极电极4(第二层)。p层3、n-漂移层1、n层15、和阴极层CLa例如由被添加了导电型杂质的Si构成。
p层3设置在阳极电极5上(图中,紧邻下方),具有p型(第一导电型)。
n-漂移层1在p层3上(图中,紧邻下方)以尺寸t3的厚度设置。此外n-漂移层1具有与p型不同的导电型,即n型(第二导电型)。
阴极层CLa隔着n层15设置在n-漂移层1上(图中,下方)。此外阴极层CLa在平面观察中具有宽度Wc的长方形状。此外阴极层CLa具有:具有n型的n+区域2(第一部分)、具有p型的p区域16(第二部分)。
此外在本实施方式中,n+区域2和p区域16分别具有在平面观察中宽度Wn的长方形状和宽度Wp的长方形状。此外阴极层CLa、n+区域2、和p区域16具有在平面观察中相同的长度。此外宽度Wc、宽度Wn和宽度Wp之间,有Wc=Wn+Wp的关系。由此在平面观察中n+区域2的面积和p区域16的面积的比为Wn∶Wp。此外阴极层CLa以满足下式的方式形成。
0.2≤Wp/Wc≤0.95
由此在n层15上,p区域16相对于n+区域2和p区域16的总面积所占的比例为20%以上95%以下。
再有,图中的尺寸t1对应于n+区域2和p区域16各自的厚度,例如是0.2~5μm。此外尺寸tsub对应于半导体层整体的厚度。
n层15设置在n-漂移层1和阴极层CLa之间,并且具有n型(第二导电型)。此外n层15的厚度具有在图中从尺寸t2减去尺寸t1后的尺寸,例如是1~50μm。此外,n层15具有:位于n+层2上的n区域15n(第三部分)、和位于p区域16上的n区域15p(第四部分)。此外n层15含有的导电型杂质实质上仅是n型的导电型杂质,实质上不包含p型的导电型杂质。
阴极电极4设置在阴极层CLa上。
进而参照图2,杂质分布图CA和CB分别表示深度DA和DB(图1)中的杂质浓度的分布。n+区域2具有比n-漂移层1的杂质浓度的峰值C0高的杂质浓度的峰值C4。此外n+区域2的杂质浓度的峰值C4比p区域16的杂质浓度的峰值C3高。n区域15p的杂质浓度的峰值C1相对于p区域16的杂质浓度的峰值C3的比是0.001以上0.1以下。n层15的杂质浓度的峰值C1和C2分别比n-漂移层1的杂质浓度的峰值C0高,并且比阴极层CLa的n+区域2的杂质浓度的峰值C4低。
例如,n+区域2的表面浓度是1×1017~1×1021cm-3,p区域16的表面浓度是1×1016~1×1021cm-3。此外n层15的杂质浓度的峰值C1和C2是1×1016~1×1020cm-3
再有,在本实施方式中n层15含有的导电型杂质实质上仅是n型的导电型杂质,实质上不包含p型的导电型杂质。因此图2的深度t1~t2的区间内的杂质浓度分布图CB表示n型的导电型杂质的浓度。如果在n区域15p在n型的导电型杂质之外还实质上包含p型的导电型杂质的情况下,杂质浓度指的是实效的杂质浓度,即p型和n型导电型杂质的浓度的差分。
接着,对比较例的二极管进行说明。
参照图26,在比较例的二极管中,代替本实施方式的阴极层CLa,具有由n+区域2构成的阴极层CLb。在阴极CLb的紧邻上方存在n层15。在该比较例中,考虑以下2个问题。
第一,在恢复工作时,在n+区域2和n层15侧残留的空穴浓度低,并且耗尽层容易延伸。在该耗尽层抵达n层15的瞬间产生振荡现象,因此安全工作区域(SOA:Safety Operating Area)和恢复耐量(recoverytolerance)下降。
第二,在恢复时的振荡现象的对策上,需要使从作为主结的p层3/n-漂移层1结向阴极侧的耗尽层的延伸延迟,因此在本比较例中产生增大对应于n-漂移层的厚度的尺寸t3的需要。结果,难以改善VF的降低和恢复损失(EREC)之间的折衷特性(trade-off characteristics)。
在比较例中,当减小尺寸t3时产生上述第一问题,当增大尺寸t3时产生上述第二问题。即在本比较例中,难以使VF的降低和恢复损失之间的折衷特性的改善、和振荡现象的抑制等引起的SOA耐量的提高共同实现。
相对于此,根据本实施方式,确保了耐压,并且能够使VF的降低和SOA耐量的提高共同实现。即,能够降低VF,使最大反向电压提高,并且抑制恢复时的振荡。
参照图3,为了验证上述作用效果,对于包含作为本实施方式的半导体装置的实施例的额定3300V级别的二极管的电路进行了模拟。该电路具有:二极管DD、作为IGBT(Insulated Gate Bipolar Transistor,绝缘栅双极晶体管)的晶体管TR、线圈LM、LAK、LCE、电阻RL、RAK、RCE、RG、电源VC、VG、电流源ION。线圈LM对应于寄生电感、电阻RG对应于IGBT的栅极电阻、电源VG对应于IGBT的栅极电压。此外线圈LAK、LCE对应于用于使实测结果和模拟结果匹配的布线阻抗。此外电阻RL、RAK、RCE对应于用于使实测结果和模拟结果匹配的布线关联电阻。以下,对该模拟的结果进行说明。
参照图4,关于本实施例和比较例,进行了恢复特性波形、即恢复时的电压VAK和电流密度JA的时间变化的模拟。图中,电压VAK1和电流密度JA1对应于本实施例(图1)的二极管,电压VAK0和电流密度JA0对应于比较例的二极管(图26)。根据本实施例,与比较例相比,抑制了恢复时产生的振荡。由此,作为电源VAK的峰值电压的浪涌电压Vsurge,在比较例中是5000V以上,但在本实施例中被抑制到3000V左右。
再有,作为模拟条件,线圈LM作为12μH,电源VC设定为1700V,额定电流密度JAR设定为90A/cm2,正方向的电流JF设定为JAR/10,温度设定为298K。
参照图5,进行了电流密度JA-电压VAK特性的模拟。图中,关系JA1对应于本实施方式的实施例(图1)的二极管,关系JA0对应于比较例的二极管(图26)。此外VF是电流密度JA为额定电流密度JAR=90A/cm2时的电压VAK。根据本实施例,与比较例相比能够降低VF
再有,电流密度JA-电压VAK特性通常根据温度而变化。25℃和125℃的情况下的电流密度JA-电压VAK特性,例如如图6所示。再有,将两特性曲线交叉的点作为交叉点CP。
参照图7,进行了反方向特性(电流密度JR-电压VRA)的模拟。图中,关系JR1对应于本实施例(图1)的二极管,关系JR0对应于比较例的二极管(图26)。此外,假设最大反向电压VRRM是电流密度JR=1×10-2A/cm2时的电压VRA。根据本实施例,与比较例相比能够提高最大反向电压VRRM
再有,当n层15实质上包含p型导电型杂质时,最大反向电压VRRM变低。反之而言,通过做成n层15含有的导电型杂质实质上仅是n型的导电型杂质,从而最大反向电压VRRM提高。
主要参照图8,使用模拟对在点PB(图4)的电场强度E和载流子浓度CC的相对于元件深度方向的分布进行了分析。图中,横轴是沿着箭头DA(图1)的深度。此外,空穴浓度CCh1、电子浓度CCe1、和电场强度E1对应于本实施例(图1)的二极管,空穴浓度CCh0、电子浓度CCe0、以及电场强度E0对应于比较例的二极管(图26)。在本实施例的结构(图1)中,在恢复现象时,通过位于阴极侧的p区域16注入空穴,从而阴极侧空穴浓度CCh1与比较例的空穴浓度CCh0相比提高。结果,如图中箭头RE所示,产生了阴极侧的电场强度E缓和的电场缓和现象。
主要参照图9~图13,为了探讨VF(图5)和浪涌电压Vsurge(图4)的每一个、与宽度的比Wp/Wc(图1)的相关(图9),进行了在各种各样的比Wp/Wc下的恢复特性波形(电流IA和电压VAK各自的恢复时的时间变化)的模拟(例如图10~图13)。
结果,在宽度Wp是宽度Wc的20%以上的情况下,即p区域16的面积相对于n+区域2和p区域16(图1)的总面积所占的比例是20%以上的情况下,恢复时的振荡被抑制,由此浪涌电压Vsurge显著地被抑制到作为额定电压的3300V以下。
此外,当宽度Wp超过宽度Wc的95%时,VF激增,由此可能对二极管的工作产生障碍。反之而言,通过宽度Wp为宽度Wc的95%以下、即p区域16的面积相对于n+区域2和p区域16的总面积所占的比例为95%以下,从而显著地抑制VF
主要参照图14,通过模拟探讨了最大反向电压VRRM、VF和浪涌电压Vsurge的每一个,与杂质浓度的峰值C1和C3(图2)的比C1/C3的相关。再有,根据图9的结果,以抑制恢复时的振荡的方式将宽度Wp作为宽度Wc的20%。
根据模拟的结果,可知通过将比C1/C3作为1×10-1以下,从而能够显著地将浪涌电压Vsurge抑制在作为额定电压的3300V以下。
此外,可知通过将比C1/C3作为1×10-3以上,确保最大反向电压VRRM(图7)为额定电压3300V以上。其理由是,通过将比C1/C3作为1×10-3以上,抑制了从作为主结的p层3/n-漂移层1结向阴极侧的耗尽层的延伸。
参照图15,通过模拟探讨了恢复损失EREC(mJ/A·脉冲)和VF(V)的折衷特性。图中,特性曲线EREC1是杂质浓度的峰值C1和C2(图2)满足C2>C1的情况下的特性曲线,特性曲线EREC2是满足C2=C1的情况下的特性曲线。另一方面,特性曲线EREC0对应于比较例(图26)的二极管。
结果,可知与比较例(图26)的结构的情况(特性曲线EREC0)相比,在本实施例的结构(图1)的情况(特性曲线EREC1和EREC2)下,恢复损失EREC和VF的折衷特性被改善,特别是在杂质浓度的峰值C1和C2满足C2>C1的情况下(特性曲线EREC1),能够进一步改善。即可知在SOA的观点下在维持尺寸t3(图1和图26)的同时,即不依赖于尺寸t3的减少,能够改善上述折衷特性。
再有,VF如图16所示,随着杂质浓度的峰值的比C2/C1变大而降低。
参照图17,是在导通状态的情况下,即电流密度JA与额定电流密度JAR(图5)相等的情况下的载流子浓度CC的模拟结果。图中,横轴是沿着箭头DA(图1)的深度。此外,空穴浓度CCh1和电子浓度CCe1对应于杂质浓度的峰值C1和C2满足C2>C1的情况,空穴浓度CCh2和电子浓度CCe2对应于杂质浓度的峰值C1和C2满足C2=C1的情况。
根据该结果,可知通过峰值C1和C2成为C2>C1,在导通状态下阴极附近的载流子浓度变高。通过该载流子浓度的增大而VF(图16)降低,结果,可以认为恢复损失EREC和VF的折衷关系(图15)被改善。
根据本实施方式,降低VF,抑制恢复时的振荡,最大反向电压VRRM提高。针对该方面在以下详细进行说明。
在本实施方式的二极管结构(图1)中,通过在恢复现象时从p区域16注入空穴,从而阴极侧的空穴浓度CCh1(图8)与比较例的二极管结构(图26)的情况下的空穴浓度CCh0相比被提高。结果,与比较例相比,在本实施方式中,在恢复时如箭头RE(图8)所示,阴极侧的电场被缓和,因此从作为主结的p层3/n-漂移层1结向阴极侧的耗尽层的延伸被抑制。由此,如图4所示,恢复时的振荡现象被抑制,因此二极管的SOA耐量提高。像这样,本实施方式的二极管(图1)通过在恢复现象时通过来自p区域16的空穴的注入而引起电场缓和(抑制耗尽层延伸),从而应对振荡,所以能够减小n-漂移层1的厚度t3,如图15所示能够改善恢复损失EREC、和VF的折衷特性。
为了在恢复工作时促进来自阴极侧的空穴注入,在图1中,p区域16的面积占阴极层CLa的面积的比例(图1中的宽度Wp和Wc的比Wp/Wc)是重要的参数。即,如图4所示,VF和浪涌电压Vsurge较大地依赖于该参数而较大地变化。根据本实施方式,通过满足以下的式(1),从而一边抑制恢复时的振荡,一边保障二极管的良好的工作。
20%≤比Wp/Wc≤95%  …(1)
在上述式(1)中,上限值95%是用于使VF(图9)减小到充分实用程度的条件。此外,下限值20%是用于将VAK波形(图10~图13)的波形的浪涌、即Vsurge(图9)显著地抑制到耐压级别的值(在上述的模拟中是3300V)以下的条件。通过像这样满足式(1),从而降低VF、并且抑制恢复时的振荡。
如上述那样通过在降低VF、并且抑制恢复时的振荡的同时,使杂质浓度的峰值C1和C3(图2)的比C1/C3(图14)满足以下的式(2),从而最大反向电压VRRM提高。
0.001≤比C1/C3≤0.1  …(2)
在上述式(2)中,上限值0.1是用于通过将从阴极层CLa的p区域16注入的空穴的量作为充分的量,从而将Vsurge抑制到耐压级别的值(在上述模拟中是3300V)以下的条件。此外下限值0.001是用于防止在反偏置时从作为主结的p层3/n-漂移层1结向阴极侧延伸的耗尽层到达p区域16而引起的最大反向电压VRRM的降低的条件。
此外,通过杂质浓度的峰值C1和C2(图2)满足以下的式(3),从而提高二极管在导通状态时的阴极侧的载流子浓度CC(图17)。
C2>C1  …(3)
因为像这样载流子浓度CC提高,结果是VF(图16)降低,因此恢复损失EREC和VF的折衷特性(图15)被改善。
在满足上述的(1)~(3)的情况下,能够得到与比较例的二极管(图26)相比,具有特别优越的特性的二极管。
(实施方式2)
参照图18,作为本实施方式的半导体装置的二极管,具有:n型扩散层17(第五层)、沟槽结构26a、p+扩散层18、层间绝缘膜19、绝缘膜20、23、硅化物层21a、阻挡金属层22。
n型扩散层17设置在p层3和n-漂移层1之间,并且具有n型。沟槽结构26a具有贯通p层3和n层扩散层17的沟槽,此外具有隔着栅极绝缘膜12而埋入该沟槽的栅极电极14。此外,栅极电极14通过层间绝缘膜19与阳极电极5电绝缘。硅化物21a用于实现与Si扩散层的低接触电阻,例如由TiSi2、CoSi、或WSi构成。阻挡金属层22例如由TiN构成。层间绝缘膜19例如是被添加了硼、磷等的硅酸盐玻璃膜。
再有,关于上述以外的结构,由于与上述实施方式1的结构大致相同,对同一或对应的要素赋予同一附图标记,不重复其说明。
接着,对本实施方式的二极管的制造方法进行说明。
首先准备作为厚的n-漂移层1的衬底。n-漂移层1的杂质浓度依赖于耐压级别而决定,例如在600~6500V级别中,是1×1012~1×1015cm-3
接着在该衬底的表面形成p层3和位于p层3的紧邻下方的n型扩散层17。p层3例如具有峰值浓度1×1016~1×1018cm-3,以及扩散深度1~4μm。n型扩散层17的杂质的峰值浓度是n-漂移层1的杂质浓度以上,并且是p层3的杂质浓度的峰值以下。接着在衬底表面形成p+扩散层18。p+扩散层18例如具有表面浓度1×1018~1×1020cm-3,以及扩散深度0.5μm。接着形成沟槽结构26a和阴极层CLa。
再有,p+扩散层18在形成沟槽结构26a之后形成也可。
本实施方式的二极管在对二极管施加反方向电压时,以对栅极电极14施加比阴极电极4的电位低的电位的方式使用。为此,例如栅极电极14电连接于阳极电极5。再有,在对二极管施加反方向电压时阴极电极4的电位变为正的情况下,栅极电极14也可以接地。
在该情况下,根据模拟的结果,可知能够使交叉点CP(图6)的电流密度JA变小。由此,能够使交叉点CP的电流密度比二极管变为过载那样的电流密度小。在该情况下,因为在变为过载的二极管中VF的温度系数变为正,所以能够防止向变为过载的二极管的电流集中。
此外,能够通过n型扩散层17,控制在元件导通时从p层3注入的空穴的量。
此外,沟槽结构26a成为虚拟的场板结构,促进从p层3和n型扩散层17的结部的耗尽层的延伸,由此能够保持最大反向电压VRRM。此外通过与p层3和n型扩散层17的界面相比较深地形成沟槽结构26a,从而能够更可靠地保持最大反向电压VRRM
此外在比较例的二极管(图26)中,通常通过调整n-漂移层1的载流子的寿命,从而控制恢复损失EREC和VF的折衷特性。相对于此根据本实施方式,通过调整p层3的浓度从而控制该折衷特性,并且扩大能够控制该折衷特性的范围,并且通过废除寿命调整工序而使晶片处理简易化。
参照图19,对本实施方式的变形例进行说明。本变形例的二极管具有:n型扩散层17、沟槽结构27、p+扩散层18、硅化物层21a、21b、阻挡金属层22b。沟槽结构27具有贯通p层3和n层扩散层17的沟槽,此外具有隔着栅极绝缘膜12而埋入该沟槽的栅极电极14。此外栅极电极14与阳极电极5电连接,成为与阳极电极5相同电位的电极。
根据本变形例,在栅极电极14施加与阳极电极5相同的电位。由此,即使不从二极管的外部控制栅极电极14的电位,在对二极管施加反方向的电压时,也能够对栅极电极14施加比阴极电极4的电位低的电位。结果,得到与本实施方式同样的效果。
(实施方式3)
参照图20,作为本实施方式的半导体装置的二极管,具有:阳极电极5(第一电极)、p层3(第一层)、n-漂移层1(第二层)、n层15(第四层)、阴极层CLb(第三层)、阴极电极24(第二电极)、沟槽结构26b、层间绝缘膜19、绝缘膜20、23、阻挡金属层22。
p层3设置在阳极电极5上,并且具有p型(第一导电型)。n-漂移层1设置在p层3上,此外具有与p型不同的导电型,即n型(第二导电型)。
阴极层CLb隔着n层15在n-漂移层1上设置。此外阴极层CLb具有n+区域2(第一部分)。n+区域2具有n型,并且具有比n-漂移层1的杂质浓度的峰值高的杂质浓度的峰值。
n层15设置在n-漂移层1和阴极层CLb之间。此外n层15具有n型,并且具有比n-漂移层1的杂质浓度的峰值高的杂质浓度的峰值,并且具有比n+区域2的杂质浓度的峰值低的杂质浓度的峰值。
阴极电极24设置在阴极层CLb上。
沟槽结构26b具有贯通n+区域2和n层15的沟槽,此外具有隔着栅极绝缘膜12而埋入该沟槽的栅极电极14。即,沟槽结构26b设置在n+区域2和n层15。
栅极电极14和阴极电极24分别连接于电压源30的正极侧和负极侧。由此沟槽结构26b以将阴极电极24的电位作为基准施加正的电位的方式构成。
再有,关于上述以外的结构,由于与实施方式1的结构大致相同,对同一或对应的要素赋予同一附图标记,不重复其说明。
此外,也可以使用代替上述阴极层CLb而具有阴极层CLa的结构(图21),或不具有n层15的结构(图22)。
为了探讨本实施方式的二极管的特性,进行与实施方式1相同的模拟。以下,对该模拟的结果进行说明。
参照图23,进行了导通状态下的载流子浓度CC的模拟。结果,可知本实施方式的实施例的二极管(图20)的载流子浓度CC3,与比较例的二极管(图26)的载流子浓度CC0相比变高。即,可知在导通状态下阴极附近的载流子浓度提高。可以认为通过该载流子浓度的增大,VF降低。
参照图24,进行了电流密度JA-电压VAK特性的模拟。图中,电流密度JA3对应于本实施例(图20)的二极管,电流密度JA0对应于比较例的二极管(图26)。根据本实施例,与比较例相比,朝向电压VAK小的方向,电流密度JA-电压VAK的特性曲线移动(shift)。即,可知能够降低VF
参照图25,进行沟槽结构26b的深度y,和VF的相关的模拟。结果,可知通过使沟槽深度y为尺寸t2以上,能够充分降低VF。即通过以贯通n+区域2和n层15的方式设置沟槽结构26b,能够充分降低VF
根据本实施方式,通过对存在于阴极侧的沟槽结构26b施加正偏压,从而在沟槽侧壁部形成累积层,由此虚拟地扩大n+区域2,因此能够在元件导通时促进来自阴极侧的电子注入。由此,能够降低VF
此外,通过以贯通n+区域2和n层15的方式设置沟槽结构26b,能够充分降低VF。再有,在变形例(图22)中,以贯通n+区域2的方式设置沟槽结构26b即可。
再有,在上述各实施方式中,第一和第二导电型分别被作为p型和n型,但本发明并不限定于此,第一导电型和第二导电型分别作为n型和p型也可。
此外,在上述各实施方式中作为半导体装置针对二极管进行了说明,但本发明的半导体装置并不限定于二极管单体,是包含二极管的功率模块也可。作为这样的功率模块,例如包含IGBT。
此外,针对p层3、n-漂移层1、n层15、阴极层CLa是由被添加了导电型杂质的Si构成的情况进行了说明,但代替Si,使用SiC或GaN等的宽禁带材料也能获得同样的效果。
此外作为实施例针对额定3300V级别的高耐压半导体装置进行了说明,但本发明也能够对其他的耐压级别应用。
对本发明详细地进行了说明和表示,但这只是为了举例表示,并不是限定,可以很明确地理解本发明的范围是通过本发明的技术方案所要求的范围来解释的。

Claims (12)

1.一种半导体装置,具有:
第一电极;
第一层,设置在所述第一电极上,并且具有第一导电型;
第二层,设置在所述第一层上,并且具有与所述第一导电型不同的第二导电型;
第三层,设置在所述第二层上;
第二电极,设置在所述第三层上;以及
第四层,设置在所述第二层和所述第三层之间,并且具有所述第二导电型,
所述第三层包含:
第一部分,具有所述第二导电型,并且具有比所述第二层的杂质浓度的峰值高的杂质浓度的峰值;以及
第二部分,具有所述第一导电型,
所述第二部分的面积相对于所述第一和第二部分的总面积所占的比例是20%以上95%以下。
2.根据权利要求1所述的半导体装置,其中,所述第四层的杂质浓度的峰值比所述第二层的杂质浓度的峰值高,并且比所述第三层的所述第一部分的杂质浓度的峰值低。
3.根据权利要求2所述的半导体装置,其中,所述第四层含有的导电型杂质仅是所述第二导电型的导电型杂质。
4.根据权利要求2所述的半导体装置,其中,
所述第四层包含:第三部分,位于所述第一部分上;以及第四部分,位于所述第二部分上,
所述第四部分的杂质浓度的峰值相对于所述第二部分的杂质浓度的峰值的比是0.001以上0.1以下。
5.根据权利要求4所述的半导体装置,其中,所述第四层的所述第三部分的杂质浓度的峰值比所述第四层的所述第四部分的杂质浓度的峰值高。
6.根据权利要求1所述的半导体装置,其中,所述第一部分的杂质浓度的峰值比所述第二部分的杂质浓度的峰值高。
7.根据权利要求1所述的半导体装置,其中,还具备:
第五层,设置在所述第一层和所述第二层之间,并且具有所述第二导电型;以及
沟槽结构,贯通所述第一和第五层。
8.一种半导体装置,具有:
第一电极;
第一层,设置在所述第一电极上,并且具有第一导电型;
第二层,设置在所述第一层上,并且具有与所述第一导电型不同的第二导电型;以及
第三层,设置在所述第二层上,并且具有第一部分,
所述第一部分具有所述第二导电型,并且具有比所述第二层的杂质浓度的峰值高的杂质浓度的峰值,
该半导体装置还具有:
第二电极,设置在所述第三层上;以及
沟槽结构,设置在所述第一部分中,并且将所述第二电极的电位作为基准被施加正的电位。
9.根据权利要求8所述的半导体装置,其中,所述沟槽结构贯通所述第一部分。
10.根据权利要求8所述的半导体装置,其中,在所述第二层和所述第三层之间,还具有:第四层,具有所述第二导电型,并且具有比所述第二层的杂质浓度的峰值高的杂质浓度的峰值,并且具有比所述第一部分的杂质浓度的峰值低的杂质浓度的峰值。
11.根据权利要求10所述的半导体装置,其中,所述沟槽结构贯通所述第一部分和所述第四层。
12.根据权利要求8所述的半导体装置,其中,所述第三层包含:具有所述第一导电型的第二部分。
CN2010101802425A 2009-06-04 2010-05-14 半导体装置 Active CN101908558B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210502573.5A CN103022092B (zh) 2009-06-04 2010-05-14 半导体装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009135077A JP2010283132A (ja) 2009-06-04 2009-06-04 半導体装置
JP2009-135077 2009-06-04

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201210502573.5A Division CN103022092B (zh) 2009-06-04 2010-05-14 半导体装置

Publications (2)

Publication Number Publication Date
CN101908558A true CN101908558A (zh) 2010-12-08
CN101908558B CN101908558B (zh) 2013-01-23

Family

ID=43049505

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201210502573.5A Active CN103022092B (zh) 2009-06-04 2010-05-14 半导体装置
CN2010101802425A Active CN101908558B (zh) 2009-06-04 2010-05-14 半导体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201210502573.5A Active CN103022092B (zh) 2009-06-04 2010-05-14 半导体装置

Country Status (5)

Country Link
US (3) US9035434B2 (zh)
JP (1) JP2010283132A (zh)
KR (2) KR101095524B1 (zh)
CN (2) CN103022092B (zh)
DE (2) DE102010064560B3 (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102683427A (zh) * 2011-03-09 2012-09-19 三菱电机株式会社 半导体器件及其制造方法
CN103650147A (zh) * 2011-07-05 2014-03-19 三菱电机株式会社 半导体装置
CN104009068A (zh) * 2013-02-25 2014-08-27 万国半导体股份有限公司 高压快速恢复沟槽二极管
CN104157702A (zh) * 2014-07-16 2014-11-19 电子科技大学 一种具有软关断特性的场电荷抽取二极管
CN105283962A (zh) * 2013-06-12 2016-01-27 三菱电机株式会社 半导体装置
CN105940606A (zh) * 2014-01-31 2016-09-14 株式会社日立制作所 半导体元件的驱动装置及使用该驱动装置的电力变换装置
CN105981143A (zh) * 2014-02-10 2016-09-28 丰田自动车株式会社 半导体装置以及半导体装置的制造方法
CN109075211A (zh) * 2016-04-25 2018-12-21 三菱电机株式会社 半导体装置
CN109075213A (zh) * 2016-11-16 2018-12-21 富士电机株式会社 半导体装置
CN109285829A (zh) * 2017-07-20 2019-01-29 格芯公司 低电容静电放电(esd)器件
CN112054019A (zh) * 2019-06-07 2020-12-08 三菱电机株式会社 半导体装置

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010098189A (ja) * 2008-10-17 2010-04-30 Toshiba Corp 半導体装置
JP2011023527A (ja) * 2009-07-15 2011-02-03 Toshiba Corp 半導体装置
JP5925991B2 (ja) * 2010-05-26 2016-05-25 三菱電機株式会社 半導体装置
JP5874210B2 (ja) * 2011-06-23 2016-03-02 トヨタ自動車株式会社 ダイオード
JP2013235890A (ja) * 2012-05-07 2013-11-21 Denso Corp 半導体装置
JP2014063980A (ja) 2012-08-30 2014-04-10 Toshiba Corp 半導体装置
CN104969360B (zh) 2013-03-25 2018-04-20 富士电机株式会社 半导体装置
JP2016029685A (ja) * 2014-07-25 2016-03-03 株式会社東芝 半導体装置
JP6266480B2 (ja) * 2014-09-12 2018-01-24 株式会社東芝 半導体装置
CN105814694B (zh) 2014-10-03 2019-03-08 富士电机株式会社 半导体装置以及半导体装置的制造方法
JP6405212B2 (ja) 2014-12-03 2018-10-17 ルネサスエレクトロニクス株式会社 半導体装置
US10510904B2 (en) * 2015-02-09 2019-12-17 Mitsubishi Electric Corporation Semiconductor device with backside N-type layer at active region/termination region boundary and extending into action region
JP6293688B2 (ja) * 2015-03-02 2018-03-14 株式会社豊田中央研究所 ダイオード及びそのダイオードを内蔵する逆導通igbt
JP6846119B2 (ja) * 2016-05-02 2021-03-24 株式会社 日立パワーデバイス ダイオード、およびそれを用いた電力変換装置
US20190245070A1 (en) * 2018-02-07 2019-08-08 Ipower Semiconductor Igbt devices with 3d backside structures for field stop and reverse conduction
CN108288649B (zh) * 2018-02-10 2020-05-05 重庆大学 一种有两种载流子导电的超结功率mosfet
CN111066149B (zh) 2018-03-15 2024-02-06 富士电机株式会社 半导体装置
CN113728443B (zh) * 2019-04-02 2024-04-05 日立能源有限公司 改进反向恢复的分段功率二极管结构
JP7574161B2 (ja) 2021-09-22 2024-10-28 株式会社東芝 半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0266977A (ja) * 1988-09-01 1990-03-07 Fuji Electric Co Ltd 半導体ダイオード
CN2456314Y (zh) * 2000-12-14 2001-10-24 朱文有 静电感应快速恢复二极管

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2050694B (en) * 1979-05-07 1983-09-28 Nippon Telegraph & Telephone Electrode structure for a semiconductor device
JPH0642558B2 (ja) 1988-09-12 1994-06-01 東洋電機製造株式会社 高速ダイオードの製造方法
JP3321185B2 (ja) * 1990-09-28 2002-09-03 株式会社東芝 高耐圧半導体装置
JPH05335600A (ja) 1992-05-29 1993-12-17 Nec Corp ダイオード素子
JP2851026B2 (ja) * 1993-10-05 1999-01-27 東洋電機製造株式会社 高速ダイオード
JP3396553B2 (ja) 1994-02-04 2003-04-14 三菱電機株式会社 半導体装置の製造方法及び半導体装置
JP3481287B2 (ja) 1994-02-24 2003-12-22 三菱電機株式会社 半導体装置の製造方法
JPH08172205A (ja) 1994-12-20 1996-07-02 Fuji Electric Co Ltd ダイオード
US5751024A (en) * 1995-03-14 1998-05-12 Mitsubishi Denki Kabushiki Kaisha Insulated gate semiconductor device
JP3850054B2 (ja) * 1995-07-19 2006-11-29 三菱電機株式会社 半導体装置
JPH1093113A (ja) * 1996-09-19 1998-04-10 Hitachi Ltd ダイオード
JP4062373B2 (ja) 1997-06-30 2008-03-19 株式会社豊田中央研究所 Mos・バイポーラ複合型の半導体装置およびmos型の半導体装置
JP4351745B2 (ja) 1997-09-19 2009-10-28 株式会社東芝 半導体装置
DE19750827A1 (de) 1997-11-17 1999-05-20 Asea Brown Boveri Leistungshalbleiterbauelement mit Emitterinjektionssteuerung
JP3705919B2 (ja) 1998-03-05 2005-10-12 三菱電機株式会社 半導体装置及びその製造方法
EP1030375A4 (en) 1998-09-10 2001-07-04 Mitsubishi Electric Corp SEMICONDUCTOR ARRANGEMENT AND PRODUCTION METHOD
JP2001085686A (ja) 1999-09-13 2001-03-30 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2001196606A (ja) * 2000-01-11 2001-07-19 Mitsubishi Electric Corp ダイオード
JP2002305304A (ja) * 2001-04-05 2002-10-18 Toshiba Corp 電力用半導体装置
JP2004022941A (ja) * 2002-06-19 2004-01-22 Toshiba Corp 半導体装置
JP4047153B2 (ja) * 2002-12-03 2008-02-13 株式会社東芝 半導体装置
JP2006049455A (ja) 2004-08-03 2006-02-16 Fuji Electric Device Technology Co Ltd トレンチ型絶縁ゲート半導体装置
JP2006173297A (ja) 2004-12-15 2006-06-29 Denso Corp Igbt
JP5272299B2 (ja) 2005-11-10 2013-08-28 富士電機株式会社 半導体装置およびその製造方法
JP2007134625A (ja) 2005-11-14 2007-05-31 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2008098593A (ja) * 2006-09-15 2008-04-24 Ricoh Co Ltd 半導体装置及びその製造方法
JP5151175B2 (ja) 2007-02-21 2013-02-27 株式会社デンソー 半導体装置
JP2008288386A (ja) * 2007-05-17 2008-11-27 Hitachi Ltd 半導体装置
US8766317B2 (en) * 2007-06-18 2014-07-01 Rohm Co., Ltd. Semiconductor device
JP5612268B2 (ja) * 2008-03-28 2014-10-22 株式会社東芝 半導体装置及びdc−dcコンバータ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0266977A (ja) * 1988-09-01 1990-03-07 Fuji Electric Co Ltd 半導体ダイオード
CN2456314Y (zh) * 2000-12-14 2001-10-24 朱文有 静电感应快速恢复二极管

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9202936B2 (en) 2011-03-09 2015-12-01 Mitsubishi Electric Corporation Semiconductor device
CN102683427A (zh) * 2011-03-09 2012-09-19 三菱电机株式会社 半导体器件及其制造方法
CN102683427B (zh) * 2011-03-09 2015-08-05 三菱电机株式会社 半导体器件及其制造方法
CN103650147A (zh) * 2011-07-05 2014-03-19 三菱电机株式会社 半导体装置
CN103650147B (zh) * 2011-07-05 2016-07-06 三菱电机株式会社 半导体装置
CN104009068B (zh) * 2013-02-25 2017-03-15 万国半导体股份有限公司 高压快速恢复沟槽二极管
CN104009068A (zh) * 2013-02-25 2014-08-27 万国半导体股份有限公司 高压快速恢复沟槽二极管
CN105283962B (zh) * 2013-06-12 2018-01-19 三菱电机株式会社 半导体装置
CN105283962A (zh) * 2013-06-12 2016-01-27 三菱电机株式会社 半导体装置
CN105940606B (zh) * 2014-01-31 2018-10-12 株式会社日立制作所 半导体元件的驱动装置及使用该驱动装置的电力变换装置
CN105940606A (zh) * 2014-01-31 2016-09-14 株式会社日立制作所 半导体元件的驱动装置及使用该驱动装置的电力变换装置
CN105981143A (zh) * 2014-02-10 2016-09-28 丰田自动车株式会社 半导体装置以及半导体装置的制造方法
CN105981143B (zh) * 2014-02-10 2019-02-19 丰田自动车株式会社 半导体装置以及半导体装置的制造方法
CN104157702A (zh) * 2014-07-16 2014-11-19 电子科技大学 一种具有软关断特性的场电荷抽取二极管
CN109075211A (zh) * 2016-04-25 2018-12-21 三菱电机株式会社 半导体装置
CN109075213A (zh) * 2016-11-16 2018-12-21 富士电机株式会社 半导体装置
US10950717B2 (en) 2016-11-16 2021-03-16 Fuji Electric Co., Ltd. Semiconductor device having semiconductor regions with an impurity concentration distribution which decreases from a respective peak toward different semiconductor layers
CN109075213B (zh) * 2016-11-16 2021-10-15 富士电机株式会社 半导体装置
CN109285829A (zh) * 2017-07-20 2019-01-29 格芯公司 低电容静电放电(esd)器件
CN109285829B (zh) * 2017-07-20 2023-06-02 格芯美国公司 低电容静电放电(esd)器件
CN112054019A (zh) * 2019-06-07 2020-12-08 三菱电机株式会社 半导体装置

Also Published As

Publication number Publication date
US9786796B2 (en) 2017-10-10
US20150221781A1 (en) 2015-08-06
DE102010028978B4 (de) 2014-04-24
US10749043B2 (en) 2020-08-18
CN103022092A (zh) 2013-04-03
KR101095524B1 (ko) 2011-12-19
DE102010028978A1 (de) 2010-12-09
US20180006160A1 (en) 2018-01-04
US9035434B2 (en) 2015-05-19
US20100308446A1 (en) 2010-12-09
KR20100130944A (ko) 2010-12-14
KR20110096110A (ko) 2011-08-29
DE102010064560B3 (de) 2015-10-01
KR101095523B1 (ko) 2011-12-19
CN103022092B (zh) 2015-07-15
JP2010283132A (ja) 2010-12-16
CN101908558B (zh) 2013-01-23

Similar Documents

Publication Publication Date Title
CN101908558A (zh) 半导体装置
US8809903B2 (en) Semiconductor device and power conversion apparatus using the same
JP6743026B2 (ja) 半導体素子
US11322606B2 (en) Heterojunction semiconductor device having high blocking capability
JP5256357B2 (ja) 半導体装置
JP5806535B2 (ja) 半導体装置及びそれを用いた電力変換装置
JP2019169597A (ja) 半導体装置
US9178049B2 (en) MOS type semiconductor device
JP2008021918A (ja) 半導体装置
CN108231903B (zh) 一种带软恢复体二极管的超结功率mosfet
CN108493241B (zh) 一种具有内置jfet结构的igbt器件
JPWO2015019797A1 (ja) 高耐圧半導体装置およびその製造方法
JP2002110980A (ja) 電力用半導体素子
CN104795438A (zh) 一种能抑制负阻效应的sa-ligbt
CN110197852B (zh) 一种半沟槽离子注入的混合PiN肖特基二极管
CN111344867B (zh) 半导体装置
CN108417629B (zh) 一种具有高势垒插入层的晶体管器件
CN107331704B (zh) 一种栅压控制晶闸管器件
CN106505099A (zh) 一种槽型栅功率场效应晶体管
JP6806213B2 (ja) 半導体素子
JP7434848B2 (ja) 半導体装置
CN110212021B (zh) 一种集成金属氧化物半导体的混合PiN肖特基二极管
CN111430454B (zh) 一种低饱和电流的绝缘体上硅横向绝缘栅双极型晶体管
CN103839993A (zh) 用于绝缘栅双极晶体管的防闩锁终端区
KR102241012B1 (ko) 다이오드 내장형 반도체 소자

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant