CN101853037A

CN101853037A - 一种节能稳压器

Info

Publication number: CN101853037A
Application number: CN201010187378A
Authority: CN
Inventors: 杨光军
Original assignee: Shanghai Huahong Grace Semiconductor Manufacturing Corp
Current assignee: Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date: 2010-05-28
Filing date: 2010-05-28
Publication date: 2010-10-06
Anticipated expiration: 2030-05-28
Also published as: CN101853037B

Abstract

本发明公开了一种节能稳压器，所述节能稳压器包括参考电路、运算放大器及分压电路。所述参考电路由依次串连的低阈值晶体管组成，其根据一直流输入电压产生一参考电压及一中间电位；所述运算放大器的正相输入端输入所述参考电压，其反相输入端输入一反馈电压，所述反馈电压受所述中间电位的控制；所述分压电路输出节能稳压器的输出电压，所述分压电路由依次串连的低阈值晶体管组成。由于所述中间电位对所述反馈电压有补偿作用，可减小参考电路的直流输入电压波动对节能稳压器输出电压的影响；并且由于所述参考电路及分压电路均由低阈值晶体管组成，适合低电源电压的应用，同时不需要带隙参考源，从而减小了待机模式下的参考电路及分压电路的能耗。

Description

一种节能稳压器

技术领域

本发明涉及集成电路应用领域，尤其涉及一种低能耗应用电路中可在待机工作模式下降低由于电源自身波动而产生的额外能耗的节能稳压器。

背景技术

目前，集成电路都是通过稳压器来提供稳定的电压。对于稳压器来说，参考电压是稳压器产生输出电压所必不可少的要素，参考电压的产生通常需要一带隙电路，请参考图1，图1为现有的稳压器的电路结构示意图，如图1所示，现有的稳压器电路包括带隙电路10、运算放大器20以及分压电路30；所述分压电路30包括一PMOS管M1以及与所述PMOS管M1的漏极相连的电阻R3及R4，其中电阻R3的一端与所述PMOS管M1的漏极相连，另一端与所述电阻R4相连，所述电阻R4的另一端接地，所述PMOS管M1的源极接直流输入电压Vddq，并且所述稳压器电路的输出端Vout与所述PMOS管M1的漏极相连；所述带隙电路10产生一参考电压Vref，所述参考电压Vref输入到所述运算放大器20的正相输入端V₊，所述运算放大器20的输出端Vo与所述PMOS管M1的栅极相连，所述运算放大器20的反相输入端V_-连接在所述电阻R3与电阻R4之间。根据运算放大器的特性可知：Vref＝Vout*R4/(R3+R4)。

然而，在待机工作模式下，所述带隙电路10也会产生待机能耗，该能耗在很大程度上消耗了备用电源。对于用于低能耗应用模式的集成电路而言，这种由于稳压器在待机工作模式下产生的额外能耗在很大程度上造成了电路整体能耗的提高，从而使得低能耗应用受到限制。

因此，如何减小低能耗电路中的稳压器的待机能耗已经成为业界亟需解决的问题。

发明内容

本发明的目的在于提供一种节能稳压器，以解决目前稳压器电路需要一带隙电路产生参考电压，从而造成待机模式下能耗增大，使得稳压器的低能耗应用受到限制的问题。

为解决上述问题，本发明提出一种节能稳压器，用于提供一稳定输出电压供集成电路使用，所述节能稳压器包括：

参考电路，所述参考电路根据一第一直流输入电压产生一参考电压，包括第一MOS管、第二MOS管、第三MOS管以及第四MOS管，所述第一MOS管的源极连接所述第二MOS管的漏极，所述第二MOS管的源极连接所述第三MOS管漏极，所述第三MOS管的源极连接所述第四MOS管的漏极，所述第四MOS管的源极接地，所述第一MOS管的栅极与漏极相连，并且同时与第二MOS管的栅极相连，所述第一MOS管的漏极连接所述第一直流输入电压，其源极输出一中间电位，所述第二MOS管的源极输出所述参考电压，所述第三MOS管的栅极与其漏极相连，所述第四MOS管的栅极与其漏极相连；

运算放大器，所述运算放大器正相输入端输入所述参考电压，所述运算放大器的输出端输出一驱动电压，所述运算放大器的反相输入端输入一反馈电压；以及

分压电路，所述分压电路包括第五MOS管、第六MOS管以及第七MOS管，所述第五MOS管的漏极连接所述第六MOS管的源极，所述第六MOS管的漏极连接所述第七MOS管的源极，所述第五MOS管的栅极输入所述驱动电压，其源极输入一第二直流输入电压，其漏极输出一电压作为所述稳压器的输出电压；所述第六MOS管的栅极与其漏极相连，并且输出所述反馈电压，所述第六MOS管的阱区与所述输出电压相连；所述第七MOS管的栅极与其漏极相连，并且接地，所述第七MOS管的阱区连接所述中间电位。

可选的，所述第一MOS管、第二MOS管、第三MOS管以及第四MOS管为NMOS管。

可选的，所述第一MOS管、第二MOS管、第三MOS管以及第四MOS管为低阈值NMOS管，其阈值范围为0.2V～0.3V。

可选的，所述第一MOS管、第二MOS管、第三MOS管以及第四MOS管的宽长比为0.05～10。

可选的，所述第五MOS管、第六MOS管以及第七MOS管为PMOS管。

可选的，所述第五MOS管、第六MOS管以及第七MOS管的宽长比为0.05～10。

可选的，所述第一直流输入电压的大小为1V～2V。

可选的，所述第二直流输入电压的大小为2.7V～5.5V。

本发明由于采用了上述的技术方案，使之与现有技术相比，具有以下的优点和积极效果；

1、本发明提供的参考电路除了可以产生参考电压外，还输出一中间电位，所述中间电位对所述运算放大器的反馈电压进行补偿；因此，在待机模式下，当所述参考电路的直流输入电压因波动而升高时，所述中间电位也升高，使得所述节能变压器的输出电压受所述参考电路输入电压的影响大幅减小，从而很大程度上减少了待机模式下由于参考电路输入电压的波动所造成的输出电压的变化；

2、本发明提供的参考电路及分压电路由低阈值晶体管组成，在待机模式下，所述参考电路及分压电路的能耗大幅减小，同时由于所述低阈值晶体管的宽长比非常小，占用芯片面积非常小，因此，使得其非常适合用于低能耗应用的集成电路；

3、本发明提供的节能稳压器具有温度补偿效应，当温度升高时，集成电路晶体管的运行变慢，然而由于温度升高，使得所述第三MOS管以及第四MOS管的电阻增大，从而使得参考电压增大，并进一步使所述节能稳压器的输出电压增大，输出电压的增大，使得集成电路晶体管的速度变快，从而在一定程度上补偿了由于温度升高导致的集成电路晶体管速度变慢的影响。

附图说明

图1为现有的稳压器的电路结构示意图；

图2为本发明提供的节能稳压器的电路结构示意图。

具体实施方式

以下结合附图和具体实施例对本发明提出的节能稳压器作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用于方便、明晰地辅助说明本发明实施例的目的。

本发明的核心思想在于，提供一种节能稳压器，所述节能稳压器包括参考电路、运算放大器以及分压电路。所述参考电路由依次串连的工作在饱和区的低阈值晶体管组成，所述参考电路根据一直流输入电压产生一参考电压以及一中间电位；所述运算放大器的正相输入端输入所述参考电压，其反相输入端输入一反馈电压，并且所述反馈电压受所述中间电位的控制；所述分压电路输出所述节能稳压器的输出电压，所述分压电路由依次串连的工作在饱和区的晶体管组成。由于所述参考电路输出的中间电位对所述反馈电压有补偿作用，从而可以减小所述参考电路的直流输入电压波动对节能稳压器输出电压的影响，降低了待机模式下的功耗，并且由于所述参考电路以及分压电路均由低阈值晶体管组成，从而减小了待机模式下的参考电路及分压电路的能耗。

请参考图2，图2为本发明提供的节能稳压器的电路结构示意图，如图2所示，该节能稳压器包括：

参考电路100，所述参考电路100根据一第一直流输入电压Vdd产生一参考电压Vref，包括第一MOS管M1、第二MOS管M2、第三MOS管M3以及第四MOS管M4，所述第一MOS管M1的源极连接所述第二MOS管M2的漏极，所述第二MOS管M2的源极连接所述第三MOS管M3的漏极，所述第三MOS管M3的源极连接所述第四MOS管M4的漏极，所述第四MOS管M4的源极接地，所述第一MOS管M1的栅极与漏极相连，并且同时与第二MOS管M2的栅极相连，所述第一MOS管M1的漏极连接所述第一直流输入电压Vdd，其源极输出一中间电位bias，所述第二MOS管M2的源极输出所述参考电压Vref，所述第三MOS管M3的栅极与其漏极相连，所述第四MOS管M4的栅极与其漏极相连；

运算放大器200，所述运算放大器200正相输入端V₊输入所述参考电压Vref，所述运算放大器200的输出端输出一驱动电压，所述运算放大器的反相输入端V_-输入一反馈电压fb；以及

分压电路300，所述分压电路300包括依次串连的第五MOS管M5、第六MOS管M6以及第七MOS管M7，所述第五MOS管M5的漏极连接所述第六MOS管M6的源极，所述第六MOS管M6的漏极连接所述第七MOS管M7的源极，所述第五MOS管M5的栅极输入所述驱动电压，其源极输入一第二直流输入电压Vddq，其漏极输出一电压作为所述稳压器的输出电压Vout；所述第六MOS管M6的栅极与其漏极相连，并且输出所述反馈电压fb，所述第六MOS管M6的阱区与所述输出电压Vout相连；所述第七MOS管M7的栅极与其漏极相连，并且接地，所述第七MOS管M7的阱区连接所述中间电位bias。

进一步地，所述第一MOS管M1、第二MOS管M2、第三MOS管M3以及第四MOS管M4为NMOS管，并且为低阈值NMOS管，其阈值范围为0.2V～0.3V，其宽长比为0.05～10。

进一步地，所述第五MOS管M5、第六MOS管M6以及第七MOS管M7为PMOS管，其宽长比为0.05～10。

进一步地，所述第一直流输入电压Vdd的大小为1V～2V，所述第二直流输入电压Vddq的大小为2.7V～5.5V。

本发明实施例提供的节能稳压器的节能原理为：在待机模式下，当所述参考电路100的直流输入电压Vdd因波动而升高时，所述中间电位bias也升高，使得所述节能变压器的输出电压Vout受所述参考电路直流输入电压Vdd的影响大幅减小，从而很大程度上减少了待机模式下由于参考电路直流输入电压Vdd的波动所造成的输出能耗的增加；并且本发明实施例提供的参考电路100及分压电路300由低阈值晶体管组成，在待机模式下，所述参考电路100及分压电路300的能耗大幅减小，同时由于所述低阈值晶体管的宽长比非常小，占用芯片面积非常小，因此，使得其非常适合用于低能耗应用的集成电路。

综上所述，本发明提供了一种节能稳压器，所述节能稳压器包括参考电路、运算放大器以及分压电路。所述参考电路由依次串连的工作在饱和区的低阈值晶体管组成，所述参考电路根据一直流输入电压产生一参考电压以及一中间电位；所述运算放大器的正相输入端输入所述参考电压，其反相输入端输入一反馈电压，并且所述反馈电压受所述中间电位的控制；所述分压电路输出所述节能稳压器的输出电压，所述分压电路由依次串连的工作在饱和区的晶体管组成。由于所述参考电路输出的中间电位对所述反馈电压有补偿作用，从而可以减小所述参考电路的直流输入电压波动对节能稳压器输出电压的影响，降低了待机模式下的功耗，并且由于所述参考电路以及分压电路均由低阈值晶体管组成，从而减小了待机模式下的参考电路及分压电路的能耗。

显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims

1.一种节能稳压器，用于提供一稳定输出电压供集成电路使用，其特征在于，包括：

参考电路，所述参考电路根据一第一直流输入电压产生一参考电压，包括第一MOS管、第二MOS管、第三MOS管以及第四MOS管，所述第一MOS管的源极连接所述第二MOS管的漏极，所述第二MOS管的源极连接所述第三MOS管的漏极，所述第三MOS管的源极连接所述第四MOS管的漏极，所述第四MOS管的源极接地，所述第一MOS管的栅极与漏极相连，并且同时与第二MOS管的栅极相连，所述第一MOS管的漏极连接所述第一直流输入电压，其源极输出一中间电位，所述第二MOS管的源极输出所述参考电压，所述第三MOS管的栅极与其漏极相连，所述第四MOS管的栅极与其漏极相连；

2.如权利要求1所述的节能稳压器，其特征在于，所述第一MOS管、第二MOS管、第三MOS管以及第四MOS管为NMOS管。

3.如权利要求2所述的节能稳压器，其特征在于，所述第一MOS管、第二MOS管、第三MOS管以及第四MOS管为低阈值NMOS管，其阈值范围为0.05V～0.5V。

4.如权利要求3所述的节能稳压器，其特征在于，所述第一MOS管、第二MOS管、第三MOS管以及第四MOS管的宽长比为0.05～10。

5.如权利要求1所述的节能稳压器，其特征在于，所述第五MOS管、第六MOS管以及第七MOS管为PMOS管。

6.如权利要求5所述的节能稳压器，其特征在于，所述第五MOS管、第六MOS管以及第七MOS管的宽长比为0.05～10。

7.如权利要求1所述的节能稳压器，其特征在于，所述第一直流输入电压的大小为1V～2V。

8.如权利要求1所述的节能稳压器，其特征在于，所述第二直流输入电压的大小为2.7V～5.5V。