CN101752319B - 薄膜晶体管液晶显示器阵列基板的制造方法 - Google Patents

Abstract

本发明涉及一种薄膜晶体管液晶显示器阵列基板的制造方法，包括：沉积栅金属薄膜，通过构图工艺形成包括栅线、栅电极和公共电极线的图形；依次沉积栅绝缘层、半导体层、掺杂半导体层和源漏金属薄膜，采用半色调或灰色调掩模板通过构图工艺形成包括数据线、源电极、漏电极和TFT沟道区域的图形；沉积钝化层，涂覆光刻胶后，通过曝光、显影和刻蚀工艺在像素区域内形成钝化层凹坑，所述钝化层凹坑中暴露出部分漏电极；沉积透明导电薄膜，利用带膜剥离工艺去除光刻胶以及覆盖在光刻胶上的透明导电薄膜，在所述钝化层凹坑内形成像素电极图形，所述像素电极与漏电极直接连接。本发明缩短了生产时间，提高了生产效率，降低了生产成本。

Description

薄膜晶体管液晶显示器阵列基板的制造方法

技术领域

本发明涉及一种液晶显示器的制造方法，特别是一种薄膜晶体管液晶显示器阵列基板的制造方法。 

背景技术

薄膜晶体管液晶显示器(Thin Film Transistor Liquid CrystalDisplay，简称TFT-LCD)具有体积小、功耗低、无辐射等特点，在当前的平板显示器市场中占据了主导地位。对于TFT-LCD来说，阵列基板以及制造工艺决定了其产品性能、成品率和价格。为了有效地降低TFT-LCD的价格、提高成品率，TFT-LCD阵列基板的制造工艺逐步得到简化，从开始的七次构图(7mask)工艺已经发展到基于狭缝光刻技术的四次构图(4mask)工艺。 

现有技术的四次构图工艺具体包括：采用普通掩模板通过构图工艺形成栅线、栅电极和公共电极线图形；采用半色调或灰色调掩模板掩模版通过构图工艺形成有源层、数据线、源电极、漏电极和TFT沟道图形；采用普通掩模板通过构图工艺在漏电极位置形成钝化层过孔图形；采用普通掩模板通过构图工艺形成像素电极，像素电极通过钝化层过孔与漏电极连接。 

由于每次构图工艺均需要把掩模板的图形转移到薄膜图形上，而每一层薄膜图形都需要精确地罩在另一层薄膜图形上，因此在TFT-LCD阵列基板制作过程中，所用掩模板的数量越少，生产时间越少，生产效率越高，生产成本就越低。 

发明内容

本发明的目的是提供一种薄膜晶体管液晶显示器阵列基板的制造方法，采用三次构图工艺实现阵列基板的制造，缩短生产时间，提高生产效率，降低生产成本。

为了实现上述目的，本发明提供了一种薄膜晶体管液晶显示器阵列基板的制造方法，包括： 

步骤1、在基板上沉积栅金属薄膜，通过构图工艺形成包括栅线、栅电极和公共电极线的图形； 

步骤2、在完成步骤1的基板上依次沉积栅绝缘层、半导体层、掺杂半导体层和源漏金属薄膜，采用半色调或灰色调掩模板通过构图工艺形成包括数据线、源电极、漏电极和TFT沟道区域的图形； 

步骤3、在完成步骤2的基板上沉积钝化层，涂覆光刻胶后，通过曝光、显影和刻蚀工艺在像素区域内形成钝化层凹坑，所述钝化层凹坑中暴露出部分漏电极； 

步骤4、在完成步骤3的基板上，利用等离子体固化光刻胶，沉积透明导电薄膜，利用带膜剥离工艺去除光刻胶以及覆盖在光刻胶上的透明导电薄膜，在所述钝化层凹坑内形成像素电极图形，所述像素电极与漏电极直接连接。 

所述步骤2包括： 

步骤21、在完成步骤1的基板上，采用等离子体增强化学气相沉积方法依次沉积栅绝缘层、半导体层和掺杂半导体层； 

步骤22、在完成步骤21的基板上，采用磁控溅射或热蒸发的方法沉积源漏金属薄膜； 

步骤23、在完成步骤22的基板上涂覆一层光刻胶； 

步骤24、采用半色调或灰色调掩模板曝光，使光刻胶形成光刻胶完全去除区域、光刻胶部分去除区域和光刻胶完全保留区域，其中光刻胶完全保留区域对应于数据线、源电极和漏电极图形所在区域，光刻胶部分去除区域对应于TFT沟道区域图形所在区域，光刻胶完全去除区域对应于上述图形以外的区域；显影处理后，光刻胶完全保留区域的光刻胶厚度没有变化，光刻胶 部分去除区域的光刻胶厚度变薄，光刻胶完全去除区域的光刻胶被完全去除，暴露出该区域的源漏金属薄膜； 

步骤25、采用湿法刻蚀工艺进行第一次刻蚀，依次刻蚀掉光刻胶完全去除区域的源漏金属薄膜、掺杂半导体层和半导体层，形成数据线、源电极和漏电极图形； 

步骤26、采用灰化工艺，完全去除光刻胶部分去除区域的光刻胶，暴露出该区域的源漏金属薄膜； 

步骤27、采用干法刻蚀工艺进行第二次刻蚀，完全刻蚀掉光刻胶部分去除区域的源漏金属薄膜和掺杂半导体层，并刻蚀掉部分厚度的半导体层，使该区域露出半导体层，形成TFT沟道区域图形； 

步骤28、剥离剩余的光刻胶。 

所述步骤3包括： 

步骤31、在完成步骤2的基板上，采用等离子体增强化学气相沉积方法沉积钝化层； 

步骤32、在完成步骤31的基板上涂覆一层光刻胶； 

步骤33、采用普通掩模板通过曝光、显影和干法刻蚀工艺，在像素区域内形成钝化层凹坑，钝化层凹坑内的钝化层被完全刻蚀掉，且钝化层凹坑中暴露出部分漏电极。 

所述步骤4包括： 

步骤41、利用等离子体固化光刻胶； 

步骤42、采用磁控溅射或热蒸发的方法沉积一层透明导电薄膜； 

步骤43、利用带膜剥离工艺去除光刻胶和覆盖在光刻胶上的透明导电薄膜，在所述钝化层凹坑内形成像素电极图形，所述像素电极与漏电极直接连接。 

所述步骤41具体为：采用平行平板式等离子体放电设备通过等离子体放电实现对光刻胶的固化，提高后续透明导电薄膜溅射工艺的稳定性和减少光 刻胶对透明导电薄膜的污染。 

所述采用平行平板式等离子体放电设备通过等离子体放电实现对光刻胶的固化具体为：采用平行平板式等离子体放电设备，气体压力为5Pa～40Pa，等离子体放电功率为150W～250W，上下极板间距为50-70mm，固化时间为25分钟～35分钟，通过等离子体放电对光刻胶进行固化处理。优选地，所述气体压力为30Pa，等离子体放电功率为200W，间距为60mm，固化时间为30分钟。 

本发明提供了一种薄膜晶体管液晶显示器阵列基板的制造方法，首先通过使用普通掩模板的第一次构图工艺形成栅线、栅电极和公共电极线图形，然后使用半色调或灰色调掩模板通过第二次构图工艺形成数据线、源电极、漏电极和TFT沟道区域，最后通过第三次构图工艺形成钝化层凹坑图形并在钝化层凹坑内形成像素电极图形。进一步地，本发明采用平行平板式等离子体放电设备通过等离子体放电实现对光刻胶的固化，提高后续透明导电薄膜溅射工艺的稳定性和减少光刻胶对透明导电薄膜薄膜的污染，保证了制备工艺的可靠性和产品质量。本发明通过三次构图工艺即可完成薄膜晶体管液晶显示器阵列基板的制备，简化了现有技术形成像素电极与漏电极连接过孔的步骤，减少了生产设备投入，缩短了生产时间，提高了生产效率，降低了生产成本，本发明制备工艺简单、可靠，容易在实际生产中实现，具有广泛的应用前景。此外，本发明像素电极直接与漏电极连接提高了电接触，提高了良品率。 

附图说明

图1为本发明薄膜晶体管液晶显示器阵列基板的制造方法的流程图； 

图2为本发明薄膜晶体管液晶显示器阵列基板的制造方法第一次构图工艺后的平面图； 

图3为图2中A-A向的剖面图； 

图4为本发明薄膜晶体管液晶显示器阵列基板的制造方法第二次构图工艺后的结构示意图； 

图5为图4中B-B向的剖面图； 

图6为本发明第二次构图工艺中涂覆光刻胶后的结构示意图； 

图7为本发明第二次构图工艺中曝光显影后的结构示意图； 

图8为本发明第二次构图工艺中第一次刻蚀后的结构示意图； 

图9为本发明第二次构图工艺中灰化工艺后的结构示意图； 

图10为本发明第二次构图工艺中第二次刻蚀后的结构示意图； 

图11为本发明第三次构图工艺中形成钝化层凹坑后的结构示意图； 

图12为图11中C-C向的剖面图； 

图13为本发明第三次构图工艺中沉积透明导电薄膜后的结构示意图； 

图14为图13中D-D向的剖面图； 

图15为本发明第三次构图工艺中沉积透明导电薄膜后的结构示意图； 

图16为图15中E-E向的剖面图。 

附图标记说明： 

1-基板；            2-栅线；           3-栅电极； 

4-公共电极线；      5-栅绝缘层；       6-半导体层； 

7-掺杂半导体层；    8-源电极；         9-漏电极； 

10-数据线；         11-钝化层；        12-源漏金属薄膜； 

13-光刻胶；         14-钝化层凹坑；    15-透明导电薄膜； 

16-像素电极。 

具体实施方式

下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。 

图1为本发明薄膜晶体管液晶显示器阵列基板的制造方法的流程图，包括： 

步骤1、在基板上沉积栅金属薄膜，通过构图工艺形成包括栅线、栅电极和公共电极线的图形； 

步骤2、在完成步骤1的基板上依次沉积栅绝缘层、半导体层、掺杂半导体层和源漏金属薄膜，采用半色调或灰色调掩模板通过构图工艺形成包括数据线、源电极、漏电极和TFT沟道区域的图形； 

步骤3、在完成步骤2的基板上沉积钝化层和光刻胶，通过曝光、显影和刻蚀工艺在像素区域内形成钝化层凹坑，所述钝化层凹坑中暴露出部分漏电极； 

步骤4、在完成步骤3的基板上沉积透明导电薄膜，利用带膜剥离工艺去除光刻胶以及覆盖在光刻胶上的透明导电薄膜，在所述钝化层凹坑内形成像素电极图形，所述像素电极与漏电极直接连接。 

图2～图16为本发明薄膜晶体管液晶显示器阵列基板的制造方法的示意图，下面通过示意图进一步说明本发明的技术方案，在以下说明中，本发明所称的构图工艺包括光刻胶涂覆、掩模、曝光、刻蚀、剥离等工艺，其中光刻胶以正性光刻胶为例。 

图2为本发明薄膜晶体管液晶显示器阵列基板的制造方法第一次构图工艺后的平面图，图3为图2中A-A向的剖面图。采用磁控溅射或热蒸发的方法，在基板1(如玻璃基板或石英基板)上沉积一层栅金属薄膜，栅金属薄膜可以采用AlNu或Mo等金属材料。采用普通掩模板通过构图工艺对栅金属薄膜进行构图，在基板1上形成包括栅线2、栅电极3和公共电极线4的图形，如图2、图3所示。公共电极线4位于相邻的二条栅线2之间，与栅线2平行并位于显示区域的中部，用于与显示电极构成存储电容，形成存储电容在公共电极线上(Cs on Common)的结构。 

图4为本发明薄膜晶体管液晶显示器阵列基板的制造方法第二次构图工艺后的结构示意图，图5为图4中B-B向的剖面图。本发明第二次构图工艺是一种采用半色调或灰色调掩模板的构图工艺，通过一次构图工艺形成包括 数据线、源电极、漏电极和TFT沟道区域的图形。 

图6为本发明第二次构图工艺中涂覆光刻胶后的结构示意图，为图4中B-B向的剖面图。在完成上述结构图形的基板上，采用等离子体增强化学气相沉积(简称PECVD)方法，依次沉积栅绝缘层5、半导体层6和掺杂半导体层(欧姆接触层)7，栅绝缘层5可以采用SiNx、SiOx或SiOxNy。然后采用磁控溅射或热蒸发的方法沉积源漏金属薄膜12，源漏金属薄膜12可以采用AlNu或Mo等金属材料。之后，在源漏金属薄膜12上涂覆一层光刻胶13，如图6所示。 

图7为本发明第二次构图工艺中曝光显影后的结构示意图，为图4中B-B向的剖面图。采用半色调或灰色调掩模板曝光，使光刻胶13形成完全曝光区域G1(光刻胶完全去除区域)、部分曝光区域G2(光刻胶部分去除区域)和未曝光区域G3(光刻胶完全保留区域)，其中未曝光区域G3对应于数据线、源电极和漏电极图形所在区域，部分曝光区域对应于TFT沟道区域图形所在区域，完全曝光区域对应于上述图形以外的区域。显影处理后，未曝光区域G3光刻胶的厚度没有变化，部分曝光区域G2光刻胶的厚度变薄，完全曝光区域G1的光刻胶被完全去除，暴露出该区域的源漏金属薄膜12，如图7所示。 

图8为本发明第二次构图工艺中第一次刻蚀后的结构示意图，为图4中B-B向的剖面图。采用湿法刻蚀工艺对完全曝光区域G1进行第一次刻蚀，依次刻蚀掉完全曝光区域G1的源漏金属薄膜12、掺杂半导体层7和半导体层6，形成有源层、数据线、源电极和漏电极图形，其中有源层位于栅电极上方，源电极的一端位于栅电极3上方的有源层上，另一端与数据线连接，漏电极的一端位于栅电极3上方的有源层上，如图8所示。 

图9为本发明第二次构图工艺中灰化工艺后的结构示意图，为图4中B-B向的剖面图。采用灰化工艺，完全去除部分曝光区域G2的光刻胶，暴露出该区域的源漏金属薄膜12，相应地，未曝光区域G3光刻胶的厚度变薄，如图9 所示。 

图10为本发明第二次构图工艺中第二次刻蚀后的结构示意图，为图4中B-B向的剖面图。采用干法刻蚀工艺对部分曝光区域G2进行第二次刻蚀，完全刻蚀掉部分曝光区域G2的源漏金属薄膜12和掺杂半导体层7，并刻蚀掉部分厚度的半导体层6，使该区域露出半导体层6，形成TFT沟道区域图形，如图10所示。 

之后，剥离剩余的光刻胶，形成包括数据线10、源电极8、漏电极9和TFT沟道区域的图形，完成本发明薄膜晶体管液晶显示器阵列基板的制造方法的第二次构图工艺，如图4、图5所示。本构图工艺后，栅绝缘层覆盖整个基板，有源层图形形成在栅电极上方，有源层图形以外区域的半导体层和掺杂半导体层被完全刻蚀掉，但数据线、源电极和漏电极图形下保留有半导体层和掺杂半导体层。 

本发明第三次构图工艺是一种采用普通掩模板的构图工艺，通过一次构图工艺形成钝化层和像素电极，且像素电极与漏电极直接连接。 

图11为本发明第三次构图工艺中形成钝化层凹坑后的结构示意图，图12为图11中C-C向的剖面图。在完成上述结构图形的基板上，采用PECVD方法沉积一层钝化层11，钝化层11可采用SiNx或有机绝缘材料等。之后在钝化层11上涂覆一层光刻胶13，采用普通掩模板通过曝光和显影后，采用干法刻蚀工艺，在像素区域内形成钝化层凹坑14，钝化层凹坑14内的钝化层被完全刻蚀掉，且钝化层凹坑14中暴露出部分漏电极9，如图11、图12所示。 

图13为本发明第三次构图工艺中沉积透明导电薄膜后的结构示意图，图14为图13中D-D向的剖面图。保留光刻胶13，利用等离子体固化光刻胶13。之后，采用磁控溅射或热蒸发的方法，沉积一层透明导电薄膜15，透明导电薄膜15可以采用氧化铟锡(ITO)或氧化铟锌(IZO)，如图13、图14所示。本过程中，利用等离子体固化光刻胶的目的是使光刻胶硬化，以保证制备工 艺的可靠性和产品质量。利用等离子体固化光刻胶可以采用平行平板式等离子体放电设备，通过等离子体放电实现对光刻胶的固化，提高后续透明导电薄膜溅射工艺的稳定性和减少光刻胶对透明导电薄膜的污染。工艺参数具体为：采用含有CHF₃等含有CxHy基团气体的工作气体， 

气体压力为5Pa～40Pa，等离子体放电功率为150W～250W，上下极板间距为50mm～70mm，固化时间为25分钟～35分钟，在工作气体气氛中通过等离子体放电实现对光刻胶的固化。优选地，气体压力为30Pa，等离子体放电功率为200W，间距为60mm，固化时间为30分钟。此外，为了防止透明导电薄膜制备工艺中对光刻胶的损伤，可选择低温透明导电薄膜制备工艺，如a-ITO低温溅射工艺。 

图15为本发明第三次构图工艺中沉积透明导电薄膜后的结构示意图，图16为图15中E-E向的剖面图。最后，利用带膜剥离(LIFT-OFF)工艺去除光刻胶和覆盖在光刻胶上的透明导电薄膜，使沉积在钝化层凹坑14内的透明导电薄膜保留下来，在像素区域形成像素电极16图形，位于钝化层凹坑14内的像素电极16与钝化层凹坑14内暴露的漏电极9直接连接，如图15、图16所示。 

最后应说明的是：以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围。 

Claims (7)

1.一种薄膜晶体管液晶显示器阵列基板的制造方法，其特征在于，包括：

步骤1、在基板上沉积栅金属薄膜，通过构图工艺形成包括栅线、栅电极和公共电极线的图形；

步骤2、在完成步骤1的基板上依次沉积栅绝缘层、半导体层、掺杂半导体层和源漏金属薄膜，采用半色调或灰色调掩模板通过构图工艺形成包括数据线、源电极、漏电极和TFT沟道区域的图形；

步骤3、在完成步骤2的基板上沉积钝化层，涂覆光刻胶后，通过曝光、显影和刻蚀工艺在像素区域内形成钝化层凹坑，所述钝化层凹坑中暴露出部分漏电极；

步骤4、在完成步骤3的基板上，利用等离子体固化光刻胶，沉积透明导电薄膜，利用带膜剥离工艺去除光刻胶以及覆盖在光刻胶上的透明导电薄膜，在所述钝化层凹坑内形成像素电极图形，所述像素电极与漏电极直接连接。

2.根据权利要求1所述的薄膜晶体管液晶显示器阵列基板的制造方法，其特征在于，所述步骤2包括：

步骤21、在完成步骤1的基板上，采用等离子体增强化学气相沉积方法依次沉积栅绝缘层、半导体层和掺杂半导体层；

步骤22、在完成步骤21的基板上，采用磁控溅射或热蒸发的方法沉积源漏金属薄膜；

步骤23、在完成步骤22的基板上涂覆一层光刻胶；

步骤24、采用半色调或灰色调掩模板曝光，使光刻胶形成光刻胶完全去除区域、光刻胶部分去除区域和光刻胶完全保留区域，其中光刻胶完全保留区域对应于数据线、源电极和漏电极图形所在区域，光刻胶部分去除区域对应于TFT沟道区域图形所在区域，光刻胶完全去除区域对应于上述图形以外的区域；显影处理后，光刻胶完全保留区域的光刻胶厚度没有变化，光刻胶部分去除区域的光刻胶厚度变薄，光刻胶完全去除区域的光刻胶被完全去除， 暴露出该区域的源漏金属薄膜；

步骤25、采用湿法刻蚀工艺进行第一次刻蚀，依次刻蚀掉光刻胶完全去除区域的源漏金属薄膜、掺杂半导体层和半导体层，形成数据线、源电极和漏电极图形；

步骤26、采用灰化工艺，完全去除光刻胶部分去除区域的光刻胶，暴露出该区域的源漏金属薄膜；

步骤27、采用干法刻蚀工艺进行第二次刻蚀，完全刻蚀掉光刻胶部分去除区域的源漏金属薄膜和掺杂半导体层，并刻蚀掉部分厚度的半导体层，使该区域露出半导体层，形成TFT沟道区域图形；

步骤28、剥离剩余的光刻胶。

3.根据权利要求1所述的薄膜晶体管液晶显示器阵列基板的制造方法，其特征在于，所述步骤3包括：

步骤31、在完成步骤2的基板上，采用等离子体增强化学气相沉积方法沉积钝化层；

步骤32、在完成步骤31的基板上涂覆一层光刻胶；

步骤33、采用普通掩模板通过曝光、显影和干法刻蚀工艺，在像素区域内形成钝化层凹坑，钝化层凹坑内的钝化层被完全刻蚀掉，且钝化层凹坑中暴露出部分漏电极。

4.根据权利要求1所述的薄膜晶体管液晶显示器阵列基板的制造方法，其特征在于，所述步骤4包括：

步骤41、利用等离子体固化光刻胶；

步骤42、采用磁控溅射或热蒸发的方法沉积一层透明导电薄膜；

步骤43、利用带膜剥离工艺去除光刻胶和覆盖在光刻胶上的透明导电薄膜，在所述钝化层凹坑内形成像素电极图形，所述像素电极与漏电极直接连接。

5.根据权利要求4所述的薄膜晶体管液晶显示器阵列基板的制造方法， 其特征在于，所述步骤41具体为：采用平行平板式等离子体放电设备通过等离子体放电实现对光刻胶的固化，提高后续透明导电薄膜溅射工艺的稳定性和减少光刻胶对透明导电薄膜的污染。

6.根据权利要求5所述的薄膜晶体管液晶显示器阵列基板的制造方法，其特征在于，所述采用平行平板式等离子体放电设备通过等离子体放电实现对光刻胶的固化具体为：采用平行平板式等离子体放电设备，气体压力为5Pa～40Pa，等离子体放电功率为150W～250W，上下极板间距为50-70mm，固化时间为25分钟～35分钟，通过等离子体放电对光刻胶进行固化处理。

7.根据权利要求6所述的薄膜晶体管液晶显示器阵列基板的制造方法，其特征在于，所述气体压力为30Pa，等离子体放电功率为200W，间距为60mm，固化时间为30分钟。 

Images