CN101738805A - 像素结构 - Google Patents

Abstract

一种像素结构包括一扫描线、一数据线、一栅极、一半导体层、一源极、一漏极、一延伸电极及一像素电极。扫描线与数据线交错并电性绝缘。栅极电性连接至扫描线。半导体层位于栅极上。源极位于半导体图案上且连接至数据线。漏极包括一接触部、一电极部及一连接部。接触部位于栅极外，电极部位于半导体图案上。连接部由接触部沿一方向延伸以连接至电极部并与栅极部分重叠。像素电极连接接触部。延伸电极连接扫描线。延伸电极的一末端沿方向指向半导体层以与漏极重叠。连接部的一第一宽度与延伸电极的一第二宽度相等。

Description

像素结构

【技术领域】

本发明是有关于一种像素结构，且特别是有关于一种栅极-漏极寄生电容恒定的像素结构。

【背景技术】

一般的薄膜晶体管液晶显示器主要是由一薄膜晶体管阵列基板、一对向基板以及一夹于前述二基板之间的液晶层所构成。薄膜晶体管阵列主要包括多条扫描线、多条数据线，排列于扫描线与数据线间的薄膜晶体管阵列以及与每一薄膜晶体管对应配置一像素电极(Pixel Electrode)。而上述的薄膜晶体管包括栅极、半导体层、源极与漏极，其用来作为液晶显示单元的开关元件。

薄膜晶体管阵列基板的制作过程通常包括多次的显影及蚀刻步骤。在一般的制造技术当中，栅极与扫描线是第一金属层，源极、漏极与数据线是第二金属层。而且，在第一金属层以及第二金属层之间至少具有一层介电层。薄膜晶体管的结构中，栅极与漏极至少有部分重叠，因此栅极与漏极之间通常会存在所谓的栅极-漏极寄生电容(以下称作Cgd)。

就液晶显示器而言，施加在液晶电容Clc上的电压与液晶分子的光穿透率之间具有特定关系。因此，只要依据所要显示的画面来控制施加在液晶电容Clc上的电压，即可使显示器显示预定的画面。但由于栅极-漏极寄生电容Cgd的存在，液晶电容Clc上所保持的电压将会随着数据配线上的信号变化而有所改变。此电压变动量称为馈通电压(feed-throughvoltage)ΔVp，其可表示为公式(1)：

ΔVp＝[Cgd/(Clc+Cgd+Cst)](Vgon-Vgoff)(1)

其中Vgon-Vgoff为施加于扫描线上的脉冲电压的振幅，而Cst为储存电容。

在目前的主动元件阵列制作过程中，机台移动时的位移偏差量将导致各个元件的相对位置有所差异。特别是，栅极与漏极的重叠面积不同时，将使得栅极-漏极寄生电容Cgd不同。如此一来，不同显示像素的具有不同的馈通电压ΔVp，进而在显示过程中产生显示亮度不均匀的问题。也就是说，维持栅极-漏极寄生电容Cgd的恒定性，是主动元件阵列布局一直想要达到的目标。

【发明内容】

本发明提供一种像素结构，在工艺误差之下栅极-漏极寄生电容不会浮动。

本发明提出一种像素结构，包括一扫描线、一数据线、一栅极、一半导体层、一源极、一漏极、一延伸电极以及一像素电极。扫描线与数据线彼此交错并且电性绝缘。栅极电性连接至扫描线。半导体层位于栅极上方。源极与漏极都至少位于半导体图案上，且源极连接至数据线。漏极包括一接触部、一电极部以及一连接部。接触部位于栅极之外，电极部位于半导体图案上。连接部由接触部沿一方向延伸以连接至电极部并与栅极部分重叠。连接部具有一第一宽度。延伸电极连接扫描线，且延伸电极的一末端沿上述方向指向半导体层并与漏极重叠。延伸电极具有一第二宽度，且第一宽度实质上等于第二宽度。像素电极连接漏极的接触部。

在本发明的一实施例中，上述的像素结构更包括一半导体图案。半导体图案例如配置于延伸电极与漏极之间且位于延伸电极与漏极重叠区域。

在本发明的一实施例中，上述的延伸电极远离末端的一端连接于扫描线。举例而言，延伸电极的形状可以为L形。另外，延伸电极实质上还可以为U型。

在本发明的一实施例中，上述的漏极的电极部为一U型部，以围绕源极，且U型部具有一底部以及由底部两端垂直延伸的两分支。此时，漏极的连接部连接U型部的底部或其中一该分支。

在本发明的一实施例中，上述的源极也可以为一U型源极，U型源极围绕漏极的电极部。当源极为U型源极时，漏极的电极部与连接部连接成一长条图案。

在本发明的一实施例中，上述的漏极更包括一凸出部，接触部位于连接部与凸出部之间，且凸出部平行上述方向而与延伸电极重叠。

在本发明的一实施例中，上述的漏极更包括一凸出部，平行栅极的边缘而不与闸极重迭，且凸出部连接于接触部而与延伸电极重叠。

在本发明的一实施例中，上述的漏极为一体成型。

在本发明的一实施例中，上述的源极与数据线为一体成型。

在本发明的一实施例中，上述的栅极位于扫描线中。所以，延伸电极可以连接栅极。

在本发明的一实施例中，上述的栅极由扫描线凸出。

基于上述，本发明配置与扫描线或是栅极连接的一延伸电极，且延伸电极的末端与漏极重叠。因此，栅极与漏极的相对位置因为制造过程中的对位误差而偏移时，栅极-漏极寄生电容仍与预定的布局方式相同。如此一来，本发明的像素结构对于工艺误差的容受度较高且品质稳定。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图作详细说明。

【附图说明】

图1为本发明第一实施例的像素结构的局部俯视示意图。

图2为本发明第二实施例的像素结构的局部俯视示意图。

图3为本发明第三实施例的像素结构的局部俯视示意图。

图4为本发明第四实施例的像素结构的局部俯视示意图。

图5为本发明第五实施例的像素结构的局部俯视示意图。

【具体实施方式】

图1为本发明第一实施例的像素结构的局部俯视示意图。请参照图1，像素结构100包括一扫描线110、一数据线120、一栅极130、一半导体层140、一源极150、一漏极160、一延伸电极170以及一像素电极180。扫描线110与数据线120彼此交错并且电性绝缘。栅极130电性连接至扫描线110。半导体层140位于栅极130上方。源极150与漏极160都至少位于半导体图案140上，且源极150连接至数据线120。延伸电极170连接扫描线110，而像素电极180则电性连接漏极160。另外，像素结构100更包括一半导体图案190。半导体图案190例如配置于延伸电极170与漏极160之间且位于延伸电极170与漏极160重叠区域。栅极130、半导体层140、源极150以及漏极160共同构成一薄膜晶体管TFT。当像素结构100显示画面时，薄膜晶体管TFT的开启可以将数据线120上的信号传送至像素电极180。

本实施例的漏极160包括一接触部162、一电极部164以及一连接部166。接触部162位于栅极130之外，电极部164位于半导体图案140上。连接部166由接触部162沿一方向D延伸以连接至电极部164并与栅极130部分重叠。在本实施例中，接触部162例如是漏极160与像素电极180接触的部位，而电极部164例如是位于栅极130上方与半导体层140接触的部位。此外，电极部164与源极150之间维持一特定的间距以使薄膜晶体管TFT具有良好的工作效率。

在本实施例中，栅极130与延伸电极170直接由扫描线110凸伸出来，所以扫描线110、栅极130与延伸电极170会彼此电性连接。一般而言，制作像素结构100的过程中，扫描线110、栅极130与延伸电极170是由一第一金属层图案化而成，数据线120、源极150与漏极160则是由一第二金属层图案化而成。另外，所属技术领域中具有通常知识者都应了解，第一金属层与第二金属层之间以及第二金属层与像素电极180之间都另外配置有至少一层绝缘层(图未示)，以维持像素结构100中每一个元件的电性特性。

特别的是，第一金属层与第二金属层是利用不同的掩膜以显影蚀刻工艺进行图案化而形成对应的元件。所以，扫描线110、栅极130与延伸电极170的相对位置不会因工艺误差而改变。同样地，数据线120、源极150与漏极160的相对位置不会因工艺误差而改变。不过，当光刻蚀刻工艺的对位步骤中发生了误差将使栅极130与漏极160的相对位置发生变化。也就是说，对位步骤的误差会使得栅极130与漏极160的相对位置偏离预设的布局方式。如此一来，栅极130与漏极160重叠的面积将不同于预设值，也就是说栅极-漏极寄生电容将无法维持恒定。由现有的技术可知，栅极-漏极寄生电容的浮动对像素结构100的显示效果有负面的影响。因此，本实施例的像素结构100具有延伸电极170以助于维持栅极-漏极寄生电容的恒定性。

具体来说，本实施例的延伸电极170与漏极160之间的关系如下所述。延伸电极170的一末端172沿方向D指向半导体层130并与漏极160的接触部162重叠。延伸电极170实质上为L形的图案，且延伸电极170远离末端172的另一端174直接连接扫描线110，所以延伸电极170与扫描线110或栅极130具有相同的电位。由于延伸电极170连接扫描线110以电性连接栅极130且延伸电极170与接触部162之间夹有半导体图案190，延伸电极170与漏极160之间的电容作用实质上等同于栅极130与漏极160之间的电容作用。也因此，像素结构100中的栅极-漏极寄生电容是决定于延伸电极170与接触部162的重叠面积以及栅极130与漏极160的重叠面积。

在制作像素结构100的过程中，对位误差会使漏极160相对于栅极130朝向方向D或远离方向D平移。若漏极160沿方向D移动，连接部166与栅极130的重叠面积会增加。同时，接触部162也会沿方向D接近栅极130移动。因此，接触部162与延伸电极170的重叠面积会减小。在本实施例中，连接部166具有一第一宽度W1，而延伸电极170的末端172具有一第二宽度W2，且第一宽度W1实质上等于第二宽度W2。所以，在这样的设计之下，即使工艺上发生对位误差，延伸电极170与接触部162的重叠面积以及栅极130与漏极160的重叠面积的总和仍维持不变。也就是说，像素结构100中栅极-漏极寄生电容仍可维持恒定。

具体来说，在本实施例中，第一宽度W1实质上等于第二宽度W2。所以，在对位误差下，连接部166与栅极130重叠面积的增加量实质上可以等于接触部162与延伸电极170重叠面积的减小量。相似地，对位误差使得漏极160相对于栅极130远离方向D平移，则连接部166与栅极130重叠面积的减少量实质上可以等于接触部162与延伸电极170重叠面积的增加量。借着这样的设计，在发生对位误差后，像素结构100中的栅极-漏极寄生电容会与预先设定的数值相等。也就是说，漏极160重叠于栅极130及延伸电极170的总面积大小不会因对位误差而改变。因此，像素结构100对于工艺误差的容受度较大，且也具有较好的品质。

上述实施例的薄膜晶体管TFT仅是本发明的一种设计方式。例如，在本实施例中，薄膜晶体管TFT的漏极160具有U型的电极部164，而源极150的形状为L形。L形源极150的一端连接数据线120，而另一端被U型电极部164包围。具体而言，U型电极部164具有一底部164a以及由底部164a两端垂直伸出的两分支164b与164c。另外，连接部166的一端连接于其中一个分支164c。在其他的实施方式中，薄膜晶体管TFT也可以依照以下所述的其他方式进行布局，不过本发明并不限定于此。

图2为本发明第二实施例的像素结构的局部俯视示意图。请参照图2，像素结构200与前述的像素结构100相似，所以图1与图2中相同的元件符号表示相同的构件。具体来说，两者的差异在于源极250与漏极260的设计。具体来说，像素结构200的漏极260也具有U型的电极部264。不过，与前述实施例不同之处在于，漏极260中，连接部166连接U型电极部264的底部。此外，本实施例的源极250例如为直条状，且源极250的一端连接数据线120而另一端被U型的电极部264包围。

值得一提的是，像素结构200中也设置有延伸电极170以及半导体图案190。延伸电极170的末端沿方向D指向半导体层140，且延伸电极170的末端与接触部162重叠。半导体图案190则夹于延伸电极170的末端与接触部162之间。所以，延伸电极170与接触部162之间的电容作用实质上等同于电极部264与栅极之间的电容作用。此外，借着延伸部170末端与连接部166具有大致相同的宽度且延伸部170末端与连接部166分别位于接触部162相对两侧的设计，漏极260相对于栅极130横向偏移后薄膜晶体管TFT中的栅极-漏极寄生电容仍固定不变。也就是说，像素结构200的品质相当良好且不易因工艺误差而有负面的影响。

此外，图3为本发明第三实施例的像素结构的局部俯视示意图。请参照图3，像素结构300中除了源极350与漏极360的设计不同于像素结构100的设计外，其余构件都与像素结构100的设计相同。因此，图3与图1中相同的元件符号也代表着相同的构件。

具体来说，像素结构300具有U型的源极350。此外，漏极360的电极部364与连接部166构成一长条状图案，其中U型的源极350例如包围电极部364。实际上，电极部364与连接部166分别为长条状图案中的不同部位，电极部364为长条状图案被源极350包围的部位，而连接部166则是长条状图案中由接触部162沿方向D延伸以延伸至栅极130所在区域内的部位。

在本实施例中，像素结构300也具有恒定的栅极-漏极寄生电容。亦即，本实施例也配置有连接扫描线110的延伸电极170以及对应的半导体图案190，其中延伸电极170与接触部162重叠而半导体图案190位于此重叠区域中。此外，连接部166的第一宽度W1等于延伸电极170末端的第二宽度W2。所以，当栅极130与漏极360的相对位置改变时，漏极360与延伸图案170的重叠面积以及漏极360与栅极130的重叠面积都会随之改变。如此一来，即使制造过程中发生对位误差，像素结构300也具有与预设布局相同的工作效率，也就是说栅极-漏极寄生电容仍与预设布局一样。所以，像素结构300具有较大的工艺误差容受度且品质较容易控制。

再进一步来说，图4为本发明第四实施例的像素结构的局部俯视示意图。请参照图4，像素结构400的设计是由像素结构300的设计延伸而来。所以，像素结构300与像素结构400中相同的元件符号都表示着相同的元件。具体来说，为了维持栅极-漏极寄生电容的恒定性，像素结构400的漏极460更包括一凸出部468。接触部162位于连接部166与凸出部468之间。值得一提的是，本实施例中，凸出部468平行方向D而与延伸电极170重叠。

也就是说，本实施例将漏极460远离连接部166的一侧向外延伸以形成与延伸电极170重叠的凸出部468来维持栅极-漏极寄生电容的恒定。另外，为了确保在对位误差下，栅极130与漏极460之间的寄生电容仍不改变，本实施例的凸出部468具有一第三宽度W3，且第三宽度W3至少等于或大于第二宽度W2。也就是说，在任何条件下，延伸电极170末端在线宽方向上都会完全被凸出部468遮蔽。如此一来，像素结构400可具有良好的品质且对于对位误差的容受度也大幅提升。

上述实施方式都以L形的延伸电极作为说明。不过，延伸电极的形状也可以随不同的像素结构设计而有所改变。举例来说，图5为本发明第五实施例的像素结构的局部俯视示意图。请参照图5，像素结构500包括一扫描线510、一数据线120、一栅极530、一半导体层140、一源极550、一漏极560、一延伸电极570、一像素电极180以及一半导体图案190。扫描线510与数据线120彼此交错并且电性绝缘。栅极530实质上为扫描线510的一部分。半导体层140位于栅极530上方。源极550与漏极560都至少位于半导体图案140上，且源极550连接至数据线120。延伸电极570连接扫描线510，并且延伸电极570实质上是由闸极530所在位置延伸出来的。换句话说，本实施例的延伸电极570是连接闸极530。像素电极180则连接漏极560。另外，半导体图案190例如配置于延伸电极570与漏极560之间且位于延伸电极570与漏极560重叠区域中。

具体来说，本实施例的延伸电极570例如为U型，其一端连接闸极530而另一端未与其它组件连接。漏极560包括一接触部562、一电极部564、一连接部566以及一凸出部568。

接触部562位于扫描线510以及栅极530之外。电极部564位于半导体层140上，且电极部564被U型的源极550包围。连接部566部分地位于栅极530之外并由接触部562沿方向D延伸以连接于电极部564。凸出部568平行栅极530的边缘而不与闸极530重迭，且凸出部568连接于接触部562而与延伸电极570重叠。

在本实施例中，延伸电极570具有不与任何元件连接的一末端572，且末端572沿方向D指向半导体层140以与漏极560的凸出部568重叠。当对位步骤沿方向D或背离方向D发生误差时，栅极530与漏极560的相对位置会拉近或是拉远。当栅极530与漏极560的相对位置拉近时，漏极560的连接部566与栅极530的重叠面积会增加。此时，凸出部568与延伸电极570的重叠面积会减小。反之，当栅极530与漏极560的相对位置拉远时，连接部566与栅极530的重叠面积会减小，而凸出部568与延伸电极570的重叠面积会增加。

在此，延伸电极570与栅极530电性连接，所以延伸电极570与凸出部568之间的电容作用实质上等于连接部566与栅极530之间的电容作用。基于这样的关系，像素结构500中的栅极-漏极寄生电容是否发生改变可以决定于延伸电极570与凸出部568的重叠面积以及连接部566与栅极530的重叠面积是否发生改变。因此，为了使栅极530与漏极560的重叠面积维持固定，连接部566的一第一宽度W1实质上等于末端572的一第二宽度W2。如此一来，当制作像素结构500的过程中发生对位误差而使栅极530与漏极560的相对位置发生改变，漏极560重叠于栅极530以及延伸电极570的总面积不会改变。因此，像素结构500的栅极-漏极寄生电容为恒定的，不受工艺的误差而改变。并且，像素结构500具有良好的品质及稳定的元件特性。

综上所述，本发明在像素结构中配置电性连接于栅极的一延伸电极，且延伸电极与漏极重叠。此外，延伸电极与漏极重叠的部位位于漏极远离栅极的一侧。因此，制作像素结构的过程中，若有对位误差发生，则漏极重叠于栅极与延伸电极的总面积仍维持恒定，藉以使得像素结构中的栅极-漏极寄生电容不受对位误差而改变。如此一来，像素结构具有良好的品质，在显示器的应用上也不容易产生画面闪烁的问题。此外，本发明的像素结构对于对位误差的容忍度也可大幅提高。

虽然本发明已以实施例揭露如上，但其并非用以限定本发明，任何所属技术领域的技术人员，在不脱离本发明的精神和范围内，当可作一些的更动与润饰，故本发明的保护范围当视后附的权利要求所界定者为准。

Claims (16)

1.一种像素结构，包括：

一扫描线以及一数据线，彼此交错并且电性绝缘；

一栅极，电性连接至该扫描线；

一半导体层，位于该栅极上方；

一源极，至少位于该半导体图案上并连接至该数据线；

一漏极，至少位于该半导体图案上，该漏极包括：

一接触部，位于该栅极之外；

一电极部，位于该半导体图案上；

一连接部，由该接触部沿一方向延伸以连接至该电极部并与该栅极部分重叠，且该连接部具有一第一宽度；

一延伸电极，连接该扫描线，且该延伸电极的一末端沿该方向指向该半导体层并与该漏极重叠，而该延伸电极具有一第二宽度，且该第一宽度等于该第二宽度；以及

一像素电极，连接该漏极的该接触部。

2.如权利要求1所述的像素结构，更包括一半导体图案，配置于该延伸电极与该漏极之间且位于该延伸电极与该漏极重叠区域。

3.如权利要求1所述的像素结构，其中该延伸电极远离该末端的一端连接于该扫描线。

4.如权利要求3所述的像素结构，其中该延伸电极的形状为L形。

5.如权利要求3所述的像素结构，其中该延伸电极为U型。

6.如权利要求1所述的像素结构，其中该漏极的该电极部为一U型部，以围绕该源极，且该U型部具有一底部以及由该底部两端垂直延伸的两分支。

7.如权利要求6所述的像素结构，其中该漏极的该连接部连接该U型部的该底部或其中一该分支。

8.如权利要求1所述的像素结构，其中该源极为一U型源极，U型源极围绕该漏极的该电极部。

9.如权利要求7所述的像素结构，其中该漏极的该电极部与该连接部连接成一长条图案。

10.如权利要求1所述的像素结构，其中该漏极更包括一凸出部，该接触部位于该连接部与该凸出部之间，且该凸出部平行该方向而与该延伸电极重叠。

11.如权利要求1所述的像素结构，其中该漏极更包括一凸出部，平行该栅极的边缘而不与该闸极重迭，且该凸出部连接于该接触部而与该延伸电极重叠。

12.如权利要求1所述的像素结构，其中该漏极为一体成型。

13.如权利要求1所述的像素结构，其中该源极与该数据线为一体成型。

14.如权利要求1所述的像素结构，其中该栅极位于该扫描线中。

15.如权利要求14所述的像素结构，其中该延伸电极连接该栅极。

16.如权利要求1所述的像素结构，其中该栅极由该扫描线凸出。

Images