CN101694963B - 高精度低电压的电压电流转换电路 - Google Patents

Abstract

本发明涉及高精度低电压的电压电流转换电路，该电路包括电流镜、电压跟随电路、误差放大器、第一电阻。电流镜包括第一晶体管和第三晶体管，该第一晶体管第一端、第三晶体管第一端与输入电压相连，该第一晶体管第二端与该第三晶体管第二端分别与电压跟随电路相连。该电压跟随电路用于使与其相连的第一晶体管第二端、第三晶体管第二端电压相等。该误差放大器第一输入端接收基准电压，第二输入端连接至电压跟随电路。该第一电阻与该误差放大器第二输入端相连从而得到第一电流，再通过复制该第一电流得到输出电流。本发明的电压电流转换电路工作电压低，对电源变化抑制能力强且电路结构简单可靠，因此广泛适用于模拟集成电路中。

Description

高精度低电压的电压电流转换电路

技术领域

本发明涉及模拟集成电路，尤其涉及电压电流转换电路。

背景技术

在集成电路系统中，电压电流之间的相互转换非常普遍。如在数模混合电路或在电源管理电路中，精确的基准电压能够为整个系统提供一个对地的准确参考，系统的过压保护、过流保护、过热保护、误差放大器、比较器都需要一个准确的基准参考点，但是在充满噪声的系统中，如果从基准源直接传递电压信号到所需要的模块，将很容易受到布局布线等寄生参数的干扰，轻微的干扰会导致系统性能的下降，严重的干扰很可能会导致系统功能异常。因此通过将基准电压转换成电流，通过电流进行模块之间信号传递，则对于寄生干扰的抑制能力将大大加强，若再将电流在局部模块中还原成基准电压，最终将达到基准电压的准确传递。

图1是现有技术中的一种电压电流转换电路。该电压电流转换电路采用了CASCODE电流镜结构，但最低工作电压较高，约为3.05伏。

图2是现有技术中的另一种电压电流转换电路。该电压电流转换电路采用CASCODE结构电流镜，最低工作电压约为2.45伏；且增加了电阻R3，进而增大了集成电路芯片面积，同时，R3容易受到工艺变化的影响，R3对M4、M5、M6形成的偏置电压会随工艺和温度变化，极有可能使M4、M5、M6进入线性区，大大减弱CASCDOE电流镜精确复制电流的作用。

图3是现有技术中的又一种电压电流转换电路。该电压电流转换电路电流镜像精度低，输出电压不能够准确还原。

发明内容

本发明提供了一种能解决以上问题的高精度低电压的电压电流转换电路。

在第一方面，本发明提供了一种电压电流转换电路，包括基准电压、输入电压、输出电流，并包括电流镜、电压跟随电路、误差放大器及第一电阻。

该电流镜包括第一晶体管和第三晶体管，该第一晶体管第一端、第三晶体管第一端与输入电压相连，该第一晶体管第三端、第三晶体管第三端与该误差放大器输出端相连。该电压跟随电路包括第一支路和第三支路，该第一支路第一端与该第一晶体管第二端相连，该第三支路第一端与该第三晶体管第二端相连，且该电压跟随电路用于使与其相连的第三晶体管第二端电压等于该第一晶体管第二端电压。其中，所述第一支路包括第四晶体管(M4)和第三电阻(R3)，该第三电阻(R3)一端与该第四晶体管(M4)第三端相连，另一端与该第四晶体管(M4)第二端相连并将该连接点作为与所述误差放大器(EA)相连的连接点；所述第三支路包括第六晶体管(M6)，且该第四晶体管(M4)第三端、该第六晶体管(M6)第三端相连。

该误差放大器第一输入端接收基准电压，第二输入端连接至该电压跟随电路第一支路，以便该误差放大器、该电压跟随电路、该第一晶体管构成负反馈环。该第一电阻与该电压跟随电路第一支路相连以得到第一电流，再通过复制该第一电流从而得到输出电流。

本发明的电压电流转换电路工作电压低，对电源变化抑制能力强，输出电流匹配性好，输出电压还原准确且电路结构简单可靠。

附图说明

下面将参照附图对本发明的具体实施方案进行更详细的说明，在附图中：

图1是现有技术中的一种电压电流转换电路；

图2是现有技术中的另一种电压电流转换电路；

图3是现有技术中的又一种电压电流转换电路；

图4是PMOS型电压电流转换电路示意图；

图5是图4第一实施例的PMOS型电压电流转换电路；

图6是图4第二实施例的PMOS型电压电流转换电路；

图7是图4第三实施例的PMOS型电压电流转换电路；

图8是图4第四实施例的PMOS型电压电流转换电路；

图9是NMOS型电压电流转换电路示意图；

图10是图9第一实施例的NMOS型电压电流转换电路；

图11是图9第二实施例的NMOS型电压电流转换电路；

图12是图9第三实施例的NMOS型电压电流转换电路；

图13是图9第四实施例的NMOS型电压电流转换电路。

具体实施方式

图4是PMOS型电压电流转换电路示意图。图4中，PMOS管M1、M2、M3构成电流镜，并与输入电压VIN相连。基准电压源产生基准电压VREF，并将该基准电压VREF作为输入信号输入到误差放大器EA的反相端，误差放大器EA输出端驱动该电流镜使其分别产生镜像电流并输出。电压跟随电路包括第一支路、第二支路和第三支路，该第一支路第一端(A点)与M1漏极相连，该第二支路第一端(B点)与M2漏极相连，该第三支路第一端(C点)与M3漏极相连；且该电压跟随电路用于使与其相连的M2漏极电压、M3漏极电压跟随M1漏极电压，也就是使B点、C点与A点电压相等，即VA＝VB＝VC，以便M1、M2、M3源极栅极漏极电压分别相等进而实现电流精准镜像。电阻R1与电压跟随电路第一支路相连以得到电流I1。

图5是图4第一实施例的PMOS型电压电流转换电路。图5中，电压跟随电路包括MOS管M4、M5、M6，且M1漏极与M4源极相连，M2漏极与M5源极相连，M3漏极与M6源极相连，以便该M1、M2、M3、M4、M5、M6构成CASCODE结构电流镜。M4采用栅极漏极相连的二极管连接结构，以便M4为M5、M6提供偏置电压。M4、M5、M6栅极相连，进而流经M2、M5的电流I2复制流经M1、M4电流I1，流经M3、M6的电流I3复制流经M2、M5电流I2，从而得到输出电流I3。在本发明的一个实施例中，将M4采用二极管连接结构替换成在M4、M5、M6栅极采用外加固定偏置电压。

图5中，误差放大器EA同相端VN与MOS管M4漏极相连，形成一个负反馈环。该负反馈环包括MOS管M1、M4及误差放大器EA，且该误差放大器EA同相端VN为该负反馈环的反相端。该负反馈环的作用是为了保证VN端电压等于基准电压VREF。电阻R1与误差放大器EA同相端VN相连，因此流经R1电流I1等于VN电压除以电阻R1，即I1＝VREF/R1，因此VN在电阻R1上产生的电流I1相当于基准电压VREF在R1上产生的电流。电阻R2一端与M5漏极相连并将该连接点作为输出电压VO端，电阻R2另一端与电阻R1相连，且VO＝I2*R2，其中电流I2通过复制I1电流得到。

设计M1、M2、M3相互匹配，即M1、M2、M3为同一类型MOS管且其宽长比成比例，则电流I1、I2、I3之比等于M1、M2、M3宽长比之比，并且由于I1＝VREF/R1，因此通过I1能够成比例复制得到I2、I3。在本发明的一个优选实施例中，M4、M5、M6相互匹配，以形成精确的电流镜匹配。由于I2＝VO/R2，I1＝VREF/R1，则VO＝a*(R2/R1)VREF，其中系数a为M2与M1宽长比之比，因此输出电压VO能够通过基准电压VREF按照比例a*(R2/R1)复制得到。由于M4栅极漏极相连则Vgs4＝Vds4，进而M4工作在饱和区的最小电压为Vgs4，因此电压电流转换电路工作的最低电压VIN(min)为：

VIN(min)＝Vds_sat1+Vgs4+VREF    (1)

其中，Vds_sat1为M1最小饱和电压。Vds_sat1约为0.2伏，Vgs4约为0.8伏，VREF为1.25V，则最低电压VIN(min)等于2.25伏。2.25伏电压已经接近或低于普通基准电压源工作的电源电压阈值，因此图5电路是一个低电压高精度的电压电流转换电路。

图6是图4第二实施例的PMOS型电压电流转换电路，且图6电路是图4电路的一个较佳实施方案。图6中，电压跟随电路包括MOS管M4、M5、M6及电阻R3；该M1漏极与M4源极相连，M2漏极与M5源极相连，M3漏极与M6源极相连；M4、M5、M6栅极相连，进而流经M2、M5的电流I2复制流经M1、M4电流I1，流经M3、M6的电流I3复制流经M2、M5电流I2，从而得到输出电流I3。

图6中，误差放大器EA同相端VN与MOS管M4漏极相连，形成一个负反馈环。该负反馈环包括MOS管M1、M4及误差放大器EA。电阻R3一端与该误差放大器EA同相端VN相连，另一端与M4栅极及电阻R1相连，并将该连接点记为D点，因此流经电阻R1电流I1等于VREF/(R1+R3)，D点电压VD等于I1*R3，即VD＝VREF*R1/(R1+R3)。电阻R2一端与M5漏极相连并将该连接点作为输出电压VO端，电阻R2另一端与电阻R1相连，则输出电压VO等于I2*R2，其中电流I2通过复制I1电流得到。

设计M1、M2、M3相互匹配，则电流I1、I2、I3之比等于M1、M2、M3宽长比之比。并且由于I1＝VREF/(R1+R3)，因此通过I1能够成比例复制得到I2、I3。在本发明的一个优选实施例中，M4、M5、M6相互匹配，由于I2＝VO/R2，I1＝VREF/(R1+R3)，则输出电压VO等于a*VREF*R2/(R1+R3)，其中系数a为M2与M1宽长比之比，因此输出电压VO能够通过基准电压VREF按照比例a*R2/(R1+R3)复制得到。M4工作在饱和区的最小电压为Vgs4，因此电压电流转换电路工作的最低电压VIN(min)为：

VIN(min)＝Vds_sat1+Vgs4+VD＝Vds_sat1+Vgs4+VREF*R1/(R1+R3)    (2)

其中，Vds_sat1为M1最小饱和电压。Vds_sat1约为0.2伏，Vgs4约为0.8伏，VREF为1.25V，VD＝0.2V，则最低电压VIN(min)等于1.2伏。1.2伏电压低于普通基准电压源工作的电源电压阈值；并且相对于图5，图6中的最低电源电压VIN(min)与输入基准电压VREF相关性大大减小，即最低电源电压VIN(min)受输入基准电压VREF影响较小。

图7是图4第三实施例的PMOS型电压电流转换电路。图7中，电压跟随电路包括MOS管M4、M5、M6、M7、M8、M9及电阻R3，且M1、M4、M7与M2、M5、M8及M3、M6、M9组成CASCODE结构电流镜，M4栅极与M7漏极相连。R3一端与误差放大器EA同向端相连，另一端与电阻R1及M7栅极相连。

图8是图4第四实施例的PMOS型电压电流转换电路。图8中，电压跟随电路包括MOS管M4、M5、M6、M7、M8、M9及电阻R3、R4，且M1、M4、M7与M2、M5、M8及M3、M6、M9组成CASCODE结构电流镜。R4一端与误差放大器EA同向端相连，另一端与M4栅极相连并将该连接点记为D点。R3一端连接至D点，另一端与电阻R1相连。

本发明的高精度低电压的电压电流转换电路不限于图4、图5、图6、图7、图8电路图，本发明电路中晶体管也可以采用其他如NMOS、BJT等晶体管。下面以M1、M2、M3为NMOS管为例进行阐述，图9是NMOS型电压电流转换电路示意图。

图9中，NMOS管M1、M2、M3构成电流镜，并分别与输入电压VIN相连。基准电压源产生基准电压VREF，并将该基准电压VREF作为输入信号输入到误差放大器EA的同相端，误差放大器EA输出端驱动该电流镜使其分别产生镜像电流并输出。电压跟随电路包括第一支路、第二支路和第三支路，该第一支路第一端(A点)与M1源极相连，该第二支路第一端(B点)与M2源极相连，该第三支路第一端(C点)与M3源极相连；且该电压跟随电路用于使与其相连的M2源极电压、M3源极电压跟随M1源极电压，也就是使B点、C点与A点电压相等，即VA＝VB＝VC，以便M1、M2、M3源极栅极漏极电压分别相等进而实现电流精准镜像。电阻R1与电压跟随电路第一支路相连以得到电流I1。

图10是图9第一实施例的NMOS型电压电流转换电路。该电压电流转换电路中的电压跟随电路包括MOS管M4、M5、M6，且M1源极与M4源极相连，M2源极与M5源极相连，M3源极与M6源极相连，以便该M1、M2、M3、M4、M5、M6构成CASCODE结构电流镜。误差放大器EA反相端VN与M4漏极相连，形成一个负反馈环。电阻R1与误差放大器EA反相端VN相连，因此流经R1电流I1等于VN电压除以电阻R1。电阻R2一端与M5漏极相连并将该连接点作为输出电压VO端，另一端与电阻R1相连，则VO＝I2*R2，其中电流I2通过复制I1电流得到。

设计M1、M2、M3相互匹配，则电流I1、I2、I3之比等于M1、M2、M3宽长比之比。在本发明的一个优选实施例中，M4、M5、M6相互匹配，该电压电流转换电路工作的最低电压VIN(min)等于Vds_sat+Vgs1+Vgs4+VREF。其中，Vds_sat为误差放大器输出电压最大摆幅限制，Vds_sat约为0.2伏，M1栅源电压Vgs1为1伏(考虑体效应)，M4栅源电压Vgs4约为0.8伏，VREF为1.25V，则最低电压VIN(min)等于3.25伏。3.25伏电压已经接近或低于普通基准电压源工作的电源电压阈值，因此图10电路是一个高精度低电压的电压电流转换电路。

图11是图9第二实施例的NMOS型电压电流转换电路。该图11是图9的一个较佳实施方案。图11中，电压跟随电路包括MOS管M4、M5、M6及电阻R3；该M1源极与M4源极相连，M2源极与M5源极相连，M3源极与M6源极相连，以便该M1、M2、M3、M4、M5、M6构成CASCODE结构电流镜。误差放大器EA反相端VN与MOS管M4漏极相连，形成一个负反馈环，该负反馈环包括MOS管M1、M4及误差放大器EA，且该误差放大器EA反相端VN为该负反馈环的反相端。电阻R3一端与误差放大器EA反相端VN相连，另一端与M4栅极及电阻R1相连，并将该连接点记为D点，因此流经电阻R1电流I1等于VREF/(R1+R3)，D点电压VD等于VD＝VREF*R1/(R1+R3)。电阻R2一端与M5漏极相连并将该连接点作为输出电压VO端，电阻R2另一端与电阻R1相连，则输出电压VO＝I2*R2＝a*VREF*R2/(R1+R3)，其中电流I2通过复制I1电流得到，系数a为M2、M1宽长比之比。

设计M1、M2、M3相互匹配，则电流I1、I2、I3之比等于M1、M2、M3宽长比之比，在本发明的一个优选实施例中，M4、M5、M6相互匹配，进而形成了精确的电流镜匹配。且最低电源电压VIN(min)满足，

VIN(min)＝Vds_sat+Vgs1+Vgs4+VD    (3)

其中，Vds_sat为误差放大器输出电压最大摆幅限制，Vds_sat等于0.2伏，Vgs1等于1伏(考虑体效应)，Vgs4等于0.8伏，VD等于0.2伏，则最低电源电压VIN(min)等于2.2伏。2.2伏已经接近或低于普通基准电压源工作的电源电压阈值，且远远低于NMOS管为调整管的传统电压电流转换电路结构；且相对于图10，图11中的最低电源电压VIN(min)与输入基准电压VREF相关性大大减小，即VIN(min)受VREF影响较小。

图12是图9第三实施例的NMOS型电压电流转换电路。图12中，电压跟随电路包括MOS管M4、M5、M6、M7、M8、M9及电阻R3，且M1、M4、M7与M2、M5、M8及M3、M6、M9组成CASCODE结构电流镜，M4栅极与M7漏极相连。R3一端与误差放大器EA反向端相连，另一端与电阻R1及M7栅极相连。

图13是图9第四实施例的NMOS型电压电流转换电路。图13中，电压跟随电路包括MOS管M4、M5、M6、M7、M8、M9及电阻R3、R4，且M1、M4、M7与M2、M5、M8及M3、M6、M9组成CASCODE结构电流镜。R4一端与误差放大器EA反向端相连，另一端与M4栅极相连并将该连接点记为D点。R3一端连接至D点，另一端与电阻R1相连。

需要说明的是，本发明可以通过增加一组或多组CASCODE结构以提高电流复制精度，但此时最低输入电压VIN(min)会有较大提高，因此在不要求输入电压较低情况下，可以增加CASCODE结构。

显而易见，在不偏离本发明的真实精神和范围的前提下，在此描述的本发明可以有许多变化。因此，所有对于本领域技术人员来说显而易见的改变，都应包括在本权利要求书所涵盖的范围之内。本发明所要求保护的范围仅由所述的权利要求书进行限定。

Claims (11)

1.一种电压电流转换电路，包括基准电压(VREF)、输入电压(VIN)、输出电流(I3)，其特征在于，包括电流镜、电压跟随电路、误差放大器(EA)、输出电压(V0)、第二晶体管(M2)、第一电阻(R1)及第二电阻(R2)；

该电流镜包括第一晶体管(M1)和第三晶体管(M3)，该第一晶体管(M1)第一端、第三晶体管(M3)第一端与所述输入电压(VIN)相连，该第一晶体管(M1)第三端、第三晶体管(M3)第三端与所述误差放大器(EA)输出端相连；

该电压跟随电路包括第一支路、第二支路和第三支路，该第一支路第一端(A)与该第一晶体管(M1)第二端相连，该第三支路第一端(C)与该第三晶体管(M3)第二端相连，且该电压跟随电路用于使与其相连的第三晶体管(M3)第二端电压等于第一晶体管(M1)第二端电压；该第二支路第一端(B)与该第二晶体管(M2)第二端相连，该第二晶体管(M2)第一端与所述输入电压(VIN)相连，该第二晶体管(M2)第三端与所述误差放大器(EA)输出端相连；

该电压跟随电路第二支路第二端与所述第二电阻(R2)相连，并将该连接点作为所述输出电压(V0)端；

其中，所述第一支路包括第四晶体管(M4)，第七晶体管(M7)和第三电阻(R3)，该第一晶体管(M1)、第四晶体管(M4)、第七晶体管(M7)构成第一组CASCODE结构电流镜，且该第四晶体管(M4)第三端与该第七晶体管(M7)第二端及第三电阻(R3)相连，并将该连接点作为与所述误差放大器相连的连接点；所述第二支路包括第五晶体管(M5)和第八晶体管(M8)，该第二晶体管(M2)、第五晶体管(M5)、第八晶体管(M8)构成第二组CASCODE结构电流镜；所述第三支路包括第六晶体管(M6)和第九晶体管(M9)，该第三晶体管(M3)、第六晶体管(M6)、第九晶体管(M9)构成第三组CASCODE结构电流镜，且该第四晶体管(M4)第三端、该第六晶体管(M6)第三端相连；

该误差放大器(EA)第一输入端接收所述基准电压(VREF)，第二输入端连接至该电压跟随电路第一支路，以便该误差放大器(EA)、该电压 跟随电路、该第一晶体管(M1)构成负反馈环；

所述第一电阻(R1)与该电压跟随电路第一支路相连以得到第一电流(I1)，再通过复制该第一电流(I1)从而得到输出电流(I3)。

2.如权利要求1所述的一种电压电流转换电路，其特征在于，所述第二支路包括第五晶体管(M5)，且该第五晶体管(M5)第一端为该第二支路第一端；且该第五晶体管(M5)第三端与该第四晶体管(M4)第三端、该第六晶体管(M6)第三端相连。

3.如权利要求1所述的一种电压电流转换电路，其特征在于，所述第四晶体管(M4)采用二极管连接结构。

4.如权利要求2所述的一种电压电流转换电路，其特征在于，所述第四晶体管(M4)、第五晶体管(M5)、第六晶体管(M6)采用外加固定偏置电压。

5.如权利要求1所述的一种电压电流转换电路，其特征在于，所述第一晶体管(M1)、第二晶体管(M2)、第三晶体管(M3)相互匹配。

6.如权利要求1或2所述的一种电压电流转换电路，其特征在于，所述第四晶体管(M4)、第五晶体管(M5)、第六晶体管(M6)相互匹配。

7.如权利要求1所述的一种电压电流转换电路，其特征在于，所述第一晶体管(M1)、第二晶体管(M2)、第三晶体管(M3)为PMOS晶体管，且该误差放大器(EA)第一输入端为该误差放大器(EA)的反向端。

8.如权利要求1所述的一种电压电流转换电路，其特征在于，所述第一晶体管(M1)、第二晶体管(M2)、第三晶体管(M3)为NMOS晶体管，且该误差放大器(EA)第一输入端为该误差放大器(EA)的同向端。

9.如权利要求1所述的一种电压电流转换电路，其特征在于，所述基准电压(VREF)由基准电压源提供。

10.如权利要求1所述的一种电压电流转换电路，其特征在于，包括多组CASCODE结构。

11.一种电压电流转换电路，包括基准电压(VREF)、输入电压(VIN)、输出电流(I3)，其特征在于，包括电流镜、电压跟随电路、误差放大器(EA)、输出电压(V0)、第二晶体管(M2)、第一电阻(R1)及第二电阻(R2)； 

该电流镜包括第一晶体管(M1)和第三晶体管(M3)，该第一晶体管(M1)第一端、第三晶体管(M3)第一端与所述输入电压(VIN)相连，该第一晶体管(M1)第三端、第三晶体管(M3)第三端与所述误差放大器(EA)输出端相连； 

该电压跟随电路包括第一支路、第二支路和第三支路，该第一支路第一端(A)与该第一晶体管(M1)第二端相连，该第三支路第一端(C)与该第三晶体管(M3)第二端相连，且该电压跟随电路用于使与其相连的第三晶体管(M3)第二端电压等于第一晶体管(M1)第二端电压；该第二支路第一端(B)与该第二晶体管(M2)第二端相连，该第二晶体管(M2)第一端与所述输入电压(VIN)相连，该第二晶体管(M2)第三端与所述误差放大器(EA)输出端相连； 

该电压跟随电路第二支路第二端与所述第二电阻(R2)相连，并将该连接点作为所述输出电压(V0)端； 

其中，所述第一支路包括第四晶体管(M4)、第七晶体管(M7)、第三电阻(R3)和第四电阻(R4)，该第一晶体管(M1)、第四晶体管(M4)、第七晶体管(M7)构成第一组CASCODE结构电流镜，且该第四晶体管(M4)第三端与该第四电阻(R4)第二端、第三电阻(R3)第一端相连，该第三电阻(R3)第二端与该第七晶体管(M7)第三端相连，并且该第七晶体管(M7)第二端与该第四电阻(R4)第一端相连，并将该连接点作为与所述误差放大器相连的连接点；所述第二支路包括第五晶体管(M5)和第八晶体管(M8)，该第二晶体管(M2)、第五晶体管(M5)和第八晶体管(M8)构成第二组CASCODE结构电流镜；所述第三支路包括第六晶体管(M6)和第九晶体管(M9)、该第六晶体管(M6)和第九晶体管(M9)构成第三组CASCODE结构电流镜；

该误差放大器(EA)第一输入端接收所述基准电压(VREF)，第二输入端连接至该电压跟随电路第一支路，以便该误差放大器(EA)、该电压跟随电路、该第一晶体管(M1)构成负反馈环； 

所述第一电阻(R1)与该电压跟随电路第一支路相连以得到第一电流(I1)，再通过复制该第一电流(I1)从而得到输出电流(I3)。 

Images