Nothing Special   »   [go: up one dir, main page]

CN101689412B - 绝缘膜材料、多层布线基板及其制造方法和半导体装置及其制造方法 - Google Patents

绝缘膜材料、多层布线基板及其制造方法和半导体装置及其制造方法 Download PDF

Info

Publication number
CN101689412B
CN101689412B CN200880023571.XA CN200880023571A CN101689412B CN 101689412 B CN101689412 B CN 101689412B CN 200880023571 A CN200880023571 A CN 200880023571A CN 101689412 B CN101689412 B CN 101689412B
Authority
CN
China
Prior art keywords
insulating film
structural formula
aforementioned
interlayer dielectric
weight
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200880023571.XA
Other languages
English (en)
Other versions
CN101689412A (zh
Inventor
小林靖志
中田义弘
尾崎史朗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN101689412A publication Critical patent/CN101689412A/zh
Application granted granted Critical
Publication of CN101689412B publication Critical patent/CN101689412B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G77/00—Macromolecular compounds obtained by reactions forming a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon in the main chain of the macromolecule
    • C08G77/60—Macromolecular compounds obtained by reactions forming a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon in the main chain of the macromolecule in which all the silicon atoms are connected by linkages other than oxygen atoms
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L83/00—Compositions of macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon only; Compositions of derivatives of such polymers
    • C08L83/16—Compositions of macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon only; Compositions of derivatives of such polymers in which all the silicon atoms are connected by linkages other than oxygen atoms
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D183/00—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers
    • C09D183/16—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers in which all the silicon atoms are connected by linkages other than oxygen atoms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B3/00—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties
    • H01B3/18—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of organic substances
    • H01B3/30—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of organic substances plastics; resins; waxes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B3/00—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties
    • H01B3/18—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of organic substances
    • H01B3/30—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of organic substances plastics; resins; waxes
    • H01B3/46—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of organic substances plastics; resins; waxes silicones
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02319—Manufacturing methods of the redistribution layers by using a preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02333—Structure of the redistribution layers being a bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01038—Strontium [Sr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01041—Niobium [Nb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01052—Tellurium [Te]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01076—Osmium [Os]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • H05K3/4676—Single layer compositions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Materials Engineering (AREA)
  • Wood Science & Technology (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Silicon Polymers (AREA)

Abstract

本发明的目的在于提供一种能够适合用于形成低介电常数且高强度的绝缘膜材料、能降低布线间的寄生电容的多层布线基板及其制造方法，和高速且可靠性高的半导体装置及其制造方法。本发明的绝缘膜材料的特征在于，至少含有具有由下述结构式(1)表示的结构的聚碳硅烷化合物，其中，在前述结构式(1)中，R1在n个重复单元中相互相同或者不同，表示碳原子数为1～4的烃和芳香族烃中的任一种；R2在n个重复单元中相互相同或者不同，表示碳原子数为1～4的烃和芳香族烃中的任一种；n表示5～5000的整数，结构式(1)。

Description

绝缘膜材料、多层布线基板及其制造方法和半导体装置及其制造方法
技术领域
本发明涉及能够适合用于形成半导体集成电路中的多层布线内的绝缘膜的绝缘膜材料、具有使用该绝缘膜材料所形成的绝缘膜等的多层布线基板及其制造方法、和具有由该绝缘膜材料形成的绝缘膜等的半导体装置及其制造方法。
背景技术
近年来，伴随着半导体集成电路的集成度的增加以及元件密度的提高，尤其是对半导体元件的多层化的要求在不断提高。伴随着该半导体集成电路的高集成化，布线间隔变得更狭窄，因此，因布线间的电容增大所导致的布线延迟就成为问题。此处，前述布线延迟(T)用下式T∝CR表示，并受布线电阻(R)和布线间的电容(C)的影响。并且，介电常数(ε)和前述布线间的电容(C)的关系用下式C＝ε0εr·S/d表示。在该式中，S表示电极面积，ε0表示真空介电常数，εr表示绝缘膜的介电常数，d表示布线间隔。通过减薄布线厚度并减小电极面积而能够降低前述布线间的电容(C)，但是，当减薄布线厚度时，由于进一步导致前述布线电阻(R)的上升而不能实现高速化。因而，为了减小前述布线延迟(T)，实现高速化，绝缘膜的低介电常数化是有效的手段。
就具有多层布线结构的半导体装置而言，具有金属布线间隔变窄的倾向，由静电感应所引起的金属布线的阻抗增大，有可能造成应答速度的延迟和消耗电力的增大。因此，需要尽可能减少在半导体基板和金属布线之间或金属布线间设置的层间绝缘膜的比介电常数。
作为以往的绝缘膜材料，一直以来，使用二氧化硅(SiO2)、氮化硅(SiN)、磷硅玻璃(PSG)等无机材料；聚酰亚胺等有机系高分子材料等。
但是，在半导体装置中常用的CVD-SiO2膜的介电常数高达4左右。另外，作为低介电常数CVD膜所一直研究的SiOF膜的介电常数为约3.3～3.5，但是，存在吸湿性高，介电常数随时间推移而上升的问题。
近年来，有人提出一种将通过加热而蒸发或者分解的有机树脂等添加于低介电常数膜形成用材料中，通过成膜时的加热使其多孔质化的多孔质被膜。该多孔质被膜具有空孔，因此，与以往相比能够实现低介电常数化，但是，在现阶段，以将空孔尺寸大至10nm以上而进一步降低介电常数为目的，提高空隙率(空孔的存在率)时，存在产生由吸湿引起的介电常数上升、膜强度降低的问题。
现在，为了实现膜的低介电常数化，通过涂布药液来进行膜的形成，实现膜密度的降低，作为该药液，已知有使用硅化合物的药液(参照专利文献1)。但是，使用硅化合物，尤其是聚碳硅烷化合物的情况下，存在难以形成膜的问题。作为其原因，可举出：聚碳硅烷化合物的结构用下式(-Si-R-)n-表示(其中，R是具有至少1个C的有机基团)，其键环境上具有与烃材料相近的结构，从而不进行交联。因此，就得到的膜而言，作为用于半导体装置的绝缘膜，其强度不够。
专利文献1：日本特开2001-127152号公报
发明内容
本发明的课题是，解决现有技术中的上述问题，实现以下的目的。即，本发明的目的在于提供：能够适合用于形成低介电常数且高强度的绝缘膜的绝缘膜材料；具有使用该绝缘膜材料所形成的绝缘膜等，能够降低布线间的寄生电容的多层布线基板及其制造方法；以及，具有包含使用前述绝缘膜材料所形成的绝缘膜等的多层布线结构的高速且可靠性高的半导体装置及其制造方法。
本发明人等鉴于前述课题，进行深入研究，结果得到如下认识。即，通过将以往的聚碳硅烷的硅氢键中的氢原子取代为羟基，合成具有硅烷醇基的聚碳硅烷化合物。此处，发现将聚碳硅烷进行硅烷醇化时，聚碳硅烷亲水化，能够与其他的亲水性溶剂或者亲水性化合物容易混合，与以往非常难以混合的硅烷化合物的混合变得容易，根据混合的硅烷化合物的种类、添加量等，能够随意变更特性和材料组成。另外，发现添加前述硅烷化合物，优选添加包含具有不饱和键的基团的硅烷化合物时，能够得到低介电常数且高强度的绝缘膜。另外，发现采用前述含有具有硅烷醇基的聚碳硅烷化合物的绝缘膜 材料时，两个羟基通过脱水缩合反应容易交联为硅氧烷键，因此，通过硅烷醇基的有意的脱水缩合反应促进聚碳硅烷化合物的交联，能够形成高强度且低介电常数的绝缘膜，从而完成本发明。
本发明是基于本发明人等的前述认识所完成的发明，作为用于解决前述课题的手段，为如下所述。即，
本发明的绝缘膜材料的特征在于，至少包含具有由下述结构式(1)表示的结构的聚碳硅烷化合物。 
结构式(1)
其中，前述结构式(1)中，R1在n个重复单元中相互相同或者不同，表示碳原子数1～4的烃和芳香族烃中的任一种。R2在n个重复单元中相互相同或者不同，表示碳原子数1～4的烃和芳香族烃中的任一种。n表示5～5000的整数。
在该绝缘膜材料中，包含由前述结构式(1)表示的聚碳硅烷化合物，由于该聚碳硅烷化合物具有硅烷醇基，因此，当使用该绝缘膜材料形成绝缘膜时，能够通过硅烷醇基的有意的脱水缩合反应促进聚碳硅烷化合物的交联，能够得到高强度且介电常数低的绝缘膜。因此，使用前述绝缘膜材料形成的绝缘膜能够用作层间绝缘膜、蚀刻用终止膜、化学机械研磨用终止膜(CMP终止膜)等，能够适合用于形成多层布线，能够适合用于制造各种半导体装置，能够特别适合用于制造本发明的多层布线基板和本发明的半导体装置。
人们早就认识到绝缘膜的寄生电容会导致信号传播速度的降低，但是，就半导体器件的布线间隔为1μm以上的这一代而言，布线延迟对器件整体的影响少。近年来，半导体集成电路高集成化，发展成多层布线结构化，布线宽度及布线间隔变窄，当以布线间隔为1μm以下尤其是今后以0.1μm以下的方式形成电路时，布线间的寄生电容会对器件速度产生很大影响。
现在，半导体装置的多层布线结构根据其用途，主要利用由通过等离子体形成的硅化合物所构成的膜。但是，由通过等离子体形成的硅化合物所构成的膜，形成非常致密的结构、膜强度高的另一面，也存在介电常数高的问 题。但是，通过使用低介电常数且高强度的能够有助于应答速度的高速化的本发明的绝缘膜材料而形成的绝缘膜，能够实现前述布线间的寄生电容的降低，使前述信号传播速度的高速化成为可能。
本发明的多层布线基板的特征在于，在基板上具有多层布线结构，所述多层布线结构由多个布线层和绝缘膜构成，并且前述布线层彼此间电连接，其中，前述绝缘膜是通过采用本发明的前述绝缘膜材料形成含硅绝缘膜，并且，对前述含硅绝缘膜单独照射至少一种光或者组合照射来得到。
这些多层布线基板具有包含绝缘膜的多层布线结构，所述绝缘膜采用本发明的前述绝缘膜材料而形成，介电常数更低且寄生电容减少，而且耐损伤性优良，因此，能够实现信号传播速度的高速化，特别适合于要求应答速度高速化的IC、LSI等高集成度的半导体集成电路等。
本发明的多层布线基板的制造方法的特征在于，至少包含重复进行如下工序：在被加工面上采用本发明的绝缘膜材料形成层间绝缘膜的层间绝缘膜形成工序；对前述层间绝缘膜，通过蚀刻形成布线用图案的布线图案形成工序；以及采用前述布线用图案形成布线层的布线层形成工序。
就该多层布线基板的制造方法而言，在层间绝缘膜形成工序中，在被加工面上采用本发明的绝缘膜材料形成层间绝缘膜，在布线图案形成工序中，通过蚀刻对前述层间绝缘膜形成布线用图案，在布线层形成工序中，采用前述布线用图案形成布线层，并重复进行前述层间绝缘膜形成工序、前述布线图案形成工序以及前述布线层形成工序。
本发明的半导体装置至少具有晶体管、在表面具备该晶体管的半导体基板、在该半导体基板上设置的多层布线结构和配置在该多层布线结构最上层的电极焊盘，前述多层布线结构在前述半导体基板上由多个布线层和配置在这些布线层之间的层间绝缘膜构成，前述布线层彼此间通过贯通前述层间绝缘膜的贯通孔电连接，并且，前述晶体管和前述电极焊盘通过前述多层布线结构电连接，其特征在于，前述层间绝缘膜采用本发明的前述绝缘膜材料形成。
另外，本发明的半导体装置至少具有晶体管、在表面具备该晶体管的半导体基板、在该半导体基板上设置的多层布线结构和配置在该多层布线结构最上层的电极焊盘，前述多层布线结构在前述半导体基板上由多个布线层和 配置在这些布线层之间的层间绝缘膜构成，前述布线层彼此间通过贯通前述层间绝缘膜的贯通孔电连接，并且，前述晶体管和前述电极焊盘通过前述多层布线结构电连接，其特征在于，前述层间绝缘膜上具有采用本发明的前述绝缘膜材料形成的蚀刻用终止膜以及化学机械研磨用终止膜中的至少一种。
这些半导体装置具有多层布线结构，所述多层布线结构包含采用本发明的前述绝缘膜材料所形成的层间绝缘膜、蚀刻用终止膜以及化学机械研磨用终止膜中的至少任一种，因此，可实现前述布线间的寄生电容的降低和前述布线电阻的降低，特别适于高速且可靠性高的闪存、DRAM、FRAM、MOS晶体管等。
本发明的半导体装置的制造方法的特征在于，至少包含在半导体基板的表面形成晶体管的晶体管形成工序、多层布线结构形成工序和在前述多层布线结构最上层形成电极焊盘的电极形成工序，所述多层布线结构形成工序通过重复进行如下工序形成多层布线结构：在被加工面上采用本发明的绝缘膜材料形成层间绝缘膜的层间绝缘膜形成工序；通过蚀刻对该层间绝缘膜形成布线用图案的布线图案形成工序；以及采用该布线用图案形成布线层的布线层形成工序。
就该半导体装置的制造方法而言，在晶体管形成工序中，在半导体基板的表面形成晶体管；在多层布线结构形成工序中，通过重复进行层间绝缘膜形成工序、布线图案形成工序以及布线层形成工序来形成多层布线结构，所述层间绝缘膜形成工序是在被加工面上采用本发明的绝缘膜材料形成层间绝缘膜的工序，所述布线图案形成工序是通过蚀刻对该层间绝缘膜形成布线用图案的工序，所述布线层形成工序是采用该布线用图案形成布线层的工序；在电极形成工序中，在前述多层布线结构最上层形成电极焊盘。
根据本发明，能够解决现有技术中存在的前述问题，能够提供：能够适合用于形成低介电常数且高强度的绝缘膜的绝缘膜材料；具有采用该绝缘膜材料形成的绝缘膜等且能够降低布线间的寄生电容的多层布线基板及其制造方法；以及，具有包含采用前述绝缘膜材料形成的绝缘膜的多层布线结构的、高速且可靠性高的半导体装置及其制造方法。
附图说明
图1是表示实施例2和比较例2中得到的绝缘膜的FT-IR光谱的图；
图2A是表示本发明的半导体装置制造方法的一个实例的工序图(之一)，该半导体装置具有包含采用本发明的绝缘膜材料形成的层间绝缘膜的多层布线结构；
图2B是表示本发明的半导体装置制造方法的一个实例的工序图(之二)，该半导体装置具有包含采用本发明的绝缘膜材料形成的层间绝缘膜的多层布线结构；
图2C是表示本发明的半导体装置制造方法的一个实例的工序图(之三)，该半导体装置具有包含采用本发明的绝缘膜材料形成的层间绝缘膜的多层布线结构；
图2D是表示本发明的半导体装置制造方法的一个实例的工序图(之四)，该半导体装置具有包含采用本发明的绝缘膜材料形成的层间绝缘膜的多层布线结构；
图2E是表示本发明的半导体装置制造方法的一个实例的工序图(之五)，该半导体装置具有包含采用本发明的绝缘膜材料形成的层间绝缘膜的多层布线结构；
图2F是表示本发明的半导体装置制造方法的一个实例的工序图(之六)，该半导体装置具有包含采用本发明的绝缘膜材料形成的层间绝缘膜的多层布线结构；
图2G是表示本发明的半导体装置制造方法的一个实例的工序图(之七)，该半导体装置具有包含采用本发明的绝缘膜材料形成的层间绝缘膜的多层布线结构；
图2H是表示本发明的半导体装置制造方法的一个实例的工序图(之八)，该半导体装置具有包含采用本发明的绝缘膜材料形成的层间绝缘膜的多层布线结构；
图2I是表示本发明的半导体装置制造方法的一个实例的工序图(之九)，该半导体装置具有包含采用本发明的绝缘膜材料形成的层间绝缘膜的多层布线结构；
图2J是表示本发明的半导体装置制造方法的一个实例的工序图(之十)，该半导体装置具有包含采用本发明的绝缘膜材料形成的层间绝缘膜的多层布 线结构；
图2K是表示本发明的半导体装置制造方法的一个实例的工序图(之十一)，该半导体装置具有包含采用本发明的绝缘膜材料形成的层间绝缘膜的多层布线结构；
图3是表示本发明的多层布线基板的一个实例的剖面示意图；
图4A是用于制造本发明半导体装置的一个实例的工序图(之一)；
图4B是用于制造本发明半导体装置的一个实例的工序图(之二)；
图4C是用于制造本发明半导体装置的一个实例的工序图(之三)；
图4D是用于制造本发明半导体装置的一个实例的工序图(之四)；
图5A是用于制造本发明半导体装置的一个实例的工序图(之五)；
图5B是用于制造本发明半导体装置的一个实例的工序图(之六)；
图6A是用于制造本发明半导体装置的一个实例的工序图(之七)；
图6B是用于制造本发明半导体装置的一个实例的工序图(之八)；
图6C是用于制造本发明半导体装置的一个实例的工序图(之九)；
图7A是用于制造本发明半导体装置的一个实例的工序图(之十)；
图7B是用于制造本发明半导体装置的一个实例的工序图(之十一)；
图7C是用于制造本发明半导体装置的一个实例的工序图(之十二)；
图8A是用于制造本发明半导体装置的一个实例的工序图(之十三)；
图8B是用于制造本发明半导体装置的一个实例的工序图(之十四)；
图9A是用于制造本发明半导体装置的一个实例的工序图(之十五)；
图9B是用于制造本发明半导体装置的一个实例的工序图(之十六)。
具体实施方式
(绝缘膜材料)
本发明的绝缘膜材料至少含有由下述结构式(1)表示的聚碳硅烷化合物，优选包含硅烷化合物，根据需要进一步包含溶剂和其他成分等。
结构式(1)
其中，前述结构式(1)中，R1在n个重复单元中相互相同或者不同， 表示碳原子数1～4的烃以及芳香族烃中的任一种。R2在n个重复单元中相互相同或者不同，表示碳原子数1～4的烃以及芳香族烃中的任一种。n表示5～5000的整数。
-聚碳硅烷化合物-
作为前述聚碳硅烷化合物，只要具有硅烷醇基，具有由前述结构式(1)表示的结构，就没有特别限制，可以根据目的适当选择，但作为其整体结构，优选具有对称性。在该情况下，若形成绝缘膜时，则能够形成尺寸大且均匀的空孔，因此即使空孔率上升，也能够维持膜强度。
另外，由于前述聚碳硅烷化合物具有硅烷醇基，因此显示亲水性，能够与其他亲水性溶剂或者亲水性化合物容易地混合，与以往非常难以混合的硅烷化合物的混合也变得容易。另外，如后所述，通过硅烷醇基的脱水缩合反应促进聚碳硅烷化合物的交联，能够形成高强度的绝缘膜。
进而，前述聚碳硅烷化合物在结构中富含烃或芳香族烃，因此，能充分获得所得绝缘膜与多孔质膜的蚀刻选择比，能够适合在绝缘膜的形成中使用，所述绝缘膜适于蚀刻时的终止膜、化学机械研磨时的终止膜等中。
作为对前述聚碳硅烷化合物是否具有由前述结构式(1)表示的结构进行确认的方法，并无特别限制，可以根据目的适当选择，例如，能够通过NMR进行分析。
前述结构式(1)中的R1，只要是在n个重复单元中相互相同或者不同，且表示碳原子数1～4的烃以及芳香族烃中的任一种即可，没有特别的限制，可以根据目的适当选择，例如，可举出甲基、乙基、丙基、丁基、乙烯基、苯基等。其中，从维持低的介电常数，并且得到高的膜强度的观点出发，优选举出甲基。
R2只要是在n个重复单元中相互相同或者不同，且表示碳原子数1～4的烃以及芳香族烃中的任一种即可，没有特别的限制，可以根据目的适当选择，例如，可举出亚甲基、亚乙基、亚丙基、异亚丙基、亚乙烯基、亚苯基等。其中，从比较容易形成微孔，且得到具有低介电常数和高强度的膜的观点出发，优选举出亚甲基。
n表示5～5000的整数。如果n小于5，则形成绝缘膜时，由于在50～400℃的惰性气体存在下进行的热处理，有时会蒸发掉前述聚碳硅烷化合物，如果 超过5000，则有时对溶剂的溶解性变差，难以用旋转涂布形成膜。
作为前述聚碳硅烷化合物的重均分子量，并无特别限制，可以根据目的适当选择，但优选为大于400且10000以下。
如果前述重均分子量为400以下，则在通过涂布形成绝缘膜时，有时一溶解于溶剂中就挥发，不仅难以形成膜，而且也得不到足够的膜强度，如果超过10000，则有时不仅使前述聚碳硅烷化合物溶解于前述溶剂而得的涂布液的粘性变高、涂布性降低，而且介电常数也上升。
作为前述重均分子量的测定方法，并无特别限制，可以根据目的适当选择，例如，可以通过凝胶渗透色谱(GPC)进行测定。
作为由前述结构式(1)表示的聚碳硅烷化合物中的硅烷醇基的含量([Si-OH]/聚碳硅烷化合物的重均分子量×100)，并无特别限制，可以根据目的适当选择，但优选为1～20重量％，更优选为7～18重量％。
此处，前述[Si-OH]意味着作为Si-OH所含有的OH的重量。
如果前述硅烷醇基的含量小于1重量％，则有时得到的绝缘膜的强度差，即使超过20重量％，有时也得不到与之相称的效果，不仅前述绝缘膜的强度降低，而且介电常数上升。
作为由前述结构式(1)表示的聚碳硅烷化合物的合成方法，并无特别限制，可以根据目的适当选择，可通过将聚碳硅烷中的硅氢键的氢原子取代为羟基来进行。其结果，获得导入了硅烷醇基的聚碳硅烷化合物。
在前述聚碳硅烷化合物的合成而言，优选使用氧化催化剂，作为该氧化催化剂，只要具有氧化作用就没有特别限制，可以根据目的适当选择，例如，可优选举出臭氧、二氧化锰、氯、硝酸、热浓硫酸、过氧化氢、高锰酸钾、重铬酸钾、氯化铜、氧化银、二氧化硫、四氧化锇、四丙基高钌酸铵、四丙基氢氧化铵、四正丁基氢氧化铵、四甲基氢氧化铵、N-甲基吗啉-N-氧化物、叔丁基过氧化氢等。
作为前述结构式(1)表示的聚碳硅烷化合物在前述绝缘膜材料中的含量，并无特别限制，可以根据目的适当选择，但优选为1～40质量％，更优选为5～20质量％。
如果前述含量小于1质量％，则有时得到的绝缘膜的强度差，如果超过40质量％，有时前述绝缘膜的面内膜厚分布变大。
-硅烷化合物-
当进一步含有前述硅烷化合物时，有利于能够进一步提高所得到绝缘膜的膜强度，含有前述硅烷化合物对于多层布线中的层间绝缘膜的利用来说是有用的。
作为前述硅烷化合物，并无特别限制，可以根据目的适当选择，但从容易与前述结构式(1)表示的聚碳硅烷化合物形成键的角度考虑，优选至少含有烷氧基、硅氮键、氯基、烷基氨基以及羟基中的任一种。
作为前述含有烷氧基的硅烷化合物，并无特别限制，可以根据目的适当选择，可举出乙酰氧基甲基二甲基乙酰氧基硅烷、乙酰氧基甲基三乙氧基硅烷、乙酰氧基甲基三甲氧基硅烷、乙酰氧基三甲基硅烷、烯丙氧基三甲基硅烷、烯丙基三乙氧基硅烷、烯丙基三甲氧基硅烷、4-氨基丁基三乙氧基硅烷、4-氨基丁基三甲氧基硅烷、双(三乙氧基甲硅烷基)甲烷、双(三乙氧基甲硅烷基)乙烯、双(三甲氧基甲硅烷基)乙烷、双(三甲氧基甲硅烷基)己烷、溴苯基三甲氧基硅烷、氯甲基甲基二乙氧基硅烷、氯甲基三乙氧基硅烷、氯甲基三甲氧基硅烷、3-氯丙基三乙氧基硅烷、3-氯丙基三甲氧基硅烷、环己基乙基二甲氧基硅烷、环己基甲基二甲氧基硅烷、环己基三甲氧基硅烷、环戊基三甲氧基硅烷、二乙氧基二乙烯基硅烷、1，3-二甲基四甲氧基二硅氧烷、二苯基二乙氧基硅烷、1，3-二乙烯基四乙氧基二硅氧烷、六甲氧基二硅烷、正己基三乙氧基硅烷、巯基甲基甲基二乙氧基硅烷、巯基甲基三甲氧基硅烷、甲基二乙氧基硅烷、甲基二甲氧基硅烷、甲基三乙氧基硅烷、甲基三甲氧基硅烷、五氟苯基丙基三甲氧基硅烷、苯基二乙氧基硅烷、苯基二甲基乙氧基硅烷、苯基三乙氧基硅烷、苯基三甲氧基硅烷、四乙氧基硅烷、四甲氧基硅烷、三乙氧基氟硅烷、三乙氧基硅烷、乙烯基甲基二乙氧基硅烷、乙烯基三乙氧基硅烷、乙烯基三甲氧基硅烷、乙烯基甲基二乙氧基硅烷、乙烯基苯基二乙氧基硅烷、三乙烯基乙氧基硅烷等。这些可以单独使用1种，也可以并用2种以上。
作为前述含有硅氮键的硅烷化合物，并无特别限制，可以根据目的适当选择，可举出二正丁基四甲基二硅氮烷、1，3-二乙烯基四甲基二硅氮烷、六甲基二硅氮烷、1，1，3，3-四甲基二硅氮烷、1，1，3，3-四苯基二甲基二硅氮烷等。
另外，除了这些硅烷化合物以外，如果至少含有氮元素，也可以使用例 如双(三甲基甲硅烷基)尿素、2，2，5，5-四甲基-2，5-二硅杂-1-氮杂环戊烷、N-(三甲基甲硅烷基)乙酰胺等硅烷化合物。这些可以单独使用1种，也可以并用2种以上。
作为前述含有氯基的硅烷化合物，并无特别限制，可以根据目的适当选择，可举出三甲基氯硅烷、二甲基二氯硅烷、甲基三氯硅烷、三乙基氯硅烷、二乙基二氯硅烷、乙基三氯硅烷、4-[2-(三氯甲硅烷基)乙基]吡啶、(N，N-二甲基氨基)二甲基氯硅烷等。这些可以单独使用1种，也可以并用2种以上。
作为前述含有烷基胺基的硅烷化合物，并无特别限制，可以根据目的适当选择，可举出(N，N-二甲基氨基)二甲基氯硅烷、(N，N-二甲基氨基)二甲基硅烷、三甲基甲硅烷基二甲基胺、三甲基甲硅烷基二乙基胺、三乙基甲硅烷基二甲基胺、三乙基甲硅烷基二乙基胺、二甲基氨基甲基乙氧基硅烷、双(二甲基氨基)二苯基硅烷等。这些可以单独使用1种，也可以并用2种以上。
作为前述含有羟基的硅烷化合物，只要是在前述溶剂中具有羟基，就没有特别限制，可以根据目的适当选择，可举出1，4-双(羟基二甲基甲硅烷基)苯、叔丁基二甲基硅烷醇、二苯基硅烷二醇、三乙基硅烷醇、2-(三甲基甲硅烷基)乙醇、三苯基硅烷醇、甲基硅烷醇钠盐等。这些可以单独使用1种，也可以并用2种以上。
另外，硅烷化合物也可以含有下述通式(1)～(3)中任一式所表示的化合物。
通式(1)
通式(2)
通式(3)
前述通式(1)～(3)中，R1、R2和R3相互独立地表示氢、碳原子数1～4的脂肪族烃基、含有取代基或不含取代基的碳原子数6～8的芳香族烃基、或者含有取代基或不含取代基的碳原子数4～8的杂芳香族基，X1、X2和X3相互独立地表示氯基、羟基、碳原子数1～3的烷氧基或者碳原子数1～4的烷基氨基。其中，前述通式(1)～(3)中的R1、R2和R3中的至少任一种包含具有至少1个不饱和键的基团。作为前述具有不饱和键的基团，并无特别限制，例如，可以从公知的被称作不饱和烃基、芳香族烃基、杂芳香族基的基团中适当选择。作为具有这种不饱和键的基团，例如，可举出乙烯基、丙烯酰基、苄基、苯基、羰基、羧基、重氮基、叠氮基、肉桂酰基、丙烯酸酯基、亚肉桂基、氰基亚肉桂基、呋喃基戊二烯(Furyl pentadiene)基、对亚苯基二丙烯酸酯基、吡啶基等。其中，乙烯基、苯基、吡啶基通过光照射容易快速地发生化学反应，因此更优选。另外，对于一分子中所含有的具有不饱和键的基团的数量，并无特别限制。
另外，硅烷化合物也可以包括氮介入化合物(窒素介在化合物)，该氮介入化合物是对从下述通式(1)～(3)中的任一式表示的化合物所组成的组中选出的至少2个化合物，分别除去X1、X2和X3中的至少任一种基团，并通过氮使其互相结合而得到。
通式(1)
通式(2)
通式(3)
前述通式(1)～(3)中，R1、R2和R3相互独立地表示氢、碳原子数1～4的脂肪族烃基、含有取代基或不含取代基的碳原子数6～8的芳香族烃基、或者含有取代基或不含取代基的碳原子数4～8的杂芳香族基，X1、X2和X3相互独立地表示氯基、羟基、碳原子数1～3的烷氧基或者碳原子数1～4的烷基氨基。其中，前述通式(1)～(3)中的R1、R2和R3的至少任一种包含具有至少1个不饱和键的基团。前述具有不饱和键的基团与前述的基团同样。
前述氮介入化合物优选包括下述通式(4)～(7)中的任一式所表示的化合物。
通式(4)
通式(5)
通式(6)
通式(7)
前述通式(4)～(7)中，R1、R2和R3相互独立地表示氢、碳原子数1～4的脂肪族烃基、含有取代基或不含有取代基的碳原子数6～8的芳香族烃基、或者含有取代基或不含有取代基的碳原子数4～8的杂芳香族基，X1、X2和X3相互独立地表示氯基、羟基、碳原子数1～3的烷氧基、或者碳原子数1～4的烷基氨基。n表示3～5的整数。其中，前述通式(4)～(7)中的R1、R2和R3的至少任一种包含具有至少1个不饱和键的基团。
作为前述硅烷化合物在前述绝缘膜材料中的含量，并无特别限制，可以根据目的适当选择，但优选为20～70质量％，更优选为30～60质量％。
如果前述含量小于20质量％，则有时得不到通过添加前述硅烷化合物所带来的前述绝缘膜的膜强度提高的效果，如果超过70质量％，则有时前述绝缘膜的介电常数上升。
-溶剂-
作为前述溶剂，只要由前述结构式(1)表示的聚碳硅烷化合物在其中可溶即可，没有特别限制，可以根据目的适当选择，例如，可举出水、甲醇、乙醇、丙醇、环己酮、丙酮、甲基异丁基酮、甲基乙基酮、甲基溶纤剂、乙基溶纤剂、辛烷、癸烷、己烷、丙二醇、丙二醇单甲醚乙酸酯、二噁烷、二乙醚、二乙二醇、硫酸二甲酯、丙二醇单甲醚、丙二醇单乙醚、丙二醇单丙醚、四氢呋喃等。这些可以单独使用1种，也可以并用2种以上。
作为前述溶剂在前述绝缘膜材料中的含量，可以根据由前述结构式(1)表示的聚碳硅烷化合物、前述硅烷化合物等的含量适当决定。
-其他成分-
作为前述其他成分，只要不损害本发明的效果就没有特别限制，可以根据目的适当选择，例如，可举出金属醇盐、公知的各种添加剂等。
作为前述金属醇盐，并无特别限制，可以根据目的适当选择，例如，可举出二乙基二乙氧基锗、乙基三乙氧基锗、甲基三乙氧基锗、四乙氧基锗、四甲氧基锗、三乙基甲氧基锗、二正丁基二甲氧基锡、乙醇铝、乙醇锑、甲 醇锑、三乙醇砷、乙醇硼、甲醇硼、乙醇钙、甲醇钙、乙醇镓、四乙氧基锗、四甲氧基锗、乙醇铪、乙醇铁、乙醇镁、甲醇锰、乙醇钼、乙醇铌、乙醇钾、甲醇钾、乙醇钠、异丙醇锶、乙醇钽、甲醇钽、乙醇碲、乙醇锡、甲醇锡、丁醇钛、乙醇钛、甲醇钛、乙醇钨、三丙醇钒、异丙醇钇、乙醇锆等。
作为前述其他成分在前述绝缘膜材料中的含量，可以根据由前述结构式(1)表示的聚碳硅烷化合物和前述溶剂的种类、含量等适当决定。
由于本发明的前述绝缘膜材料含有由前述结构式(1)表示的聚碳硅烷化合物，因此能够形成低介电常数且膜强度高的绝缘膜，能够适合用于以下的制造本发明的多层布线基板、本发明的半导体装置等中。
(多层布线基板)
本发明的多层布线基板至少具有基板和多层布线结构，还具有根据需要适当选择的其他部件(层或膜)。
-基板-
作为前述基板，对于其形状、结构、大小、材质(材料)等并无特别限制，可以根据目的适当选择，但优选为树脂基板，例如，可优选举出玻璃环氧基板、聚酯基板、聚酰亚胺基板、双马来酰亚胺-三嗪树脂基板、热固性聚亚苯醚基板、氟树脂基板、陶瓷基板等。
-多层布线结构-
前述多层布线结构在前述基板上，由多个布线层和在这些布线层之间配置的层间绝缘膜构成，并且，前述布线层彼此间通过贯通前述层间绝缘膜的贯通孔电连接。
-布线层-
作为前述布线层，对其材料、形状、结构、厚度等并无特别限制，可以根据目的适当选择。
前述布线层隔着前述层间绝缘膜进行层叠，作为该层叠数，并无特别限制，可以根据目的适当选择，但从提高电路的集成度的观点考虑，优选为4以上。
另外，前述布线层通过在前述层间绝缘膜中形成的贯通孔(导孔(viahole)或者通孔(through hole))进行电连接。
-层间绝缘膜-
前述层间绝缘膜采用本发明的前述绝缘膜材料来形成。
作为前述层间绝缘膜的形成方法，并无特别限制，可以根据目的适当选择，例如，可通过在被加工面上涂布本发明的前述绝缘膜材料来进行。
作为前述被加工面，并无特别限制，可根据目的适当选择，例如，可举出基板或前述层间绝缘膜以外的绝缘膜的表面，具体可举出硅晶片等基板、各种氧化膜等的表面。
作为前述涂布方法，并无特别限制，可以根据目的适当选择，例如，可举出旋涂法、浸渍涂布法、捏合涂布法、帘幕涂布法、刮刀涂布法等。其中，从涂布效率等角度考虑，优选为旋涂法。采用该旋涂法时，作为其条件，例如，旋转数是100～10000rpm左右，优选为800～5000rpm，时间是1秒钟～10分钟左右，优选为10～90秒钟。
前述层间绝缘膜的形状、结构、大小等诸物性并无特别限制，可以根据目的适当选择，但优选具有以下的厚度、介电常数、膜强度等。
作为前述形状，并无特别限制，可以根据目的适当选择，例如，可举出整面膜形状、图案状等。
作为前述结构，并无特别限制，可以根据目的适当选择，例如，可以是单层结构，也可以是层叠结构。
当前述低介电常数膜为前述图案状的情况下，以及是具有前述层叠结构的情况下，各图案和各层的介电常数可以相同，也可以各自不同。
作为前述大小，并无特别限制，可以根据目的适当选择，但优选为与已有的多层布线基板的大小相对应的大小。
作为前述厚度，并无特别限制，可以根据目的适当选择，例如，就多层布线基板而言，其结构上通常为10nm～1μm，优选为10～500nm，更优选为10～300nm。
如果前述厚度小于10nm，则有时产生针孔等结构缺陷，如果超过500nm，则尤其是在用干式蚀刻进行加工时，有时难以取得与抗蚀图案的选择比。
作为前述介电常数，并无特别限制，可以根据目的适当选择，但介电常数越低越理想，具体来说，优选为3.0以下，更优选为2.8以下。
前述介电常数，例如可以在前述层间绝缘膜上形成金电极，并采用介电 常数测定器等进行测定。
作为前述膜强度，并无特别限制，可以根据目的适当选择，但优选为5GPa以上，更优选为10GPa以上。
如果前述膜强度小于5GPa，则有时强度不足，前述层间绝缘膜不能应用于前述多层布线基板。
作为前述膜强度的测定方法，并无特别限制，可以根据目的适当选择，例如，可以采用纳米压痕技术测定器进行测定。
另外，作为本发明的前述多层布线基板的其他方式，可适当举出在前述多层布线结构中，在由本发明的前述绝缘膜材料形成的层间绝缘膜或者以往的多孔质二氧化硅膜等层间绝缘膜上，具有采用本发明的前述绝缘膜材料形成的蚀刻用终止膜、化学机械研磨用终止膜(CMP终止膜)的多层布线基板。这种情况下，通过含有由前述结构式(1)表示的聚碳硅烷化合物的本发明的前述绝缘膜材料形成的前述蚀刻用终止膜及前述CMP终止膜，是低介电常数的膜，而且膜强度高，因此，容易形成微细图案。
作为前述蚀刻用终止膜及前述CMP终止膜的物理性质，优选为与上述层间绝缘膜的物理性质同样。
本发明的多层布线基板具有前述多层布线结构，前述多层布线结构包含采用本发明的前述绝缘膜材料形成的介电常数更低且耐损伤性优良的前述层间绝缘膜、前述蚀刻用终止膜以及前述CMP终止膜中的至少任一种(绝缘膜)，因此，寄生电容降低，能够实现信号传播速度的高速化，能够特别适合用于要求应答速度的高速化的IC、LSI等高集成度的半导体集成电路装置等。
本发明的前述布线基板可以通过公知的方法进行制造，可以采用以下的本发明的多层布线基板的制造方法来合适地制造。
-多层布线基板的制造方法-
前述多层布线基板的制造方法包含重复进行层间绝缘膜形成工序、布线图案形成工序和布线层形成工序，优选的是，包含蚀刻用终止膜形成工序、化学机械研磨用终止膜形成工序等，还包含根据需要适当选择的其他工序。
<层间绝缘膜形成工序>
前述层间绝缘形成工序是在被加工面上采用本发明的前述绝缘膜材料形 成层间绝缘膜的工序。
作为前述被加工面，并无特别限制，可以根据目的适当选择，例如，可举出基板或者前述层间绝缘膜以外的绝缘膜的表面，具体可举出硅晶片等基板、各种氧化膜等的表面。
作为前述层间绝缘膜的形成方法，并无特别限制，可以根据目的适当选择，例如，适合举出涂布。
作为前述涂布的方法，并无特别限制，可以根据目的适当选择，例如，可举出旋涂法、浸渍涂布法、捏合涂布法、帘幕涂布法、刮刀涂布法等。其中，从涂布效率等观点考虑，优选为旋涂法。使用该旋涂法时，作为其条件，例如，旋转数是100～10000rpm左右，优选为800～5000rpm，时间是1秒钟～10分钟左右，优选为10～90秒钟。
就前述层间绝缘膜形成工序而言，优选在形成前述层间绝缘膜(涂布前述绝缘膜材料)后，进行热处理。这种情况下，能够抑制由前述结构式(1)表示的聚碳硅烷化合物中的烃或芳香族烃等的氧化。
前述热处理(烧成)可以根据目的适当选择其温度、环境气体等条件，作为前述温度，优选为50～400℃，更优选为80～350℃。
如果前述温度小于50℃，则有时前述溶剂残留于膜中，得不到足够的膜强度，如果超过400℃，则有时由前述结构式(1)表示的聚碳硅烷化合物中的硅碳键分解。
作为前述环境气体，由于担心在大气中因氧的参入而导致介电常数的上升，因此，优选为在惰性气体存在下、减压下等，作为前述惰性气体，例如，可适当举出氮等。
另外，采用本发明的绝缘膜材料形成含硅绝缘膜后，可以对前述含硅绝缘膜单独照射至少一种光或组合照射。
前述用于照射的光，只要在减压或常压下能与具有不饱和键的基团反应而产生光聚合即可，并无特别限制，例如，可例示紫外线(UV)、电子射线、激光、X射线、微波等。其中，优选为紫外线或者电子射线。从照射效率的观点出发，优选在真空中照射紫外线，可以根据需要适当选择。
紫外线分类成波长315nm～400nm的UV-A、波长280nm～315nm的UV-B、波长200nm～280nm的UV-C、波长10nm～200nm的VUV(真空紫外线：Vacuum Ultra Violet)。作为前述用于照射的紫外线可采用其中的任一种，但特别优选为UV-C。这是因为，能够同时在广大范围有效地照射，能够实现短时间处理。在照射时，为了压力调节或者改性，可以流通氮气、氩气等惰性气体。另外，在400℃以下的温度范围内，以恒温或者多级加热方式边加热边照射。这是为了促进光聚合反应，能够以更短的时间进行处理，但也可以根据需要进行适当选择。
通过以上工序，在前述被加工面上，采用本发明的前述绝缘膜材料形成前述层间绝缘膜。
<布线图案形成工序>
前述布线图案形成工序是通过蚀刻对前述层间绝缘膜形成布线用图案的工序。
前述布线用图案可通过如下方法形成：在前述层间绝缘膜上例如采用公知的抗蚀材料形成抗蚀膜，采用通过对该抗蚀膜进行选择曝光和显影所形成的所希望的图案，对前述绝缘膜进行蚀刻。
作为前述蚀刻的方法，并无特别限制，可以根据目的适当选择，可以是干式蚀刻，也可以是湿式蚀刻，例如，可适当举出等离子体处理、药液的涂布等。
通过以上工序，形成前述布线用图案。
<布线层形成工序>
前述布线层形成工序是采用前述布线用图案形成布线层的工序。
前述布线层的形成可通过如下方法进行：例如，在通过对前述层间绝缘膜进行蚀刻而形成的前述布线用图案中的空隙部，被覆作为布线前驱体的导体。
前述导体的被覆可以采用公知的镀敷方法如非电解镀敷、电解镀敷等常用镀敷法进行。
通过以上工序，形成前述布线。
并且，通过重复进行前述层间绝缘膜形成工序、前述布线图案形成工序以及前述布线层形成工序这一系列工序，可以制造电路集成度高的多层布线基板。
<蚀刻用终止膜形成工序>
前述蚀刻用终止膜形成工序是在前述层间绝缘膜上采用本发明的前述绝缘膜材料形成蚀刻用终止膜的工序，优选利用得到的蚀刻用终止膜，在前述布线图案形成工序之时进行蚀刻。
前述蚀刻用终止膜的形成可以与前述层间绝缘膜形成工序同样地进行。另外，得到的蚀刻用终止膜由本发明的前述绝缘膜材料形成，因此膜强度高，能够容易形成微细图案(布线用图案)。
<化学机械研磨用终止膜形成工序>
前述化学机械研磨用终止膜(CMP终止膜)形成工序，是在通过最后的前述层间绝缘膜形成工序所获得的层间绝缘膜上，采用本发明的前述绝缘膜材料形成CMP终止膜的工序，在最后的前述布线层形成工序之后，优选对所形成的多层布线结构的最表面进行化学机械研磨。
前述CMP终止膜的形成可以与前述层间绝缘膜形成工序同样地进行。另外，得到的CMP终止膜由本发明的前述绝缘膜材料形成，因此膜强度高，在化学机械研磨之时，能够保护前述层间绝缘膜。
本发明的多层布线基板的制造方法可以适合用于制造各种多层布线基板，能够特别适合用于制造本发明的多层布线基板。
(半导体装置)
本发明的半导体装置至少具有半导体基板、晶体管、多层布线结构和电极焊盘，还具有根据需要适当选择的其他部件。
-半导体基板和晶体管-
作为前述半导体基板，对其形状、结构、大小、厚度等并无特别限制，可以根据目的适当选择。
前述晶体管形成于前述半导体基板的表面。作为该晶体管并无特别限制，可以根据目的适当选择，可适合举出MOS型晶体管。
-多层布线结构-
前述多层布线结构被设置在前述半导体基板上，由多个布线层和在这些布线层之间配置的层间绝缘膜构成，前述布线层彼此间通过贯通前述层间绝缘膜的贯通孔电连接，并且，前述层间绝缘膜采用本发明的前述绝缘膜材料来形成。
还有，前述多层布线结构与本发明的前述多层布线基板中的前述多层布线结构同样，其详细内容如上所述。
另外，作为本发明的半导体装置的其他方式，可适当举出在前述多层布线结构中，在由本发明的前述绝缘膜材料形成的前述层间绝缘膜或者多孔质二氧化硅膜等以往的层间绝缘膜上具有采用本发明的前述绝缘膜材料形成的蚀刻用终止膜、化学机械研磨用终止膜(CMP终止膜)的半导体装置。这种情况下，前述蚀刻用终止膜和前述CMP终止膜是低介电常数的膜，而且膜强度高，因此，微细图案的形成变得容易。
-电极焊盘-
前述电极焊盘配置在前述多层布线结构的最上层。另外，前述电极焊盘与前述晶体管通过前述多层布线结构电连接。
前述电极焊盘，只要具有使半导体装置内的布线与引线等电连接的功能即可，对其形状、结构、大小等并无特别限制，可以根据目的适当选择。
本发明的半导体装置具有前述多层布线结构，前述多层布线结构包含采用本发明的前述绝缘膜材料而形成的低介电常数且膜强度高的层间绝缘膜、蚀刻用终止膜以及CMP终止膜中的至少任一种，因此，能够实现前述布线间的寄生电容的降低和前述布线电阻的降低，高速且可靠性高。因此，例如，特别适合于闪存、DRAM、FRAM、MOS晶体管等。
本发明的前述半导体装置可以通过公知的方法进行制造，可以通过以下本发明的半导体装置的制造方法合适地制造。
(半导体装置的制造方法)
本发明的半导体装置的制造方法，至少包含晶体管形成工序、多层布线结构形成工序和电极焊盘形成工序，还包含根据需要适宜选择的其他工序。
<晶体管形成工序>
前述晶体管形成工序是在半导体基板的表面形成晶体管的工序。
前述晶体管的形成可通过如下方法进行：例如，在硅基板的表面，形成漏极区域和源极区域，在被这些区域夹着的沟道区域上，通过氧化硅膜配置栅电极。
通过以上工序，在前述半导体基板的表面形成前述晶体管。
<多层布线结构形成工序>
前述多层布线结构形成工序是通过重复进行层间绝缘膜形成工序、布线图案形成工序和布线形成工序来形成多层布线结构的工序。
前述层间绝缘膜形成工序、前述布线图案形成工序以及前述布线形成工序与本发明的前述多层布线基板的制造方法中的各工序同样，其详细内容如上所述。
另外，在前述多层布线结构形成工序中，优选进一步包含蚀刻用终止膜形成工序、化学机械研磨用终止膜(CMP终止膜)形成工序。
前述蚀刻用终止膜形成工序是在层间绝缘膜上采用本发明的前述绝缘膜材料形成蚀刻用终止膜的工序。
前述CMP终止膜形成工序是在通过最后的前述层间绝缘膜形成工序所得到的层间绝缘膜上，采用本发明的前述绝缘膜材料形成CMP终止膜的工序。
这些工序与本发明的前述多层布线基板的制造方法中的前述蚀刻用终止膜形成工序和前述CMP终止膜形成工序同样，其详细内容如上所述。
通过以上工序，在前述半导体基板上形成前述多层布线结构。
<电极焊盘形成工序>
前述电极焊盘形成工序是在前述多层布线结构的最上层形成电极焊盘的工序。
作为前述电极焊盘的形成方法，并无特别限制，可以从公知的方法中适当选择。
作为前述电极焊盘的形成位置，只要是前述多层布线结构的最上层，且能通过前述多层布线结构与前述晶体管电连接的位置即可，没有特别限制，可以适当选择。
通过以上工序，在前述多层布线结构的最上层形成前述电极焊盘，得到本发明的半导体装置。
本发明的半导体装置的制造方法，可适合用于制造本发明的前述半导体装置，实现前述布线间的寄生电容的降低和前述布线电阻的降低，能够有效地制造出可实现信号传播速度高速化且高性能的半导体装置。
下面，通过实施例和比较例对本发明作更具体的说明，但是，本发明并 不限于下述实施例。
(实施例1)
-绝缘膜材料的制备-
将聚碳硅烷(“NIPSI-L”；重均分子量＝约400，日本カ一ボン制造)10g、甲基异丁基酮60g(0.6mol)以及乙醇9g(0.2mol)加入到反应容器中，在60℃的恒温下，用滴液漏斗以2mL/min的条件滴加60～61质量％的硝酸水10(在水中0.1mol)，滴加结束后，进行7小时的熟化反应。接下来，用分液漏斗，使反应物溶解于二乙醚，添加大量的水和碳酸氢钠，水洗至pH值为5，除去过量的硝酸。为了除去用于除去硝酸的水，进行过滤，然后，添加甲基异丁基酮200mL，用旋转蒸发仪除去二乙醚直至反应溶液为100mL，制备出绝缘膜材料。
-绝缘膜的制作-
通过旋涂法，以旋转数2000rpm、涂布时间30秒钟的条件将得到的绝缘膜材料0.001mL涂布在Si基板上，使得厚度为200nm。接下来，将该硅基板放置在设定为200℃的加热板上，以3分钟的条件进行前述溶剂的干燥。进一步，在氧浓度100ppm以下的氮气环境的电炉中，以400℃、30分钟的条件进行烧成(退火处理)，制作出绝缘膜。
(实施例2)
-绝缘膜材料的制备和绝缘膜的制作-
在实施例1中，将重均分子量为约400的聚碳硅烷10g，用重均分子量为约2200的聚碳硅烷(“NIPSI-L”；日本カ一ボン制造)10g来替代，除此以外，与实施例1同样地操作，制备出绝缘膜材料。
进一步，采用得到的绝缘膜材料，与实施例1同样地操作，制作出绝缘膜。
(实施例3)
-绝缘膜的制作-
通过旋涂法，以旋转数2000rpm、涂布时间30秒钟的条件将实施例2中 得到的绝缘膜材料0.001mL涂布在Si基板上，使得厚度为200nm。接下来，对该硅基板在60℃、3分钟的条件下进行前述溶剂的干燥，制作出绝缘膜。还有，在前述溶剂干燥后，不进行烧成。
(实施例4)
-绝缘膜材料的制备和绝缘膜的制作-
在实施例1中，将重均分子量为约400的聚碳硅烷10g，用重均分子量为约29000的聚碳硅烷(“NIPSI-L”；日本カ一ボン制造)10g来替代，除此以外，与实施例1同样地操作，制备出绝缘膜材料。
进一步，采用得到的绝缘膜材料，与实施例1同样地操作，制作出绝缘膜。
此处，对在实施例1、2和4中得到的绝缘膜材料，通过下述方法测定绝缘膜材料中的聚碳硅烷的重均分子量以及硅烷醇量。结果示于表1中。
<重均分子量的测定>
绝缘膜材料中的聚碳硅烷的重均分子量通过凝胶渗透色谱(GPC)进行确认。结果，在实施例1中为约400，在实施例2中为约2200，在实施例4中为约29000，重均分子量没有较大变化。
<硅烷醇量的测定>
将绝缘膜材料0.001mL溶解于氘代氯仿(重クロロホルム)0.4mL中，通过核磁共振法(NMR)，以“重量％”的形式算出各绝缘膜材料中的硅烷醇生成量(含量)([Si-OH]/绝缘膜材料中的聚碳硅烷的重均分子量×100)。
另外，同时判明了绝缘材料中的聚碳硅烷化合物的主要结构为由下述结构式(2)表示。
结构式(2)
其中，前述结构式(2)中，重复单元数n通过利用GPC测定的前述重均分子量来算出。
另外，对实施例1～4中得到的绝缘膜，通过下述方法测定介电常数和膜 强度。结果示于表1中。
<介电常数的测定>
在制作于低电阻基板上的绝缘膜上制作直径1mm的金属极，采用连接有1MHz、1V的交流电源的探针测定电容，根据该电容和通过分光椭偏仪测定的前述绝缘膜的厚度，算出介电常数。
<膜强度的测定>
对绝缘膜，采用纳米压痕技术测定器，以压痕量20nm的条件进行测定。
(实施例5～8)
-绝缘膜材料的制备和绝缘膜的制作-
将实施例2中制备的绝缘膜材料(聚碳硅烷的重均分子量＝约2200)5g和表1所示的各硅烷化合物5g进行混合，制备出实施例5～8的绝缘膜材料。
对得到的绝缘膜材料，通过上述方法测定绝缘膜中的硅烷醇量。结果示于表1中。
另外，采用得到的绝缘膜材料，与实施例1同样地操作，制作出绝缘膜。
对得到的绝缘膜，通过上述方法测定介电常数和膜强度。结果示于表1中。
(实施例9～15)
-绝缘膜材料的制备和绝缘膜的制作-
将实施例1中制备的绝缘膜材料(聚碳硅烷的重均分子量＝约400)5g和表1所示的各硅烷化合物5g进行混合，制备出实施例9～15的绝缘膜材料。
对得到的绝缘膜材料，通过上述方法测定绝缘膜中的硅烷醇量。结果示于表1中。
另外，采用得到的绝缘膜材料，与实施例1同样地操作，制作出绝缘膜。
对得到的绝缘膜，通过上述方法测定介电常数和膜强度。结果示于表1中。
(实施例16～18)
-绝缘膜材料的制备和绝缘膜的制作-
将实施例1中制备的绝缘膜材料(聚碳硅烷的重均分子量＝约400)5g和表1所示的各硅烷化合物5g进行混合，制备出实施例16～18的绝缘膜材料(与实施例15同样的绝缘膜材料)。
对得到的绝缘膜材料，通过上述方法测定绝缘膜中的硅烷醇量。结果示于表1中。
另外，采用得到的绝缘膜材料，与实施例15同样地操作，制作出绝缘膜，对所制作的绝缘膜实施表1中所示的光照射(实施例16～18)。作为UV采用高压水银灯(波长200nm～600nm)，在规定温度下(没有记载为400℃的情况下为室温)照射10分钟。
对得到的绝缘膜，通过上述方法测定介电常数和膜强度。结果示于表1中。
(比较例1)
-绝缘膜的制作-
作为以往的蚀刻终止膜以及CMP终止膜，通过气相生长法制作SiC:O:H膜。这里，在比较例1中，由于绝缘膜通过气相生长法形成，因此不能测定硅烷醇生成率。
(比较例2)
-绝缘膜的制作-
作为绝缘膜材料，采用以往的层间绝缘膜形成用溶液(“セラメ一トNCS”；触媒化成工业制造)。通过上述方法测定该层间绝缘膜形成用溶液中的硅烷醇生成率，结果为0.4重量％。
通过旋涂法，以旋转数2000rpm、涂布时间30秒钟的条件将前述层间绝缘膜形成用溶液涂布在Si基板上，使得厚度为200nm。接下来，将该Si基板放置在设定为200℃的加热板上，以3分钟的条件进行溶剂的干燥。进一步，在氧浓度100ppm以下的氮气环境的电炉中，以400℃、30分钟的条件进行烧成，制作出绝缘膜。
对得到的比较例1～2的绝缘膜，通过上述方法测定介电常数和膜强度。结果示于表1中。
另外，作为促进交联的证据，将实施例2和比较例2中得到的绝缘膜的FT-IR光谱示于图1中。
由图1可知，实施例2的绝缘膜与比较例2的绝缘膜相比，交联被大幅度促进。
表1
由表1可知，采用含有硅烷醇基的实施例1～18的绝缘膜材料制作的绝缘膜的介电常数低，膜强度也良好。尤其是，实施例1～4的绝缘膜与以往的蚀 刻终止膜和CMP终止膜相比，其介电常数更低，采用混合有聚碳硅烷化合物和硅烷化合物的绝缘膜材料形成的实施例5～18的绝缘膜，与以往的层间绝缘膜相比，膜强度优良。另外，采用硅烷化合物包含具有不饱和键的基团的绝缘膜材料形成的实施例9～18的绝缘膜，能够以良好的平衡性兼具低介电常数和高膜强度。另外，对采用硅烷化合物包含具有不饱和键的基团的绝缘膜材料形成的绝缘膜进行光照射的实施例16～18的绝缘膜的膜强度优良。另外，将进行了退火处理的实施例1、2和4与未进行退火处理的实施例3相比，可知进行退火处理的情况下，膜强度提高。
另一方面，虽然采用不含有硅烷醇基的绝缘膜材料形成的比较例1的绝缘膜的膜强度优良，但是介电常数高。
(实施例19～22)
-半导体装置的制造-
采用本发明的绝缘膜材料形成层间绝缘膜，并按照如下方法制造具有包含该层间绝缘膜的多层布线结构的本发明的半导体装置。
首先，如图2A所示，在用元件间分离膜2分离的形成有源极扩散层5a、漏极扩散层5b、和形成具有侧壁绝缘膜3的栅电极4的晶体管层的Si晶片1上，如图2B所示，形成层间绝缘膜6(磷玻璃)和终止膜7，然后，形成电极取出用的接触孔。如图2C所示，通过溅射法在该接触孔中形成厚度为50nm的阻挡膜8(TiO)后，混合WF6和氢，进行还原，由此将由W形成的导体插件9(整面(blanket))填埋于该接触孔，形成导孔(via)，同时通过化学机械研磨(CMP)除去该导孔(via)以外的部分。
接下来，如图2D所示，在形成有前述导孔(via)的终止膜7上，形成厚度为30nm的由实施例1～4的任一例所制作的绝缘膜(以下，有时称作“实施例膜”)10，在其上层叠厚度为160nm的多孔质二氧化硅(“セラメ一トNSC”；触媒化成工业制造)膜11，将实施例膜12以30nm的厚度成膜在该多孔质二氧化硅膜11上。进一步，如图2E所示，对实施例膜12，采用实施了布线宽100nm、间隙100nm的第1层布线图案的抗蚀层作为掩模，并通过以CF4/CHF3气体为原料的F等离子体法进行加工，形成布线槽。此时，实施例膜10作为蚀刻时的终止膜起作用。然后，如图2F所示，在形成的布线槽 中，通过溅射法，形成厚度为10nm的用于防止布线材料(铜)向多孔质二氧化硅膜11扩散的阻挡膜13(TaN)。接下来，通过溅射法，在形成于前述布线槽的阻挡膜13的表面，形成厚度为10nm的在电解电镀时作为电极起作用的种子层(Cu)。接下来，通过电解电镀法，以600nm左右的厚度层叠铜布线14(Cu)后，通过化学机械研磨法(CMP)除去布线图案部以外的铜，通过气相生长法，形成厚度为30nm的作为终止膜(防扩散膜)15的SiN膜，形成第1层布线层(铜)。
接下来，如图2G所示，在终止膜(防扩散膜)15上，层叠厚度为180nm的多孔质二氧化硅膜16。在多孔质二氧化硅膜16上，形成厚度为30nm的实施例膜17。进一步，如图2H所示，在实施例膜17上形成厚度为160nm的多孔质二氧化硅膜18后，层叠厚度为30nm的实施例膜19。
如图2I所示，对这些绝缘层，将形成有导孔(via)图案的抗蚀层用作掩模，并通过以CF4/CHF3气体为原料的F等离子体法改变气体组成和压力，由此以实施例膜19、多孔质二氧化硅膜18、实施例膜17以及多孔质二氧化硅膜16的顺序进行加工，形成导孔(via)。接下来，将实施了第2层布线图案的抗蚀层用作掩模，通过以CF4/CHF3气体为原料的F等离子体法进行加工，形成布线槽。
如图2J所示，对所形成的导孔(via)和布线槽，通过溅射法，形成厚度为10nm的用于防止布线材料(铜)向多孔质二氧化硅膜18扩散的阻挡膜20(TaN)。接下来，在形成于前述布线槽的阻挡膜20的表面，形成厚度为10nm的电解电镀时作为电极起作用的种子层(Cu)。接着，通过电解电镀法，以1400nm的厚度层叠铜布线21(Cu)后，通过化学机械研磨法(CMP)除去布线图案部以外的铜。此时，实施例膜19作为CMP时的终止膜起作用。如图2K所示，通过气相生长法形成厚度为30nm的SiN膜22，形成第2层的导孔(via)和布线层(铜)。
下面，通过再次进行前述第2层的导孔(via)和布线层(铜)的形成，制造拥有具有第3层导孔(via)和布线层(铜)的3层结构的铜布线(该3层结构的铜布线相当于前述多层布线结构)的半导体装置。通过如上操作，制造100万个具有导孔(via)和铜布线相连续的连续导孔(via)的试制半导体装置，通过层间电容算出连续导孔(via)的成品率和有效的介电常数。结 果示于表2中。
(实施例23～26)
另外，在实施例19～22的半导体装置的制造工序中，将实施例膜10、12、17和19分别用通过气相生长法制作的SiC:O:H膜来替代，将多孔质二氧化硅膜11、16和18分别用由实施例5～8中的任一例所制作的绝缘膜(实施例膜)来替代，制造出半导体装置。在该半导体装置中，实施例膜11、16和18作为层间绝缘膜起作用。
(比较例3)
-半导体装置的制造-
在实施例19中，将实施例膜10和17用比较例1中制作的以往的蚀刻终止膜来替代，将实施例膜12和19用比较例1中制作的以往的CMP终止膜来替代，除此以外，与实施例19同样地操作，制造半导体装置。
这里，实施例19中的多孔质二氧化硅膜11、16和18相当于在比较例2中制作的以往的层间绝缘膜。
通过如上操作，制造100万个具有导孔(via)和铜布线相连续的连续导孔(via)的试制半导体装置，通过层间电容算出连续导孔(via)的成品率和有效的介电常数。结果示于表2中。
表2
由表2可知，具有包含采用本发明的前述绝缘膜材料形成的绝缘膜(层间绝缘膜、蚀刻终止膜、CMP终止膜)的多层布线结构的半导体装置，与使用比较例的绝缘膜的情况相比，布线间的有效介电常数低，可实现布线间的寄生电容的降低和布线电阻的降低，而且，制造成品率良好。
(实施例27)
-多层布线基板的制造-
实施例27是采用本发明的绝缘膜材料的本发明的多层布线基板的一个实例。
图3是用于说明关于制造作为本发明的多层布线基板的一个实例的积层印刷电路基板的一个实例的剖面示意图。
首先，在芯基板31(其是通常为包含玻璃纤维等增强用填料的树脂制品，包括在两面以微细图案形成的铜的布线层37、用于连接两面的布线层37的填充有绝缘树脂34的通孔35、以及在基板自身的内部形成的布线层38)的两表面上，采用本发明的前述绝缘膜材料形成层间绝缘膜32，进一步在层间绝缘膜32的表面涂布感光性的树脂材料，接下来，进行曝光和显影，形成导孔(via)36。接下来，在如此形成的层间绝缘膜32上，通过非电解电镀和随后的电解电镀析出铜来形成薄膜，对其形成图案，由此形成铜的布线层33。然后，重复从上述层间绝缘膜32的形成至布线层33的形成的工序，制造多层电路基板40。这里，多层电路基板40还具备焊锡凸块41和作为保护层起作用的阻焊层42，所述焊锡凸块41用于和外部电路的连接，其以与最上面的布线层33相接触的形式形成。
(实施例28)
-半导体装置及其制造-
实施例28是使用本发明的绝缘膜材料的本发明的半导体装置及其制造方法的一个实例。
首先，如图4A所示，例如，在硅晶片等半导体基板120的表面上，采用MOS晶体管等功能元件、电容元件等无源元件等，形成逻辑电路(未图示)、存储电路(未图示)等。接着，在半导体基板120上，采用本发明的前述绝缘膜材料形成层间绝缘膜122。层间绝缘膜122在半导体基板120上与布线层交替形成多层，但在图4A中，仅例示1层。层间绝缘膜122中形成有开口部124，在开口部124中，配设有用于与前述逻辑电路、前述存储电路等电连接的例如由铝(Al)构成的电极焊盘126。
在本实施例中，为了降低制造成本，以不将半导体基板120切割成单个半导体元件(半导体芯片)的状态，进行如下工序，但是，也可以将半导体基板120切割、分离成单个半导体元件后，进行如下工序。
接下来，如图4B所示，在电极焊盘126上，形成例如由金(Au)或铜(Cu)等构成的钉头凸块128。这里，钉头凸块128是采用用于引线键合技术的球键合方式在电极焊盘126上形成的凸块电极。钉头凸块128通过如下方法形成：在由金(Au)等构成的引线的顶端通过放电形成球后，采用用于引线键合用的毛细管，将球热压接于由铝等构成的电极焊盘126上，以固定引线的状态将毛细管提拉至上部，并在球上端部切断引线。
另外，也可以在形成钉头凸块128之前，对形成于半导体基板120上的各个半导体芯片进行检查或者试验，仅在检查或者试验合格的半导体芯片的电极焊盘126上形成钉头凸块128。这种情况下，由于不在次品半导体芯片的电极焊盘126上形成钉头凸块128，因此能够降低制造成本。
接下来，如图4C所示，在半导体基板120上载置树脂膜130(厚度60μm)。树脂膜130例如可以采用味之素株式会社制造的绝缘层形成用膜ABF。
接下来，如图4D所示，采用真空加压装置，在形成有层间绝缘膜122等的半导体基板120上贴附树脂膜130。即，将树脂膜130例如加热到150℃使其熔化，同时进行减压，由此在层间绝缘膜122上贴附树脂膜130，形成树脂层132。此处，钉头凸块128处于被树脂层132包埋的状态。
之后，例如，通过在170℃下进行1小时热处理，使树脂层132固化。
接下来，通过化学机械研磨(CMP)，研磨树脂层132的表层部和钉头凸块128的上部。结果，如图5A所示，树脂层132A(以下，将研磨后的树脂层表示为树脂层132A，与研磨前的树脂层132相区别)的被研磨面，露出钉头凸块128的上端面。
接下来，如图5B所示，在整个面上通过非电解电镀法形成由铜或镍形成的种子层138。种子层138的形成方法为，例如在调整并对树脂层132A表面附着催化剂等，然后，通过非电解电镀法形成种子层138。这样，形成例如由膜厚0.3～0.5μm的非电解电镀膜构成的种子层138。所述种子层138与上述钉头凸块128的端面露出部机械接触而形成，能够实现电导通。
接下来，如图6A所示，通过旋涂法，在整个面上形成光致抗蚀膜140。
接下来，采用光刻技术，在光致抗蚀膜140上形成到达种子层138的开口部142。开口部142用于形成布线144(参照图6C)。
接下来，如图6B所示，通过电镀法，在光致抗蚀膜140的开口部142内的种子层138上形成由Cu构成的布线144。
之后，如图6C所示，剥离光致抗蚀膜140。
接下来，如图7A所示，通过旋涂法，在布线144和种子层138上的整个面上形成光致抗蚀膜146。
接下来，采用光刻技术，形成到达布线144的开口部148。开口部148用于形成导体插件150(参照图7B)。
接下来，如图7B所示，通过电镀法，在开口部148内形成由Cu构成的导体插件150。
之后，如图7C所示，剥离光致抗蚀膜146。
接下来，如图8A所示，通过湿式蚀刻除去在布线144周围露出的种子层138。作为蚀刻液，例如，可以使用1～10％左右的过硫酸铵水溶液。蚀刻时间例如为2分钟左右。蚀刻除去种子层138之时，布线144、导体插件150的表面也被少许蚀刻。但是，由于种子层138的厚度与布线144、导体插件150的尺寸相比，非常小，因此，能够以短时间完成蚀刻。因此，在蚀刻种子层138之时，不会过度蚀刻布线144、导体插件150。
接下来，在半导体基板120上载置树脂膜152。作为树脂膜152，例如，可以与树脂膜130同样地使用味之素株式会社制造的绝缘层形成用膜ABF。
接下来，如图8B所示，采用真空加压装置，在形成有布线144和导体插件150的树脂层132A上贴附树脂膜152。具体来讲，将树脂膜152加热至例如150℃使其熔化，同时进行减压，由此在树脂层132A上贴附树脂膜152。这样，在树脂层132A上形成由树脂膜152构成的树脂层154。布线144和导体插件150处于由树脂层154包埋的状态。
接下来，在170℃下进行1小时热处理，使树脂层154固化。
接下来，如图9A所示，通过化学机械研磨(CMP)，研磨树脂层154的表层部和导体插件150的上部。以下，将研磨后的树脂层表示成树脂层154A，与研磨前的树脂层154相区别。
接下来，如图9B所示，在导体插件150上形成例如由Sn系焊锡构成的焊锡凸块156。
此处，以在导体插件150上直接形成焊锡凸块156的情况为例进行了说明，但是，也可以在导体插件150上形成由镍(Ni)、金(Au)等构成的阻挡金属膜(未图示)。如果在导体插件150上形成阻挡金属膜，在该阻挡金属膜上形成焊锡凸块156，则能够防止导体插件150的材料扩散至焊锡凸块156中。
接下来，采用由粘结材料固定金刚石粒子所形成的薄刃刀片，将半导体基板切割、分离成单个的半导体元件(半导体芯片)。这里，在预先将半导体基板切割、分离成单个半导体元件的情况下，当然不需要作上述处理。
通过以上所述，制造本发明的半导体装置。
就所述结构而言，半导体基板120的电极焊盘126通过钉头凸块128、含有种子层138的布线144、导体插件150以及焊锡凸块156，与外部电连接。
工业实用性
本发明的绝缘膜材料能够适合用于形成介电常数低、膜强度高的绝缘膜，例如层间绝缘膜、蚀刻用终止膜、化学机械研磨用终止膜(CMP终止膜)，特别适合用于多层布线基板、半导体装置。
本发明的多层布线基板能够实现信号传播速度的高速化，特别适合于要求应答速度高速化的半导体集成电路等。
本发明的半导体装置能够实现布线间的寄生电容的降低和布线电阻的降低，高速且可靠性高，适合于以闪存、DRAM、FRAM、MOS晶体管等为主的各种半导体装置。

Claims (12)

1.一种绝缘膜材料，其特征在于，至少含有具有用下述结构式（1）表示的结构的聚碳硅烷化合物，
结构式(1)
其中，所述结构式（1）中，R1在n个重复单元中相互相同或者不同，并表示碳原子数为1～4的烃和芳香族烃中的任一种；R2在n个重复单元中相互相同或者不同，并表示碳原子数为1～4的烃和芳香族烃中的任一种；n表示5～5000的整数，
并且，所述结构式（1）表示的聚碳硅烷化合物中的硅烷醇基的含量，即[Si-OH]/聚碳硅烷化合物的重均分子量×100，为1重量%～20重量%，
并且，该绝缘膜材料还含有硅烷化合物，并且该硅烷化合物是三乙烯基乙氧基硅烷。
2.根据权利要求1所述的绝缘膜材料，其中，所述聚碳硅烷化合物的重均分子量是大于400且10000以下。
3.一种多层布线基板，其特征在于，在基板上具有由多个布线层和绝缘膜构成且所述布线层彼此间电连接的多层布线结构；采用至少含有具有用下述结构式（1）表示的结构的聚碳硅烷化合物和硅烷化合物的绝缘膜材料形成含硅绝缘膜；对所述含硅绝缘膜单独照射至少一种光或者进行组合照射而得到，
结构式(1)
其中，所述结构式（1）中，R1在n个重复单元中相互相同或者不同，并表示碳原子数为1～4的烃和芳香族烃中的任一种；R2在n个重复单元中相互相同或者不同，并表示碳原子数为1～4的烃和芳香族烃中的任一种；n表示5～5000的整数，
并且，所述结构式（1）表示的聚碳硅烷化合物中的硅烷醇基的含量，即[Si-OH]/聚碳硅烷化合物的重均分子量×100，为1重量%～20重量%，
并且，所述硅烷化合物是三乙烯基乙氧基硅烷。
4.一种多层布线基板，其特征在于，在基板上具有多层布线结构，所述多层布线结构由多个布线层和在这些布线层之间配置的层间绝缘膜构成，并且所述布线层彼此间通过贯通所述层间绝缘膜的贯通孔电连接，
所述层间绝缘膜采用至少含有具有用下述结构式（1）表示的结构的聚碳硅烷化合物的绝缘膜材料来形成，
结构式(1)
其中，所述结构式（1）中，R1在n个重复单元中相互相同或者不同，并表示碳原子数为1～4的烃和芳香族烃中的任一种；R2在n个重复单元中相互相同或者不同，并表示碳原子数为1～4的烃和芳香族烃中的任一种；n表示5～5000的整数，
并且，所述结构式（1）表示的聚碳硅烷化合物中的硅烷醇基的含量，即[Si-OH]/聚碳硅烷化合物的重均分子量×100，为1重量%～20重量%，
并且，该绝缘膜材料还含有硅烷化合物，并且该硅烷化合物是三乙烯基乙氧基硅烷。
5.一种多层布线基板，其是在基板上具有多层布线结构的多层布线基板，所述多层布线结构由多个布线层和在这些布线层之间配置的层间绝缘膜构成，并且所述布线层彼此间通过贯通所述层间绝缘膜的贯通孔电连接，其特征在于，
所述层间绝缘膜上具有采用至少含有具有用下述结构式（1）表示的结构的聚碳硅烷化合物的绝缘膜材料来形成的蚀刻用终止膜和化学机械研磨用终止膜中的至少任一种，
结构式(1)
其中，所述结构式（1）中，R1在n个重复单元中相互相同或者不同，并表示碳原子数为1～4的烃和芳香族烃中的任一种；R2在n个重复单元中相互相同或者不同，并表示碳原子数为1～4的烃和芳香族烃中的任一种；n表示5～5000的整数，
并且，所述结构式（1）表示的聚碳硅烷化合物中的硅烷醇基的含量，即[Si-OH]/聚碳硅烷化合物的重均分子量×100，为1重量%～20重量%，
并且，该绝缘膜材料还含有硅烷化合物，并且该硅烷化合物是三乙烯基乙氧基硅烷。
6.一种多层布线基板的制造方法，其特征在于，至少包含重复进行如下工序：
在被加工面上，采用至少含有具有用下述结构式（1）表示的结构的聚碳硅烷化合物的绝缘膜材料形成层间绝缘膜的层间绝缘膜形成工序；
通过蚀刻对所述层间绝缘膜形成布线用图案的布线图案形成工序；以及，
采用所述布线用图案形成布线层的布线层形成工序，
结构式(1)
其中，所述结构式（1）中，R1在n个重复单元中相互相同或者不同，并表示碳原子数为1～4的烃和芳香族烃中的任一种；R2在n个重复单元中相互相同或者不同，并表示碳原子数为1～4的烃和芳香族烃中的任一种；n表示5～5000的整数，
并且，所述结构式（1）表示的聚碳硅烷化合物中的硅烷醇基的含量，即[Si-OH]/聚碳硅烷化合物的重均分子量×100，为1重量%～20重量%，
并且，该绝缘膜材料还含有硅烷化合物，并且该硅烷化合物是三乙烯基乙氧基硅烷。
7.根据权利要求6所述的多层布线基板的制造方法，其中，层间绝缘膜形成工序包括：将绝缘膜材料涂布在被加工面上后，进行热处理。
8.根据权利要求7所述的多层布线基板的制造方法，其中，热处理在50℃～400℃的惰性气体存在下进行。
9.根据权利要求6所述的多层布线基板的制造方法，其中，层间绝缘膜形成工序包括：将绝缘膜材料涂布在被加工面上后，单独照射至少一种光或者进行组合照射。
10.一种半导体装置，其至少具有晶体管、在表面上具备该晶体管的半导体基板、设置于该半导体基板上的多层布线结构和在该多层布线结构的最上层上配设的电极焊盘，所述多层布线结构在所述半导体基板上由多个布线层和在这些布线层之间配置的层间绝缘膜构成，所述布线层彼此间通过贯通所述层间绝缘膜的贯通孔电连接，并且，所述晶体管和所述电极焊盘通过所述多层布线结构电连接，其特征在于，
所述层间绝缘膜采用至少含有具有用下述结构式（1）表示的结构的聚碳硅烷化合物的绝缘膜材料来形成，
结构式(1)
其中，所述结构式（1）中，R1在n个重复单元中相互相同或者不同，并表示碳原子数为1～4的烃和芳香族烃中的任一种；R2在n个重复单元中相互相同或者不同，并表示碳原子数为1～4的烃和芳香族烃中的任一种；n表示5～5000的整数，
并且，所述结构式（1）表示的聚碳硅烷化合物中的硅烷醇基的含量，即[Si-OH]/聚碳硅烷化合物的重均分子量×100，为1重量%～20重量%，
并且，该绝缘膜材料还含有硅烷化合物，并且该硅烷化合物是三乙烯基乙氧基硅烷。
11.一种半导体装置，其至少具有晶体管、在表面上具备该晶体管的半导体基板、设置于该半导体基板上的多层布线结构和在该多层布线结构的最上层上配设的电极焊盘，所述多层布线结构在所述半导体基板上由多个布线层和在这些布线层之间配置的层间绝缘膜构成，所述布线层彼此间通过贯通所述层间绝缘膜的贯通孔电连接，并且，所述晶体管和所述电极焊盘通过所述多层布线结构电连接，其特征在于，
在所述层间绝缘膜上具有采用至少含有具有用下述结构式（1）表示的结构的聚碳硅烷化合物的绝缘膜材料所形成的蚀刻用终止膜和化学机械研磨用终止膜中的至少任一种，
结构式(1)
其中，所述结构式（1）中，R1在n个重复单元中相互相同或者不同，并表示碳原子数为1～4的烃和芳香族烃中的任一种；R2在n个重复单元中相互相同或者不同，并表示碳原子数为1～4的烃和芳香族烃中的任一种；n表示5～5000的整数，
并且，所述结构式（1）表示的聚碳硅烷化合物中的硅烷醇基的含量，即[Si-OH]/聚碳硅烷化合物的重均分子量×100，为1重量%～20重量%，
并且，该绝缘膜材料还含有硅烷化合物，并且该硅烷化合物是三乙烯基乙氧基硅烷。
12.一种半导体装置的制造方法，其特征在于，至少包含在半导体基板的表面上形成晶体管的晶体管形成工序、多层布线结构形成工序和在所述多层布线结构的最上层形成电极焊盘的电极形成工序，
所述多层布线结构形成工序通过重复如下工序形成多层布线结构：在被加工面上，采用至少含有具有用下述结构式（1）表示的结构的聚碳硅烷化合物的绝缘膜材料形成层间绝缘膜的层间绝缘膜形成工序；通过蚀刻对该层间绝缘膜形成布线用图案的布线图案形成工序；以及采用该布线用图案形成布线层的布线层形成工序，
结构式(1)
其中，所述结构式（1）中，R1在n个重复单元中相互相同或者不同，并表示碳原子数为1～4的烃和芳香族烃中的任一种；R2在n个重复单元中相互相同或者不同，并表示碳原子数为1～4的烃和芳香族烃中的任一种；n表示5～5000的整数，
并且，所述结构式（1）表示的聚碳硅烷化合物中的硅烷醇基的含量，即[Si-OH]/聚碳硅烷化合物的重均分子量×100，为1重量%～20重量%，
并且，该绝缘膜材料还含有硅烷化合物，并且该硅烷化合物是三乙烯基乙氧基硅烷。
CN200880023571.XA 2007-07-06 2008-05-15 绝缘膜材料、多层布线基板及其制造方法和半导体装置及其制造方法 Expired - Fee Related CN101689412B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
PCT/JP2007/063586 WO2009008041A1 (ja) 2007-07-06 2007-07-06 絶縁膜材料、多層配線基板及びその製造方法、並びに、半導体装置及びその製造方法
JPPCT/JP2007/063586 2007-07-06
PCT/JP2008/058977 WO2009008212A1 (ja) 2007-07-06 2008-05-15 絶縁膜材料、多層配線基板及びその製造方法、並びに、半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
CN101689412A CN101689412A (zh) 2010-03-31
CN101689412B true CN101689412B (zh) 2015-10-14

Family

ID=40228238

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200880023571.XA Expired - Fee Related CN101689412B (zh) 2007-07-06 2008-05-15 绝缘膜材料、多层布线基板及其制造方法和半导体装置及其制造方法

Country Status (4)

Country Link
US (1) US8580907B2 (zh)
KR (1) KR101158185B1 (zh)
CN (1) CN101689412B (zh)
WO (2) WO2009008041A1 (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010065457A2 (en) * 2008-12-02 2010-06-10 Arizona Board Of Regents, For And On Behalf Of Arizona State University Method of providing a semiconductor device with a dielectric layer and semiconductor device thereof
WO2010065459A2 (en) * 2008-12-02 2010-06-10 Arizona Board Of Regents, For And On Behalf Of Arizona State University Method of etching organosiloxane dielectric material and semiconductor device thereof
US9721825B2 (en) 2008-12-02 2017-08-01 Arizona Board Of Regents, A Body Corporate Of The State Of Arizona, Acting For And On Behalf Of Arizona State University Method of providing a flexible semiconductor device and flexible semiconductor device thereof
US9601530B2 (en) 2008-12-02 2017-03-21 Arizona Board Of Regents, A Body Corporated Of The State Of Arizona, Acting For And On Behalf Of Arizona State University Dual active layer semiconductor device and method of manufacturing the same
US9991311B2 (en) 2008-12-02 2018-06-05 Arizona Board Of Regents On Behalf Of Arizona State University Dual active layer semiconductor device and method of manufacturing the same
EP2436029A4 (en) 2009-05-29 2013-04-10 Univ Arizona PROCESS FOR PROVIDING A FLEXIBLE SEMICONDUCTOR DEVICE AT HIGH TEMPERATURES AND FLEXIBLE SEMICONDUCTOR DEVICE THEREFOR
WO2012021196A2 (en) 2010-05-21 2012-02-16 Arizona Board Of Regents, For And On Behalf Of Arizona State University Method for manufacturing electronic devices and electronic devices thereof
WO2012021197A2 (en) 2010-05-21 2012-02-16 Arizona Board Of Regents, For And On Behalf Of Arizona State University Method of manufacturing electronic devices on both sides of a carrier substrate and electronic devices thereof
CN103178001B (zh) * 2011-12-21 2016-06-01 中芯国际集成电路制造(上海)有限公司 处理多孔超低介电常数层的方法
US9368439B2 (en) * 2012-11-05 2016-06-14 Nvidia Corporation Substrate build up layer to achieve both finer design rule and better package coplanarity
US10279959B2 (en) * 2012-12-11 2019-05-07 Versum Materials Us, Llc Alkoxysilylamine compounds and applications thereof
JP2014227516A (ja) * 2013-05-24 2014-12-08 富士通株式会社 ポリカルボシラン系樹脂、回路基板、半導体装置、ポリカルボシラン系樹脂を製造する方法及び回路基板を製造する方法
WO2017034645A2 (en) 2015-06-09 2017-03-02 ARIZONA BOARD OF REGENTS, a body corporate for THE STATE OF ARIZONA for and on behalf of ARIZONA STATE UNIVERSITY Method of providing an electronic device and electronic device thereof
US10381224B2 (en) 2014-01-23 2019-08-13 Arizona Board Of Regents On Behalf Of Arizona State University Method of providing an electronic device and electronic device thereof
WO2015156891A2 (en) 2014-01-23 2015-10-15 Arizona Board Of Regents, Acting For And On Behalf Of Arizona State University Method of providing a flexible semiconductor device and flexible semiconductor device thereof
KR102466741B1 (ko) 2014-05-13 2022-11-15 아리조나 보드 오브 리젠츠 온 비하프 오브 아리조나 스테이트 유니버시티 전자 디바이스를 제공하는 방법
TWI659035B (zh) * 2014-07-10 2019-05-11 L'air Liquide, Societe Anonyme Pour L'etude Et L'exploitation Des Procedes Georges Claude 經烷胺基取代之碳矽烷前驅物
US10446582B2 (en) 2014-12-22 2019-10-15 Arizona Board Of Regents On Behalf Of Arizona State University Method of providing an imaging system and imaging system thereof
US9741742B2 (en) 2014-12-22 2017-08-22 Arizona Board Of Regents, A Body Corporate Of The State Of Arizona, Acting For And On Behalf Of Arizona State University Deformable electronic device and methods of providing and using deformable electronic device
CN105990315B (zh) * 2015-01-27 2019-01-29 中芯国际集成电路制造(上海)有限公司 金属互连结构及其制作方法
TWI753794B (zh) 2016-03-23 2022-01-21 法商液態空氣喬治斯克勞帝方法研究開發股份有限公司 形成含矽膜之組成物及其製法與用途
KR102069659B1 (ko) * 2017-08-31 2020-01-23 해성디에스 주식회사 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판
TWI833730B (zh) * 2018-02-21 2024-03-01 日商東京威力科創股份有限公司 多層配線之形成方法及記憶媒體

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1954017A (zh) * 2004-05-11 2007-04-25 Jsr株式会社 有机二氧化硅系膜及形成法、布线结构体、半导体装置及膜形成用组合物

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2953152B2 (ja) * 1991-11-01 1999-09-27 信越化学工業株式会社 耐熱防汚性塗料及び耐熱防汚性塗膜
US5811564A (en) * 1997-12-17 1998-09-22 Dow Corning Corporation Polycarbosilane hydroxides and methods for their preparation
JP4756526B2 (ja) 1999-10-25 2011-08-24 富士通株式会社 多孔質化低誘電率絶縁膜の形成方法及び該方法で形成された多孔質化低誘電率絶縁膜及び該多孔質化低誘電率絶縁膜を用いた半導体装置
JP4143845B2 (ja) * 2003-11-26 2008-09-03 Ｊｓｒ株式会社 絶縁膜およびその形成方法、ならびに絶縁膜を有する積層体およびその形成方法
WO2005068541A1 (ja) * 2004-01-16 2005-07-28 Jsr Corporation 有機シリカ系膜の形成方法、有機シリカ系膜、配線構造体、半導体装置、および膜形成用組成物
JP2005272816A (ja) * 2004-02-26 2005-10-06 Jsr Corp ポリマーおよびその製造方法、絶縁膜形成用組成物、ならびに絶縁膜およびその形成方法
KR20070010011A (ko) * 2004-02-26 2007-01-19 제이에스알 가부시끼가이샤 중합체 및 그의 제조 방법, 절연막 형성용 조성물, 및절연막 및 그의 형성 방법
KR101140535B1 (ko) * 2004-05-11 2012-05-02 제이에스알 가부시끼가이샤 유기 실리카계 막의 형성 방법, 유기 실리카계 막, 배선구조체, 반도체 장치 및 막 형성용 조성물
JP5110238B2 (ja) * 2004-05-11 2012-12-26 Ｊｓｒ株式会社 絶縁膜形成用組成物およびその製造方法、ならびにシリカ系絶縁膜およびその形成方法
JP4900557B2 (ja) * 2004-09-22 2012-03-21 Ｊｓｒ株式会社 ポリカルボシラン
US7358317B2 (en) * 2004-09-22 2008-04-15 Jsr Corporation Polycarbosilane and method of producing the same
JP4780277B2 (ja) * 2004-10-15 2011-09-28 Ｊｓｒ株式会社 表面疎水化用組成物、表面疎水化方法、半導体装置およびその製造方法
KR101334001B1 (ko) * 2005-11-11 2013-11-27 제이에스알 가부시끼가이샤 폴리카르보실란 및 그의 제조 방법, 도포용 실리카계조성물, 및 실리카계 막
JP4877486B2 (ja) * 2006-05-31 2012-02-15 Ｊｓｒ株式会社 絶縁膜形成用組成物およびその製造方法、ならびにシリカ系絶縁膜およびその形成方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1954017A (zh) * 2004-05-11 2007-04-25 Jsr株式会社 有机二氧化硅系膜及形成法、布线结构体、半导体装置及膜形成用组合物

Also Published As

Publication number Publication date
WO2009008212A1 (ja) 2009-01-15
CN101689412A (zh) 2010-03-31
KR101158185B1 (ko) 2012-06-19
WO2009008041A1 (ja) 2009-01-15
KR20100012092A (ko) 2010-02-05
US8580907B2 (en) 2013-11-12
US20100140807A1 (en) 2010-06-10

Similar Documents

Publication Publication Date Title
CN101689412B (zh) 绝缘膜材料、多层布线基板及其制造方法和半导体装置及其制造方法
KR20070006534A (ko) 실리카계 피막 형성용 재료, 실리카계 피막 및 그의 제조방법, 다층 배선 및 그의 제조 방법과 반도체 장치 및 그의제조 방법
JP2007273494A (ja) 絶縁膜形成用組成物及び半導体装置の製造方法
US7830012B2 (en) Material for forming exposure light-blocking film, multilayer interconnection structure and manufacturing method thereof, and semiconductor device
KR20050013492A (ko) 구리/낮은 ｋ 상호 접속 구조를 위해 개선된 화학적평탄화 성능
KR100940017B1 (ko) 절연막 재료, 다층 배선 및 그 제조 방법, 및, 반도체장치의 제조 방법
JP2000273176A (ja) 絶縁膜形成方法及び半導体装置
JP3483500B2 (ja) 絶縁膜形成材料、絶縁膜形成方法及び半導体装置
JP5218412B2 (ja) ケイ素含有被膜の製造方法、ケイ素含有被膜および半導体装置
CN101649053B (zh) 硅化合物、多层布线装置及其制造方法
JP5267460B2 (ja) 絶縁膜材料、多層配線基板及びその製造方法、並びに、半導体装置及びその製造方法
CN101960582B (zh) 布线基板、半导体装置以及半导体装置的制造方法
JP4493278B2 (ja) 多孔性樹脂絶縁膜、電子装置及びそれらの製造方法
JP2003252982A (ja) 有機絶縁膜材料、その製造方法、有機絶縁膜の形成方法、及び、有機絶縁膜を設けた半導体装置
DE102006062728B4 (de) Halbleitervorrichtung und Herstellungsverfahren dafür
JP2004281535A (ja) 被膜形成材料、絶縁膜の製造方法及び半導体装置
JPH06271772A (ja) シルセスキオキサンポリマー組成物
JP2006278512A (ja) 絶縁膜及びその製造方法、並びに、電子装置
JP2013258252A (ja) 絶縁膜材料及び絶縁膜の製造方法、並びに、半導体装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20151014

Termination date: 20180515

CF01 Termination of patent right due to non-payment of annual fee