Nothing Special   »   [go: up one dir, main page]

CN101656244B - 硅基埋置型微波多芯组件的多层互连封装结构及制作方法 - Google Patents

硅基埋置型微波多芯组件的多层互连封装结构及制作方法 Download PDF

Info

Publication number
CN101656244B
CN101656244B CN2009100546113A CN200910054611A CN101656244B CN 101656244 B CN101656244 B CN 101656244B CN 2009100546113 A CN2009100546113 A CN 2009100546113A CN 200910054611 A CN200910054611 A CN 200910054611A CN 101656244 B CN101656244 B CN 101656244B
Authority
CN
China
Prior art keywords
layer
chip
bump
microwave
interconnection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2009100546113A
Other languages
English (en)
Other versions
CN101656244A (zh
Inventor
耿菲
丁晓云
罗乐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN2009100546113A priority Critical patent/CN101656244B/zh
Publication of CN101656244A publication Critical patent/CN101656244A/zh
Application granted granted Critical
Publication of CN101656244B publication Critical patent/CN101656244B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01067—Holmium [Ho]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种以硅片为基板的埋置微波多芯片多层互连封装结构及制作方法。其特征在于利用低成本的硅片作为芯片埋置基板，以引线键合植球技术制备金凸点，实现微波芯片间的短距离互连，以低介电常数的液态或胶状聚合物作为介质层，通过光刻、电镀、化学机械抛光等圆片级加工工艺相结合实现金属/有机聚合物的多层互连结构，以及有源器件和无源器件的系统集成。整个封装结构具有较高的封装集成度和较低的高频传输损耗。该结构在提高封装密度和集成度，降低封装成本的同时可以有效地集成多种功能器件单元，减小各元器件间的互连损耗，提高整个模块的性能。

Description

硅基埋置型微波多芯组件的多层互连封装结构及制作方法
技术领域
本发明涉及一种采用多层互连技术实现的微波多芯片组件(MicrowaveMulti Chip Module，缩写为MMCM)硅基埋置型封装结构，属于微波器件封装领域。 
背景技术
多芯片组件(Multi Chip Module，缩写为MCM)，是指将多个裸露或/和封装的集成电路芯片以及单个或多个无源元器件，如电阻、电容、电感等，集成到一个多层高密度基板上形成一个系统或功能模块的一种技术。 
MCM采用的是将裸芯片直接安装和连接到衬底基板上，芯片之间互连距离短，降低了互连线上电感和阻抗，因而能在提高组装密度的同时，降低信号的传输延迟时间，提高信号的传输速度，这有利于实现电子整机向功能化集成方向发展。相对于传统的单芯片封装，MCM省去了单个IC芯片的封装材料和工艺，而且组装电路的体积尺寸、焊点数量、I/O数等均可大为减小，不仅节约了原材料，简化了制造工艺，而且极大地缩小了体积，减小了重量。因此，MCM有利于实现电子设备的多功能、高速度、小型化和轻量化。微波多芯片组件(Microwave Multi Chip Module，缩写为MMCM)则是一种应用于高频领域的多芯片模块，通常包括若干个单片微波集成电路芯片(Microwave Monolithic Integrated Circuit，缩写为MMIC)和多个无源元器件，集成在一块基板上形成一个多功能系统或功能模块。由于MMCM提高了封装密度和系统的功能，降低了封装成本，被广泛的运用于无线通信和雷达接受/发射组件当中，是高频系统级封装的发展主流。 
在MMCM中通常采用的芯片互连方式有[邱颖霞.微波多芯片组件中的微连接.电子工艺技术，2005(26)：319-322]：引线键合、载带自动焊、倒扣焊。其中，引线键合是最成熟的一种互连方式，工艺成本低，操作简单，但是焊丝长度、拱高和跨距、焊点位置和键合一致性和重复性等参数均对微波传输 具有很大影响。载带自动焊技术自动化程度高、引线距离短、采用了扁平矩形截面引线代替传统的圆形引线，使线间寄生电容和寄生电感大为减少，但是每块芯片都需要根据要求设计专门的载带，生产成本和设备成本高，且不适用于多层布线[邱颖霞.微波多芯片组件中的微连接.电子工艺技术，2005(26)：319-322；谢顺坤.当代多芯片组装技术.半导体光电，1996(17)：218-223]。倒扣焊技术互连距离短，减少了电阻和电感的干扰，有利于提高信号的传输速度和完整性。倒装焊技术的缺点是[Sturdivant R，Reducing theeffects of the mounting substrate on the performance of GaAs MMIC flip chips.IEEE MTT-S International Microwave Symposium Digest，1995(3)：1591-1595.，Myung Jin Yim，In Ho Jeong，Hyung-Kyu Choi，Jin-Sang Hwang，Jin-Yong Ahn，Woonseong Kwon，and Kyung-Wook Paik.Flip chip interconnection withanisotropic conductive adhesives for RF and high-frequency applications.IEEETransactions on Components and Packaging Technology，2005(28)：789-796.]：一方面需要在芯片焊盘(PAD)上进行复杂的预处理，引入了更多的工艺步骤；另一方面倒扣焊中MMIC芯片是正面朝下放置，背面不利于添加散热器，对于大功率微波器件而言，散热不畅会产生过高的温度而影响MMIC芯片的性能；再者采用倒装结构后，芯片正面和基板之间距离很近，MMIC芯片的电磁场和基板电磁场有可能会发生相互干扰，从而影响芯片的性能。 
发明内容
基于上述原有互连方式的缺点，本发明提供一种硅基埋置型微波多芯片组件的多层互连封装结构及其制作方法。所提供的多层互连封装结构以带有埋置腔体和接地屏蔽层的硅晶片作为基板，以引线键合机劈刀回压技术制备的金凸点来实现层间互连，缩短了互连距离，以低介电常数有机聚合物作为介质层材料，利用电镀和化学机械抛光相结合的方法制作出金属层和介质层交替出现的多层互连结构，实现圆片级封装，有效地提高了封装密度和生产效率，降低了成本。 
本发明所采取的技术方案是：首先利用湿法(KOH或TMAH)腐蚀在硅基板上形成埋置腔体，用于埋置微波芯片，此方法的技术优势有三点，一是降低成本，湿法腐蚀成本远远低于干法刻蚀；二是将芯片埋入硅基板内，使 微波芯片的上表面与硅基板的上表面持平，利于后续圆片级工艺的实施，适用于批量生产；三是硅的热传导系数高且与MMIC芯片的热膨胀系数相匹配，有利于芯片的散热和热可靠性的提高。然后，在带有埋置腔体的硅基板上制备接地屏蔽层，此方法将芯片有效地电磁隔离起来，解决了微波芯片在硅基板应用中，损耗大的缺陷。第三步是微波芯片埋置、粘接以及金凸点的制备，微波芯片是通过导电胶固定在硅基板的埋置腔内，使微波芯片背面良好接地。在芯片输入输出端的焊盘上通过引线键合机，植入金凸点，其尾丝通常保留5微米到40微米，随后利用劈刀头回压焊技术将带有尾丝的金凸点压焊成具有一定高度的圆柱状金凸点，来替代金丝连接，从而大大缩短了芯片间互连距离，最大程度上减少了互连寄生效应，降低了损耗。随后第四步是在整个硅晶片上涂覆液态或胶状聚合物，例如聚酰亚胺(PI)，苯并环丁稀(Benzocyclobutene，简称BCB)等，经过固化后烘等工艺形成介质层。然后利用化学机械抛光使芯片上的金凸点显露出来以实现芯片与外界信号的层间垂直互连。随后利用光刻电镀等圆片级工艺形成层内无源器件与有源器件的平面互连。重复金凸点层间互连、介质层制备和平面互连工艺步骤，可以实现多层互连结构。在多层互连结构的最上层还可以制作微型天线或者通过表面贴装工艺(SMT)集成一些分立元器件，实现模块的功能化。 
本发明的具体工艺步骤如下： 
(1)首先利用热氧化的方法，在硅基板的正反面制备氧化硅层； 
(2)以氧化硅为掩膜在硅基板的正面进行湿法腐蚀，形成具有一定深度的埋置微波芯片用腔体；腔体的个数和大小、深度依所需埋置的微波芯片而定； 
(3)将硅基板正面用光刻胶保护，利用湿法腐蚀去除硅片背面的氧化硅层，利于芯片散热； 
(4)在硅基板正面溅射一层TiW/Au金属层，其中TiW层为粘附层，Au层为种子层； 
(5)利用喷胶机在Au层上喷涂光刻胶，经前烘，曝光，显影，形成所需图形； 
(6)电镀一定厚度的Au层，然后去除光刻胶，分别利用反镀和湿法腐蚀的方法去除种子层金属和粘附层金属，形成所需的接地屏蔽层图形和 植球对准标记；； 
(7)将芯片埋置在含有地层金属的硅基腔体内，利用导电胶粘接； 
(8)利用引线键合机在芯片和地层上制备金凸点，并利用劈刀回压，将金凸点压制为圆柱状； 
(9)涂覆低介电常数的介质层，静置使其平坦化，后烘； 
(10)利用机械抛光技术使金凸点显露，并控制介质层的厚度，实现层间垂直互连； 
(11)在介质层上溅射种子层金属，经涂胶、曝光、显影，形成所需布线图形； 
(12)电镀一定厚度的Au层，形成布线层然后去除光刻胶和种子层金属，实现层内器件间的平面互连； 
(13)至此完成一层介质层/金属互连结构，重复8-11步骤可以实现多层互连结构。 
本发明的实际效果：在圆片工艺的基础上实现了微波器件的硅基多芯片封装，提高了微波器件封装的性能和可靠性，减低了封装的成本。采用引线键合制备金凸点的方式实现芯片间的互连，有效的缩短了互连长度，降低了寄生电感和电容，减少了信号传输延迟和能耗，且降低了互连电阻和封装尺寸；采用在硅基板上制备地屏蔽层的方式，解决了微波芯片在硅基板应用中，损耗大的缺陷。同时，硅基板与微波芯片热膨胀系数匹配，散热性能好，有效的提高了封装结构的热可靠性。 
附图说明
图1是含KOH腐蚀腔体阵列的硅基板正面俯视图。 
图2是含腔体阵列和地层阵列的硅基板俯视图。 
图3是芯片埋置后，经过金凸点制备，介质层涂覆，以及芯片互连后的封装结构俯视图。 
图4是采用湿法腐蚀制备硅基板和引线键合制备金凸点，实现MMCM互连的工艺流程图。其中： 
图4-1正面湿法腐蚀形成埋置腔体； 
图4-2光刻电镀形成接地屏蔽层； 
图4-3微波芯片埋置粘接以及制备金凸点 
图4-4介质层涂覆以及化学机械抛光，实现层间垂直互连； 
图4-5沉积种子层金属，电镀金属层，去胶去种子层，形成有源与无源器件间的层内平面互连； 
图4-6重复金凸点层间互连、介质层制备以及有源与无源器件的层内平面互连步骤实现多层互连封装结构。 
具体实施方式
下面将结合参考附图对本发明的实施例进行进一步具体描述以充分体现本发明的优点和积极效果。本发明的范围不局限于下面的实施例。 
在图1中，在硅基板101的正面是5×5的单元阵列分布，每个单元内有3个大小不同的腔体103，适用于不同尺寸芯片的埋置，腔体103是由湿法腐蚀形成。单元阵列分布不局限于5×5，5×5只是一个实例，且每个单元内的腔体数不仅局限于3个，且大小不同，视埋置的微波芯片而定。 
在图2中，是在含有埋置腔体的硅基板上制备接地屏蔽层201，接地屏蔽层201是由电镀法制备而成。 
图3是完成微波芯片301埋置、金凸点制备、单层介质层302涂覆以及MCM互连303的整体封装结构。 
图4是硅基埋置型MCM多层互连工艺的流程图。 
1.在硅基板上形成埋置腔体，如图4-1所示。 
(a)首先通过热氧化的方法，在硅基板101的正反面制备氧化硅层401； 
(b)旋涂光刻胶402显影形成需要的图形，然后以光刻胶402，腐蚀氧化硅层401形成需要的图形； 
(c)以氧化硅层401为掩膜在硅基板101的正面进行KOH或TMAH腐蚀，形成具有一定深度的腔体103； 
(d)将硅基板101的正面用光刻胶保护，背面进行BOE腐蚀，去除背面氧化硅层401； 
2.在带有埋置腔体的硅基板上制备接地屏蔽层，如图4-2所示。 
(e)溅射种子层金属403(TiW/300～500 
Figure G2009100546113D00051
Au/800～1000 
Figure G2009100546113D00052
)，进行光刻胶404喷涂、曝光显影，形成地层图形和植球对准标记； 
(f)电镀形成3～5μm厚的接地屏蔽层201和植球对准标记202，用于实现屏蔽作用和金凸点对准，最后去光刻胶404，去种子层403； 
3.埋置微波芯片、粘接以及引线键合金凸点的制备，如图4-3所示。 
(g)利用导电胶405将微波芯片301埋置在硅基板腔体内，高温固化导电胶； 
(h)利用引线键合机在微波芯片和地层金属上制备金凸点406； 
4.介质涂覆以及机械抛光工艺实现垂直电互连，如图4-4所示。 
(i)旋涂介质层302，涂覆厚度20～30μm，并静置使其平坦化，后烘；介质层为液态或胶状的PI或BCB； 
(i)进行化学机械抛光(CMP)，使金凸点406顶部露出，实现层间垂直互连； 
5.沉积种子层金属，实现芯片与芯片间的金属层互连，如图4-5所示。 
(k)在介质层302上溅射种子层403，旋涂光刻胶402，经曝光、显影，形成所需布线图形； 
(l)电镀形成3～5μm厚的布线层303，去除光刻胶402，去除种子层403，用于层内器件间的平面互连； 
6.在布线层303上继续制备金凸点406，涂覆介质层302，406经CMP露出顶部后，电镀制备布线层303，重复上述过程，可实现多层互连封装结构，如图4-6所示。 
(m)在完成单层介质层涂覆和金属层布线后，重复步骤(h)-(l)，可以实现多层互连封装结构。 

Claims (8)

1.一种硅基埋置型微波多芯组件的多层互连封装结构的制备方法，其特征在于：
(i)首先利用热氧化的方法，在硅基板的正反面制备氧化硅层；
(ii)以氧化硅为掩膜在硅基板的正面进行湿法腐蚀，形成具有一定深度的埋置腔体；
(iii)将硅基板正面用光刻胶保护，利用湿法腐蚀去除硅片背面的氧化硅层，利于芯片散热；
(iv)在硅基板正面溅射一层TiW/Au金属层；
(v)利用喷胶机在Au层上喷涂光刻胶，经前烘，曝光，显影，形成所需图形；
(vi)电镀一定厚度的Au层，然后去除光刻胶，形成所需的接地屏蔽层图形和植球对准标记；
(vii)将芯片埋置在含有地层金属的埋置腔体内，利用导电胶粘接；
(viii)利用引线键合机在芯片和地层上制备金凸点，并利用劈刀回压，将金凸点压制为圆柱状；
(ix)涂覆聚酰亚胺或苯并环丁烯介质层，静置使其平坦化，后烘；
(x)利用机械抛光技术使金凸点显露，并控制介质层的厚度，实现层间垂直互连；
(xi)在介质层上溅射种子层金属，经涂胶、曝光、显影，形成所需布线图形；
(xii)电镀一定厚度的Au层，形成布线层，然后去除光刻胶和种子层金属，实现器件层内间的平面互连；
(xiii)至此完成一层介质层/金属互连结构，重复xiii-xi步骤可以实现多层互连封装结构。
2.按权利要求1所述的方法，其特征在于：
(a)步骤(ii)所述的湿法腐蚀是用KOH或TMAH；
(b)步骤(iv)溅射的金属层中TiW厚度为
Figure FSB00000552471400011
Au的厚度为
Figure FSB00000552471400012
(c)步骤(vi)形成的接地屏蔽层厚度为3-5μm；
(d)步骤(vi)形成的植球对准标记用于金凸点对准；
(e)步骤(ix)所述的涂覆的介质层厚度为20-30μm；呈液态或胶态；
(f)步骤(xii)所述的布线层厚度为3-5μm；
(g)步骤(iv)中TiW/Au金属层中，TiW层为粘附层，Au层为种子层。
3.由权利要求1所述的方法制备的硅基埋置型微波多芯组件的多层互连封装结构，其特征在于所述的多层互连封装结构以带有埋置腔体和接地屏蔽层的硅晶片作为基板，以金凸点实现层间互连，金属层和介质层交替出现的多层互连结构，实现圆片级封装。
4.按权利要求3所述的结构，其特征在于微波芯片通过导电胶固定在基板的埋置腔体内，且微波芯片的上表面与硅基板的上表面持平。
5.按权利要求3所述的结构，其特征在于所述的金凸点是以引线键合机劈刀回压技术制备的。
6.按权利要求3所述的结构，其特征在于所述的介质层材料为低电介常数的聚酰亚胺或苯并环丁烯。
7.按权利要求3或4所述的结构，其特征在于所述的腔体的个数、大小及深度依所需埋置的微波芯片而定。
8.按权利要求3所述的结构，其特征在于在多层互连封装结构的最上层制作微型天线或通过表面贴装工艺集成分立器件，实现模块的功能化。
CN2009100546113A 2009-07-10 2009-07-10 硅基埋置型微波多芯组件的多层互连封装结构及制作方法 Expired - Fee Related CN101656244B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2009100546113A CN101656244B (zh) 2009-07-10 2009-07-10 硅基埋置型微波多芯组件的多层互连封装结构及制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009100546113A CN101656244B (zh) 2009-07-10 2009-07-10 硅基埋置型微波多芯组件的多层互连封装结构及制作方法

Publications (2)

Publication Number Publication Date
CN101656244A CN101656244A (zh) 2010-02-24
CN101656244B true CN101656244B (zh) 2012-07-04

Family

ID=41710445

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009100546113A Expired - Fee Related CN101656244B (zh) 2009-07-10 2009-07-10 硅基埋置型微波多芯组件的多层互连封装结构及制作方法

Country Status (1)

Country Link
CN (1) CN101656244B (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102110673B (zh) * 2010-10-27 2014-01-29 中国科学院上海微系统与信息技术研究所 使用光敏bcb为介质层的圆片级mmcm封装结构及方法
CN102097672B (zh) * 2010-10-27 2015-04-22 中国科学院上海微系统与信息技术研究所 一种用于微波频段的穿硅同轴线的制造方法
CN102184875B (zh) * 2011-04-05 2012-07-04 山东理工大学 一种钉头金凸点的制备方法
EP2618421A1 (en) * 2012-01-19 2013-07-24 Huawei Technologies Co., Ltd. Surface Mount Microwave System
CN104037134B (zh) * 2013-03-05 2020-04-14 马克西姆综合产品公司 电子元件的扇出和异构性封装
US9196587B2 (en) * 2013-03-14 2015-11-24 Maxim Integrated Products, Inc. Semiconductor device having a die and through substrate-via
CN106153597B (zh) * 2015-04-21 2019-04-16 常熟浙瑞亘光电技术有限公司 基于天线辅助的双波长多功能传感元件、制备方法及应用
US10319685B2 (en) * 2016-02-15 2019-06-11 Transsip, Inc. EMI shielded integrated circuit packages and methods of making the same
JP6761592B2 (ja) * 2016-03-31 2020-09-30 大日本印刷株式会社 電子デバイス及びその製造方法
CN105977235B (zh) * 2016-06-30 2019-04-09 中国电子科技集团公司第十三研究所 一种新型三维微波多芯片组件结构
US10734968B2 (en) * 2016-08-26 2020-08-04 Samsung Electro-Mechanics Co., Ltd. Bulk acoustic resonator and filter including the same
CN106169428B (zh) * 2016-08-31 2018-08-31 华天科技（昆山）电子有限公司 用于减缓电磁干扰的芯片封装结构及封装方法
CN107452720B (zh) * 2017-08-03 2020-04-17 华天科技（昆山）电子有限公司 芯片扇出封装结构、多芯片集成模块及晶圆级封装方法
CN108083223A (zh) * 2018-01-15 2018-05-29 杭州臻镭微波技术有限公司 一种硅基三维异构集成的射频微系统及其制造方法
CN109037170A (zh) * 2018-07-13 2018-12-18 中国电子科技集团公司第五十八研究所 一种射频微系统集成封装天线
CN112582333B (zh) * 2019-09-27 2024-10-25 盛合晶微半导体(江阴)有限公司 一种重新布线层及其制备方法
CN111128911A (zh) * 2019-12-19 2020-05-08 中电国基南方集团有限公司 基于3d异构集成技术的毫米波mmic散热封装
TWI732517B (zh) * 2020-04-09 2021-07-01 矽品精密工業股份有限公司 電子封裝件及其製法
CN111681996B (zh) * 2020-06-22 2022-09-27 中国人民解放军战略支援部队信息工程大学 高安全的芯片封装结构及封装方法
CN113206067B (zh) * 2021-04-30 2022-09-09 上海交通大学 一种高功率防护系统及其制备方法
CN113629019A (zh) * 2021-06-25 2021-11-09 北京大学 一种毫米波封装结构及其制备方法
CN113552540A (zh) * 2021-08-24 2021-10-26 中国科学院上海微系统与信息技术研究所 三维集成微组装雷达前端模块
CN114566489A (zh) * 2022-04-27 2022-05-31 珠海市人民医院 一种具有电磁屏蔽功能的扇出型封装结构及封装方法
CN115084814B (zh) * 2022-05-11 2024-05-31 中国电子科技集团公司第十三研究所 收发前端封装模块、制备方法及微波通信系统

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1893053A (zh) * 2005-07-08 2007-01-10 三星电子株式会社 插件结构及其制造方法、晶片级堆叠结构和封装结构
CN101159259A (zh) * 2007-11-09 2008-04-09 中国科学院上海微系统与信息技术研究所 三维多芯片封装模块和制作方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1893053A (zh) * 2005-07-08 2007-01-10 三星电子株式会社 插件结构及其制造方法、晶片级堆叠结构和封装结构
CN101159259A (zh) * 2007-11-09 2008-04-09 中国科学院上海微系统与信息技术研究所 三维多芯片封装模块和制作方法

Also Published As

Publication number Publication date
CN101656244A (zh) 2010-02-24

Similar Documents

Publication Publication Date Title
CN101656244B (zh) 硅基埋置型微波多芯组件的多层互连封装结构及制作方法
TWI508199B (zh) 半導體元件以及提供具有內部聚合物核心的ｚ互連傳導柱的方法
CN107452720B (zh) 芯片扇出封装结构、多芯片集成模块及晶圆级封装方法
CN103296008B (zh) Tsv或tgv转接板，3d封装及其制备方法
TWI540786B (zh) 形成具有整合被動元件之定向射頻耦合器以用於額外的射頻訊號處理之半導體裝置和方法
US11791534B2 (en) Antenna package for signal transmission
CN113257778B (zh) 一种3d堆叠且背部导出的扇出型封装结构及其制造方法
CN114759015B (zh) 一种大功率射频芯片三维堆叠集成结构及其制备方法
CN103943614A (zh) 集成无源器件扇出型晶圆级封装三维堆叠结构及制作方法
CN110890357A (zh) 一种基于金属基底的集成天线和射频前端的埋入封装结构
CN111199957A (zh) 一种芯片和天线集成的三维封装结构及其制备方法
CN217387150U (zh) 半导体封装结构
CN115995455A (zh) 基于玻璃中介层和硅桥结构的2.5d封装结构及其制作方法
CN113990815A (zh) 一种硅基微模组塑封结构及其制备方法
TWI498996B (zh) 半導體元件和在基板中絕緣材料填充溝渠上形成電感之方法
CN111403355A (zh) 一种完全塑封天线的封装结构及其制备工艺
CN111370316A (zh) 一种六面包围嵌入式封装方法
TWI836254B (zh) 使用帶尖端設計的預先形成的遮罩進行選擇性電磁干擾屏蔽
CN113629020B (zh) 一种毫米波封装结构及其制备方法
TWI728742B (zh) 天線封裝、天線封裝系統及製造天線封裝的方法
CN112530874B (zh) 一种三维晶圆集成结构及其制备方法、电子设备
CN114743946A (zh) 一种集成毫米波雷达天线的芯片封装结构及其封装方法
CN114267662B (zh) 一种基于硅基的砷化镓射频芯片封装结构及其制备方法
US20230144055A1 (en) Heat sinking by thru-mold vias in shielded modules
US20230335514A1 (en) Fan-out packaging structure and method for manufacturing same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120704

Termination date: 20190710