CN101500095B - 固态图像传感装置、读出其信号的方法以及摄像装置 - Google Patents

Abstract

本发明提供了一种固态图像传感装置、读出其信号的方法以及摄像装置。所述固态图像传感装置包括像素阵列以及列处理单元，各垂直信号线与像素阵列的一列相连，所述列处理单元包括用于像素阵列的各列的单位读出电路。该单位读出电路包括：与对应的垂直信号线相连的输入开关；一端共同连接于输入开关的输入侧电容器；向输入侧电容器选择性地提供基准电压的基准开关；与输入侧电容器的另一端相连的运算放大器；在运算放大器的输入端和输出端之间选择性形成短路的复位开关；为各列设置的反馈电路，其包括在运算放大器的两端之间串联的反馈开关和反馈电容器。由于单位读出电路的一些子电路被像素阵列的多列所共用，所以可以减小列处理单元的电路面积。

Description

固态图像传感装置、读出其信号的方法以及摄像装置

相关申请的交叉引用 

本发明包含与2008年1月29日向日本专利局提交的日本专利申请JP2008-017120相关的主题，将该申请的全部内容通过引用并入此处。 

技术领域

本发明涉及固态图像传感装置、用于读出固态图像传感装置的信号的方法以及摄像装置，具体地，本发明涉及利用信号读出电路单元读出从阵列形式的单位像素的各列中输出的信号、同时放大该信号的固态图像传感装置，还涉及在该固态图像传感装置中读出信号的方法以及使用该固态图像传感装置的摄像装置。

背景技术

减小诸如互补金属氧化物半导体(CMOS)图像传感器等固态图像传感装置的电路部分的面积并同时降低该电路部分中产生的噪声是困难的。现有的CMOS图像传感器包括设置用于像素阵列单元的像素阵列的各列的信号读出电路单元(列处理单元)。在相关技术中，为了降低CMOS图像传感器的噪声，信号读出电路单元通过利用开关电容器电路和电容比进行计算来放大具有窄带噪声的信号。而后，信号读出电路单元通过计算已放大信号的等效输入功率而降低噪声(例如参考日本未审查专利申请公开公报No.2005-269471)。

如图20所示，在现有的CMOS图像传感器中，信号读出电路单元包括单位读出电路(信号读出电路单元)100(100-1～100-n)，各信号读出电路单元包括运算放大器101、控制开关102、103和104、输入侧电容器105以及反馈电容器106。信号读出电路单元100中的一个设置用于像素阵列单元的像素阵列的n列中的对应一列。从各列(各列的单位像素)输出的信号Vin[1]～Vin[n]被单位读出电路100-1～100-n放大并读出。

发明内容

在现有的包括n个并联的信号读出电路单元(列处理单元)100的CMOS图像传感器中，诸如n个运算放大器101、n个输入侧电容器105和n个反馈电容器106的n组电路组成器件是必需的。由于这些电路组成器件几乎占据了集成电路的所有面积，所以这些信号读出电路单元100占据了很大的面积。因此，很难减小CMOS图像传感器的芯片尺寸。

因此，本发明提供了包括信号读出电路单元的固态图像传感装置，该信号读出电路单元放大并读出从阵列形式的单位像素的各列输出的信号并且使信号读出电路所占的电路部分实现小面积化，还提供了用于在该固态图像传感装置中读出信号的方法以及使用该固态图像传感装置的摄像装置。

根据本发明的实施例，固态图像传感装置包括像素阵列单元和列处理单元。像素阵列单元包括以阵列形式排列的各自具有光电转换元件的单位像素，以及分别与像素阵列的多列中的一列相连的垂直信号线。列处理单元包括设置用于像素阵列的多列中的各组预定数目的列的单位读出电路，其中列处理单元用于处理通过像素复位操作生成的复位信号，以及处理通过光电转换操作生成并且从单位像素输出至垂直信号线的接收光的光电转换信号。单位读出电路包括：多个输入开关，各输入开关的输入端与对应的一条垂直信号线的一端相连，并且这些输入开关被依次接通和断开；至少一个输入侧电容器，其一端共同连接于各输入开关的输出端；基准开关，其设置为向输入侧电容器选择性地提供基准电压；运算放大器，其输入端与输入侧电容器的另一端相连；复位开关，其设置为选择性地使运算放大器的输入端和输出端之间形成短路；反馈电路，其设置用于像素阵列的各列，该反馈电路包括在运算放大器的输入端和输出端之间串联的反馈开关和反馈电容器。

单位读出电路设置用于像素阵列的多列中的各组预定数目的列。各自包括反馈开关和反馈电容器的多个反馈电路被设置用于像素阵列的多列。但是，根据实施例，单位读出电路的一些子电路，更具体地为输入侧电容器、基准开关、运算放大器和复位开关被像素阵列的多列所共用。 与多个输入侧电容器、基准开关和运算放大器被设置用于像素阵列的多列的结构相比，这种电路结构可以减小列处理单元所占的电路面积。

根据本发明的另一个实施例，提供了一种用于具有上述结构的固态图像传感装置的信号读出方法。该方法包括以下步骤：通过交替地接通所述多个输入开关之一和基准开关，以将所述复位信号与所述基准电压之间的差值经所述输入侧电容器传输至所述反馈电容器，并且，通过交替地接通所述多个输入开关之一和基准开关，以将所述接收光的光电转换信号与基准电压之间的差值经所述输入侧电容器传输至所述反馈电容器，或者，通过交替地接通所述多个输入开关之一和基准开关，将所述接收光的光电转换信号与基准电压之间的差值经所述输入侧电容器传输至所述反馈电容器，并且通过交替地接通所述多个输入开关之一和基准开关，将所述复位信号与所述基准电压之间的差值经所述输入侧电容器传输至所述反馈电容器，从而读出像素阵列的各列的所述接收光的光电转换信号与所述复位信号之间的差值。

在利用设置用于像素阵列的多列中的各组预定数目的列的单位读出电路读出从单位像素输出的信号的固态图像传感装置中，各自包括反馈开关和反馈电容器的多个反馈电路被设置用于像素阵列的多列。然而，输入侧电容器、基准开关、运算放大器和复位开关被像素阵列的多列所共用。即使当这些元件被多列共用时，也可以通过上述的信号读出处理方法读出多列中的各列的接收光的光电转换信号和复位信号之间的差值。于是，可以完成相关双采样信号处理，从而去除像素特有的固定模式噪声。

根据本发明的又一个实施例，提供了一种摄像装置。在该摄像装置中，具有上述结构的固态图像传感装置用于从目标接收图像光并将该图像光转换成电信号的图像传感装置(摄像装置)。

固态图像传感装置的这种结构可以减小列处理单元所占的电路面积。因此，可以减小固态图像传感装置的芯片尺寸。因而，通过采用上述的固态图像传感装置可以减小摄像装置的主体的尺寸。

如上所述，在上述的固态图像传感装置中，单位读出电路被设置用于像素阵列的多列中的各组预定数目的列，并且单位读出电路的一些子电路被像素阵列的多列所共用。由于这种结构可以减小列处理单元所占的电路面积，所以可减小固态图像传感装置的芯片尺寸。

根据上述实施例的用于固态图像传感装置的信号读出方法，即使当单位读出电路的一些子电路被像素阵列的多列共用时，也可以通过读出多列中的各列的接收光的光电转换信号和复位信号之间的差值来完成相关双采样信号处理。因此，在减小了芯片尺寸的固态图像传感装置中可以去除像素特有的固定模式噪声。

根据上述实施例的摄像装置，通过采用具有减小了列处理电路所占的电路面积并减小了固态图像传感装置的芯片尺寸的固态图像传感装置，可以减小摄像装置的主体的尺寸，其中列处理电路所占的电路面积通过像素阵列的多列共用单位读出电路的一些子电路而减小。

附图说明

图1是根据本发明实施例的CMOS图像传感器的示例性系统结构的示意图；

图2是表示单位像素的示例性电路结构的电路图；

图3是表示单位读出电路的示例性电路结构的电路图；

图4A～图4C是表示用于描述开关的符号的图；

图5A和5B是表示虚拟开关的示例性工作原理的第一种图；

图6A和6B是表示虚拟开关的示例性工作原理的第二种图；

图7是表示单位读出电路的电路工作原理的时序图；

图8是表示根据应用实例1的单位读出电路的电路结构的电路图；

图9是表示根据应用实例2的单位读出电路的电路结构的电路图；

图10是表示根据应用实例2的单位读出电路的电路工作原理的时序图；

图11是表示根据应用实例3的单位读出电路的电路工作原理的时序图；

图12是表示根据应用实例4的单位读出电路的电路结构的电路图；

图13是表示根据应用实例4的单位读出电路的电路工作原理的时序图；

图14是表示根据应用实例5的单位读出电路的电路结构的电路图；

图15示出了1.5-bit循环式AD转换器的各级的输入输出特性(AD转换特性)；

图16是1.5-bit循环式AD转换器的示意图；

图17示出了进行1.5-bit循环式AD转换时的信号波形；

图18是表示根据应用实例6的单位读出电路的电路结构的电路图；

图19是表示根据本发明实施例的摄像装置的示例性结构的框图；以及

图20是表示现有的信号读出电路单元的结构的电路图。

具体实施方式

以下参照附图描述本发明的各个示例性实施例。

图1示出了根据本发明实施例的例如CMOS图像传感器的固态图像传感装置的示例性系统结构。

如图1所示，根据本示例性实施例，CMOS图像传感器10包括形成于半导体基板(芯片)(未示出)上的像素阵列单元11和集成于半导体基板上的外围电路单元。外围电路单元包括垂直驱动单元12、列处理单元13、水平驱动单元14和系统控制单元15。

像素阵列单元11包括以二维阵列形式排列的多个单位像素(后文有时只称为“像素”)(未示出)。各单位像素包括根据可见光的强度将入射的可见光转换成电荷的光电转换元件。以下将详细描述像素单元的示例性结构。

像素阵列单元11还包括在图1的水平方向(像素阵列的行方向)上延伸的用于像素阵列的各行的像素驱动线16。像素阵列单元11还包括在图1的垂直方向(像素阵列的列方向)上延伸的用于像素阵列的各列的垂直信号线17。尽管图1中只示出了一条像素驱动线16，但像素驱动线16的个数不 限于一条。像素驱动线16的一端与垂直驱动单元12的相应的一个输出端相连，其中所述输出端之一对应于像素阵列的多行中的一行。

垂直驱动单元12包括移位寄存器和地址解码器。图1中没有示出具体结构。但是，通常地，垂直驱动单元12包括读出扫描子单元和清除扫描子单元。扫描子单元依次选择并扫描单位像素以逐行地从单位像素中读出信号。在读出扫描子单元对读出行中的单位像素进行读出操作之前，清除扫描子单元以快门时间清除(复位)来自于读出行中的单位像素的光电转换元件的不必要的电荷。

清除子单元所执行的这种清除(复位)操作提供了所谓的电子快门操作。如这里所使用的，术语“电子快门操作”指这样的操作，即各光电转换元件中的光电荷被释放，从而开始新的曝光操作(累积光电荷的操作)。

通过由读出扫描子单元执行的读出操作所得的读出信号对应于前一次读出操作或电子快门操作完成之后入射光的量。从前一次读出操作或电子快门操作的清除操作完成至当前的读出操作完成的时间段对应于单位像素中所积累的光电荷的累积时间(曝光时间)。

从垂直驱动单元12所选定并扫描的行中的单位像素输出的信号经垂直信号线17提供给列处理单元13。列处理单元13起着信号读出电路单元的作用，该信号读出电路单元逐列地读出从像素阵列单元11的所选定行中的像素20中输出的信号，同时放大该信号。

根据本示例性实施例，像素阵列单元11具有n列像素(即水平方向上像素的个数为n)。n列被分成多个m列的组(m为n的整除数，并且m可以为n)。列处理单元(信号读出电路单元)13包括x个各设置用于多个m列的组之一的单位读出电路13-1～13-x。更具体地，单位读出电路13-1～13-x中的每一个例如可以设置用于每4列、每16列或每32列。

各单位读出电路13-1～13-x以时分复用的方式对从所选定行中的相应m列的组的像素20中输出的信号进行放大，并对该信号进行例如相关双采样(CDS)处理的信号处理，从而去除像素特有的固定模式噪声。以下将详细说明单位读出电路13-1～13-x的电路结构和工作原理。

水平驱动单元14包括移位寄存器和地址解码器。水平驱动单元14依次选择列处理单元13的单位读出电路13-1～13-x。通过由水平驱动单元14所进行的选择和扫描操作，由单位读出电路13-1～13-x处理的信号被逐像素地依次输出。

系统控制单元15包括生成各种定时信号的定时发生器。系统控制单元15根据定时发生器所生成的定时信号驱动垂直驱动单元12、列处理单元13和水平驱动单元14。

单位像素的电路结构

图2是表示单位像素20的示例性电路结构的电路图。如图2所示，具有这种示例性电路结构的单位像素20包括光电转换元件，例如光电二极管21。此外，单位像素20包括以下四个晶体管：转移晶体管22、复位晶体管23、放大晶体管24和选择晶体管25。

在本示例性实施例中，各晶体管22～25例如采用N沟道MOS晶体管。然而，转移晶体管22、复位晶体管23、放大晶体管24和选择晶体管25的导电类型的组合不局限于此。可以恰当地选择这些晶体管的导电类型的组合。

用于单位像素20的像素驱动线16例如包括以下三条线：传输线161、复位线162和选择线163。像素驱动线16通常被公共地设置用于像素阵列的同一行中的所有单位像素20。传输线161的一端、复位线162的一端以及选择线163的一端逐行地与垂直驱动单元12的对应于各行的输出端相连。

光电二极管21的阳极与负电源(即地线)相连。光电二极管21对所接收的光进行光电转换以转换成对应于所接收的光的强度的量的光电荷(在本示例性实施例中为光电子)。光电二极管21的阴极经转移晶体管22与放大晶体管24的栅极电连接。与放大晶体管24的栅极电连接的节点26称为“浮动扩散(FD)单元”。

转移晶体管22连接在光电二极管21的阴极和FD单元26之间。当具有有效高电平(即Vdd电平)的转移脉冲φTRF(以下称为“高有效转移脉冲”)经传输线161被提供给转移晶体管22的栅极时，转移晶体管22导通。从而， 转移晶体管22将光电二极管21进行光电转换所得到的光电荷转移至FD单元26。

复位晶体管23的漏极与像素电源Vdd相连。复位晶体管23的源极与FD单元26相连。当高有效复位脉冲φRST经复位线162被提供给复位晶体管23的栅极时，复位晶体管23导通。从而，在信号电荷从光电二极管21转移至FD单元26之前，复位晶体管23通过释放FD单元26的电荷而将FD单元26复位至像素电源Vdd。

放大晶体管24的栅极与FD单元26相连。放大晶体管24的漏极与像素电源Vdd相连。在FD单元26被复位晶体管23复位之后，放大晶体管24以复位信号(复位电平)Vreset的形式输出FD单元26的电位。此外，在信号电荷被转移晶体管22转移之后，放大晶体管24以接收光的光电转换信号(信号电平)Vsig的形式输出FD单元26的电位。

例如，选择晶体管25的漏极与放大晶体管24的源极相连。选择晶体管25的源极与垂直信号线17相连。当高有效选择脉冲φSEL经选择线163被提供给选择晶体管25的栅极时，选择晶体管25导通。于是，选择晶体管25使单位像素20进入了选定模式，从而从放大晶体管24输出的信号被传递至垂直信号线17。

应当指出，可以采用选择晶体管25连接在像素电源Vdd和放大晶体管24的漏极之间的电路结构。

应当指出，单位像素20的像素结构不局限于上述的四晶体管的像素结构。例如，单位像素20可为三晶体管的像素结构，其中放大晶体管24和选择晶体管25的功能由一个晶体管来实现。因此，可以采用任意结构的像素电路。

单位读出电路的电路结构

以下描述列处理单元(信号读出电路单元)13的各单位读出电路13-1～13-x的示例性电路结构。本示例性实施例的特征在于单位读出电路13-1～13-x。

图3是表示各单位读出电路13-1～13-x的示例性电路结构的电路图。以下参照单位读出电路13-i进行说明，该电路是在单位读出电路13-1～ 13-x(i＝1，2，…，x)中用于第i列的单位读出电路。但是，其它的各单位读出电路具有类似的电路结构。此外，各单位读出电路13-1～13-x设置用于每m条垂直信号线17(17-1～17-m)。

单位读出电路13-i包括分别对应于m条垂直信号线17-1～17-m的m个输入开关31-1～31-m、基准开关32、输入侧电容器33、运算放大器34、复位开关35、m个反馈开关36-1～36-m和m个反馈电容器37-1～37-m。

各输入开关31-1～31-m的输入端与垂直信号线17-1～17-m中对应的一条的输出端相连。从选定行的单位像素20输出的信号通过垂直信号线17-1～17-m与开关控制信号φin(1)～φin(m)同步地被依次采样。与开关控制信号φref同步的基准开关32对作用于所有单位读出电路13-1～13-x的基准电压Vref进行采样。

输入开关31-1～31-m的各输出端与基准开关32的输出端连接在一起。输入侧电容器33的一端与输入开关31-1～31-m和基准开关32的输出端的公共连接节点相连。运算放大器34的一端与输入侧电容器33的另一端相连。复位开关35连接在运算放大器34的输入端和输出端之间。复位开关35与开关控制信号φs同步，从而选择性地使运算放大器34的输入端和输出端之间发生短路。

各反馈开关36-1～36-m的一端与运算放大器34的输入端连接在一起。各反馈电容器37-1～37-m的一端与对应的反馈开关36-1～36-m中的一个的另一端相连。各反馈电容器37-1～37-m的另一端与运算放大器34的输出端连接在一起。即，在运算放大器34的输入端和输出端之间，各反馈开关36-1～36-m分别与各反馈电容器37-1～37-m串联。这样，就形成了反馈电路。

反馈开关36-1～36-m与开关控制信号φb(1)～φb(m)被同步地接通(进入闭合状态)，以在运算放大器34的输入端和输出端之间选择性地分别插入由反馈开关36-1～36-m和反馈电容器37-1～37-m形成的串联电路。

并入图1所示的系统控制单元15中的定时发生器在以下所述的适当的时间点分别生成控制输入开关31-1～31-m的开(闭合)/关(打开)切换的开关控制信号φin(1)～φin(m)、控制基准开关32的开/关切换的开关控制信 号φref、控制复位开关35的开/关切换的开关控制信号φs以及控制反馈开关36-1～36-m的开/关切换的开关控制信号φb(1)～φb(m)。即，这些信号用作定时信号。

从以上描述中可以看出，在根据本示例性实施例的单位读出电路13-i中，单位读出电路13-i的一些子电路，即基准开关32、输入侧电容器33、运算放大器34和复位开关35被像素阵列的m列所共用。这种结构可以减小列处理单元13所占的电路面积。因此，可以减小CMOS图像传感器10的芯片尺寸。

开关的电路结构

以下描述输入开关31-1～31-m、基准开关32、复位开关35和反馈开关36-1～36-m的示例性电路结构。

在图3中，输入开关31-1～31-m、基准开关32、复位开关35和反馈开关36-1～36-m由用于描述机械开关的符号表示。但是，实际上，这些开关是由电子开关电路构成。电子开关电路由一个NMOS晶体管、一个PMOS晶体管或一个CMOS晶体管构成。

在本例中，如图4A所示，参照由CMOS晶体管构成的开关SW进行描述。下面说明用于描述开关的符号。如图4B所示，在其一端具有黑圈的开关表示虚拟开关SWdummy1与该端相连。此外，如图4C所示，在其两端都具有黑圈的开关表示虚拟开关SWdummy1和SWdummy2与两端相连。

为了易于理解，参照由图5A中所示的NMOS晶体管组成的开关说明虚拟开关SWdummy的工作原理。

1.电荷注入(由电荷分配所致)

例如，当开关控制信号φ从逻辑1变为逻辑0时，存在于构成开关SW的晶体管Tr1的沟道中的大约一半的电荷被注入右边的负载电容CL中。

令W表示晶体管Tr1的沟道宽度，L表示沟道长度，Cs表示晶体管Tr1的栅极和源极之间的寄生电容，V(φ)表示开关控制信号φ的电压(峰值)。那么，根据通用表达式Q＝C×V，上述的电荷Q可表示为如下形式：

Q＝Cs×V(φ)＝(1/2)×(ε×L×W/tox)

其中ε表示介电常数，tox表示晶体管Tr1的栅极氧化膜的厚度。

通过由负载电容CL分配电荷Q，可获得相对于输入信号的误差电压。如图5B所示，为了校正误差电压，源极和漏极被短路。此外，设置由晶体管Tr2构成的虚拟开关SWdummy，该晶体管Tr2的沟道宽度W为开关SW的晶体管Tr1的沟道宽度的一半，并且由与开关控制信号φ反相的开关控制信号xφ来操作。晶体管Tr2的尺寸为晶体管Tr1的尺寸的一半的原因在于晶体管Tr1的大约一半的沟道电荷被注入负载电容CL中。

如上所述，由晶体管Tr2组成的虚拟开关SWdummy与开关SW的一端相连。晶体管Tr2的源极和漏极被短路。晶体管Tr2的沟道宽度W为晶体管Tr1的沟道宽度的一半，并且由与开关控制信号φ反相的开关控制信号xφ来操作。这种结构可以抵消注入负载电容CL中的电荷，因此，理论上不会产生误差电压。

2.时钟馈通(由分压所致)

图6A和图6B分别是图5A和图5B的等效电路图。在图6A中，当开关控制信号φ从逻辑1变为逻辑0时，电压被寄生电容Cs和负载电容CL所分配。因此，电压变为Cs/(CL+Cs)，这是误差分量。

为了抵消该误差分量，具有近似于或等于寄生电容Cs的电容值的虚拟开关SWdummy与开关SW的一端相连。从而，虚拟开关SWdummy以与开关SW互补的方式工作。即，当开关SW被断开时，虚拟开关SWdummy被接通。这样，可以抵消由时钟(开关控制信号φ)所致的误差电压。

从上述说明可以看出，虚拟开关SWdummy可以抵消当开关SW响应于开关控制信号φ而从ON状态变为OFF状态时所发生的电荷分配和电压分配所致的误差电压。

在图3所示的单位读出电路13-i中，通过利用至少有一端与虚拟开关SWdummy相连的开关SW，这种开关SW具体为与运算放大器34的输入侧相连的输入开关31-1～31-m、基准开关32、复位开关35和反馈开关36-1～36-m，可以可靠地实现以下所述的电路工作原理。

但是，输入开关31-1～31-m、基准开关32、复位开关35和反馈开关36-1～36-m并不局限于具有虚拟开关SWdummy的开关SW，也可以是通常的不具有虚拟开关SWdummy的模拟开关。

单位读出电路的电路工作原理

以下参照图7中所示的时序图说明列处理单元(信号读出电路单元)13的单位读出电路13-i(13-1～13-x)的示例性电路工作原理。在以下说明中，令C1表示输入侧电容器33的电容值，令C2(1)～C2(m)分别表示反馈电容器37-1～37-m的电容值。

复位信号Vreset的处理

在t(1)时间段内，开关控制信号φs、φin(1)和φb(1)变为有效(变为逻辑1/高电平)，从而，复位开关35、输入开关31-1和反馈开关36-1被接通。因此，从位于m列中的第一列的单位像素20中读出的复位信号Vreset(1)被积累在输入侧电容器33中。此外，由于运算放大器34的输入端和输出端被短路，所以反馈电容器37-1复位。假设当运算放大器34的输入端和输出端短路时所产生的输出电压Vout理论上为零。那么，由C1·Vreset(1)所表示的电荷被积累在输入侧电容器33中。

在t(2)时间段内，当开关控制信号φb(1)有效时，通过将开关控制信号φs设为无效而使复位开关35断开。此后，开关控制信号φref变为有效，基准开关32被接通。于是，基准电压Vref被输入至输入侧电容器33。因此，值为C1·(Vreset(1)-Vref)的电荷被转移至输出侧。这时，因为电压按照由电容比所确定的放大系数(增益)被放大，所以电压为C1/C2(1)·(Vreset(1)-Vref)。

在t(3)时间段内，开关控制信号φs、φb(2)和φin(2)变为有效，从而复位开关35、反馈开关36-2和输入开关31-2被接通。因此，用于m列中的第二列的复位信号Vreset(2)被存储在输入侧电容器33中。此外，由于运算放大器34的输入端和输出端被短路，所以反馈电容器37-2复位。这时，由C1·Vreset(2)所表示的电荷被积累在输入侧电容器33中。

在t(4)时间段内，当开关控制信号φb(2)有效时，通过将开关控制信号φs设为无效而使复位开关35断开。此后，开关控制信号φref变为有效，基 准开关32被接通。因此，基准电压Vref被输入至输入侧电容器33。因此，值为C1·(Vreset(2)-Vref)的电荷被转移至输出侧。这时，电压为C1/C2(2)·(Vreset(2)-Vref)。因此，对m列中的第三列至第m列重复类似的操作。

光电转换信号Vsig的处理

重复进行关于复位信号Vreset的操作，直到第m列被处理完为止。此后，在t(2m+1)时间段内，当开关控制信号φs有效时，开关控制信号φref变为有效，基准开关32被接通。因此，基准电压Vref被输入至输入侧电容器33。因此，C1·Vref的电荷被积累在输入侧电容器33中。

在t(2m+2)时间段内，开关控制信号φin(1)和φb(1)变为有效，输入开关31-1和反馈开关36-1被接通。因此，从位于m列中的第一列的单位像素20中读出的接收光的光电转换信号Vsig(1)被输入至输入侧电容器33。这时，由C1·(Vref-Vsig(1))所表示的电荷被积累在输入侧电容器33中。

相反，由于反馈电容器37-1存储了在t(1)和t(2)时间段内所转移的电荷，所以电荷量等于差值C1·(Vreset(1)-Vref+Vref-Vsig(1))＝C1·(Vreset(1)-Vsig(1))，这些电荷量被转移至输出侧。因此，输出电压Vout(1)为：

Vout(1)＝C1/C2(1)·(Vreset(1)-Vsig(1))。

因此，输出电压Vout(1)，即在m列的第一列中的单位像素20的像素信号按照由电容比C1/C2(1)所确定的放大系数被放大，该电容比C1/C2(1)为输入侧电容器33的电容值与反馈电容器37-1的电容值的比值。而且，计算出复位信号Vreset(1)与接收光的光电转换信号Vsig(1)之间的差。即，进行相关双采样处理。

在t(2m+3)时间段内，当开关控制信号φs有效时，开关控制信号φref变为有效，从而基准开关32被接通。因此，基准电压Vref被输入至输入侧电容器33，C1·Vref的电荷被积累在输入侧电容器33中。

在t(2m+4)时间段内，开关控制信号φin(2)和φb(2)变为有效，从而输入开关31-2和反馈开关36-2被接通。因此，从位于m列的第二列的单位像素20中读出的接收光的光电转换信号Vsig(2)被输入至输入侧电容器33 中。这时，由C1·(Vref-Vsig(2))所表示的电荷被积累在输入侧电容器33中。

相反，由于反馈电容器37-2存储了在t(3)和t(4)时间段内所转移的电荷，所以电荷量等于差值C1·(Vreset(2)-Vref+Vref-Vsig(2))＝C1·(Vreset(2)-Vsig(2))，这些电荷被转移至输出侧。因此，输出电压Vout(2)为：

Vout(2)＝C1/C2(2)·(Vreset(2)-Vsig(2))。

因此，输出电压Vout(2)，即在m列的第二列中的单位像素20的像素信号按照由电容比C1/C2(2)所确定的放大系数被放大，该电容比C1/C2(2)为输入侧电容器33的电容值与反馈电容器37-2的电容值的比值。而且，进行相关双采样处理。随后，重复类似的操作，直到处理完第m列为止。

对于列处理单元13-1～13-x进行上述一系列操作。因此，各列处理单元13-1～13-x可以获得m列的第i列中的单位像素20的输出电压Vout(i)，该电压Vout(i)为：

Vout(i)＝C1/C2(i)·(Vreset(i)-Vsig(i))。

如上所述，在各单位读出电路13-1～13-x中，基准开关32和各输入开关31-1～31-m被交替地接通，从而复位信号Vreset(i)与基准电压Vref之间的差值经输入侧电容器33被转移至反馈电容器37-i。此后，基准开关32和各输入开关31-1～31-m被交替地接通，从而接收光的光电转换信号Vsig(i)与基准电压Vref之间的差值经输入侧电容器33被转移至反馈电容器37-i。这样，就从像素阵列的各列中读出了复位信号Vreset(i)与接收光的光电转换信号Vsig(i)之间的差值。因此，即使当基准开关32、输入侧电容器33、运算放大器34和复位开关35被像素阵列的多列共用时，也可以从像素阵列的每个多列中读出复位信号Vreset(i)与接收光的光电转换信号Vsig(i)之间的差值(即Vreset(i)-Vsig(i))。因此，可以实现用于去除像素特有的固定模式噪声的CDS处理。

尽管已参照单位读出电路13-i(13-1～13-x)描述了本示例性实施例，该电路首先从单位像素20读出复位信号Vreset，然后读出接收光的光电转换信号Vsig，但也可以将读出这些信号的顺序颠倒。即，即便首先读出 接收光的光电转换信号Vsig，然后读出复位信号Vreset，也可以实现同样的效果。

单位读出电路中的误差校正

上文参照示例对单位读出电路13-i(13-1～13-x)的电路工作原理进行了说明，在该示例中运算放大器34处于理想状态，即，当运算放大器34的输入端和输出端被短路时，输出电压Vout为0(V)。

然而，实际上，由运算放大器34所进行的计算中存在误差。两个主要的误差源中的一个为当运算放大器34的输入端和输出端被短路时由非零的输出电压Vout所致的偏置电压，另一个为由反馈电容器37-1～37-m的电容值C2(1)～C2(m)的变化所致的各列中放大系数的变化(增益的变化)。

偏置电压的校正

在通过CMOS图像传感器10获取图像的情况下，偏置电压，即一种在计算中产生的误差表现为竖条。相反，增益的变化表现为由输入信号的变化所产生的竖条。当考虑一种误差时，输出电压Vout(i)可表示为：

Vout(i)＝C1/C2(i)·(Vreset(i)-Vsig(i)+Vofs

其中Vofs表示偏置电压。

上述等式表明，当从单位像素20读出的复位信号Vreset(i)与接收光的光电转换信号Vsig(i)之间的差值(即Vreset(i)-Vsig(i))被设为零时，偏置电压Vofs可由输出电压Vout(i)得出。即，偏置电压Vofs可以通过将复位信号Vreset(i)与接收光的光电转换信号Vsig(i)之间的差值设为零而测得。

此外，测出偏置电压Vofs之后，通过从各列的输出电压Vout(i)中减去偏置电压Vofs，可以得出以下的已校正偏置电压Vofs的输出电压Vout(i)：

Vout(i)＝C1/C2(i)·(Vreset(i)-Vsig(i))。

根据本示例性实施例，从输出电压Vout(i)中减去偏置电压Vofs的处理通过置于芯片外的信号处理电路单元(未示出)来执行。应当指出，信号 处理电路单元可以像其它的外围电路一样作为片上元件集成在其上设有像素阵列单元11的半导体基板上。

增益变化的校正

以下说明由反馈电容器37-1～37-m的电容值C2(1)～C2(m)的变化所致的增益变化的校正。

为了校正增益变化，从外部实施控制，从而从单位像素20中读出的复位信号Vreset(i)与接收光的光电转换信号Vsig(i)之间的差值(即Vreset(i)-Vsig(i))变为预定的电压值(即Vreset(i)-Vsig(i)＝1(V))。实施控制之后，输出电压Vout(i)可表示为：

Vout(i)＝C1/C2(i)。

即，可以得到没有误差的输出电压Vout(i)，该电压为输入侧电容器33和反馈电容器37-i之间的电容比C1/C2(i)。如果校正系数A设为C2(i)/C2，则校正系数A可以是像素阵列的所有列的公共系数，从而Vout(i)＝C1/C2(i)·A＝C1/C2。

为了从外部控制差值(Vreset(i)-Vsig(i))以使差值为预定值，即，为了将来自单位像素20的任意差信号输入单位读出电路13-i(13-1～13-x)中，例如可以不时地改变基准电压Vref。

更具体地，在单位像素20最初输出复位信号Vreset(i)和接收光的光电转换信号Vsig(i)时，不使用来自单位像素20的输入。这时，基准开关32被接通。于是，具有期望差值的虚拟信号代替基准电压Vref被输入。仅仅通过控制基准电压Vref，就可以实现该控制方法。因此，无需向单位读出电路13-i(13-1～13-x)提供额外的电路就可以校正由增益变化所致的误差。

应用电路

以下说明单位读出电路13-i(13-1～13-x)的几个应用实例。

应用实例1

图8是表示根据应用实例1的单位读出电路13-iA的电路结构的电路图。对于相似的地方，在图8的描述中使用与图3中相同的附图标记。

如图8所示，应用实例1的单位读出电路13-iA将可变电容器应用于反馈电容器37-i(37-1～37-m)。于是，反馈电容器37-i的电容值C2(i)是可变的。来自单位像素20的接收光的光电转换信号Vsig的信号电平例如受用于像素阵列的各列的系统控制单元15监控。接着，系统控制单元15进行这样的控制，即当从所有列或多于预定数目的列输出的接收光的光电转换信号Vsig的信号电平低于预定值时，反馈电容器37-i的电容值C2(i)被改变，从而像素阵列的每列的增益被改变为某一较大的值。

单位读出电路13-iA的增益由电容比C1/C2(i)来确定，该电容比C1/C2(i)为输入侧电容器33的电容与反馈电容器37-i的电容的比值。因此，通过减小反馈电容器37-i的电容值C2(i)，可以提高单位读出电路13-iA的增益。因而，从当像素阵列的所有列输出的接收光的光电转换信号Vsig的信号电平低于预定值时，这些信号电平被以高增益放大。因此，可以降低输入的等同噪声。本实例中所使用的控制时间点与图7的时序图中所示的时间点相同。

应用实例2

图9是表示根据应用实例2的单位读出电路13-iB的电路结构的电路图。对于相似的地方，在图9的描述中使用与图8中相同的附图标记。

如图9所示，与根据应用实例1的单位读出电路13-iA相同，应用实例2的单位读出电路13-iB将可变电容器用于反馈电容器37-i(37-1～37-m)。此外，单位读出电路13-iB还包括比较器38和控制器39，该比较器38将来自像素阵列的各列的单位像素20的接收光的光电转换信号Vsig的信号电平与预定值进行比较，该控制器39根据从比较器38输出的比较结果控制反馈电容器37-i的电容值C2(i)。这样，反馈电容器37-i的电容值C2(i)被相应地改变。

更具体地，当从像素阵列的各列的单位像素20中读出接收光的光电转换信号Vsig且若该信号电平高于预定值时，在比较器38和控制器39的控制下，反馈电容器37-i的电容值C2(i)被增大。但是，若该信号电平低于预定值时，反馈电容器37-i的电容值C2(i)被降低。

如上所述，当接收光的光电转换信号Vsig的信号电平高于预定值时，通过增大反馈电容器37-i的电容值C2(i)，单位读出电路13-iB的增益可以被降低至低于电容值C2(i)改变之前所得的增益的值。因此，可以防止信号饱和。此外，当接收光的光电转换信号Vsig的信号电平在预定的范围内时，通过减小反馈电容器37-i的电容值C2(i)，单位读出电路13-iB的增益可以被提高至高于电容值C2(i)改变之前所得的增益的值。因此可以提供噪声电阻。

当电容值C2(i)改变时，控制器39可以保持由反馈电容器37-i的电容值C2(i)所确定的增益的设定值。此外，当从单位读出电路13-iB读出输出电压Vout时，同时读出增益的设定值。读出的设定值可以被提供给下游的信号处理电路单元(未示出)，并且信号处理电路单元可以将信号电平还原成初始信号电平。

如上所述，在根据应用实例2的单位读出电路13-iB中，通过根据输入的接收光的光电转换信号Vsig的电平来控制反馈电容器37-i的电容值C2(i)，增益可以被相应地确定(相应的放大倍数)。因此，可以防止在单位像素20的电平较高时产生的信号饱和，并且可以降低在亮度低时产生的噪声。

应当指出，当采用应用实例2的电路结构时，首先控制反馈电容器37-i的电容值C2(i)，从而根据信号电平设置增益。因此，从单位像素20输出并从所接收的光经过光电转换的信号，即接收光的光电转换信号Vsig首先被单位读出电路13-iB读出。随后，复位信号Vreset被读出。

图10是当接收光的光电转换信号Vsig被首先读出、随后复位信号Vreset被读出时所使用的时序图。

单位读出电路13-iB的控制时序类似于上述的单位读出电路13-i的控制时序(参见图7)。但是，垂直驱动单元12控制单位像素20，从而对于i＜2m的时间段t(i)，单位像素20输出接收光的光电转换信号Vsig，当i≤2m+1时，单位像素20输出复位信号Vreset。

在单位读出电路13-iB中，当接收光的光电转换信号Vsig从单位像素20输出时，比较器38将接收光的光电转换信号Vsig的信号电平与预定值 进行比较。在这种情况下，输出信号最后按照电容比C1/C2(i)被放大，该电容比C1/C2(i)是输入侧电容器33的电容与反馈电容器37-i的电容的比值，并且该输出信号被输出为各单位像素20的输出电压Vout。该输出电压Vout作为CMOS图像传感器10所获取的图像信号并且被输出至芯片外部。

在应用实例1的单位读出电路13-iA和应用实例2的单位读出电路13-iB中，反馈电容器37-i(37-1～37-m)的电容值根据从像素阵列的各列输出的信号的电平来控制。然而，后续的操作是不同的。

在应用实例1的单位读出电路13-iA中，当从所有列或多于预定数目的列输出的信号的电平低于预定值时，对各单位读出电路13-1～13-x的1～m列进行相同的控制。因此，在系统控制单元15和列处理单元13之间需要与单位读出电路13-1～13-x的数目相等的多条控制线。

相反，在应用实例2的单位读出电路13-iB中，各单位读出电路13-1～13-x监控从像素阵列的各列输出的信号的电平，并且对各单位读出电路13-1～13-x的1～m列进行控制。因此，与应用实例1的单位读出电路13-iA相比，单位读出电路13-iB可以进行更精确的控制。此外，优点在于系统控制单元15和列处理单元13之间的控制线不是必需的。

此外，在应用实例1和2中，反馈电容器37-i的电容值是可变的。通过改变此电容值，单位读出电路13-iA或单位读出电路13-iB的增益可以被控制。然而，由于增益是由电容比C1/C2(i)确定的，该电容比C1/C2(i)是输入侧电容器33的电容值与反馈电容器37-i的电容值的比值，所以输入侧电容器33的电容值也可以可变地控制电容值。即使在这样的情况下，也可以实现相同的效果。

应用实例3

应用实例3的单位读出电路具有类似于图3中所示的电路结构。但是，通过使用不同的控制时间点，单位读出电路可以具有求取信号值的积分的信号积分功能。

更具体地，对于像素阵列的同一列通过在复位信号Vreset和基准电压Vref之间切换M次(M为大于等于2的整数)而不是一次，可以得到将复位 信号Vreset乘以M所得的信号M·(Vreset(i)-Vref)。此后，类似地，通过在基准电压Vref和接收光的光电转换信号Vsig之间转换M次，最终可得到如下的输出信号Vout(i)：

Vout(i)＝M·C1/C2(i)·(Vreset(i)-Vsig(i))。

图11示出了当对各列进行M次积分操作时所使用的控制时序。当对m列进行操作时，计算一直进行到m×M个时钟。

在应用实例3的单位读出电路中，即，在具有信号积分功能的单位读出电路中，首先复位信号Vreset被采样m次，随后，接收光的光电转换信号Vsig被采样m次。因此，难于预先检测接收光的光电转换信号Vsig的信号电平的幅度。所以，信号可能是饱和的。因此，为了防止信号的饱和，提出了以下的应用实例4的单位读出电路13-iC。

应用实例4

图12是表示根据应用实例4的单位读出电路13-iC的电路结构的电路图。对于相似的地方，在图12的描述中使用与图3中相同的附图标记。

应用实例4的单位读出电路13-iC具有类似于应用实例3的有信号积分功能的单位读出电路的电路结构，即类似于图3所示的电路结构。但是，在单位读出电路13-iC中，使用了第一基准电压Vref1(对应于图3中所示的基准电压Vref)以及大于第一基准电压Vref1的第二基准电压Vref2。此外，单位读出电路13-iC还包括基准开关41、比较器42和锁存电路43。

基准开关41选择性地代替第一基准电压Vref1而将第二基准电压Vref2提供给输入侧电容器33。比较器42将从运算放大器34输出的信号(输出电压Vout)与对应于饱和电平的基准值(确切地说是略低于饱和电平的电压值)进行比较。若输出电压Vout高于基准值，则基准开关41被比较器42接通。根据从比较器42输出的比较结果，锁存电路43存储像素阵列的各列的输出电压Vout超出基准值的发生次数的相关信息。如下所述，关于输出电压Vout超出基准值的发生次数的信息用于恢复信号。

在具有这种电路结构的单位读出电路13-iC中，当运算放大器34的输出电压Vout可能饱和时，第二基准电压Vref2而不是第一基准电压Vref1被提供给输入侧电容器33。因此，电压值高于第一基准电压Vref1的第二 基准电压Vref2被从运算放大器34输出的信号中减去。这样，就可以降低可能饱和的信号的电平。因此，可以防止信号电平的饱和。

这里，第一基准电压Vref1和第二基准电压Vref2的值从外部设为预定值。因此，在单位读出电路13-iC中，即使当第二基准电压Vref2被从单位读出电路13-iC中减去时，原始数据也可以通过输出存储于锁存电路43中的信息来恢复，即，关于输出电压Vout超出基准值的发生次数的信息用于与输出电压Vout一起将信号恢复至外部信号处理电路。于是，通过基于预定的第二基准电压Vref2以及输出电压Vout超出基准值的发生次数进行计算，该信号处理电路可以得出原始数据。

如图11的时序图所示，通过以与利用开关控制信号φref控制基准开关32相同的时序来利用开关控制信号φref2控制基准开关41，可以实现上述的用于防止信号饱和的处理。

图13是表示应用实例4的单位读出电路13-iC的示例性电路工作原理的时序图。在图13所示的例子中，进行了两次积分。在第三次中，由比较器42进行的比较表明可能会发生饱和。

在图13所示的时序图中，输入的复位信号Vreset被采样M次。这些采样信号被传输至反馈电容器37-i，从而具有复位电平的电荷被累积。随后，输入的接收光的光电转换信号Vsig被采样。类似地，这些采样信号被传输至反馈电容器37-i。这时，比较器42监控输出电压Vout并进行控制，从而输出电压Vout不会饱和。

在比较器42所进行的比较操作中，用于基准值的电压值是外部可调的。如上所述，基准值被设为可以进行信号的饱和检测的电压值(确切地说，该电压值略低于饱和电压)。

如图13所示，该时序图表明在第二次积分中比较器42的比较输出为逻辑“1”，因而在下一次积分中可能会产生饱和。因此，开关控制信号φref2而不是开关控制信号φref1被置为有效。因此，如上所述，利用第二基准电压Vref2，可能发生饱和的信号的电平被降低。因此，可以防止单位读出电路13-iC的输出电压Vout的饱和。

应用实例5

图14是表示根据应用实例5的单位读出电路13-iD的电路结构的电路图。对于相似的地方，在图14的描述中使用与图12中相同的附图标记。

应用实例5的单位读出电路13-iD包括模数(AD)转换器，该模数(AD)转换器例如为将数据转换为每周期1.5-bit数据的1.5-bit循环式AD转换器。

如图14所示，1.5-bit循环式AD转换器50被集成在单位读出电路13-iD中。1.5-bit循环式AD转换器50包括在运算放大器34的输出侧的两个比较器51和52。输出电压Vout每次从运算放大器34输出时，两个比较器51和52进行操作，以对输出电压Vout与两个基准值VdacL和VdacH中的每个进行比较。这样，将要进行AD转换的输出电压Vout的输入信号电平被检测。

图15示出了各级的输入输出特性(AD转换特性)。如图15所示，1.5-bit循环式AD转换器50将1.5-bit循环式AD转换器50的输入信号电平(从运算放大器34输出的输出电压Vout)的满刻度范围(最大幅值)分成三个子范围。对于这三个子范围，1.5-bit循环式AD转换器50进行AD转换以生成三个值。因此，以下三个数字编码D(i-1)之一，即从比较器51和52输出的比较结果DL和DH的组合分别被分配给三个子范围中的一个：低(DL＝0，DH＝0)，中(DL＝0，DH＝1)，高(DL＝1，DH＝1)。

这里，令基准电压Vref表示输入信号电平的满刻度的一半，VrefL表示最小值，VrefH表示最大值。然后，基准值VdacL被设置以使其在VrefL～Vref的范围内，基准值VdacH被设置以使其在Vref～VrefH的范围内。此外，这三个子范围分别被设为最小值VrefL～基准值VdacL、基准值VdacL～基准值VdacH和基准值VdacH～最大值VrefH。

如图15所示，即，数字编码D(i-1)与作为输入信号电平的运算放大器34的输出电压Vout(i)之间的关系可以表示为：

若VdacH＜Vout(i)，则D(i-1)＝High(11)，

若VdacL＜Vout(i)＜VdacH，则D(i-1)＝Middle(01)，以及

若VdacL＞Vout(i)，则D(i-1)＝Low(00)。

此外，在1.5-bit循环式AD转换器50中采样和保持(S/H)电路是必需的。S/H电路可以设在运算放大器34的输出侧。但是，在本例中，为m列所设置的输入电路具有S/H功能。即，设置用于m列的输入侧电容器33以及开关53、54和61构成S/H电路60。

满刻度的最小值VrefL和最大值VrefH通过基准开关55和56被选择性地提供给输入侧电容器33作为基准电压。从比较器51和52输出的比较结果DL和DH分别被锁存电路57和58锁存，并且被提供给数模转换(DAC)控制器59。DAC控制器59根据从比较器51和52输出的比较结果DL和DH、即数字编码D(i-1)来控制基准开关32、55和56的开/关切换。这里，DL表示VdacL与从反馈电路输出的输出电压(放大的像素信号)之间的比较结果，DH表示VdacH与从反馈电路输出的输出电压(放大的像素信号)之间的比较结果。

图16是1.5-bit循环式AD转换器50的示意图。对于相似的地方，在图16的描述中使用与图14中相同的附图标记。

在1.5-bit循环式AD转换器50中，比较器51和52按照交替的时钟周期(以下所述的时钟信号φcomp的周期)工作。于是，数字数据DL和DH分别从比较器51和52中输出。这时，从运算放大器34输出并将被输入至AD转换处理的输出电压Vout(i)被分成三个子范围：Low(00)、Middle(01)和High(11)。随后，根据以下表达式进行计算：

Vout(i)＝2Vout(i-1)-D(i-1)*Vref

D(i-1)*Vref＝VrefL

…(低)Vout(i-1)＜VdacL

D(i-1)*Vref＝Vref

…(中)VdacL＜Vout(i-1)＜VdacH

D(i-1)*Vref＝VrefH

…(高)VdacH＜Vout(i-1)。 应当指出这些表达式可以用于单端型的1.5-bit循环式AD转换器50。当1.5-bit循环式AD转换器50为差分型时，需要考虑输出电压Vout(i)的正/负号。

上述这些表达式表示以下一系列的操作。即，从较高次的位依次进行AD转换。输入信号电平Vout(i-1)被加倍。从经AD转换得到的加倍的输入信号Vout(i-1)中减去由AD转换得到的加倍的输入信号Vout(i-1)所确定的值，从而在任何情况下都可以调节输出电平以使其处于输出电压Vout(i-1)的满刻度范围内。所得的值被返回至输入侧，并重复类似的操作。于是，完成了多位AD转换。

在二进制系统中，各位表示两个值中的一个：逻辑0或逻辑1。相反，在具有上述结构的1.5-bit循环式AD转换器50中，各位表示三个值中的一个：低(00)、中(01)和高(11)。因而，可以认为在各级中进行1.5-bit的AD转换。因此，这种AD转换器称为“1.5-bit循环式AD转换器”。

在1.5-bit循环式AD转换器50中，由于利用三个值对每一次操作(各位)进行AD转换，所以数字值具有冗余。与利用一个阈值(比较基准值)而没有冗余地进行AD转换的1-bit循环式AD转换器相比，该冗余提供了更多的无误差阈值。即，即使当比较器51和52的比较基准值VdacL和VdacH具有偏移量时，也可以得出与比较基准值VdacL和VdacH无偏移量时相同的比较结果。因此，在无需高精度的比较器51和52的情况下可以进行高精度的AD转换。

在1.5-bit循环式AD转换器50中，锁存电路57和58中的每个输出数字值D(1，2，…N-1)。在下游的信号处理中，这些数字值D被加权并相加，从而生成N位的数字数据。1.5-bit循环式AD转换器50的操作可以单独完成，或者可以与上述的积分操作或适应性放大操作配合完成。

在包括1.5-bit循环式AD转换器50的单位读出电路13-iD中，通过对复位电平(复位信号)的Vreset进行AD转换，随后对信号电平(接收光的光电转换信号)Vsig进行AD转换，并且在下游的信号处理电路中对两个输出数字值进行相减，就可以在数字域内进行相关双采样(CDS)处理。

若在模拟域内进行相关双采样处理，则可以通过将由(Vreset-Vsig)所表示的电荷累积在反馈电容器37-i中并对输出电压进行AD转换，则得到经过相关双采样处理的信号的AD转换值。

图17是进行1.5-bit循环式AD转换时的时序图。在图17所示的时序图中，φg和φi分别表示对S/H电路60的开关53和54进行开/关切换的开关控制信号。φfb表示对连接在运算放大器34的输出端和输入侧电容器33的输入端之间的反馈开关61进行开/关切换的开关控制信号。φdac表示对基准开关55和56进行开/关切换的开关控制信号。φcomp表示用于比较器51和52的时钟信号。D表示从锁存电路57和58输出的AD转换输出数据。

一般而言，在1.5-bit循环式AD转换器50中，经过用于像素的CDS处理并被累积在反馈电容器37-i中的信号被读出并被AD转换。随后，累积在下一反馈电容器37-i+1中的信号被读出并被AD转换。这种操作被反复地进行。

在上文中，已说明了1.5-bit循环式AD转换器50的基本工作原理。然而，应用实例5的特征在于本示例性实施例应用了1.5-bit循环式AD转换器。由于本示例性实施例没有改变关于AD转换的基本的电路工作原理，所以没有对1.5-bit循环式AD转换器50的电路工作原理进行详细说明。

从上述说明中可以看出，在1.5-bit循环式AD转换器50中，基准开关32、输入侧电容器33和运算放大器34是进行AD转换处理的必要的电路元件。如果对像素阵列的m列中的各列设置这些电路元件，即输入侧电容器33和运算放大器34，则增大了列处理单元13所占的电路面积，因此，难于减小CMOS图像传感器10的芯片尺寸。

相反地，根据应用实例5，在具有1.5-bit循环式AD转换功能的单位读出电路13-iD中，单位读出电路13-iD的一些子电路，即基准开关32、输入侧电容器33和运算放大器34被像素阵列的m列所共用。这种结构可以减小列处理单元13所占的电路面积。因此，可以减小CMOS图像传感器10的芯片尺寸。

尽管已参照本示例性实施例应用于包括1.5-bit循环式AD转换器50的单位读出电路13-iD的情形说明了应用实例5，但是AD转换器并不局限于 1.5-bit循环式AD转换器50。例如，本示例性实施例可以应用于包括AD转换器的各种单位读出电路，其中的AD转换器例如是具有诸如输入侧电容器和运算放大器等电路元件的1-bit循环式AD转换器。

应用实例6

在根据图3所示的本示例性实施例的列处理单元13-i以及根据本示例性实施例的应用实例1～5的单位读出电路13-iA～13-iD中，单个输入侧电容器33用于CDS和AD转换。但是，通过设置多个输入侧电容器33，这些输入侧电容器33可以用于像素求和处理，在水平方向和垂直方向上排列的多个像素的信号在该求和处理中相加。

图18是表示根据应用实例6的单位读出电路13-iE的电路结构的电路图。对于相似的地方，在图18的描述中使用与图3中相同的附图标记。

如图18所示，应用实例6的单位读出电路13-iE具有包括多个输入侧电容器33的电路结构，例如包括输入侧电容器33-1和33-2。在像素阵列的m列的任意两列中的像素的信号分别被开关62-1和62-2选定，开关62-1和62-2分别受开关信号φadd(1)和φadd(2)的开/关控制。于是，信号被累积在输入侧电容器33-1和33-2中。随后，累积在输入侧电容器33-1和33-2中的信号电荷被同时转移至反馈电容器36-i。这样，可以完成水平方向上的两像素求和。

此外，在像素阵列的同一列中的两个像素的信号与开关信号φadd(1)和φadd(2)同步地被开关62-1和62-2选定，并且分别累积在输入侧电容器33-1和33-2中。此后，累积在输入侧电容器33-1和33-2中的信号电荷被同时转移至反馈电容器36-i。这样，可以完成垂直方向上的两像素求和。

尽管参照水平方向或垂直方向上的两像素求和进行了上述说明，但是通过采用包括x个输入侧电容器33的电路结构可以完成x个像素求和。

变化例

尽管已参照CMOS图像传感器描述了上述实施例，在该CMOS图像传感器中，单位像素以阵列形式排列以根据物理量形式的可见光的强度检测信号电荷，但是本示例性实施例的应用并不局限于CMOS图像传感器。 例如，本示例性实施例可以应用于列处理单元被设置用于像素阵列单元的各列的各种列型的固态图像传感装置。

此外，本示例性实施例的应用并不局限于检测入射的可见光的强度的分布并以图像的形式获取该分布的固态图像传感装置。例如，本示例性实施例可以应用于检测入射的红外光、X射线和粒子的强度分布并以图像的形式获取该分布的固态图像传感装置。本示例性实施例也可以广泛地应用于检测诸如压力或电容等物理量的分布并以图像的形式获取该分布的固态图像传感装置(物理量检测装置)。物理量检测装置的示例包括指纹检测装置。

而且，本示例性实施例的应用并不局限于逐列地依次扫描像素阵列的单位像素并从单位像素中读出像素信号的固态图像传感装置。例如，本示例性实施例可以应用于X-Y寻址型的固态图像传感装置，该X-Y寻址型的固态图像传感装置逐像素地选择像素并从所选定的像素中逐像素地读出信号。

固态图像传感装置可以集成在一个芯片中。固态图像传感装置也可以是模块，该模块包括图像获取单元以及封装于其中的信号处理单元和光学系统中的一个并且具有图像获取功能。

而且，本示例性实施例不局限于固态图像传感装置。例如，本示例性实施例可以应用于摄像装置。如这里所使用的，术语“摄像装置”指具有图像获取功能的电子装置，例如相机系统(即数字静态相机或数字摄像机)或者蜂窝电话。应当指出，上述的安装在电子装置中的模块、即相机模块也称作″摄像装置″。

摄像装置

图19是表示根据本发明实施例的摄像装置的示例性结构的框图。如图19所示，根据本发明的实施例，摄像装置100包括光学系统，该光学系统包括镜头单元101、图像传感装置102、作为相机信号处理电路的DSP电路103、帧存储器104、显示单元105、记录单元106、操作系统107和电源系统108。DSP电路103、帧存储器104、显示单元105、记录单元106、操作系统107和电源系统108经总线109彼此相连。

镜头单元101从目标接收入射光(图像光)并在图像传感装置102的成像平面上形成图像。图像传感装置102将由镜头单元101入射在其成像平面上的光的强度逐像素地转换成电信号。然后图像传感装置102输出电信号作为像素信号。根据上述实施例和上述应用实例的CMOS图像传感器10中的一个被用于图像传感装置102。

显示单元105包括平面显示装置，例如液晶显示装置或有机电致发光(EL)显示装置。显示单元105显示由图像传感装置102所获取的动态图像或静态图像。记录单元106将由图像传感装置102所获取的动态图像或静态图像记录在诸如录像带或数字式多用磁盘(DVD)等记录介质上。

操作系统107受用户控制并且发出各种关于摄像装置的功能的操作指令。电源系统108恰当地向DSP电路103、帧存储器104、显示单元105、显示单元105、记录单元106和操作系统107供电，从而使这些单元可以工作。

如上所述，由于通过像素阵列的多列共用单位读出电路的一些子电路可以减小列处理单元所占的电路面积，所以可减小CMOS图像传感器10的芯片尺寸。因此，通过将根据上述实施例和应用实例的CMOS图像传感器10中的一个应用于摄像装置100(即摄像机、数字静态相机或安装在例如蜂窝电话的移动装置中的相机模块)的图像传感装置102，就可以减小摄像装置100的尺寸。

本领域技术人员应当理解，在所附权利要求或其等同物的范围内，可根据设计需要和其它因素进行各种修改、组合、子组合和改变。

Claims (17)

1.一种固态图像传感装置，其包括：

像素阵列单元，其包括以阵列形式排列的各自具有光电转换元件的单位像素，以及分别与所述像素阵列的多列中的一列相连的垂直信号线；以及

列处理单元，其包括设置用于所述像素阵列的多列中的各组预定数目的列的单位读出电路，所述列处理单元用于处理通过所述光电转换元件的复位电位的操作所生成的复位信号以及通过光电转换操作所生成的并从所述单位像素输出至所述垂直信号线的接收光的光电转换信号；

其中，所述单位读出电路包括：

多个输入开关，所述各输入开关的输入端与对应的一条所述垂直信号线的一端相连，并且所述输入开关被依次接通和断开；

至少一个输入侧电容器，其一端共同连接于所述各输入开关的输出端；

基准开关，其设置为向所述输入侧电容器选择性地提供基准电压；

运算放大器，其输入端与所述输入侧电容器的另一端相连；

复位开关，其设置为在所述运算放大器的输入端和输出端之间选择性地形成短路；以及

反馈电路，其设置用于所述像素阵列的各列，其中，所述反馈电路包括在所述运算放大器的输入端和输出端之间串联的反馈开关和反馈电容器，

其中，所述输入侧电容器、所述基准开关、所述运算放大器、所述复位开关被所述像素阵列的多列所共用。

2.如权利要求1所述的固态图像传感装置，其中，

所述单位读出电路通过交替地接通所述多个输入开关之一和基准开关，将所述复位信号与所述基准电压之间的差值经所述输入侧电容器传输至所述反馈电容器，并且所述单位读出电路通过交替地接通所述多个输入开关之一和基准开关，将所述接收光的光电转换信号与基准电压之间的差值经所述输入侧电容器传输至所述反馈电容器，或者，

所述单位读出电路通过交替地接通所述多个输入开关之一和基准开关，将所述接收光的光电转换信号与基准电压之间的差值经所述输入侧电容器传输至所述反馈电容器，并且所述单位读出电路通过交替地接通所述多个输入开关之一和基准开关，将所述复位信号与所述基准电压之间的差值经所述输入侧电容器传输至所述反馈电容器，

从而读出像素阵列的各列的所述接收光的光电转换信号与所述复位信号之间的差值。

3.如权利要求2所述的固态图像传感装置，其中，所述输入侧电容器和所述反馈电容器中的一个的电容值是可变的。

4.如权利要求3所述的固态图像传感装置，其中，所述输入侧电容器和所述反馈电容器中的一个的电容值被控制，从而若所述像素阵列的多列中的所有预定数目的列或多于所述预定数目的列的信号电平低于预定值，则由所述输入侧电容器的电容值与所述反馈电容器的电容值的比值所确定的放大系数被增大。

5.如权利要求3所述的固态图像传感装置，其中，所述单位读出电路包括：

第一比较器，其将从所述各预定数目的列输出的所述接收光的光电转换信号的信号电平与预定值进行比较，以及

控制器，其根据从所述第一比较器输出的比较结果控制所述的输入侧电容器和反馈电容器中的一个的电容值。

6.如权利要求5所述的固态图像传感装置，其中，当所述接收光的光电转换信号的信号电平高于所述预定值时，所述控制器控制所述的输入侧电容器和反馈电容器中的一个的电容值，从而使由所述输入侧电容器的电容值与所述反馈电容器的电容值的比值所确定的放大系数减小，并且，当所述接收光的光电转换信号的信号电平低于所述预定值时，所述控制器控制所述的输入侧电容器和反馈电容器中的一个的电容值从而使所述放大系数增大。

7.如权利要求2所述的固态图像传感装置，其中，所述单位读出电路进行下述两种处理中的一种，一种处理为通过从所述复位信号中减去所述基准电压而获得差值以及通过从所述基准电压中减去所述接收光的光电转换信号而获得差值，另一种处理为通过从所述接收光的光电转换信号中减去所述基准电压而获得差值以及通过从所述基准电压中减去所述复位信号而获得差值。

8.如权利要求7所述的固态图像传感装置，其中，所述单位读出电路还包括：

第二基准开关，其设置为选择性地向所述输入侧电容器提供代替所述基准电压且高于所述基准电压的第二基准电压；

第二比较器，其设置为当所述运算放大器的输出电压高于基准值时接通所述第二基准开关；以及

锁存电路，其根据从第二比较器输出的比较结果存储关于所述像素阵列的各列的输出电压超出所述基准值的发生次数的信息，并且所述锁存电路将所述关于发生次数的信息用于信号恢复。

9.如权利要求2所述的固态图像传感装置，其中，所述单位读出电路还包括：模数转换器，其设置为利用所述输入侧电容器、所述基准开关、所述运算放大器、所述复位开关、所述反馈开关和所述反馈电容器进行模数转换。

10.如权利要求9所述的固态图像传感装置，其中，所述模数转换器是通过对各位取三个值进行模数转换的循环式模数转换器。

11.如权利要求2所述的固态图像传感装置，其中，所述单位读出电路包括多个所述的输入侧电容器，并且，所述单位读出电路将多列中所包括的多个单位像素的信号存储在所述的多个输入侧电容器中，以进行所述多个单位像素的信号的求和。

12.如权利要求1所述的固态图像传感装置，其中，各所述输入开关、所述基准开关、所述复位开关和所述反馈开关由MOS晶体管形成并且至少一端具有虚拟开关，并且所述虚拟开关的源极和漏极被短路，所述虚拟开关的沟道宽度是形成各所述输入开关、所述基准开关、所述复位开关和所述反馈开关的MOS晶体管的一半。

13.如权利要求12所述的固态图像传感装置，其中，所述至少一端是所述运算放大器的输入端。

14.一种用于固态图像传感装置的信号读出方法，所述固态图像传感装置包括：

像素阵列单元，其包括以阵列形式排列的各自具有光电转换元件的单位像素，以及分别与所述像素阵列的多列中的一列相连的垂直信号线；

列处理单元，其包括设置用于所述像素阵列的多列中的各组预定数目的列的单位读出电路，所述列处理单元用于处理通过所述光电转换元件的复位电压的操作所生成的复位信号以及通过光电转换操作生成并且从所述单位像素输出至所述垂直信号线的接收光的光电转换信号；

其中，所述单位读出电路包括：

多个输入开关，所述各输入开关的输入端与对应的一条所述垂直信号线的一端相连，并且所述输入开关被依次接通和断开；

至少一个输入侧电容器，其一端共同连接于各所述输入开关的输出端；

基准开关，其设置为向所述输入侧电容器选择性地提供基准电压；

运算放大器，其输入端与所述输入侧电容器的另一端相连；

复位开关，其设置为在所述运算放大器的输入端和输出端之间选择性地形成短路；以及

多个反馈电路，其设置用于所述像素阵列的各列，所述各反馈电路包括在所述运算放大器的输入端和输出端之间串联的反馈开关和反馈电容器，

其中，所述输入侧电容器、所述基准开关、所述运算放大器、所述复位开关被所述像素阵列的多列所共用，

所述用于固态图像传感装置的信号读出方法包括以下步骤：

通过交替地接通所述多个输入开关之一和基准开关，以将所述复位信号与所述基准电压之间的差值经所述输入侧电容器传输至所述反馈电容器，以及通过交替地接通所述多个输入开关之一和基准开关，以将所述接收光的光电转换信号与基准电压之间的差值经所述输入侧电容器传输至所述反馈电容器，或者，

通过交替地接通所述多个输入开关之一和基准开关，将所述接收光的光电转换信号与基准电压之间的差值经所述输入侧电容器传输至所述反馈电容器，并且通过交替地接通所述多个输入开关之一和基准开关，将所述复位信号与所述基准电压之间的差值经所述输入侧电容器传输至所述反馈电容器，

从而读出像素阵列的各列的所述接收光的光电转换信号与所述复位信号之间的差值。

15.如权利要求14所述的信号读出方法，其中，由所述运算放大器所引入的偏置电压可以通过将所述接收光的光电转换信号与所述复位信号之间的差值设为零而测得，并且，从自所述单位读出电路的各列输出的输出电压中减去所述偏置电压。

16.如权利要求14所述的信号读出方法，其中，当所述接收光的光电转换信号与所述复位信号之间的差值设为预定电压值时，可获得从所述单位读出电路的各列输出的输出电压，并得出所述输出电压的倒数，并且使用所述倒数作为校正系数来校正从所述单位读出电路的各列输出的输出电压，所述校正系数用于校正所述单位读出电路中的各列的所述反馈电容器的电容值的变化。

17.一种摄像装置，其包括：

固态图像传感装置，其包括：像素阵列单元，其包括以阵列形式排列的各自具有光电转换元件的单位像素，以及分别与所述像素阵列的多列中的一列相连的垂直信号线；列处理单元，其包括设置用于所述像素阵列的多列的各组预定数目的列的单位读出电路，所述列处理单元用于处理通过所述光电转换元件的复位电压的操作所生成的复位信号以及通过光电转换操作生成并且从所述单位像素输出至所述垂直信号线的接收光的光电转换信号；以及

光学系统，其设置用于在所述固态图像传感装置的成像平面上形成入射光所表示的图像；

其中，所述单位读出电路包括：

多个输入开关，各输入开关的输入端与对应的一条所述垂直信号线的一端相连，并且所述输入开关被依次接通和断开；

至少一个输入侧电容器，其一端共同连接于各所述输入开关的输出端；

基准开关，其设置为向所述输入侧电容器选择性地提供基准电压；

运算放大器，其输入端与所述输入侧电容器的另一端相连；

复位开关，其设置为在所述运算放大器的输入端和输出端之间选择性地形成短路；以及

反馈电路，其设置用于所述像素阵列的各列，所述反馈电路包括在所述运算放大器的输入端和输出端之间串联的反馈开关和反馈电容器

其中，所述输入侧电容器、所述基准开关、所述运算放大器、所述复位开关被所述像素阵列的多列所共用。

Images