Nothing Special   »   [go: up one dir, main page]

CN101467231B - 在外延横向过度生长氮化镓模板上生长氧化锌膜的方法 - Google Patents

在外延横向过度生长氮化镓模板上生长氧化锌膜的方法 Download PDF

Info

Publication number
CN101467231B
CN101467231B CN200780021504XA CN200780021504A CN101467231B CN 101467231 B CN101467231 B CN 101467231B CN 200780021504X A CN200780021504X A CN 200780021504XA CN 200780021504 A CN200780021504 A CN 200780021504A CN 101467231 B CN101467231 B CN 101467231B
Authority
CN
China
Prior art keywords
gallium nitride
zinc oxide
nitride layer
growth
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200780021504XA
Other languages
English (en)
Other versions
CN101467231A (zh
Inventor
蔡树仁
周海龙
林建毅
潘晖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National University of Singapore
Original Assignee
National University of Singapore
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National University of Singapore filed Critical National University of Singapore
Publication of CN101467231A publication Critical patent/CN101467231A/zh
Application granted granted Critical
Publication of CN101467231B publication Critical patent/CN101467231B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0083—Processes for devices with an active region comprising only II-VI compounds
    • H01L33/0087—Processes for devices with an active region comprising only II-VI compounds with a substrate not being a II-VI compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H01L21/02472—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

提供了一种高质量氧化锌的生长方法，包括以下的步骤：(1)在1000℃左右的温度在蓝宝石衬底上生长氮化镓层；(2)构图SiO2掩模为以氮化镓<1100>或<1120>方向取向的条纹；(3)通过选择生长温度和反应器来控制晶面的平面而生长氮化镓层的外延横向过度生长(ELO)；(4)通过化学气相沉积(CVD)在ELO氮化镓模板晶面上沉积氧化锌膜。可以在氮化镓模板上生长具有减小的晶体缺陷数量的高质量的氧化锌晶体。该方法可以用于制造具有低于104/cm-2的低位错密度的氧化锌膜，这将在未来的电子和光电器件中找到重要的应用。

Description

在外延横向过度生长氮化镓模板上生长氧化锌膜的方法
本申请要求于2006年4月25日提交的美国临时专利申请序列号60794775的优先权，其整体通过引用的方式引入于此。
技术领域
本发明涉及电子和光电器件的制造中高质量氧化锌膜的形成，更具体地，涉及在外延横向过度生长(ELO)氮化镓模板上氧化锌的生长。
背景技术
作为具有室温3.37eV的能隙的直接带隙的半导体，氧化锌展示出有趣的电、光、声和化学特性，可以在光电子、传感器和催化领域找到广泛的应用。具有大激子结合能(60meV)，[R.D.Vispute，V.Talyansky，S.Choopun，R.P.Sharma，T.Venkatesan，M.He，X.Tang，J.B.Halpern，M.G.Spencer，Y，X.Li，L.G.Salamanca-Riba，A.A.Iliadis and K.A.Jones，Appl.Phys.Lett.73,348(1998).]和低功率阈值[D.C.Reynolds，D.C.Look，and B.Jogai，Solid State Commun.99，873(1996).]，氧化锌还被认为是UV和蓝光发射器件的有前途的材料。[M.H.Huang，S.Mao，H.Feick，H.Yan，Y.Wu，H.King，E.Weber，R.Russo，andP.Yang，Science 292，1897(2001)；M.Kawasaki，A.Ohtomo，H.Koinuma，Y.Sakurai，Y.Yoshida，Z.K.Tang，P.Yu，G.K.L Wang，and Y.Segawa，Mater.Sci. Forum 264，1459(1998).；D.M.Bagnall，Y.F.Chen，Z.Zhu，T.Yao，S.Koyama，M.Y.Shen，and T.Goto，Appl.Phys.Lett.70，2230(1997).]外延氧化锌膜由几组生长在蓝宝石上[M.Kawasaki，A.Ohtomo，H.Koimuma，Y.Sakurai，Y.Yoshida，Z.K.Tang，P.Yu，G.K.L. Wang，and Y.Segawa，Mater.Sci.Forum 264，1459(1998).；D.M.Bagnall，Y.F.Chen，Z.Zhu，T.Yao，S.Koyama，M.Y.Shen，and T.Goto，Appl. Phys.Lett. 70，2230(1997)；V.Srikant，V.Sergo，和D.R.Clarke，J.Am.Ceram.Soc.78，1931(1995).]，尽管在两种结构之间存在高失配。
授予Koike等人的美国专利5,569,548和5432,397讨论了在蓝宝石衬底上生长氧化锌。这些专利教导了将镍、铁、或铜添加至氧化锌以便改善晶格取向。授予Furushima的美国专利5,8515,520也教导了在蓝宝石上生长氧化锌。
相似于氮化镓，氧化锌具有纤维锌矿型晶体结构。Vispute等人报告了在氮化镓上氧化锌的外延生长。该结合非常有趣，因为这两种材料之间的晶格失配低至1.9％。但是，因为在c-蓝宝石上生长的氮化镓中的大位错密度(～109cm-2)，已知原生长的氮化镓上的氧化锌膜包含高缺陷密度，这主要包括螺位错。因而，重要的是获得具有高晶体质量和低位错密度以实现高效氧化锌器件。在授予Uemura等人的美国专利5,679,476公开了在衬底上外延生长无缺陷层。授予Yuri等人的美国专利6,274,518在衬底上外延生长氮化镓。授予Kato等人的美国专利6,673478在氮化镓层上外延生长氧化锌。Kato等人使用了生长衬底，其中多个(0001)表面以相对于生长表面0.1至0.5度的倾斜角的一序列平台对齐。Kato的ZnO的质量没有通过本发明的工艺制造的ZnO的质量高。
外延横向过度生长(ELO)方法依靠选择性的外延和生长各向异性，这显著地将氮化镓的位错密度从108-10减小至106-7cm-2。[T.Nishinaga，T.Nakano，和S.Zhang，Jpn.J.Appl.Phys.27 L964(1988).；T.S.Zheleva，O.H.Nam，M.D.Bremser，and R.F.Davis，Appl.Phys.Lett. 71，2472(1997).]Y.Honda等人提出了受控晶面ELO(FACELO-通过各种生长参数以控制生长晶面)并且也成功地将位错密度减小至相同的水平。[Y.Honda，Y.Iyechcika，T.Maeda，H.Miyake和K.Hiramatsu Jpn.J.Appl.Phys. 40 L309(2001)]因而，利用高质量的ELO氮化镓获得具有的缺陷密度的氧化锌膜是有前途的。在该发明中，报告了使用在蓝宝石(0001)上的FACELO氮化镓模板外延生长氧化锌膜。通过采用SiO2作为掩模层，实现了选择性的氧化锌膜的生长。电子显微镜研究示出所述膜是具有低位错密度的单晶结构。光致发光(PL)光谱展示来自氧化锌的强紫外(UV)峰。绿发射也被氧化锌的高晶体质量有效地抑制。
本发明的潜在应用包括UV探测器、发光二极管、可以发射蓝和绿光的激光二极管和其它光电应用。其它的应用还包括透明导体、介电质和太阳能电池。
发明内容
因此，本发明的主要目标是提供在构图的氮化镓模板上制造氧化锌半导体外延层的新方法。
本发明的另一目标是提供适用于工业氧化锌制造的氧化锌衬底晶片的制造方法。
根据本发明的目标，实现了制造氧化锌半导体层的新方法。底氮化镓层用其中包括开口阵列的掩模覆盖。过度生长的氮化镓半导体层通过开口阵列形成于底氮化镓层上。氧化锌横向生长于过度生长的氮化镓半导体层上从而形成连续的过度生长的单晶氧化锌半导体层。
而且根据本发明的目标，实现了电子或光电器件，其包括：具有预定缺陷密度的底氮化镓层，通过掩模中的开口阵列与底氮化镓层接触的过度生长的氮化镓层，其中(11-22)晶面形成于过度生长的氮化镓层中，导致比预定缺陷密度低的缺陷密度，形成氧化锌半导体层、覆盖过度生长的氮化镓层的连续的氧化锌层膜，和在连续的氧化锌半导体层中的光电或微电子器件。
附图说明
在形成该说明书的实质部分的附图中，示出了：
图1A示出了根据本发明制造的ELO氧化锌半导体结构的实例的截面图。
图1B和图1C示出了根据本发明可能的应用的含ZnO化合物半导体器件的两个示意截面图。
图2至6示出了图1中的实例的各中间制造步骤的横截面图。
图7A和7B分别示出了生长了30分钟的氧化锌/ELO氮化镓的扫描电子显微镜(SEM)截面图和SEM图像的俯视图。
图7C和7D分别示出了生长了40分钟的氧化锌/ELO氮化镓的SEM截面图和SEM图像的俯视图。
图8A是高分辨率透射电子显微镜(HRTEM)图像和对应的氧化锌/ELO氮化镓界面的SAED图案。
图8B是透射电子显微镜(TEM)的截面图像，接近氧化锌/ELO氮化镓界面g＝1100。
图9是从两个不同的氧化锌/ELO氮化镓区所取的室温微PL频谱。
图10是外延氧化锌/ELO氮化镓/蓝宝石(0001)异质结构的X射线衍射ω/2θ扫描。
图11A示出了ELO氮化镓表面上的外延氧化锌的AFM。
图11B示出了在氮化镓表面的c平面上原生长的氧化锌的AFM。插图示出了两个不同的样品的相同的表面区的SEM。
具体实施方式
在本发明的ELO氮化镓模板上已经成功地生长了氧化锌膜。高质量ELO氮化镓用于获得具有较低缺陷密度的氧化锌膜。此外，与用热液法生长的传统单晶氧化锌衬底相比，本发明可以容易地用于获取2英寸和3英寸的氧化锌衬底晶片。这样，提出的制造方法也适用于工业氧化锌制造。
在ELO氮化镓上氧化锌膜的生长的提出的方法如下所述：
在此可以通过使用例如金属有机化学气相沉积(MOCVD)的任何已知的方法在例如蓝宝石的任何衬底上生长1-2μm的单晶氮化镓层。通过等离子体增强化学气相沉积(PECVD)在大约280℃的温度在氮化镓(0001)表面上沉积SiO2掩模层。然后SiO2掩模通过传统的光刻被构图为在氮化镓<1-100>方向取向的条纹。接着，氮化镓通过金属有机化学气相沉积(MOCVD)，用三甲基镓(TMGa)和氨(NH3)作为Ga和N2的源，用H2作为载体气体被再生长。接着，ELO氮化镓/蓝宝石衬底被放入管式炉以便通过化学气相沉积和在氧存在下锌粉末(99.9％纯度)的凝结而生长氧化锌膜。
发现在室温下氧化锌膜的光致发光以379nm为中心。氧化锌膜的发光在UV区，这适于UV LED的制造。此外，注意到如图9B中所示出的在氧化锌PL频谱中绿波带的强度非常低，暗示制造的氧化锌膜中低的缺陷浓度。这是因为在氧化锌中绿发射通常归因于在氧化锌晶格中氧的空位和/或间隙锌离子。
此后将参考附图更为充分地描述本发明，其中示出了本发明的实施例。但是本发明可以以许多不同的形式实施，不应理解为局限于在此提出的实施例。在附图中，为了清楚起见层和区的厚度被夸大，未按比例绘制。
现将参考图1A，根据本发明的ELO氧化锌结构被示出。ELO氧化锌结构100包括衬底101。衬底可以是蓝宝石、硅、SiC或任何其它合适的衬底。但是，优选使用蓝宝石(0001)衬底101a并且低温氮化镓缓冲层101b被生长于蓝宝石衬底101a上。
衬底101的制造是本领域的技术人员所熟知的并且无需进一步的描述。底氮化镓层也生长于衬底101a顶部上的缓冲层101b上。底氮化镓层103的厚度可以在1.0和2.0μm之间，并且可以使用加热的金属有机化学气相沉积(MOCVD)而形成。底氮化镓层通常具有不希望的相对高的缺陷密度，例如大约108和1010cm-2之间的位错密度。这些高缺陷密度可以由缓冲层101b和底氮化镓层103之间的晶格参数的失配而产生。这些高缺陷密度可以影响底氮化镓层103中微电子和光电器件的性能。
如图1A中所示出的，例如二氧化硅掩模105的掩模形成于底氮化镓层103上。掩模105包括其中的开口的阵列。优选开口是沿底氮化镓层103的<1-100>方向延伸的条纹。掩模105可以具有大约100nm的厚度并且可以在底氮化镓层上使用等离子体增强化学气相沉积(PECVD)在大约280℃形成。掩模105可以使用标准光刻技术被构图并且在稀释的氢氟酸(HF)溶液中被蚀刻。
图1A还示出了从底氮化镓层103且通过窗口区107中的开口阵列(见图3)生长的氮化镓层109的{11-22}晶面。ELO氧化锌半导体结构100也包括通过化学气相沉积生长的氧化锌层111a和从氮化镓层109的{11-22}晶面横向延伸的横向氧化锌层111b。横向氧化锌层111b可以使用下述气相外延(CVD)而形成。如同在此所使用的，术语“横向”指称平行于衬底101的面的方向。
如图1A中所示出的，横向过度生长的氧化锌层111b在界面111a融合从而形成连续的单晶氧化锌半导体层111。发现横向生长氧化锌层111中的螺位错将弯曲为横向，既便一些螺位错保留并且在窗口区中穿过顶部的氧化锌表面。因而，横向氧化锌层111b可以具有相对低的缺陷密度，例如小于104cm-2。因而，横向过度生长的氧化锌层111b是器件质量的。
现将参考图2-5，现将描述根据本发明的ELO氧化锌半导体结构的制造方法。如图2中所示出的，底氮化镓层103生长于衬底101上。衬底101可以包括蓝宝石(0001)衬底101a和低温生长氮化镓缓冲层101b。低温(500℃～600℃)氮化镓缓冲层101b可以在垂直冷壁和感应加热的金属有机气相沉积(MOCVD)系统中被沉积于蓝宝石衬底101a上至30～40nm厚。氮化镓层103可以是1.0和2.0μm之间的厚度，并且可以在低温氮化镓缓冲层上使用任何著名的方法，例如分子束外延(MBE)、氢化物气相外延(HVPE)和金属有机化学气相沉积(MOCVD)在至少1000℃的温度下生长。
参考图3，底氮化镓层103用其中包括开口107的阵列的掩模层105掩蔽。掩模层由不允许随后氮化镓沉积于其上的材料(例如SiO2或SixNy)构成，即对氮化镓的沉积的选择性。即，GaN仅生长于开口区107上并且不生长于掩模材料105上。例如，SiO2或SiN可以被用作掩模。掩模层可以具有大约100nm的厚度并且可以在280℃使用等离子体增强化学气相沉积(PECVD)形成于底氮化镓层103上。掩模105可以使用标准光刻技术被构图并且在稀释的氢氟酸(HF)溶液中被蚀刻。其它传统的方法例如使用反应离子蚀刻(RIE)或感应耦合等离子体(ICP)的干法蚀刻也可以被使用。在一实施例中，开口107在底氮化镓层103上沿<1-100>方向是3μm宽。氮化镓窗口区对SiO2翼区的宽度比可以被界定为任何值。在进一步处理之前，该结构可以被浸入50％稀释的盐酸(HCl)溶液中以便去除在底氮化镓层103上形成的表面氧化物。
参考图4，底氮化镓层103通过开口阵列107生长以便形成从底氮化镓层103并且穿过窗口区107中的开口阵列生长的氮化镓层109的{11-22}晶面F。氮化镓层109的{11-22}晶面F可以使用MOCVD在大约900-950℃并且在200-500Torr的压力范围下生长。80μmol/min的三甲基镓(TMGa)的先驱体和11slm左右的NH3可被用于形成氮化镓层109。如果氮化镓合金被形成，则也可以使用另外的传统的例如铝或铟的先驱体。三乙基镓(TEGa)或乙烯二甲基镓(EDMGa)也可以被用作III族先驱体，而二甲肼((H2N2(CH3))2.1，1DMHy)优选作为N先驱体。ELO氮化镓层通过选择生长温度和反应器压力控制晶面的平面而生长。用于实现在希望的晶面的平面上的生长的典型的生长温度和反应器压力分别是900～950℃和200-500Torr的压力范围。最初的锯齿的ELO氮化镓条纹109具有例如5μm的高度和7μm的宽度。
还应理解在两个方向的横向生长可以被用于形成过度生长的氮化镓半导体层。具体地，掩模105可以被构图以便包括或者沿<1-100>或者沿<11-20>延伸的开口107的阵列。开口可以形成条纹图案。
现在参考图5，ELO氮化镓/蓝宝石衬底被放入管式炉以便通过化学气相沉积和在氧存在下的锌粉末的凝结而生长氧化锌膜。连续的氧化锌层111a的生长引起在底氮化镓层109上的氧化锌的过度生长，从而形成横向氧化锌(11-20)晶面M。氧化锌层111a的生长是通过化学气相沉积和锌(99.9％纯度)粉末在氧存在下的凝结而形成的。有Zn粉末的铝舟被放置在石英管的中央并且用以100标准立方厘米每分钟(sccm)的流量流动的氦(99.999％纯度)清洗。炉温被增加至750℃～850℃左右，并且氧气(99.99％纯度)流以10～100sccm的流量，优选10～20sccm被引入管式反应器。
O2与He气混合并且气流在整个反应过程中被保持。在图7中示出了30分钟生长和40分钟生长的氧化锌层的图像。
现在参考图6，允许横向过度生长直至生长锋面在界面111a融合，从而形成连续的氧化锌层111。总生长时间可以是大约60分钟。ZnO膜厚度取决于生长时间。例如，在30分钟的生长时间之后实现了8.9μm的试验厚度。
如图1B中所示出的，随后在区111b中可以形成微电子和光电器件。如果希望，器件也可以形成于区111a中。
下面描述ZnO半导体器件的实例。图1B和1C示意性地示出了根据本发明实施例的两个ZnO半导体器件。通过给出相似的参考标号，省略了与在图1A中所示出的元件相同的图1B和1C中所使用的元件的解释。
在图1B中所示出的半导体器件中，GaN层101形成于蓝宝石衬底上，并且在其上按顺序生长p型GaN单晶模板(103和109)和n型ZnO单晶层111b。
n型ZnO单晶层111b是具有通过从GaN脊生长的ZnO的融合的要求所确定的膜厚度的ZnO单晶层。ZnO被掺杂以III族元素，例如镓(Ga)或铝(Al)至大约1018cm-3的浓度。部分n型ZnO单晶层111b被去除以便可以形成具有GaN113的p型接触。形成第一电极112作为对于n型ZnO的金属接触。
为了形成n型ZnO单晶层111b和第一电极112之间的欧姆接触，优选第一电极112由例如铟(In)和铝(Al)形成。
Pn结通过形成例如具有1至4μm厚度的p型GaN层103而形成。
第二电极113形成于p型GaN单晶层103的被暴露的表面上。为了制造p型GaN单晶层103和第二电极113之间的欧姆接触，例如镍(Ni)、铂(Pt)、钯(Pd)、金(Au)等的金属，任何二或更多这些金属的合金，或这些金属膜的多层堆叠被使用。
在上述半导体器件中，正电压被施加于相对于第一电极112的第二电极113，以便允许前向电流穿过pn结。在p型GaN109/n型ZnO111b界面区等中电子和正空穴的复合，产生发光。可以使用所得的器件作为发光二极管。
在图1C中所示出的半导体器件中，GaN层103形成于蓝宝石衬底上，并且其上生长于GaN脊109上的ZnO111b被用作将来器件结构的衬底。n型ZnO114、ZnO/Mg/ZnO量子阱结构115、和p型ZnO层116按此顺序生长。
n型ZnO单晶层114是在ZnO111b的表面上具有1-4μm的厚度的ZnO单晶层。ZnO被掺杂以III族元素，例如镓(Ga)或铝(Al)至大约1018cm-3的浓度。部分n型ZnO单晶层114被去除以便可以形成n型接触。形成第一电极118作为对于n型ZnO的金属接触。
为了形成n型ZnO单晶层114和第一电极118之间的欧姆接触，优选第一电极118由例如铟(In)和铝(Al)形成。
pn结通过形成例如具有1至4μm厚度的p型ZnO层116而形成。
第二电极119形成于p型ZnO单晶层116的被暴露的表面的区域上。为了制造p型ZnO单晶层116和第二电极119之间的欧姆接触，例如镍(Ni)、铂(Pt)、钯(Pd)、金(Au)等的金属，任何二或更多这些金属的合金，或这些金属膜的多层堆叠被使用。
在上述半导体器件中，相对于第一电极118的正电压被施加于第二电极119，以便允许前向电流穿过pn结。在量子阱结构115等的区域中电子和正空穴的复合，产生发光。可以使用所得的器件作为发光二极管。
在上文中，尽管解释了根据本发明实施例的晶体生长衬底，ZnO半导体晶体的制造方法，和ZnO半导体器件，但是本发明不仅局限于所述实施例。
实例
给出下列实例，以便示出本发明的重要特征并且帮助对其的理解。本领域的技术人员可以进行变更而不偏离本发明的精神和范围。
图7A和7C分别示出了本发明在ELO氮化镓模板上生长的氧化锌的30分钟和40分钟的SEM图像的截面图。在图7A中，可以看到ELO氮化镓三角形条纹的初始锯齿表面具有5μm的高度和7μm的宽度。在氧化锌生长之后，观察到具有大约6.2μm宽度的接近矩形的形状，指示氧化锌111a明显的横向生长出现于ELO氮化镓109上并且较快的生长面是(11-20)。此外，未发现在SiO2掩模层上的生长。这示出了氧化锌顶层选择性地生长于ELO氮化镓模板上。这样的形态来源于ELO氮化镓和c-氮化镓表面之间的不同的生长模式。图7B和7D分别示出了氧化锌在氮化镓模板上生长30分钟和40分钟之后的样品的俯视图。缺陷凹坑(被标出)可以在顶层的表面上被发现，这可以来自从ELO氮化镓传播入氧化锌膜的螺位错。
图8A示出了典型的氧化锌/ELO氮化镓界面的HRTEM图像，从图像中可以看到氧化锌的晶格边缘与ELO氮化镓的晶格边缘完美地对齐并且在原子水平上界面是清晰的。在插图中示出了对应的选择性区的电子衍射(SAED)图案。仅有一套SAED图案被观察，由氧化锌和氮化镓六边形结构之间的非常紧密的晶格匹配所产生。该图案还验证了在氮化镓上完美的外延生长和其高的晶体质量。在图8B中呈现了较低放大倍率的TEM图像截面图，以便进一步示出氧化锌/ELO氮化镓的界面。由于水平位错(HD’s)可以显著地减小过度生长的氮化镓区的螺位错(TD’s)密度，所以水平位错(HD’s)的形成非常重要。图8B中的图像示出了横向过度生长的氧化锌基本上没有TD’s并且落在氧化锌的(0001)平面上的HD’s可以通过在氮化镓(TD1)中弯曲90°而被产生。通过考虑从晶体的自由表面出现的位错线的能量，可以理解弯曲的效果。[J.P Hirth and J.Lothe，Theroy of dislocations，2nded.Wiley，New York，(1982)]就位错线张力而言，任何位错都趋向于变得垂直于自由表面以便减小其能量。结果，位错将逐渐向当前晶面的平面的法线方向改变其线方向，如可以在图8B中所看到的，图8B提出高质量氧化锌膜可以在ELO氮化镓上伪晶生长(沿{11-20}晶面)。使用这些生长条件，如图1A中所示出的高质量的氧化锌外延层被制造在ELO氮化镓上。这里，HRTEM研究进一步确认了ELO氮化镓层对于氧化锌生长的适用性。
图9示出了从ELO氮化镓区I(在图7B中示出)获得的PL频谱(a)，它主要由ELO氮化镓的贡献。图9还示出了从ELO氮化镓区II(在图7B中示出)获得的PL频谱(b)，它主要归因于ELO氧化锌层。ELO氮化镓膜的PL频谱展示了不同的峰，由于中性供体束缚(neutral-donor-bound)DX激子发射91和具有复制物93的自由激子D20-x跃迁。D20-xPL峰91主要由通过ELO再生长的SiO2掩模层的Si供体的扩散所引起。氧化锌膜95的PL峰清楚地示出了3.27ev的氧化锌DX自由激子复合。从PL研究中，注意到氧化锌峰值线宽的半峰全宽(FWHM)是大约11meV，这比来自直接在氮化镓上异质外延生长的氧化锌的20meV的结果好。本发明的氧化锌膜的这样小的FWHM是由于其高晶体质量。还注意到在氧化锌PL频谱中绿波带的强度在图9(b)中非常低，暗示在这些制造的氧化锌膜中的低缺陷密度，由于在氧化锌中的绿发射通常归因于在氧化锌晶格中的氧空穴和/或间隙Zn离子。[例如J.Joo，S.G.Kwon，J.H.Yu，T.Hyeon，Adv.Mater.17.1873，(2005).]因而，本发明的方法可以容易地用于UV LED和LD的生长和制造中。
图10示出了在ELO氮化镓/蓝宝石(0001)上生长的氧化锌膜的X射线衍射Ω/2θ扫描。结果仅示出氧化锌101和氮化镓103的平面族(000X)，指示氧化锌/氮化镓异质结构被强c轴取向为正交于蓝宝石(0001)平面。氧化锌和氮化镓膜的XRD摇摆曲线的半峰全宽发现分别为3arcmin和5arcmin。
图11A示出了由原子力显微镜(AFM)表征的过度生长的样品的表面形态以及在相同生长条件下在c-氮化镓上生长的图11B的控制样品的表面形态。在ELO氮化镓上的横向过度生长的氧化锌和在c-氮化镓上的控制样品氧化锌的表面粗糙度的均方根值分别是0.40nm和3.67nm。从ELO氧化锌样品观察到原子台阶和平台。在AFM观测中仅有几个台阶终端被探测到，这指示了过度生长的ZnO样品的高质量。与控制样品相比，过度生长的氮化镓样品的表面凹坑密度减小了多于100倍。这些小凹坑被认为在台阶边缘处相会的混合的螺型位错和刃型位错相关。这示出了ELO氧化锌生长方法在氧化锌层中对于位错特性具有影响。
贯穿本申请引用了来自科学期刊和/或专利文献的各种文章。各篇这样的文章在此通过引用的方式整体引入且这样的引用为了所有的目的。
尽管参考其优选实施例具体示出和描述了本发明，但是本领域的技术人员应当理解可以进行各种形式和细节的变更而不偏离本发明的精神和范围。

Claims (12)

1.一种制造氧化锌半导体层的方法，包括的步骤是：
用其中包括开口阵列的掩模掩蔽底氮化镓层；
通过所述开口阵列在所述底氮化镓层上形成过度生长的氮化镓半导体层；并且
在所述过度生长的氮化镓半导体层上横向生长氧化锌，从而形成连续的过度生长的单晶氧化锌半导体层。
2.根据权利要求1的方法，其中所述掩模步骤包括的步骤是：
用其中包括条纹开口阵列的掩模掩蔽所述底氮化镓层，其中所述条纹开口沿所述底氮化镓层的<1-100>方向或<11-20>方向取向。
3.根据权利要求1的方法，其中所述掩模包括二氧化硅或氮化硅。
4.根据权利要求1的方法，其中所述过度生长的氮化镓层的(11-22)晶面导致所述氧化锌层具有比所述底氮化镓层的缺陷密度低的缺陷密度。
5.根据权利要求4的方法，其中所述形成所述过度生长的氮化镓层包括使用金属有机化学气相沉积生长(11-22)晶面的步骤。
6.根据权利要求5的方法，其中所述金属有机化学气相沉积包括在900至950℃的生长温度且在200-500Torr的压力下以80μmol/min流动三甲基镓并且以11slm流动氨。
7.根据权利要求1的方法，其中通过所述开口阵列从所述底氮化镓层垂直传播的位错被横向弯曲到所述过度生长的单晶氧化锌中，使得所述氧化锌层具有比所述底氮化镓层的缺陷密度低的位错缺陷密度。
8.根据权利要求1的方法，其中所述底氮化镓层在包括蓝宝石、硅或碳化硅的衬底上生长。
9.根据权利要求8的方法，还包括：
在所述衬底上在500和600℃之间的温度下沉积氮化镓缓冲层；并且
在所述氮化镓缓冲层上以至少1000℃的温度生长所述底氮化镓层。
10.一种制造氧化锌半导体层的方法，包括的步骤是：
提供具有预定缺陷密度的底氮化镓层；
用其中包括开口阵列的掩模掩蔽所述底氮化镓层；
通过所述开口的阵列形成过度生长的氮化镓层，其中(11-22)晶面形成于所述过度生长的氮化镓层中，导致比所述预定缺陷密度低的缺陷密度；
在所述过度生长的氮化镓层上横向过度生长氧化锌，直至所述氧化锌层融合，从而形成连续的横向生长单晶氧化锌半导体层；并且
以所述过度生长的氧化锌层形成电子器件。
11.根据权利要求10的方法，其中所述过度生长的氧化锌层在所述底氮化镓层的<1-100>方向延伸。
12.一种电子器件，包括：
底氮化镓层；
通过掩模中的开口的阵列接触所述底氮化镓层的一过度生长的氮化镓层；
覆盖所述过度生长的氮化镓层的氧化锌层，其中所述氧化锌层具有比所述底氮化镓层的缺陷密度低的缺陷密度；和
以所述氧化锌半导体层形成的所述电子器件。
CN200780021504XA 2006-04-25 2007-04-25 在外延横向过度生长氮化镓模板上生长氧化锌膜的方法 Active CN101467231B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US79477506P 2006-04-25 2006-04-25
US60/794,775 2006-04-25
PCT/SG2007/000117 WO2007123496A1 (en) 2006-04-25 2007-04-25 Method of zinc oxide film grown on the epitaxial lateral overgrowth gallium nitride template

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201210182177.9A Division CN102694087B (zh) 2006-04-25 2007-04-25 电子器件及其制造方法

Publications (2)

Publication Number Publication Date
CN101467231A CN101467231A (zh) 2009-06-24
CN101467231B true CN101467231B (zh) 2012-07-18

Family

ID=38625298

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201210182177.9A Active CN102694087B (zh) 2006-04-25 2007-04-25 电子器件及其制造方法
CN200780021504XA Active CN101467231B (zh) 2006-04-25 2007-04-25 在外延横向过度生长氮化镓模板上生长氧化锌膜的方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201210182177.9A Active CN102694087B (zh) 2006-04-25 2007-04-25 电子器件及其制造方法

Country Status (6)

Country Link
US (2) US7951639B2 (zh)
EP (1) EP2016614A4 (zh)
JP (2) JP5180189B2 (zh)
KR (1) KR101038069B1 (zh)
CN (2) CN102694087B (zh)
WO (1) WO2007123496A1 (zh)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2002950713A0 (en) 2002-08-09 2002-09-12 Vital Health Sciences Pty Ltd Carrier
WO2006132598A1 (en) 2005-06-07 2006-12-14 Temasek Life Sciences Laboratory Limited Porcine circovirus type 2 vaccines
KR20080019228A (ko) 2005-06-17 2008-03-03 바이탈 헬스 사이언시즈 피티와이 리미티드 하나 이상의 디 및/또는 모노-(전자전달제) 인산염 유도체또는 그의 착염을 함유하는 담체
EP2016614A4 (en) * 2006-04-25 2014-04-09 Univ Singapore METHOD OF A ZINC OXIDE FILM GROWN ON THE EPITAXIAL LATERAL AGGREGATE GALLIUM NITRIDE ORIGIN
US10123803B2 (en) 2007-10-17 2018-11-13 Covidien Lp Methods of managing neurovascular obstructions
DE102009047881B4 (de) * 2009-09-30 2022-03-03 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung einer epitaktisch hergestellten Schichtstruktur
CN102097557B (zh) * 2009-12-15 2014-03-12 华新丽华股份有限公司 改良第三族氮化物基发光装置内部量子效率的方法与装置
US8685787B2 (en) * 2010-08-25 2014-04-01 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
KR101064517B1 (ko) * 2010-11-22 2011-09-15 한국과학기술연구원 ＺｎＯ 박막 성장방법 그리고 이를 이용한 박막태양전지
KR101549210B1 (ko) 2010-11-30 2015-09-03 한국전자통신연구원 ＺｎＯ 템플릿을 이용한 ＴｉＯ2 어레이 형성 방법
DE102011114665B4 (de) * 2011-09-30 2023-09-21 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines optoelektronischen Nitrid-Verbindungshalbleiter-Bauelements
TWI429795B (zh) * 2011-10-31 2014-03-11 Univ Nat Taiwan 於氮化鎵上製作氧化鋅之方法與其應用thereof
US9859114B2 (en) * 2012-02-08 2018-01-02 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor device with an oxygen-controlling insulating layer
DE102012101211A1 (de) * 2012-02-15 2013-08-22 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterbauelements
WO2013158210A2 (en) 2012-02-17 2013-10-24 Yale University Heterogeneous material integration through guided lateral growth
US9123533B2 (en) * 2012-08-10 2015-09-01 Avogy, Inc. Method and system for in-situ etch and regrowth in gallium nitride based devices
CN103811592A (zh) * 2012-11-12 2014-05-21 展晶科技(深圳)有限公司 发光二极管制造方法
KR101998339B1 (ko) 2012-11-16 2019-07-09 삼성전자주식회사 금속 산화물 반도체의 성장 결정면 제어방법 및 제어된 성장 결정면을 가지는 금속 산화물 반도체 구조물
US9387568B1 (en) * 2013-02-27 2016-07-12 Western Digital Technologies, Inc. Systems and methods for correcting fabrication error in magnetic recording heads using magnetic write width measurements
WO2014144698A2 (en) * 2013-03-15 2014-09-18 Yale University Large-area, laterally-grown epitaxial semiconductor layers
CN104064466B (zh) * 2013-03-21 2017-03-22 中芯国际集成电路制造(上海)有限公司 分段沟道晶体管及其形成方法
CN104638068B (zh) * 2013-11-07 2018-08-24 上海蓝光科技有限公司 一种用于ⅲ-ⅴ族氮化物生长的衬底结构及其制备方法
US9379196B2 (en) * 2014-02-06 2016-06-28 Infineon Technologies Austria Ag Method of forming a trench using epitaxial lateral overgrowth and deep vertical trench structure
JP6333004B2 (ja) * 2014-03-14 2018-05-30 デクセリアルズ株式会社 酸化物半導体膜及びその製造方法
WO2015160909A1 (en) 2014-04-16 2015-10-22 Yale University Method of obtaining planar semipolar gallium nitride surfaces
CN106233471A (zh) 2014-04-16 2016-12-14 耶鲁大学 蓝宝石衬底上的氮‑极性的半极性GaN层和器件
JP6281146B2 (ja) 2014-07-22 2018-02-21 株式会社Flosfia 結晶性半導体膜および板状体ならびに半導体装置
JP7344426B2 (ja) * 2014-11-26 2023-09-14 株式会社Flosfia 結晶性積層構造体
JP6945119B2 (ja) * 2014-11-26 2021-10-06 株式会社Flosfia 結晶性積層構造体およびその製造方法
CN104818526A (zh) * 2015-01-27 2015-08-05 夏洋 一种气相生长二维材料的方法
US9620592B2 (en) * 2015-02-12 2017-04-11 International Business Machines Corporation Doped zinc oxide and n-doping to reduce junction leakage
WO2018031876A1 (en) 2016-08-12 2018-02-15 Yale University Stacking fault-free semipolar and nonpolar gan grown on foreign substrates by eliminating the nitrogen polar facets during the growth
KR102499308B1 (ko) 2017-08-11 2023-02-14 서울바이오시스 주식회사 발광 다이오드
WO2019031745A2 (ko) * 2017-08-11 2019-02-14 서울바이오시스주식회사 발광 다이오드
WO2021261494A1 (ja) * 2020-06-22 2021-12-30 京セラ株式会社 半導体デバイスの製造方法、半導体デバイス、電子機器、半導体エピタキシャル基板の製造方法および半導体エピタキシャル基板
CN112864001B (zh) * 2020-12-31 2024-08-16 镓特半导体科技（上海）有限公司 半导体结构、自支撑氮化镓层及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1462060A (zh) * 2002-05-13 2003-12-17 住友电气工业株式会社 GaN单晶基底、氮化物类半导体外延生长基底、氮化物类半导体器件及其生产方法
CN1478295A (zh) * 2000-11-27 2004-02-25 S��O��I��Tec��Ե���Ϲ輼����˾ 尤其是用于光学器件、电子器件或光电器件的衬底的制造方法和经其得到的衬底
CN1722482A (zh) * 2005-06-27 2006-01-18 金芃 导电和绝缘准氧化锌衬底及垂直结构的半导体发光二极管

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3198691B2 (ja) 1993-01-14 2001-08-13 株式会社村田製作所 酸化亜鉛圧電結晶膜
JP3085043B2 (ja) 1993-08-05 2000-09-04 株式会社村田製作所 サファイア面上の酸化亜鉛圧電結晶膜
JP3751329B2 (ja) 1994-12-06 2006-03-01 コマツ電子金属株式会社 エピタキシャルウェーハの製造方法
JP2795226B2 (ja) 1995-07-27 1998-09-10 日本電気株式会社 半導体発光素子及びその製造方法
JPH1168255A (ja) * 1997-08-26 1999-03-09 Hitachi Ltd 半導体発光装置
US6500257B1 (en) 1998-04-17 2002-12-31 Agilent Technologies, Inc. Epitaxial material grown laterally within a trench and method for producing same
US6177688B1 (en) 1998-11-24 2001-01-23 North Carolina State University Pendeoepitaxial gallium nitride semiconductor layers on silcon carbide substrates
JP2000173929A (ja) * 1998-12-03 2000-06-23 Mitsubishi Cable Ind Ltd ＧａＮ系結晶成長用基板およびその用途
TW464953B (en) 1999-04-14 2001-11-21 Matsushita Electronics Corp Method of manufacturing III nitride base compound semiconductor substrate
US6812053B1 (en) 1999-10-14 2004-11-02 Cree, Inc. Single step pendeo- and lateral epitaxial overgrowth of Group III-nitride epitaxial layers with Group III-nitride buffer layer and resulting structures
JP2001267242A (ja) 2000-03-14 2001-09-28 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体及びその製造方法
US6657232B2 (en) 2000-04-17 2003-12-02 Virginia Commonwealth University Defect reduction in GaN and related materials
EP2276059A1 (en) 2000-08-04 2011-01-19 The Regents of the University of California Method of controlling stress in gallium nitride films deposited on substrates
JP2002068890A (ja) * 2000-09-01 2002-03-08 Kansai Tlo Kk ＺｎＯ系材料とその製造方法
EP1482549B1 (en) * 2003-05-27 2011-03-30 S.O.I. Tec Silicon on Insulator Technologies S.A. Method of fabrication of a heteroepitaxial microstructure
US6599362B2 (en) 2001-01-03 2003-07-29 Sandia Corporation Cantilever epitaxial process
JP2002270516A (ja) * 2001-03-07 2002-09-20 Nec Corp Ｉｉｉ族窒化物半導体の成長方法、ｉｉｉ族窒化物半導体膜およびそれを用いた半導体素子
US6939730B2 (en) * 2001-04-24 2005-09-06 Sony Corporation Nitride semiconductor, semiconductor device, and method of manufacturing the same
JP3789781B2 (ja) * 2001-07-06 2006-06-28 三洋電機株式会社 半導体素子および半導体層の形成方法
JP2003078165A (ja) * 2001-08-31 2003-03-14 Japan Fine Ceramics Center 発光素子
JP3856750B2 (ja) * 2001-11-13 2006-12-13 松下電器産業株式会社 半導体装置及びその製造方法
US6624441B2 (en) * 2002-02-07 2003-09-23 Eagle-Picher Technologies, Llc Homoepitaxial layers of p-type zinc oxide and the fabrication thereof
JP3749498B2 (ja) * 2002-03-26 2006-03-01 スタンレー電気株式会社 結晶成長用基板およびＺｎＯ系化合物半導体デバイス
US6936101B2 (en) * 2002-06-24 2005-08-30 Cermet, Inc. Semi-insulating bulk zinc oxide single crystal
US20040077156A1 (en) * 2002-10-18 2004-04-22 Loucas Tsakalakos Methods of defect reduction in wide bandgap thin films using nanolithography
JP4324387B2 (ja) * 2003-01-31 2009-09-02 シャープ株式会社 酸化物半導体発光素子
JP3595829B2 (ja) * 2003-03-19 2004-12-02 株式会社東北テクノアーチ ＧａＮ基板作製方法
US7001791B2 (en) * 2003-04-14 2006-02-21 University Of Florida GaN growth on Si using ZnO buffer layer
US7172813B2 (en) * 2003-05-20 2007-02-06 Burgener Ii Robert H Zinc oxide crystal growth substrate
JP2005039107A (ja) 2003-07-17 2005-02-10 Sharp Corp 酸化物半導体レーザ素子
KR100586940B1 (ko) 2003-10-07 2006-06-07 삼성전기주식회사 질화갈륨계 단결정 기판의 제조방법
KR101041659B1 (ko) * 2003-12-13 2011-06-14 주식회사 엘지실트론 산화아연 버퍼층을 이용한 질화갈륨 에피층 제조방법
JP4571476B2 (ja) * 2004-10-18 2010-10-27 ローム株式会社 半導体装置の製造方法
EP2016614A4 (en) * 2006-04-25 2014-04-09 Univ Singapore METHOD OF A ZINC OXIDE FILM GROWN ON THE EPITAXIAL LATERAL AGGREGATE GALLIUM NITRIDE ORIGIN
US20080157090A1 (en) * 2006-12-28 2008-07-03 Darren Brent Thomson Transplanted epitaxial regrowth for fabricating large area substrates for electronic devices
CN100583475C (zh) * 2007-07-19 2010-01-20 富士迈半导体精密工业（上海）有限公司 氮化物半导体发光元件及其制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1478295A (zh) * 2000-11-27 2004-02-25 S��O��I��Tec��Ե���Ϲ輼����˾ 尤其是用于光学器件、电子器件或光电器件的衬底的制造方法和经其得到的衬底
CN1462060A (zh) * 2002-05-13 2003-12-17 住友电气工业株式会社 GaN单晶基底、氮化物类半导体外延生长基底、氮化物类半导体器件及其生产方法
CN1722482A (zh) * 2005-06-27 2006-01-18 金芃 导电和绝缘准氧化锌衬底及垂直结构的半导体发光二极管

Also Published As

Publication number Publication date
EP2016614A4 (en) 2014-04-09
EP2016614A1 (en) 2009-01-21
US8257999B2 (en) 2012-09-04
CN102694087B (zh) 2015-02-25
JP5509296B2 (ja) 2014-06-04
WO2007123496A8 (en) 2007-12-06
CN101467231A (zh) 2009-06-24
JP2013070072A (ja) 2013-04-18
US7951639B2 (en) 2011-05-31
US20120018699A1 (en) 2012-01-26
CN102694087A (zh) 2012-09-26
WO2007123496A1 (en) 2007-11-01
JP2009535803A (ja) 2009-10-01
US20100102307A1 (en) 2010-04-29
KR20090015934A (ko) 2009-02-12
JP5180189B2 (ja) 2013-04-10
KR101038069B1 (ko) 2011-06-01

Similar Documents

Publication Publication Date Title
CN101467231B (zh) 在外延横向过度生长氮化镓模板上生长氧化锌膜的方法
JP4486506B2 (ja) ハイドライド気相成長方法による転位密度の低い無極性窒化ガリウムの成長
JP5451280B2 (ja) ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
CN101743618B (zh) 外延方法和通过该方法生长的模板
TWI445052B (zh) 藉由金屬有機化學氣相沈積（ＭＯＣＶＤ）於多孔性氮化鎵（ＧａＮ）模板上氮化銦鎵（ＩｎＧａＮ）之生長
EP2684988A1 (en) Base, substrate with gallium nitride crystal layer, and process for producing same
TWI471913B (zh) Production method of gallium nitride based compound semiconductor
JP2005534182A (ja) 気相エピタキシにより低い欠陥密度を有する窒化ガリウム膜を作成するプロセス
US20100044719A1 (en) III-V Compound Semiconductor Epitaxy Using Lateral Overgrowth
JP3830083B2 (ja) 半導体装置およびその製造方法
JP6947746B2 (ja) 複合ＧａＮナノカラムの製造方法
KR100878512B1 (ko) ＧａＮ 반도체 기판 제조 방법
JP2010521810A (ja) 半導体ヘテロ構造及びその製造
JP2010272808A (ja) 酸化亜鉛系半導体の成長方法及び半導体発光素子の製造方法
WO2002017369A1 (en) Method of fabricating group-iii nitride semiconductor crystal, metho of fabricating gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor light-emitting device, and light source using the semiconductor light-emitting device
KR101458629B1 (ko) ＺｎＯ계 화합물 반도체 층의 제조방법
US8529699B2 (en) Method of growing zinc-oxide-based semiconductor and method of manufacturing semiconductor light emitting device
US20050066885A1 (en) Group III-nitride semiconductor substrate and its manufacturing method
Bae et al. Heteroepitaxial growth of Ga2O3 thin films on nickel-nanodot-induced buffer layers for solar-blind ultraviolet photodetector applications
JP4535935B2 (ja) 窒化物半導体薄膜およびその製造方法
US20140202378A1 (en) METHOD FOR PRODUCING AN ORGANISED NETWORK OF SEMICONDUCTOR NANOWIRES, IN PARTICULAR MADE OF ZnO
CN109378368B (zh) 在PSS衬底上沿半极性面外延生长GaN基片的方法
US20130020549A1 (en) Systems and methods for fabricating longitudinally-shaped structures
Han Growth of gallium nitride layers with very low threading dislocation densities
JP2006237541A (ja) 窒化物半導体材料および窒化物半導体結晶の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant