CN101320714A - 薄膜晶体管矩阵基板的制造方法 - Google Patents

Abstract

本发明提供一种薄膜晶体管矩阵基板的制造方法，该方法包括如下步骤：依序形成电极层、闸极绝缘层、半导体层及欧姆接触层于透明基材上；在一道光刻工艺中形成闸电极和第一储能电极；形成一绝缘层；形成一源电极、一漏电极及一第二储能电极，并暴露部分该半导体层来形成一通道区；形成一保护层；以及形成一像素电极层于保护层上。

Description

薄膜晶体管矩阵基板的制造方法

技术领域

本发明涉及一种薄膜晶体管矩阵基板的制造方法，特别是涉及一种液晶显示器的薄膜晶体管矩阵基板的制造方法。

背景技术

随着信息、通信产业不断地推陈出新，带动了液晶显示器(Liquid CrystalDisplay，LCD)市场的蓬勃发展。液晶显示器具有高画质、体积小、重量轻、低驱动电压、与低消耗功率等优点，因此被广泛应用于个人数字助理(PersonalDigital Assistant，PDA)、行动电话、摄录放影机、笔记型计算机、桌上型显示器、车用显示器、及投影电视等消费性通讯或电子产品。

一般而言，液晶显示面板主要包含一彩色滤光片(Color Filter，CF)基板及一薄膜晶体管(Thin Film Transistor，TFT)数组基板。CF基板上设有复数个彩色滤光片和共同电极。薄膜晶体管矩阵基板上设有复数条彼此平行的扫描线、复数条彼此平行的数据线、复数个薄膜晶体管及像素电极，其中扫描线是垂直于闸线，且每两相邻扫描线和两相邻数据线相交之处电性连接薄膜晶体管及像素电极以界定至少一像素(Pixel)区域。

一般薄膜晶体管矩阵基板的制程中，需运用许多半导体显影技术，然而，光罩的价钱相当昂贵，光罩数越多即代表所需的成本越高，且制造时程也会越长，因而减少光罩数，除了可降低成本外，还可加速产出速度，增加产品的竞争力。因此，减少薄膜晶体管矩阵基板制程所使用的光罩数，即可降低制造的成本，而使产品更具有竞争力。

发明内容

本发明的目的的一在于提供一种薄膜晶体管矩阵基板的制造方法，该方法包括如下步骤：

提供一透明基材；

依序形成电极层、闸极绝缘层、半导体层及欧姆接触层于该透明基材上；

图案化电极层、闸极绝缘层、半导体层及欧姆接触层以形成第一图案化电极层、第一图案化闸极绝缘层、第一图案化半导体层及第一图案化欧姆接触层；

图案化该第一图案化闸极绝缘层、该第一图案化半导体层及该第一图案化欧姆接触层，以形成第二图案化闸极绝缘层、第二图案化半导体层及第二图案化欧姆接触层且暴露出部分第一图案化电极层以分别作为闸电极和第一储能电极；

形成绝缘层于该闸电极、第一储能电极及部分第二图案化欧姆接触层上；

形成源电极、漏电极及第二储能电极，并暴露部分第二图案化半导体层来形成通道区，其中源电极和漏电极分别位于通道区的两侧，第二储能电极位于该第一储能电极上；

形成保护层于通道区、源电极、漏电极及第二储能电极上；以及

形成像素电极层于保护层上，并分别电性连接于漏电极和第二储能电极。

所述半导体层是利用快速热退火(Rapid thermal annealing；RTA)步骤来形成。

所述闸电极和第一储能电极是利用一半色调(Half-tone)光罩来形成。

本发明的薄膜晶体管矩阵基板的制造方法可减少制程中的光罩数，降低成本及加速产出速度。再者，本发明可形成多晶硅，以提升组件性能及减少电压偏移(Vt Shift)的问题，并可解决因高温结晶制程的玻璃收缩所造成的光罩对准(Alignment Mark)偏移问题。且本发明可兼容于反向信道蚀刻(Back-Channel Etch，BCE)制程，因而可达到高性能及低制程成本的目的。

为让本发明的上述内容能更明显易懂，下文特举优选实施例，并配合所附图式，作详细说明如下：

附图说明

图1显示依据本发明之一实施例的薄膜晶体管矩阵基板的剖面示意图；

图2A至图2J显示依据本发明之一实施例的薄膜晶体管矩阵基板的制造方法的各步骤中薄膜晶体管矩阵基板的剖面示意图；以及

图3显示依据本发明之一实施例的薄膜晶体管矩阵基板的制造方法流程图。

图中，d1，第一厚度d2，第二厚度，C，通道区100，液晶显示面板，110，薄膜晶体管矩阵基板，111，透明基材，112，电极层，112a、112b，第一图案化电极层，113，闸极绝缘层，113a、113b，第一图案化闸极绝缘层，113c，第二图案化闸极绝缘层，114，半导体层，114a、114b，第一图案化半导体层，114c，第二图案化半导体层，115，欧姆接触层，115a、115b，第一图案化欧姆接触层，115c，第二图案化欧姆接触层，116，绝缘层，117a，源电极，117b，漏电极，117c，第二储能电极，118，保护层，118a，第一接孔，118b，第二接孔，119，像素电极层，120，对应基板，130，液晶层，140，第一偏光片，150，第二偏光片，201，第一光阻结构，202，第二光阻结构，203，光阻层，301，提供透明基材，302，依序形成电极层、闸极绝缘层、半导体层及欧姆接触层于透明基材上，303，图案化电极层、闸极绝缘层、半导体层及欧姆接触层，304，图案化第一图案化闸极绝缘层、第一图案化半导体层及第一图案化欧姆接触层，305，形成绝缘层于闸电极、第一储能电极及部分第二图案化欧姆接触层上，306，形成源电极、漏电极及第二储能电极，并暴露部分第二图案化半导体层来形成一通道区，307，形成保护层于通道区、源电极、漏电极及第二储能电极上，308，形成像素电极层于保护层上

具体实施方式

请参照图1，其绘示依照本发明的液晶显示装置的剖面示意图。本实施例的薄膜晶体管(Thin Film Transistor，TFT)矩阵基板的制造方法可用以制造一液晶显示装置的薄膜晶体管矩阵基板110，此液晶显示装置可包含背光模块(未绘示)和液晶显示面板100。背光模块是相对于液晶显示面板100来设置100，以提供背光源至液晶显示面板100。如图1所示，本实施的液晶显示面板100可包含薄膜晶体管矩阵基板110、对应基板120、液晶层130、第一偏光片140及第二偏光片150。该对应基板120设有彩色滤光片(Color Filter，CF)；值得注意的是，熟悉该技艺者应可理解，在一些实施例中，彩色滤光片和薄膜晶体管矩阵亦可配置在同一基板(亦即Color Filter on Array，COA)如薄膜晶体管矩阵基板110上。该对应基板120和薄膜晶体管矩阵基板110是相对地设置，液晶层130是形成于对应基板120和薄膜晶体管矩阵基板110之间，其中薄膜晶体管矩阵基板110，通过薄膜晶体管矩阵在该两基板110，120之间形成电场以变化于液晶层130中液晶分子的方向。第一偏光片140是设置薄膜晶体管矩阵基板110的一侧，并相对于液晶层130(亦即为薄膜晶体管矩阵基板110的入光侧)。第二偏光片150是设置彩色滤光片基板110的一侧，并相对于液晶层130(亦即为对应基板120的出光侧)。请参照图2A至图2J，其绘示依照本发明的薄膜晶体管矩阵基板的制程方法的各步骤中薄膜晶体管矩阵基板的剖面示意图，并搭配图3的薄膜晶体管矩阵基板的制造方法流程图加以说明。如图2A所示，当进行本实施的薄膜晶体管矩阵基板的制造方法时，首先，提供透明基材111(步骤301)，此透明基材111例如为石英或玻璃基材。接着，依序形成电极层112、闸极绝缘层113、半导体层114及欧姆接触层115于透明基材111上(步骤302)。电极层112的材料例如为Al、Ag、Cu、Mo、Cr、W、Ta、Ti、氮化金属或上述任意组合的合金，亦可为具有耐热金属薄膜和低电阻率薄膜的多层结构，例如氮化钼薄膜和铝薄膜的双层结构。闸极绝缘层113的材料例如为氮化硅(SiNx)或氧化硅(SiOx)，其例如是以电浆辅助化学气相沈积(Plasma Enhanced Chemical Vapor Deposition，PECVD)方式来沈积形成。本实施例的半导体层114的材料优选为多晶硅(Poly-Silicon)。在本实施例中，半导体层114可先沈积一非晶硅(a-Si)层，接着，对此非晶硅层进行快速热退火(Rapid thermal annealing，RTA)步骤，藉以使此非晶硅层再结晶成一多晶硅层。欧姆接触层115的材料例如是由重掺杂有N型杂质(例如磷)的N+非晶硅(a-Si)或其硅化物所形成，或者例如是以化学气相沈积方式临场(In-situ)沈积形成。

接着，如图2B所示，形成一光阻层203于欧姆接触层115上。接着，如图2C所示，利用一半色调(Half-tone)光罩(未绘示)来进行曝光(Exposure)以图案化(Pattern)光阻层203(第一道光刻工艺)，以形成第一光阻结构201和第二光阻结构202于欧姆接触层115上，其中第一光阻结构201具有一第一厚度d1和一第二厚度d2，第二光阻结构202具有第二厚度d2，且第一厚度d1是大于第二厚度d2。第一光阻结构201优选呈二阶段式的截面结构，第一光阻结构201和第二光阻结构202优选具有倾斜的侧壁。第一光阻结构201的第二厚度d2的区域面积是大于第一厚度d1的区域面积，且第一光阻结构20 1的第一厚度d1的区域面积是实质相等于薄膜晶体管的半导体岛114a的区域面积，第一光阻结构201的第二厚度d2的区域面积是实质相等于薄膜晶体管的一闸电极(亦即第一图案化电极层112a)的区域面积，第二光阻结构202的第二厚度d2的区域面积是实质相等于储能电容的一第一储能电极(亦即第一图案化电极层112b)的区域面积。接着如图2D所示，利用图2C所示第一光阻结构201(如第一厚度d1)和第二光阻结构202进行蚀刻(Etching)来图案化上述电极层112、闸极绝缘层113、半导体层114及欧姆接触层115，以分别形成第一图案化电极层112a、112b、第一图案化闸极绝缘层113a、113b、第一图案化半导体层114a、114b及第一图案化欧姆接触层115a、115(步骤303)。同时如第2D图所示，移除(或剥除)第二光阻结构202和部分第一光阻结构201。此时，可利用湿蚀刻或干蚀利方式来移除光阻结构。由于第一光阻结构201的整体厚度(亦即第一厚度d1)大于第二光阻结构202的第二厚度d2，因而在移除第二光阻结构202后，可残留部分第一光阻结构201。

接着如图2E所示，通过残留的部分第一光阻结构201进行蚀刻(Etching)来图案化上述的第一图案化闸极绝缘层113a、113b、第一图案化半导体层114a、114b及第一图案化欧姆接触层115a、115(步骤304)，以形成第二图案化闸极绝缘层113c、第二图案化半导体层114c及第二图案化欧姆接触层115c，且暴露出部分第一图案化电极层112a、112b来分别作为薄膜晶体管的闸电极(即第一图案化电极层112a)和第一储能电极(即第一图案化电极层112b)。如第2E图所示，在步骤304中，可进行一蚀刻步骤，以蚀刻第一图案化闸极绝缘层113a、113b、第一图案化半导体层114a、114b及第一图案化欧姆接触层115a、115，并暴露出部分第一图案化电极层112a、112b。在步骤304中，第一图案化电极层112a、112b并未被蚀刻，且由于在第一图案化欧姆接触层115a上残留有部分第一光阻结构201，因而在步骤304后，可形成薄膜晶体管的半导体岛结构(亦即第二图案化半导体层114c)，并形成薄膜晶体管的闸电极(第一图案化电极层112a)和第一储能电极(第一图案化电极层112b)。接着，如图2F所示，移除在第二图案化欧姆接触层115c上的残留第一光阻结构201。

接着，如图2G所示，分别形成绝缘层116于闸电极(第一图案化电极层112a)、第一储能电极(第一图案化电极层112b)及部分第二图案化欧姆接触层115c上(步骤305)，其中，绝缘层116是形成于第二图案化欧姆接触层115c的相对两侧，而暴露出另一部分的第二图案化欧姆接触层115c。此时，可先形成绝缘材料(例如硅玻璃、氮化硅、氮氧化硅、氧化硅或其任意组合)层于闸电极、第一储能电极及第二图案化欧姆接触层115c上，接着，图案化此绝缘材料层(第二道光刻工艺)，因而形成绝缘层116。

接着，如图2H所示，可先形成导电材料(例如Mo、Cr、Ta、Ti或其合金)层于绝缘层116和第二图案化欧姆接触层115c上，接着，通过光刻工艺图案化此导电材料层和部分第二图案化欧姆接触层115c，以形成源电极117a、漏电极117b及第二储能电极117c，并暴露部分第二图案化半导体层114c(半导体岛)来形成一通道区C(步骤306)，其中源电极117a和漏电极117b分别是位于通道区C的相对两侧，第二储能电极117c是位于第一储能电极(第一图案化电极层112b)上。

接着，如图2I所示，可先形成一透光绝缘(例如氮化硅或氧化硅)层于通道区C、源电极117a、漏电极117b及第二储能电极117c上，接着通过光刻工艺图案化此透光绝缘层以形成保护层118(步骤307)，其中保护层118具有至少一第一接孔118a和至少一第二接孔118b，第一接孔118a暴露出部分漏电极117b，第二接孔118b暴露出部分第二储能电极117c。

接着，如图2J所示，可先形成一透光导电层(例如ITO、IZO、AZO、GZO、TCO或ZnO)于保护层118上，接着通过光刻工艺来图案化此透光导电层以形成像素电极层119(步骤308)，由于像素电极层119是覆盖于第一接孔118a和第二接孔118b上，因而可利用保护层118的第一接孔118a和第二接孔118b来分别电性连接于漏电极117b和第二储能电极117c，故形成本实施例的薄膜晶体管矩阵基板110。

本发明的薄膜晶体管矩阵基板的制造方法可在同一道光刻工艺中形成薄膜晶体管的闸电极和半导体岛，以及储能电容的第一储能电极，因而可减少制程中的光罩数，而可降低成本及加速产出速度。

本发明的制程方法可利用快速热退火的方式来形成多晶硅，以提升组件性能及减少电压偏移的问题，并可解决因高温结晶制程(约600～730℃)的玻璃收缩所造成的光罩对准偏移问题。且本发明的制程方法可兼容于反向信道蚀刻(Back-Channel Etch，BCE)制程，因而相较于现有低温多晶硅(LowTemperature Poly-Silicon，LTPS)制程，本发明的制程方法可简化制程步骤，达到高性能及低制程成本的目的。

综上所述，虽然本发明已以优选实施例揭露如上，但该优选实施例并非用以限制本发明，该领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。

Claims (10)

1.一种薄膜晶体管矩阵基板的制造方法，其特征在于：该方法包括如下步骤：

提供一透明基材；

依序形成一电极层、一闸极绝缘层、一半导体层及一欧姆接触层于该透明基材上；

图案化该电极层、该闸极绝缘层、该半导体层及该欧姆接触层以形成一第一图案化电极层、一第一图案化闸极绝缘层、一第一图案化半导体层及一第一图案化欧姆接触层；

图案化该第一图案化闸极绝缘层、该第一图案化半导体层及该第一图案化欧姆接触层，以形成一第二图案化闸极绝缘层、一第二图案化半导体层及一第二图案化欧姆接触层，且暴露出部分该第一图案化电极层来分别作为一闸电极和一第一储能电极；

形成一绝缘层于该闸电极、该第一储能电极及部分该第二图案化欧姆接触层上；

形成一源电极、一漏电极及一第二储能电极，并暴露部分该第二图案化半导体层来形成一通道区，其中该源电极和该漏电极分别是位于该通道区的两侧，该第二储能电极是位于该第一储能电极上；

形成一保护层于该通道区、该源电极、该漏电极及该第二储能电极上；以及

形成一像素电极层于该保护层上，并分别电性连接于该漏电极和该第二储能电极。

2.根据权利要求1所述的薄膜晶体管矩阵基板的制造方法，其特征在于：该形成半导体层的步骤包括如下步骤：

形成一非晶硅层；以及

对该非晶硅层进行一快速热退火步骤，藉以使该非晶硅层再结晶成一多晶硅层，而形成该半导体层。

3.根据权利要求1所述的薄膜晶体管矩阵基板的制造方法，其特征在于：

形成至少一第一光阻结构和至少一第二光阻结构于该欧姆接触层上，其中该第一光阻结构具有一第一厚度和一第二厚度，该第二光阻结构具有该第二厚度，该第一厚度大于该第二厚度；

利用该第一光阻结构和该第二光阻结构来形成第一图案化电极层、第一图案化闸极绝缘层、第一图案化半导体层及第一图案化欧姆接触层；

移除该第二光阻结构和部分该第一光阻结构；

进行一蚀刻步骤，以蚀刻该第一图案化闸极绝缘层、该第一图案化半导体层及该第一图案化欧姆接触层，而形成第二图案化闸极绝缘层、第二图案化半导体层及第二图案化欧姆接触层，且暴露出部分该第一图案化电极层来分别作为闸电极和第一储能电极；及

移除残留的该第一光阻结构。

4.根据权利要求3所述的薄膜晶体管矩阵基板的制造方法，其特征在于：该形成该第一光阻结构和该第二光阻结构的步骤的步骤包括如下步骤：

形成一光阻层于该欧姆接触层上；以及

利用一半色调光罩来图案化该光阻层，以形成该第一光阻结构和该第二光阻结构。

5.根据权利要求3所述的薄膜晶体管矩阵基板的制造方法，其特征在于：该第一光阻结构的该第一厚度的区域面积是相等于一薄膜晶体管的一半导体岛的区域面积。

6.根据权利要求3所述的薄膜晶体管矩阵基板的制造方法，其特征在于：该第一光阻结构的该第二厚度的区域面积是相等于该闸电极的区域面积。

7.根据权利要求3所述的薄膜晶体管矩阵基板的制造方法，其特征在于：该第二光阻结构的该第二厚度的区域面积是相等于该第一储能电极的区域面积。

8.根据权利要求1所述的薄膜晶体管矩阵基板的制造方法，其特征在于：该形成该源电极、该漏电极及该第二储能电极的步骤至少包含：

形成一导电层于该绝缘层和该欧姆接触层上；以及

图案化该导电层，以定义出该源电极、该漏电极及该第二储能电极，并形成该通道区。

9.根据权利要求1所述的薄膜晶体管矩阵基板的制造方法，其特征在于：该形成该保护层的步骤至少包含：

形成一透光绝缘层于该通道区、该绝缘层、该源电极、该漏电极及该第二储能电极上；以及

图案化该透光绝缘层，以形成一第一接孔和一第二接孔。

10.根据权利要求9所述的薄膜晶体管矩阵基板的制造方法，其特征在于：该第一接孔暴露出部分该漏电极，该第二接孔暴露出部分该第二储能电极，且像素电极层于该保护层上通过该第一接孔和该第二接孔来分别电性连接于该漏电极和该第二储能电极。

Images