Nothing Special   »   [go: up one dir, main page]

CN101232036B - 相变存储器及其制造方法 - Google Patents

相变存储器及其制造方法 Download PDF

Info

Publication number
CN101232036B
CN101232036B CN2008100085555A CN200810008555A CN101232036B CN 101232036 B CN101232036 B CN 101232036B CN 2008100085555 A CN2008100085555 A CN 2008100085555A CN 200810008555 A CN200810008555 A CN 200810008555A CN 101232036 B CN101232036 B CN 101232036B
Authority
CN
China
Prior art keywords
layer
phase change
bottom electrode
phase
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008100085555A
Other languages
English (en)
Other versions
CN101232036A (zh
Inventor
申雄澈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN101232036A publication Critical patent/CN101232036A/zh
Application granted granted Critical
Publication of CN101232036B publication Critical patent/CN101232036B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/023—Formation of switching materials, e.g. deposition of layers by chemical vapor deposition, e.g. MOCVD, ALD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开一种包含相变层的相变存储器及其制造方法。该相变存储器包括存储节点和开关器件。开关器件连接到存储节点。存储节点包括选择生长在下电极上的相变层。在制造相变存储器的方法中，绝缘中间层形成在半导体衬底上以覆盖开关器件。形成连接到开关器件的下电极，相变层选择生长在所述下电极上。

Description

相变存储器及其制造方法
技术领域
本发明涉及一种相变存储器及其制造方法，更特别地，涉及一种包括通过选择生长法形成的相变层的相变存储器及其制造方法。
背景技术
常规相变材料可以根据温度在晶态和非晶态之间转变。晶态的相变材料的电阻低于非晶态的电阻。相变材料的晶态和非晶态可以是可逆的。当相变材料应用于存储器时，该器件称为相变存储器。
常规相变存储器可包括经由接触塞(contact plug)电连接至晶体管的源区或漏区的相变材料层。可以使用源自相变材料层的晶态改变的电阻差异来驱动相变存储器。
在常规制造工艺中，可以通过在顺序沉积相变材料层和上电极之后顺序蚀刻该上电极和相变材料层来形成存储节点。
然而，在常规制造工艺中，当蚀刻相变材料层时，相变材料层的侧面会被损坏且该损坏会影响常规相变存储器的特性。例如，蚀刻气体会穿入相对弱的相变材料层中及其下面的界面中，这会负面影响相变材料层的编程体积(program volume)。
在另一常规相变存储器中，其中相变材料层形成在接触孔中的相对受限制的结构可具有较低的重置电流。在该常规相变存储器中，当在接触孔内形成相变材料层时，接触孔的开口会被悬突(overhang)限制或阻挡。因此，缝(seam)或空洞(void)可形成在相变材料层中。相变材料层中的缝或空洞可增大相变材料层的设置电阻(set resistance)。另外，缝或空洞的尺寸和形状会根据每个单元的接触孔轮廓的差异而改变。这会导致单元之间设置电阻、重置电阻(reset resistance)和/或重置电流的较大偏差。
发明内容
示例性实施例涉及半导体存储器及其制造方法，例如包括由选择生长法形成的相变层的相变存储器。
示例性实施例提供相变材料层中具有减少的蚀刻损坏的相变存储器。示例性实施例还提供制造相变存储器的方法。
至少一个示例性实施例提供一种相变存储器。根据至少该示例性实施例，存储节点可包括相变层。开关器件可连接到存储节点。相变层可选择生长在籽层上。
至少另一示例性实施例提供一种相变存储器。根据至少该示例性实施例，存储节点可包括相变层，开关器件可连接到该存储节点。该相变层可选择生长在下电极上。
至少再一示例性实施例提供一种相变存储器。根据至少该示例性实施例，存储节点可包括下电极和相变层。开关器件可连接到该存储节点。该下电极和该相变层可顺序堆叠在相同的接触孔中。
根据示例性实施例，籽层可形成在下电极上。籽层可以是从由硫族化物层、导电过渡金属层、过渡金属氮化物层、三元氮化物层、金属氧化物层等组成的或包含它们的组中选择的层。该相变存储器还可包括形成在下电极和籽层之间的下电极接触层。
根据至少一些示例性实施例，部分下电极可形成在接触孔的第一部分中且相变层可形成在接触孔的第二部分中。接触孔可包括整个下电极和相变层。下电极可以包括下电极接触层和连接部分。下电极接触层可以至少部分地填充接触孔。连接部分可以连接下电极接触层和开关器件。
至少又一示例性实施例提供一种制造相变存储器的方法。根据至少该示例性实施例，绝缘中间层可形成在半导体衬底上。绝缘中间层可形成为覆盖开关器件。可以形成连接到开关器件的下电极。下电极接触层可以形成在下电极上。相变层可以选择生长在下电极接触层上。
至少又一示例性实施例提供一种制造相变存储器的方法。根据至少该示例性实施例，绝缘中间层可以形成在包括开关器件的半导体衬底上。绝缘中间层可以形成为覆盖开关器件。下电极可以连接到开关器件。相变层可以选择生长在下电极上。
根据至少一些示例性实施例，绝缘层可以在选择生长相变层之后形成。该绝缘层可以围绕相变层的侧壁。相变层可以通过在下电极接触层上形成籽层并在该籽层上选择生长相变层来形成。绝缘层可以通过形成覆盖相变层的绝缘层并平坦化绝缘层的顶表面至暴露该相变层来形成。
根据至少一些示例性实施例，籽层可以是从由硫族化物层、导电过渡金属层、过渡金属氮化物层、三元氮化物层、过渡金属氧化物层等组成的或包含它们的组中选择的层。在至少该示例性实施例中，硫族化物层可以是从由Ge层、Sb层、GeTe层、GeSbTe层等组成的或包含它们的组中选择的层。
根据至少一些示例性实施例，下电极可以通过形成包括接触孔的上绝缘中间层并在接触孔中形成下电极接触层和相变层来形成。相变层可以通过在接触孔中顺序形成下电极接触层和相变层后平坦化该相变层来形成。下电极接触层可以是从由硫族化物层、导电过渡金属层、过渡金属氮化物层、硅化物层、三元氮化物层、过渡金属氧化物层等组成的或包含它们的组中选择的层。硫族化物层可以是从由Ge-Sb-Te-N层、As-Sb-Te-N层、As-Ge-Sb-Te-N层、Sn-Sb-Te-N层、(5A族元素)-Sb-Te-N层、(6A族元素)-Sb-Te-N层、(5A族元素)-Sb-Se-N层、(6A族元素)-Sb-Se-N层等组成的或包括它们的组中选择的层。
根据至少一些示例性实施例，相变层可以是从由Ge-Sb-Te层、As-Sb-Te层、As-Ge-Sb-Te层、Sn-Sb-Te层、(5A族元素)-Sb-Te层、(6A族元素)-Sb-Te层、(5A族元素)-Sb-Se层、(6A族元素)-Sb-Se层等组成的或包含它们的组中选择的层。
根据至少一些示例性实施例，在形成绝缘中间层之前，晶体管、下绝缘中间层、接触垫层和导电塞可以形成在衬底上。晶体管可以包括源极、漏极和栅极。下绝缘中间层可以形成为覆盖晶体管。接触垫层可以形成在下绝缘中间层中。接触垫层可以连接到源极或漏极。导电塞可以电连接接触垫层和下电极。
附图说明
示例性实施例将通过详细描述附图所示的示例性实施例而变得更加清晰，在附图中：
图1是根据示例性实施例的相变存储器的截面图；
图2是根据示例性实施例的相变存储器的截面图；
图3至图7是示出根据示例性实施例制造相变存储器的方法的截面图；
图8至图10是示出根据示例性实施例制造相变存储器的方法的截面图；
图11至图15是示出根据示例性实施例制造相变存储器的方法的截面图；
图16是使用图3至图7所示的示例性实施例制造的相变存储器中选择形成在籽层上的Ge2Sb2Te5(GST)层的扫描电子显微照片；
图17是示出图16的扫描电子显微照片中选择来用于分析成份的区域的照片；
图18是在籽层上具有GST层的图17的第一点#1处的成份分析结果的图；以及
图19是在没有GST层的籽层周围图1 7的第二点#2处的成份分析结果的图。
具体实施方式
现在将参照附图更充分地描述各个示例性实施例，附图中示出一些示例性实施例。在附图中，层的厚度或区域为了清晰起见而被放大。
这里公开详细说明的示例性实施例。然而，这里公开的特定结构和功能细节仅是代表性的，用于说明示例性实施例。然而，本发明可以以许多替代形式体现且不应理解为仅限于这里阐述的示例性实施例。
因此，在示例性实施例能有各种修改和替代形式的同时，附图中以示例方式示出实施例且将在这里对其进行详细描述。然而，应理解，无意将示例性实施例限制于公开的特定形式，相反地，示例性实施例将覆盖落在本发明的范围内的所有修改、等价物或替代。在附图的全部说明中，相似的附图标记指示相似的元件。
应理解，虽然术语第一、第二等可在这里用于描述各种元件，但这些元件不应被这些术语限制。这些术语仅用于将一个元件与另一元件区别开。例如，第一元件可以被称为第二元件，类似地，第二元件可以被称为第一元件，而不背离示例性实施例的范围。这里使用时，术语“和/或”包括相关所列项的一种或多种的任意和全部组合。
将理解，当称元件或层“形成在”另一元件或层“上”时，它可以直接或间接地形成在另一元件或层上。也就是说，例如，可以存在居间元件或层。相反，当称元件或层“直接形成在”另一元件“上”时，不存在居间元件或层。用于描述元件或层之间的关系的其它词语(例如“在...之间”对“直接在...之间”，“相邻”对“直接相邻”等)应以相似的方式解释。
这里使用的术语仅用于描述特定实施例，无意限制示例性实施例。这里使用时，单数形式“一”、“一个”和“该”意在也包括复数形式，除非上下文清楚地另外描述。还将理解，这里使用时，术语“包含(comprises、comprising)”和/或“包括(includes、including)”指定所述特征、整体、步骤、操作、元件和/或部件的存在，但并不排除一个或更多其他特征、整体、步骤、操作、元件、部件、和/或其组群的存在或添加。
图1是根据一示例性实施例的相变存储器的截面图。
参照图1，第一和第二杂质区12和14可以在衬底10中彼此间隔开。衬底10可以是N型或P型半导体衬底。第一和第二杂质区12和14可以被掺杂以与衬底10相反的杂质。第一和第二杂质区12和14之一可以是源区且另一个可以是漏区。栅堆叠(gate stack)20可以形成在第一和第二杂质区12和14之间在衬底10上。栅堆叠20可包括栅绝缘层18和栅电极19。栅绝缘层18和栅电极19可以顺序堆叠在衬底10上。衬底10中栅堆叠20之下的区域可以是沟道区16。第一和第二杂质区12和14、栅堆叠20和沟道区16可构成晶体管或开关器件。尽管这里将关于晶体管论述示例性实施例，但可以使用其它开关器件比如二极管等。
依然参照图1，第一绝缘中间层22可形成在衬底10上。第一绝缘中间层22可以形成为覆盖晶体管。第一接触孔h1可以形成在第一绝缘中间层22中以暴露第二杂质区14的至少一部分。第一接触孔h1可以填充有导电塞24。下电极30可以形成在第一绝缘中间层22上。下电极30可以形成为覆盖导电塞24的顶表面。下电极30可以是TiN电极、TiAlN电极等。替代地，例如，下电极30可以是硅化物电极，该硅化物电极包括从由Ag、Au、Al、Cu、Cr、Co、Ni、Ti、Sb、V、Mo、Ta、Nb、Ru、W、Pt、Pd、Zn、Mg、以及其组合等组成的或包括它们的组中选择的金属离子。
第二绝缘中间层32可以形成在第一绝缘中间层22上。第二绝缘中间层32可以形成为覆盖下电极30。第二绝缘中间层32可以由与第一绝缘中间层22相同或基本相同的材料形成。第二接触孔h2可以形成在第二绝缘中间层32中。第二接触孔h2可以形成为暴露下电极30的至少一部分。第二接触孔h2可以填充有下电极接触层34。下电极接触层34可以是从由第一过渡金属层、第一过渡金属氮化物层、第一硅化物层、第一三元氮化物层等组成的或包括它们的组中选择的层。第一过渡金属层例如可以是Ti层、Zr层、Hf层、V层、Nb层、Ta层、W层、以及其组合等。第一过渡金属氮化物层例如可以是TiN层、ZrN层、HfN层、VN层、NbN层、TaN层、WN层、以及其组合等。第一硅化物层可以是导电层。例如，第一硅化物层可以是从由CoSi层、TiSi层、Ta-Si层、Ni-Si层、以及其组合等组成的或包含它们的组中选择的层。第一三元氮化物层例如可以是从由TiAlN层、TaAlN层、TiSiN层、TaSiN层、TiCN层、TaCN层、以及其组合等组成的或包括它们的组中选择的层。下电极接触层34可以是硫族化物(chalcogenide)层，例如，从由Ge-Sb-Te-N层、As-Sb-Te-N层、As-Ge-Sb-Te-N层、Sn-Sb-Te-N层、(5A族元素)-Sb-Te-N层、(6A族元素)-Sb-Te-N层、(5A族元素)-Sb-Se-N层、(6A族元素)-Sb-Se-N层、以及其组合等组成的或包括它们的组中选择的层。
籽层36可以形成在第二绝缘中间层32上。籽层36可以形成为覆盖下电极接触层34的顶表面。相变层38可以形成在籽层36上。籽层36和相变层3 8可以被形成在第二绝缘中间层32上的绝缘层40围绕。上电极42可以形成在绝缘层40上。上电极42可以形成为覆盖相变层38的顶表面。杂质层(未示出)可以设置在上电极42和相变层38之间。杂质层例如可以是抑制和/或防止Ti扩散的扩散阻挡层(未示出)。
籽层36可以是从由硫族化物层、导电第二过渡金属层、第二过渡金属氮化物层、第二硅化物层、第二三元氮化物层、过渡金属氧化物层、以及其组合等组成的或包含它们的组中选择的层。硫族化物层可以是从由Ge层、Sb层、GeSbTe层、SbTe层、GeTe层、以及其组合等组成的或包含它们的组中选择的层。
第二过渡金属层可以是从由Ti层、Zr层、Hf层、V层、Nb层、Ta层、W层、以及其组合等组成的或包含它们的组中选择的层。第二过渡金属氮化物层可以是从由TiN层、ZrN层、HfN层、VN层、NbN层、TaN层、WN层、以及其组合等组成的或包括它们的组中选择的层。第二硅化物层可以是从由CoSi层、TiSi层、TaSi层、NiSi层、GeSi层、以及其组合等组成的或包括它们的组中选择的层。第二三元氮化物层可以是从由TiAlN层、TiCN层、TaCN层、TiSiN层、TaSiN层、以及其组合等组成的或包括它们的组中选择的层。过渡金属氧化物层可以是从由TiO2层、ZrO2层、HfO2层、V2O3层、NbO层、Ta2O5层、WO层、以及其组合等组成的或包含它们的组中选择的层。
依然参照图1，相变层38可以使用选择生长法形成在籽层36上。相变层38例如可以是硫族化物层。例如，相变层38可以是从由Ge-Sb-Te层、As-Sb-Te层、As-Ge-Sb-Te层、Sn-Sb-Te层、(5A族元素)-Sb-Te层、(6A族元素)-Sb-Te层、(5A族元素)-Sb-Se层、(6A族元素)-Sb-Se层、以及其组合等组成的或包含它们的组中选择的层。如果相变层38是Ge-Sb-Te层，则相变层38可以是例如Ge2Sb2Te5层。
图2是根据另一示例性实施例的相变存储器的截面图。在根据至少该示例性实施例的存储节点中，下电极接触层和相变层可以形成在第二接触孔h2中。为了简洁，与图1所示的示例性实施例相同的该示例性实施例的细节将被省略。
参照图2，下电极接触层34可以形成为填充第二接触孔h2的第一部分。相变层60可以形成为填充第二接触孔h2的残余(例如第二)部分。相变层60可以使用选择生长法选择生长(例如仅)在下电解接触层34上。相变层60可以由与根据图1所示的示例性实施例的相变层38相同的或基本相同的材料形成。上电极62可以形成在第二绝缘中间层32上以覆盖相变层60的暴露表面。尽管没有在图2中示出，下电极接触层34可以直接连接到导电塞24。在这个示例中，下电极接触层34可以用作下电极。替代地，下电极接触层34可被视为下电极30的延伸到第二接触孔h2中的部分。例如，下电极接触层34和下电极30一起可以被视为与上电极62对应的下电极。
现在将描述根据示例性实施例制造相变存储器的方法。
图3至图7是示出根据示例性实施例制造相变存储器的方法的截面图。图3至图7所示的方法可以用于制造图1所示的相变存储器的示例性实施例。
参照图3，栅堆叠20可以形成在衬底10上。栅绝缘层18和栅电极19可顺序堆叠以形成栅堆叠20。栅间隔物(未示出)可形成在栅堆叠20的侧壁上。衬底10可以是N型或P型半导体衬底。栅堆叠20可以用作掺杂导电杂质到衬底10中的掩模。导电杂质可以是与衬底10相反的类型。可彼此间隔开的第一和第二杂质区12和14可通过掺杂形成在衬底10中。第一和第二杂质区12和14之一可用作源区，另一个可用作漏区。第一和第二杂质区12和14之间的衬底10的区域可用作沟道区16。
杂质可掺杂到沟道区16中以控制阈值电压。栅堆叠20以及第一和第二杂质区12和14可构成晶体管。尽管示例性实施例关于晶体管作为开关器件来描述，但可以使用替代的开关器件比如二极管。
依然参照图3，第一绝缘中间层22可形成在衬底10上。第一绝缘中间层22可形成为覆盖栅堆叠20。第一接触孔h1可形成在第一绝缘中间层22中以暴露第二杂质区14的至少一部分。替代地，第一接触孔h1可形成为暴露第一杂质区12的至少一部分。根据示例性实施例，尽管没有示出，除了第一接触孔h1之外，另一接触孔可形成来暴露第一和第二杂质区12和14中的另一个的至少一部分。第一接触孔h1可以填充有导电塞24。另一个接触孔(未示出)也可以填充有导电塞24。
连接至第二杂质区14的第一接触垫层(未示出)可以形成在导电塞24和第二杂质区14之间。导电塞24也可以形成在第一接触垫层上。
连接至第一杂质区12的第二接触垫层(未示出)也可以形成在另一个接触孔(未示出)中的导电塞与第一杂质区12之间。在这个示例中，导电塞也可以形成在第二接触垫层上。
在形成导电塞24之后，下电极30可以形成在第一绝缘中间层22上。下电极30可以形成为覆盖导电塞24的暴露表面。下电极30可以由TiN电极、TiAlN电极等形成。例如，替代地，下电极30可以形成为硅化物电极，该硅化物电极包括从由Ag、Au、Al、Cu、Cr、Co、Ni、Ti、Sb、V、Mo、Ta、Nb、Ru、W、Pt、Pd、Zn、Mg、以及其组合等组成的或包括它们的组中选择的金属离子。
参照图4，第二绝缘中间层32可以形成在第一绝缘中间层22上。第二绝缘中间层32可以形成为覆盖下电极30。第一绝缘中间层22可以称为下绝缘中间层，第二绝缘中间层32可以称为上绝缘中间层。第二绝缘中间层32可以由与第一绝缘中间层22相同的或基本相同的材料形成。例如，第二绝缘中间层32可以由硅氧化物层等形成。第二接触孔h2可以形成在第二绝缘中间层32中，且可以暴露下电极30的至少一部分。第二接触孔h2可以填充有下电极接触层34。下电极接触层34可以是从由第一过渡金属层、第一过渡金属氮化物层、第一硅化物层、第一三元氮化物层、以及其组合等组成的或包含它们的组中选择的层。
第一过渡金属层可以是从由Ti层、Zr层、Hf层、V层、Nb层、Ta层、W层、以及其组合等组成的或包含它们的组中选择的层。第一过渡金属氮化物层可以是从由TiN层、ZrN层、HfN层、VN层、NbN层、TaN层、WN层、以及其组合等组成的或包含它们的组中选择的层。第一硅化物层可以是导电的，例如从由CoSi层、TiSi层、Ta-Si层、Ni-Si层、以及其组合等组成的或包含它们的组中选择的层。第一三元氮化物层可以是从由TiAlN层、TaAlN层、TiSiN层、TaSiN层、TiCN层、TaCN层、以及其组合等组成的或包括它们的组中选择的层。下电极接触层34可以是硫族化物，例如从由Ge-Sb-Te-N层、As-Sb-Te-N层、As-Ge-Sb-Te-N层、Sn-Sb-Te-N层、(5A族元素)-Sb-Te-N层、(6A族元素)-Sb-Te-N层、(5A族元素)-Sb-Se-N层、(6A族元素)-Sb-Se-N层、以及其组合等组成的或包括它们的组中选择的层。
为了简洁和清楚，形成在第二绝缘中间层32和下电极30之下的结构从图5省略。
参照图5，籽层36可形成在第二绝缘中间层32上。籽层36可以覆盖下电极接触层34的顶表面。籽层36可以形成(例如仅形成)在下电极接触层34和下电极接触层34周围的第一区域上。相变层38可以形成在籽层36上。相变层38可具有与籽层36的直径对应的直径。相变层38的直径可以影响(例如直接影响)重置电流。当形成籽层36和/或相变层38时，这可被考虑。
根据示例性实施例，籽层36可以是从由硫族化物层、导电第二过渡金属层、第二硅化物层、第二过渡金属氮化物层、第二三元氮化物层、过渡金属氧化物层、以及其组合等组成的或包含它们的组中选择的层。硫族化物层可以是从由Ge层、Sb层、GeSbTe层、SbTe层、GeTe层、以及其组合等组成的或包含它们的组中选择的层。第二过渡金属层可以是从由Ti层、Zr层、Hf层、V层、Nb层、Ta层、W层、以及其组合等组成的或包含它们的组中选择的层。第二过渡金属氮化物层可以是从由TiN层、ZrN层、HfN层、VN层、NbN层、TaN层、WN层、以及其组合等组成的或包含它们的组中选择的层。
第二硅化物层可以是从由CoSi层、TiSi层、TaSi层、NiSi层、GeSi层、以及其组合等组成的或包括它们的组中选择的层。第二三元氮化物层可以是从由TiAlN层、TiCN层、TaCN层、TiSiN层、TaSiN层、以及其组合等组成的或包括它们的组中选择的层。过渡金属氧化物层可以是从由TiO2层、ZrO2层、HfO2层、V2O3层、NbO层、Ta2O5层、WO层、以及其组合等组成的或包含它们的组中选择的一个层。
相变层38可以选择生长在籽层36上。相变层38例如可以使用金属有机化学气相沉积(MOCVD)法、原子层沉积(ALD)法等形成。在至少该示例性实施例中，相变层38的蚀刻选择性可以大于籽层36周围的第二绝缘中间层32的蚀刻选择性。结果，当形成相变层38时，相变层38可仅生长在籽层36上，而不在第二绝缘中间层32上。相变层38可以是硫族化物层。例如，相变层38可以是从由Ge-Sb-Te层、As-Sb-Te层、As-Ge-Sb-Te层、Sn-Sb-Te层、(5A族元素)-Sb-Te层、(6A族元素)-Sb-Te层、(5A族元素)-Sb-Se层、(6A族元素)-Sb-Se层、以及其组合等组成的或包含它们的组中选择的层。如果相变层38是Ge-Sb-Te层，则相变层38可以是例如Ge2Sb2Te5层。
参照图6，在形成相变层38至第一高度后，绝缘层40可以形成在第二绝缘中间层32上。绝缘层40可以形成为围绕相变层38和籽层36。绝缘层40可以比籽层36和相变层38的总厚度更厚。绝缘层40可以是硅氧化物层等。在形成绝缘层40之后，绝缘层40的表面可以通过使用化学机械抛光(CMP，或类似的)方法被平坦化以暴露相变层38，如图7所示。
参照图7，在平坦化绝缘层40之后，上电极42可形成在平坦化的绝缘层40上。上电极42可以形成为覆盖相变层38的暴露的顶表面。扩散阻挡层(未示出)可以形成在顶电极42和相变层38之间。扩散阻挡层可抑制和/或防止杂质(例如Ti)从上电极42扩散到相变层38中。上电极42可以通过使用溅射(或类似的)方法沉积。上电极42可以由TiN等形成。
上电极42、相变层38、下电极接触层34和下电极30可以是存储数据的存储节点。在存储节点中，下电极30可以由与下电极接触层34相同的或基本相同的材料形成。替代地，下电极接触层34可以接触(例如直接接触)第二杂质区14。
如上所述，在根据示例性实施例的制造相变存储器件的方法中，当形成存储节点时，例如，不需要关于相变层38的侧壁进行对相变层38的蚀刻工艺。
在形成上电极42之后，存储器可以使用常规方法和工序来完成。
图8至10是示出根据示例性实施例制造相变存储器的方法的截面图。图8至10所示的示例性制造方法的特征在于仅在下电极接触层34上选择形成(或生长)相变层。
参照图8，第二接触孔h2可形成在第二绝缘中间层32中，第二接触孔h2可以以与上面参照图3至7描述的相同或基本相同的方式填充有下电极接触层34。下电极接触层34的材料可以与图3至7所示的下电极接触层34的材料相同或基本相同。相变层50可以选择形成(例如生长)在下电极接触层34上。相变层50可以利用与上面参照图5至7论述的相变层38相同的或基本相同的方法由一材料形成。
参照图9，绝缘层52可以形成在第二绝缘中间层32上。绝缘层52可以形成为覆盖相变层50。绝缘层52可以由与上面关于图6至7论述的绝缘层40相同或基本相同的材料相成。绝缘层52可以形成得厚于相变层50。在形成绝缘层52之后，绝缘层52的表面可以被平坦化以暴露相变层50的顶表面。
参照图10，上电极54可形成在平坦化绝缘层52上。上电极54可以覆盖相变层50的暴露区域。上电极54可以由与上面关于图7论述的上电极42相同或基本相同的材料形成。
图11至15是示出根据示例性实施例的制造相变存储器的方法的截面图。至少该示例性制造方法可用于制造图2所示的相变存储器。
参照图11，可以进行图3和4所示的相变存储器的示例性制造方法直到在第二绝缘中间层32中形成第二接触孔h2以暴露下电极30。第二绝缘中间层32可以是从由硅氧化物层、硅氮化物层、硅氮氧化物(SiON)层、以及其组合等组成的或包含它们的组中选择的层。
参照图12，第二接触孔h2的第一部分可填充有至少一部分下电极接触层34。下电极接触层34可以由与根据上面的示例性实施例的相变存储器的下电极接触层相同或基本相同的材料形成。
参照图13，第二接触孔h2的残余(例如第二)部分可以填充有相变层60。相变层60可以通过使用与用于形成相变层38的方法相同或基本相同的方法选择形成或生长(例如仅形成)在第二接触孔h2中。相变层60的部分P1可以使用平坦化工艺被除去。相变层60的部分P1可以是突出于第二绝缘中间层32的顶表面之上的部分。平坦化工艺例如可以是化学机械抛光(CMP)方法等。
参照图14，相变层60的突出部分P1可以被除去，相变层60的暴露表面可以与第二绝缘中间层32的顶表面平齐或基本平齐。
参照图15，上电极62可以形成在第二绝缘中间层32上。上电极62可以形成为覆盖相变层60的暴露表面。上电极62可以由与上电极42相同或基本相同的材料形成。在形成上电极62之后，存储器可以使用常规方法和工序来完成。
在根据示例性实施例制造相变存储器的方法中，如果相变层(例如3 8、50和/或60)是GST层并使用MOCVD方法形成，(dtbeda)Ge(II)、Sb(i-Pr)3和Te(t-Bu)2可以分别用作Ge、Sb和Te的源气体。在该示例中，分别地，dtbeda表示二叔丁基乙二胺(di-tert-butylethylenediamide)，i-Pr表示异丙基团，t-Bu表示叔丁基团。沉积温度可以在约220℃和约330℃之间，包含端值，压强可为约5托。
图16是使用图3至图7所示的示例性实施例制造的相变存储器中选择形成在籽层上的Ge2Sb2Te5(GST)层的扫描电子显微照片。图17是示出图16的扫描电子显微照片中选择来用于分析成份的区域的照片。图18是在籽层上具有GST层的图17的第一点#1处的成份分析结果的图。图19是在没有GST层的籽层周围在图17的第二点#2处的成份分析结果的图。
在获得上述实验结果中，其上沉积硅氧化物层的硅衬底用作衬底，多个圆形籽层彼此间隔开地形成在衬底上。GeTe层用作籽层。籽层的厚度是5nm，其直径是10μm，且GST层在上述工艺条件下使用MOCVD方法生长在籽层上。
参照图16，附图标记80表示硅衬底上的硅氧化物，附图标记82表示籽层上的GST层。GST层82仅形成在圆形籽层上。因为GST层82生长在籽层上，所以籽层未示于图16中。
为了确认图16的GST层82仅形成在籽层上，如图17所示，形成图16的GST层82的区域和GST层82周围被硅氧化物层80覆盖的区域被选择为样品区域。任意的第一点#1设置在形成GST层82的区域中，任意的第二点#2设置在GST层82周围。在第一和第二点#1和#2进行成份分析。SEM-EDX用于成份分析。
图18是示出在图17的第一点#1处的成份分析结果的图，图19是示出在第二点#2处的成份分析结果的图。
参照图18，在第一点#1观察到多个峰。如图所示，最高峰90由于Si而形成。在最高峰90左侧的小的第一峰G1由于Ge而形成。在最高峰90右侧的第二和第三峰G2和G3分别由于Sb和Te而形成。
参照图19，根据在第二点#2处的成份分析结果，观察到大的峰100与图18中的最高峰90相符。因此，图19所示的较大峰100由于Si而形成。图18中的第一至第三峰G1至G3没有出现在图19中的大峰100的左侧和右侧。
图18和19的成份分析结果表明GST层仅形成在图17中的第一点#1的区域。此外，这些结果表明相变层仅选择形成在期望的区域上。
在示例性实施例中，相变层可包括硫族化物合金例如锗-锑-碲(Ge-Sb-Te)、砷-锑-碲(As-Sb-Te)、锡-锑-碲(Sn-Sb-Te)，或者锡-铟-锑-碲(Sn-In-Sb-Te)、砷-锗-锑-碲(As-Ge-Sb-Te)。替代地，相变层可包括VA族元素-锑-碲比如钽-锑-碲(Ta-Sb-Te)、铌-锑-碲(Nb-Sb-Te)、或钒-锑-碲(V-Sb-Te)，或者VA族元素-锑-硒比如钽-锑-硒(Ta-Sb-Se)、铌-锑-硒(Nb-Sb-Se)、或钒-锑-硒(V-Sb-Se)。此外，相变层可包括VIA族元素-锑-碲比如钨-锑-碲(W-Sb-Te)、钼-锑-碲(Mo-Sb-Te)、或铬-锑-碲(Cr-Sb-Te)，或者VIA族元素-锑-硒比如钨-锑-硒(W-Sb-Se)、钼-锑-硒(Mo-Sb-Se)、或铬-锑-硒(Cr-Sb-Se)。
相变层还可以是从二元相变硫族化物合金和四元相变硫族化物合金中选择的一种。例如，示例性二元相变硫族化物合金可以包括Ga-Sb、In-Sb、In-Se、Sb2-Te3和Ge-Te合金中的至少一种；示例性四元相变硫族化物合金可包括Ag-In-Sb-Te、(Ge-Sn)-Sb-Te、Ge-Sb-(Se-Te)和Te81-Ge15-Sb2-S2合金中的至少一种。
替代地，相变层可以由具有多个电阻态的过渡金属氧化物制成，如上所述。例如，相变层可以由从NiO、TiO2、HfO、Nb2O5、ZnO、WO3、以及CoO或GST(Ge2Sb2Te5)或PCMO(PrxCa1-xMnO3)组成的组中选择的至少一种材料制成。另外，相变层可以是包括从由S、Se、Te、As、Sb、Ge、Sn、In和Ag组成的组中选择的一种或更多元素的化学化合物。
在根据示例性实施例制造相变存储器的方法中，相变层的选择生长可以使相变层自对准而不必使用额外的掩模。
如上所述，因为选择生长相变层，所以不需要进行相变层的蚀刻(例如相变层的侧壁的蚀刻)。因此，当使用根据示例性实施例的相变存储器时，由相变层的蚀刻引起的相变存储器的特性的恶化可以被抑制和/或防止，且由蚀刻气体进入相变层和下面的界面引起的潜在问题可以被抑制和/或防止。
另外，在制造相变存储器的方法中，在选择生长相变层之后，绝缘层可以形成在生长的相变层周围。结果，形成在相变层处的缝和/或空洞可以被抑制和/或防止。
在根据示例性实施例制造相变存储器的方法中，即使相变层形成在接触孔中，下电极接触层也可以形成在接触孔中。结果形成在相变层中的缝和/或空洞可以被抑制和/或减少。
虽然参照图中所示的示例性实施例特别示出和描述的示例性实施例，本领域普通技术人员应理解，可以进行各种形式和细节的变化而不偏离由权利要求限定的本发明的精神和范围。

Claims (13)

1.一种制造相变存储器的方法，所述方法包括：
在包括开关器件的半导体衬底上形成绝缘中间层，所述绝缘中间层形成为覆盖所述开关器件；
形成连接至所述开关器件的下电极；以及
在所述下电极上选择生长相变层。
2.如权利要求1所述的方法，其中所述相变层是从由Ge-Sb-Te层、As-Ge-Sb-Te层、Sn-Sb-Te层、(5A族元素)-Sb-Te层、(6A族元素)-Sb-Te层、(5A族元素)-Sb-Se层、(6A族元素)-Sb-Se层组成的组中选择的层。
3.如权利要求1所述的方法，其中在所述绝缘中间层的形成之前，所述方法还包括：
在所述衬底上形成作为所述开关器件的晶体管；
形成覆盖所述晶体管的下绝缘中间层；
在所述下绝缘中间层中形成接触垫层，所述接触垫层连接至所述晶体管的源极或漏极；以及
形成电连接所述接触垫层和所述下电极的导电塞。
4.如权利要求1所述的方法，其中生长所述相变层还包括：
在所述下电极上形成籽层，且其中
所述相变层选择生长在所述籽层上。
5.如权利要求4所述的方法，其中所述籽层是从由硫族化物层、导电过渡金属层、过渡金属氮化物层、三元氮化物层、过渡金属氧化物层组成的组中选择的层。
6.如权利要求4所述的方法，还包括，
在选择生长所述相变层之后形成围绕所述相变层和所述籽层的侧壁的绝缘层。
7.如权利要求6所述的方法，其中所述绝缘层的形成包括，
形成覆盖所述相变层和所述籽层的绝缘层，以及
平坦化所述绝缘层的顶表面以暴露所述相变层。
8.如权利要求1所述的方法，其中形成所述下电极还包括，
在所述开关器件上形成连接部分，以及
在所述连接部分上形成下电极接触层，其中
所述相变层直接选择生长在所述下电极接触层上。
9.如权利要求8所述的方法，其中所述下电极接触层由从硫族化物层、导电过渡金属层、过渡金属氮化物层、硅化物层、三元氮化物层、过渡金属氧化物层组成的组中选择的层形成。
10.如权利要求9所述的方法，其中所述硫族化物层是从由Ge层、Sb层、GeTe层、GeSbTe层、Ge-Sb-Te-N层、As-Ge-Sb-Te-N层、Sn-Sb-Te-N层、(5A族元素)-Sb-Te-N层、(6A族元素)-Sb-Te-N层、(5A族元素)-Sb-Se-N层、(6A族元素)-Sb-Se-N层组成的组中选择的层。
11.如权利要求8所述的方法，还包括，
形成包括接触孔的上绝缘中间层，且其中
形成所述下电极接触层和所述相变层以填充所述接触孔。
12.如权利要求11所述的方法，其中所述相变层的形成还包括，
在用所述下电极接触层和所述相变层顺序填充所述接触孔后，平坦化所述相变层。
13.如权利要求7所述的方法，其中在所述绝缘层的顶表面的平坦化之后，所述方法还包括，
在所述绝缘层上顺序形成覆盖所述相变层的暴露部分的阻挡层和上电极。
CN2008100085555A 2007-01-23 2008-01-23 相变存储器及其制造方法 Active CN101232036B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR7236/07 2007-01-23
KR1020070007236A KR100896180B1 (ko) 2007-01-23 2007-01-23 선택적으로 성장된 상변화층을 구비하는 상변화 메모리소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
CN101232036A CN101232036A (zh) 2008-07-30
CN101232036B true CN101232036B (zh) 2012-07-25

Family

ID=39725851

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100085555A Active CN101232036B (zh) 2007-01-23 2008-01-23 相变存储器及其制造方法

Country Status (4)

Country Link
US (2) US20080210924A1 (zh)
JP (1) JP2008182227A (zh)
KR (1) KR100896180B1 (zh)
CN (1) CN101232036B (zh)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2018642A4 (en) 2006-05-12 2009-05-27 Advanced Tech Materials LOW TEMPERATURE DEPOSITION OF STORAGE MATERIALS
TWI431145B (zh) 2006-11-02 2014-03-21 Advanced Tech Materials 有用於化學氣相沉積及原子層沉積金屬薄膜之銻及鍺複合物
JP4621897B2 (ja) 2007-08-31 2011-01-26 独立行政法人産業技術総合研究所 固体メモリ
JP4595125B2 (ja) * 2007-08-31 2010-12-08 独立行政法人産業技術総合研究所 固体メモリ
US8834968B2 (en) 2007-10-11 2014-09-16 Samsung Electronics Co., Ltd. Method of forming phase change material layer using Ge(II) source, and method of fabricating phase change memory device
KR101458953B1 (ko) 2007-10-11 2014-11-07 삼성전자주식회사 Ｇｅ（Ⅱ）소오스를 사용한 상변화 물질막 형성 방법 및상변화 메모리 소자 제조 방법
JP5650880B2 (ja) * 2007-10-31 2015-01-07 アドバンスド テクノロジー マテリアルズ，インコーポレイテッド 非晶質Ｇｅ／Ｔｅ蒸着方法
JP5341107B2 (ja) * 2008-01-25 2013-11-13 インターナショナル・ビジネス・マシーンズ・コーポレーション 金属触媒を使った、ゲルマニウムおよびアンチモンを含む材料の選択的堆積法
US20090215225A1 (en) 2008-02-24 2009-08-27 Advanced Technology Materials, Inc. Tellurium compounds useful for deposition of tellurium containing materials
US7868313B2 (en) * 2008-04-29 2011-01-11 International Business Machines Corporation Phase change memory device and method of manufacture
US8263420B2 (en) * 2008-11-12 2012-09-11 Sandisk 3D Llc Optimized electrodes for Re-RAM
WO2010140210A1 (ja) * 2009-06-01 2010-12-09 株式会社日立製作所 半導体記憶装置およびその製造方法
US20110002161A1 (en) * 2009-07-06 2011-01-06 Seagate Technology Llc Phase change memory cell with selecting element
KR20110058031A (ko) 2009-11-25 2011-06-01 삼성전자주식회사 가변저항 메모리 장치의 제조 방법
CN102097374B (zh) * 2009-12-15 2013-07-17 中芯国际集成电路制造(上海)有限公司 相变随机存储器及其制作方法
WO2011115926A1 (en) * 2010-03-16 2011-09-22 Sandisk 3D, Llc Bottom electrodes for use with metal oxide resistivity switching layers
WO2011146913A2 (en) * 2010-05-21 2011-11-24 Advanced Technology Materials, Inc. Germanium antimony telluride materials and devices incorporating same
US8420534B2 (en) * 2010-10-12 2013-04-16 Micron Technology, Inc. Atomic layer deposition of crystalline PrCaMnO (PCMO) and related methods
US8389971B2 (en) 2010-10-14 2013-03-05 Sandisk 3D Llc Memory cells having storage elements that share material layers with steering elements and methods of forming the same
US8841648B2 (en) 2010-10-14 2014-09-23 Sandisk 3D Llc Multi-level memory arrays with memory cells that employ bipolar storage elements and methods of forming the same
US8865514B2 (en) * 2010-11-09 2014-10-21 Micron Technology, Inc. Post deposition adjustment of chalcogenide composition in chalcogenide containing semiconductors
CN102610746A (zh) * 2011-01-20 2012-07-25 中国科学院微电子研究所 非挥发性电阻转变存储器
KR101907972B1 (ko) * 2011-10-31 2018-10-17 주식회사 원익아이피에스 기판처리장치 및 방법
US8803122B2 (en) * 2012-07-31 2014-08-12 Globalfoundries Singapore Pte. Ltd. Method for forming a PCRAM with low reset current
US9640757B2 (en) 2012-10-30 2017-05-02 Entegris, Inc. Double self-aligned phase change memory device structure
JP6014521B2 (ja) * 2013-03-11 2016-10-25 株式会社日立製作所 相変化メモリおよび半導体記録再生装置
KR20150108176A (ko) * 2014-03-17 2015-09-25 에스케이하이닉스 주식회사 상변화층을 구비한 반도체 집적 회로 장치의 제조방법
US10096654B2 (en) 2015-09-11 2018-10-09 Sandisk Technologies Llc Three-dimensional resistive random access memory containing self-aligned memory elements
US9704920B2 (en) 2015-10-27 2017-07-11 Sandisk Technologies Llc Resistive random access memory containing a steering element and a tunneling dielectric element
CN105514266B (zh) * 2015-12-03 2018-04-20 江苏理工学院 稀土掺杂Sb基相变薄膜材料及薄膜制备方法
CN106960905A (zh) * 2016-01-08 2017-07-18 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法、电子装置
US9805805B1 (en) 2016-08-23 2017-10-31 Sandisk Technologies Llc Three-dimensional memory device with charge carrier injection wells for vertical channels and method of making and using thereof
WO2018183883A1 (en) * 2017-03-30 2018-10-04 Massachusetts Institute Of Technology Gsst and applications in optical devices
US11152569B2 (en) * 2017-11-30 2021-10-19 Taiwan Semiconductor Manufacturing Co., Ltd. PCRAM structure with selector device
US10719903B2 (en) 2017-12-22 2020-07-21 International Business Machines Corporation On-the fly scheduling of execution of dynamic hardware behaviors
WO2019152593A1 (en) * 2018-01-31 2019-08-08 Massachusetts Institute Of Technology Methods and apparatus for modulating light with phase-change materials
US10770656B2 (en) 2018-09-20 2020-09-08 International Business Machines Corporation Method for manufacturing phase change memory

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1808736A (zh) * 2004-12-06 2006-07-26 三星电子株式会社 相变存储单元和形成其的方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5045916A (en) * 1985-01-22 1991-09-03 Fairchild Semiconductor Corporation Extended silicide and external contact technology
JPH02241032A (ja) * 1989-03-15 1990-09-25 Sony Corp 配線形成方法
TW454325B (en) * 2000-01-13 2001-09-11 Winbond Electronics Corp Structure and manufacturing method of pedestal storage node and its contact plug
US7109056B2 (en) 2001-09-20 2006-09-19 Micron Technology, Inc. Electro-and electroless plating of metal in the manufacture of PCRAM devices
KR100437458B1 (ko) * 2002-05-07 2004-06-23 삼성전자주식회사 상변화 기억 셀들 및 그 제조방법들
KR100481866B1 (ko) * 2002-11-01 2005-04-11 삼성전자주식회사 상변환 기억소자 및 그 제조방법
KR100505667B1 (ko) * 2003-01-16 2005-08-03 삼성전자주식회사 스토리지 전극과 접촉하기 위해 비트 라인 방향으로확장된 콘택체를 포함하는 반도체 소자 제조 방법
US7471552B2 (en) * 2003-08-04 2008-12-30 Ovonyx, Inc. Analog phase change memory
KR100546406B1 (ko) 2004-04-10 2006-01-26 삼성전자주식회사 상변화 메모리 소자 제조 방법
KR100578787B1 (ko) * 2004-06-12 2006-05-11 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR20070028604A (ko) * 2004-06-30 2007-03-12 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 나노선(ｎａｎｏｗｉｒｅ)에 의해 접촉되는 전도성 있는재료로 된 층이 있는 전기 장치 및 그 제조 방법
KR100655796B1 (ko) * 2004-08-17 2006-12-11 삼성전자주식회사 상변화 메모리 장치 및 그 제조 방법
JP2008515181A (ja) * 2004-09-27 2008-05-08 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 相変化材料を有するナノワイヤを有する電気デバイス
US7494849B2 (en) * 2005-11-03 2009-02-24 Cswitch Inc. Methods for fabricating multi-terminal phase change devices
JP2007180174A (ja) * 2005-12-27 2007-07-12 Fujitsu Ltd 抵抗変化型記憶素子
KR100717286B1 (ko) * 2006-04-21 2007-05-15 삼성전자주식회사 상변화 물질층의 형성 방법과, 그 방법을 이용한 상변화기억 소자의 형성 방법 및 상변화 기억 소자
KR100763916B1 (ko) * 2006-06-21 2007-10-05 삼성전자주식회사 ＧｅＳｂＴｅ 박막의 제조방법 및 이를 이용한 상변화메모리 소자의 제조방법
KR101131137B1 (ko) * 2006-11-30 2012-04-03 삼성전자주식회사 확산 방지막을 포함하는 상변화 메모리 소자 및 그제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1808736A (zh) * 2004-12-06 2006-07-26 三星电子株式会社 相变存储单元和形成其的方法

Also Published As

Publication number Publication date
JP2008182227A (ja) 2008-08-07
US8445318B2 (en) 2013-05-21
KR20080069473A (ko) 2008-07-28
US20080210924A1 (en) 2008-09-04
US20110212568A1 (en) 2011-09-01
CN101232036A (zh) 2008-07-30
KR100896180B1 (ko) 2009-05-12

Similar Documents

Publication Publication Date Title
CN101232036B (zh) 相变存储器及其制造方法
US7442602B2 (en) Methods of fabricating phase change memory cells having a cell diode and a bottom electrode self-aligned with each other
US8148193B2 (en) Semiconductor device and method of fabricating the same
US8241979B2 (en) Method of forming a vertical diode and method of manufacturing a semiconductor device using the same
US7651906B2 (en) Integrated circuit devices having a stress buffer spacer and methods of fabricating the same
US7939366B2 (en) Phase change memory devices and methods of forming the same
US8236685B2 (en) Phase change memory device having multiple metal silicide layers and method of manufacturing the same
US7906773B2 (en) Phase change memory device
US7667221B2 (en) Phase change memory devices and methods for fabricating the same
US20080111120A1 (en) Non-Volatile Memory Devices Having Cell Diodes and Methods of Fabricating the Same
US20060263289A1 (en) Metal oxide resistive memory and method of fabricating the same
KR101338160B1 (ko) 상변화 기억 소자 및 그 형성 방법
US8294134B2 (en) Phase change memory devices having a current increase unit
KR101163046B1 (ko) 상변화 메모리 소자의 제조 방법
KR20090117233A (ko) 상변화 메모리 소자 및 그 제조 방법
KR20080022450A (ko) 상변화 기억소자 및 그 형성 방법
US11177320B2 (en) Variable resistance memory device and method of fabricating the same
KR100822808B1 (ko) 상변화 기억 소자 및 그 형성 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant