Nothing Special   »   [go: up one dir, main page]

CN101208776A - 导电纳米线的形成方法 - Google Patents

导电纳米线的形成方法 Download PDF

Info

Publication number
CN101208776A
CN101208776A CNA2006800182889A CN200680018288A CN101208776A CN 101208776 A CN101208776 A CN 101208776A CN A2006800182889 A CNA2006800182889 A CN A2006800182889A CN 200680018288 A CN200680018288 A CN 200680018288A CN 101208776 A CN101208776 A CN 101208776A
Authority
CN
China
Prior art keywords
substrate
atomic
doped
layer
nanowires
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006800182889A
Other languages
English (en)
Other versions
CN100595889C (zh
Inventor
S·费尔南德斯-塞瓦略斯
G·马纳伊
I·V·什韦茨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
College of the Holy and Undivided Trinity of Queen Elizabeth near Dublin
Original Assignee
College of the Holy and Undivided Trinity of Queen Elizabeth near Dublin
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by College of the Holy and Undivided Trinity of Queen Elizabeth near Dublin filed Critical College of the Holy and Undivided Trinity of Queen Elizabeth near Dublin
Publication of CN101208776A publication Critical patent/CN101208776A/zh
Application granted granted Critical
Publication of CN100595889C publication Critical patent/CN100595889C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nanotechnology (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明涉及一种制备导电或半导电纳米线的方法。该方法一般地包括如下步骤：在衬底上形成带台阶的原子台面的邻晶表面，沉积掺杂剂材料的分数层以形成宽度小于原子台面的宽度的纳米带，优选地用覆盖层覆盖纳米带和露出的原子台面表面，从而形成多层结构，可选地对多层结构进行退火，从而使掺杂纳米带的原子扩散到衬底和覆盖层中的一个或二者中以形成纳米线。该方法还可以应用于具有规则形貌图案的其它衬底。本发明还涉及使用这些纳米线所制造的各种电子器件。

Description

导电纳米线的形成方法
技术领域
本发明涉及一种纳米线组件，特别是一种制造这种纳米线组件的方法。本发明还涉及多种电子器件，包括其中包含该纳米组件的场效应晶体管。
背景技术
近些年，对纳米导电物的研究大量增加。在此领域最常见的关注在于纳米线。在本说明书中，术语“导电纳米线”或更简单地称为“纳米线”，一般定义为一种细长物体，其截面的两个垂直维度都在纳米范围，例如0.2-20nm，并能沿其长度传输电荷。这两个术语“纳米线”和“导电纳米线”在本说明书中可以互换使用。重要的是要强调截面的两个维度都必须在此范围内，而不仅是它们中的一个。本领域一般技术人员容易理解的是，如果拓宽此定义并建议截面的两个维度中的仅有一个处于纳米范围，则当其厚度，即截面的两个维度之一在此范围时，任何薄膜将满足此纳米线定义。实际上，厚度在纳米、甚至亚纳米范围内的连续薄膜是公知的，并不是本发明的对象。重要的是要强调纳米线必须能沿其长度传输电荷。这意味着这些纳米线必须置于具有相对较高电阻的衬底上，即衬底的电阻必须至少不是远小于纳米线本身的电阻，或者必须利用一层绝缘材料将衬底与纳米线隔开。如果不能满足此条件，则大部分电流将从纳米线漏到衬底中。第二通用条件是，为了沿纳米线传输电流，应该可以将输入和输出触点连接到其上。实际上，这意味着纳米线或纳米线阵列应该位于平衬底上，因为与未支撑纳米线形成接触是困难的。
随着电子器件不断小型化，其中晶体管的漏极和源极的尺寸减小到100nm以下的范围，而且也由于预期材料的电和光性能在其尺寸减小到纳米范围时可能发生改变，导电纳米线的重要性增大。例如，硅由于是间接带隙材料，而不具有可见光发光特性，但相反地，硅纳米线具有可见光光致发光特性(J.D.Holmes，et al，Science，287(2000)1471)，这打开了应用其制作激光器的前景。一些块状态中导电的材料，可以在纳米线形式下变成半导体。
制造纳米线的方法很多，下面将公开其中的一些。
H.Hamatsu等人(Jpn.J.Appl.Phys.Vol35(1996)L1148-1150)公开了一种形成硅纳米线的方法，其基于对p-型(110)SIMOX衬底上沉积的硅层进行的各向异性蚀刻。M.Macucci等人(Microelectronic Engineering 61-62(2002)701-705)公开了另一利制造尺寸小到50nm的Si纳米线的光刻工艺。它是基于各向异性蚀刻和蒸汽热氧化。Xin-Yi Zhang等人(Advanced Materials，13(2001)1238-1241)公开了另一种在六方密堆纳米通道氧化铝模板内利用热解硅烷的方法。此方法生产一种垂直于衬底表面生长的刷状纳米线阵列。此外，M.Lu等人(Chem.Phys.Lett.374(2003)542)公开了另一种利用化学气相沉积在氧化铝膜上形成硅纳米线的方法。Wen-Sheng Shi等人(Adv.Mater.12(2000)1343-1345)公开了另一种通过将一氧化硅蒸发到平坦硅衬底上形成硅纳米线的方法。按这种方式得到的纳米线相当长，长度达到2mm。Junjie Niu等人(Chem.Phys.Lett.367(2003)528)公开了另一种形成硅纳米线的方法。在该后一种方法中，他们在存在氩和氢的情况下使用硅烷在阳极氧化的、形成纳米通道模板的铝上化学气相沉积硅。
F.J.Himpsel等人公开了另一种在硅表面形成纳米线的方法(Solid State Comm.117(2001)149-157)。他们的方法利用Si(111)的邻晶衬底(vicinal substrate)。他们在表面上沉积修饰衬底的台阶(step)边缘的CaF2。他们证明，之后可以在这种衬底上形成Au薄层，其中CaF2条纹用作引导Au纳米点和纳米线形成的模板。
制造纳米线的另一类方法是基于在掠射角沉积。E.Olson等人(Appl.Phys.Lett.65(1994)2740-2742)公开了一种方法，其中通过光刻在衬底上形成槽图案。接着，在衬底上不沿着垂直衬底的方向而是以一定角度沉积蒸发的材料流。在这种情况下，槽的壁遮挡材料流到达槽底部的一些区域，从而形成没有蒸发材料的区域分隔的蒸发材料的线。
应该指出的是，在相对衬底表面的掠射角沉积薄膜是相对公知的，此题目有许多文献。对于此技术的信息，请参看H.Alouach andC.G.Mankey，J.Mater.Res.19(2004)3620。已经证明，此技术可以用于形成长出衬底平面的材料柱。大多数有关掠射角沉积的文献都涉及较厚的膜，并关注于开发几十和几百或更厚的平面外膜结构。
T.Mueller等人公开的形成纳米线的方法(Nucl.Instr.AndMethods in Physics Research B 175-177(2001)468-473)也可以被认为是基于掠射沉积的一类方法中的一种。在此方法中，通过各向异性蚀刻以及随后的表面氧化在Si(001)面上形成V槽阵列。接着，使该表面受到Ge原子流。在槽底部形成最高浓度的Ge原子，因为槽底部作为垂直于流的小区域，而槽壁相对于流成一定角度。以这种方式，可以制成直径小到30-40nm的Ge线。在通过有机金属化学气相沉积在有V槽的衬底上生长GaAs/AlGaAs的情况下，达到类似效果，如E.Kapon等人的报道(Appl.Phys.Lett 60(1992)477-479)。在此方法中，由于在槽顶和槽底的化学沉积反应速度不同，从而在槽底部形成纳米线。
R.M.Penner公开了一种通过电沉积形成纳米线的方法(J.Phys.Chem.B 106(2002)3339-3353)。在此方法中，由于与衬底的平坦区域相比，电沉积反应在台阶边缘处发生得更快，所以纳米线沿台阶边缘生长。
因此，本发明的一个目的是提供一种制造纳米线的技术，该技术基本上是通用的，即可以应用于许多种衬底和纳米线材料，而不是限制在特殊材料和特殊化学反应。还需要形成具有很好限定的优选取向的规则纳米线阵列，而不是不具有很好限定的优选取向的纳米线束。还需要在相对绝缘的衬底上形成纳米线，从而优选地，衬底的电阻较大，并且非明显地远小于纳米线本身的电阻。还需要以电触点可以连接到其上的方式将纳米线形成在衬底上。
本发明的第二目的是提供一种形成纳米线的方法，与无支撑纳米线不同，该方法使得以平面方式将纳米线置于衬底上。
本发明的另一个目的是提供位于衬底上的纳米线，从而它们沿衬底表面具有优选的取向。
另一个目的是提供一种形成纳米线阵列的方法，其中可以控制各个纳米线之间的平均间隔以及各个纳米线的截面尺寸。
本发明的另一个目的是提供一种阵列，其中纳米线基本上在宽度和阔度方面具有相同的截面尺寸。
本发明的另一个目的是提供p型和n型掺杂半导体材料的纳米线，适于制造基于纳米线的场效应晶体管。
发明内容
根据本发明的第一方面，提供一种制造导电或半导电纳米线阵列的方法，包括以下步骤：
(a)在衬底(100)上形成带台阶的原子台面(atomic terrace)(2)的邻晶表面(1)；
(b)沉积掺杂剂材料的分数层(fractional layer)，以形成宽度小于原子台面宽度的纳米带(10)；
其中掺杂纳米带原子扩散到衬底中形成纳米线。
根据本发明的一个实施例，步骤(b)的掺杂剂材料是As、Sb、In、Ga、Al、B和P中的一种或多种，或者是从掺杂有As、Sb、In、Ga、Al、B或P中的一种或多种的Si、Ge或Si-Ge合金中选择的掺杂半导体材料。这里，此实施例中的“掺杂剂材料”也包括掺杂的半导体材料。此外，在步骤(b)之后可以进行退火步骤。
根据本发明第一方面的一个优选实施例，提供一种制造导电或半导电纳米线阵列的方法，包括：
(a)在衬底上形成带台阶的原子台面的邻晶表面；
(b)沉积掺杂剂材料的分数层，以形成宽度小于原子台面宽度的纳米带；
(c)用覆盖层(over layer)覆盖纳米带以形成多层结构；
(d)将多层结构可选地退火，使掺杂纳米带的原子扩散到衬底和覆盖层之一或二者中以形成纳米线。
如上所述，可以在步骤(c)中的沉积覆盖层之前执行附加的退火步骤。此外，可以理解的是，步骤(c)包括用覆盖层覆盖包括纳米带的大部分的原子台面。因此，没有纳米带的原子台面表面也将被覆盖层覆盖。
在本发明这个方面的一个特殊实施例中，多层结构的最后退火步骤是关键的，其方法包括步骤(a)、(b)、(c)和(d)。退火一般地允许外延材料形成在纳米线中。
根据本发明的这个方面，一般如下所述形成掺杂纳米带：校准形成掺杂剂材料分数层的原子流，通过浅角沉积经校准的流形成掺杂纳米带。
优选地，浅角沉积发生在基本上等于衬底与低指数面的斜切角度。应该理解的是，根据本发明，术语“基本上等于”是指一个数值范围。例如，此术语意味着浅角沉积发生在衬底斜切角度0.05到15倍的角度上。
根据本发明的一个实施例，形成掺杂剂材料的分数层的原子流被基本沿着沿下降台阶方向的斜切方位方向引导。或者，形成掺杂剂材料分数层的原子流可以被基本沿着沿上升台阶方向的斜切方位方向引导。再次说明，需要理解的是，根据本发明，短语“基本上沿着”或“广泛沿着”将定义一个数值范围。可以理解的是，原子流不必要精确地对准沿着斜切方向的方位。原子流可以偏离精确的斜切方位并仍提供原子台面遮挡，也在本发明范围内。例如，可以沿着偏离方位20到30度的方向引导所述流。此步骤的最终目的是在仍提供原子遮挡的角度上引导所述流。这种浅角可以或多或少垂直于原子台阶，然而仍提供原子遮挡。
理想地，本发明的方法导致衬底的原子台面部分被原子台阶遮挡，导致掺杂剂材料在原子台面的不同区域的不均匀覆盖。这是这里一般所称的“原子台面遮挡”。这主要是指，在一些区域，原子台面暴露在形成掺杂剂材料的分数层的原子流中，并且掺杂剂材料沉积在这些暴露的区域以形成纳米带。但是，受到“原子台面遮挡”的其它区域是，它们被原子台阶部分遮挡，将不会暴露在所述流中。应该理解的是，衬底的斜切角度越大，实现此原子台面遮挡的难度越大。作为非限制性例子，可以理解的是，如果衬底的斜切角度是2度而所述流在沿下降台阶方向的4度角度沉积，则得到的纳米带/纳米线是原子台面宽度的一半。
根据本发明这个方面的一个优选实施例，通过控制形成掺杂剂材料分数层的校准原子流相对衬底的原子台面的角度确定掺杂纳米线的宽度。
本发明的明显优势在于，形成的纳米线位于衬底上而不是没有支撑，另外此纳米线的优势是以平面方式存在于衬底上。根据本发明还可以提供纳米线，使其沿衬底表面的给定方向以择优取向定位衬底上。这也是本发明的另一个明显优势。
可以理解的是，本发明的方法能形成导电或半导电纳米线阵列，其中纳米线之间的间隔和纳米线的截面尺寸可以控制。优选地，纳米线之间的间隔是在约0.2nm到约50nm的范围内。理想地，纳米线的截面尺寸在从约1nm到约50nm的范围内。
根据本发明的另一个方面，可以沉积掺杂半导体材料以形成掺杂纳米线。优选地，掺杂半导体的薄膜形成在衬底的邻晶表面。如果以这种方式使用掺杂半导体材料，可以理解的是，就不需要沉积覆盖层和随后的退火步骤。纳米线将在沉积掺杂半导体之后直接形成。
根据本发明这个方面的另一个实施例，沉积一层掺杂剂材料(分数的或其它的)以形成纳米带。优选地，以非掠射角沉积这层掺杂剂材料，使衬底的整个表面或部分表面被掺杂物覆盖。接着将表面暴露在高能离子束下，以相对于表面的浅角蚀刻掺杂剂材料，从一部分原子台面去除掺杂剂材料，从而形成纳米带。优选地，高能离子束以基本等于衬底斜切角的角度校准和引导。高能离子束可以是加速到能量为20keV或200keV的氩离子。
本发明这个方面的另一个实施例包括沉积一层(分数的或其它的)掺杂剂材料以形成纳米带。优选地，这层掺杂剂材料是以非掠射角沉积的，使衬底的整个表面或大部分表面被掺杂物覆盖。所述表面暴露在化学反应物质的经校准的束中，该化学反应性物质与衬底反应并将掺杂剂材料蚀刻掉，从而形成纳米带。优选地，所述束以相对于表面的浅角校准和引导。优选地，该角度与衬底的斜切角度基本上相等。优选地，化学反应物质是化学反应等离子体，例如可以与Si反应并将其转变成容易去除的SiH4或另一气体。
根据本发明的这种可选择的实施例，原子台面的一些区域未暴露在所述束中，或者与其它区域相比暴露的程度非常小。这些区域形成纳米带。纳米线的宽度是通过控制所述束相对与衬底的原子台面的角度的能力控制的。
根据本发明这个方面的另一个实施例，在衬底的邻晶表面上沉积掺杂剂材料的分数层，从而形成宽度小于原子台面宽度的纳米带。掺杂纳米线是通过浅角沉积形成掺杂剂材料的分数层的校准原子流形成的。此浅角可以是基本上等于衬底斜切角或与其相当的角度(β1)。接着，纳米带可以在浅角(β2)受到高能离子束蚀刻或衬底的化学反应粒子的经校准的束，其中β1与β2不同，从而形成宽度小于原子台面宽度的纳米带。
根据本发明的另一个实施例，掺杂半导体材料的校准流以浅角沉积在邻晶衬底上，从而原子台面的一些区域被遮挡而免受掺杂半导体的流，而其它区域暴露在掺杂半导体的流中，从而形成与邻晶衬底的原子台阶相关的纳米线阵列。浅角沉积可以在基本等于表面离开低指数方向的斜切角度的角度发生。优选地，校准流基本在沿上升台阶方向的斜切方位方向上引导。或者，校准流基本在沿下降台阶方向的斜切方位方向上引导。
可以理解的是，如果掺杂纳米带是掺杂半导体材料构成的，用于在所述表面上直接形成掺杂纳米线，则不需要沉积覆盖层或随后的退火步骤。
根据本发明的另一个实施例，在给定的单个原子台面上可以形成成对的相反掺杂的掺杂纳米带。根据本发明的“相反掺杂的掺杂纳米带”将被理解为包括p型和n型掺杂剂材料的纳米带的一对纳米带。
形成这些成对的相反掺杂纳米带的方法一般包括如上所述的方法，其中步骤(b)包括以下步骤：
(i)校准形成第一掺杂剂材料的分数层的第一原子流，并使第一流对准相对于原子台面的浅角，以便在原子台阶的内边缘形成第一材料的掺杂纳米带；以及
(ii)校准形成第二掺杂剂材料的分数层的第二原子流，并使第二流对准相对于原子台面的浅角，以便在原子台阶的外边缘形成第二材料的掺杂纳米带。
根据这个实施例，可以在原子台阶的内台阶边缘形成p型纳米带，可以在原子台阶的外台阶边缘形成n型纳米带。所述第一和第二掺杂剂材料可以是相同材料或不同材料。接着可以在掺杂剂材料纳米带上沉积覆盖层，且可以可选地将此多层结构退火，使掺杂剂材料能够扩散到覆盖层中。
优选地，(i)和(ii)的浅角具有不同的方位方向。
在本发明这个方面的一个实施例中，沿原子台阶的上升方向沉积第一掺杂剂材料的第一流，而沿原子台阶的下降方向沉积形成第二掺杂剂材料的分数层的第二原子流。
理想地，浅角是基本等于衬底的斜切角度的角度。
第一和第二掺杂剂材料可以是相同或不同材料。此外，第一和第二掺杂剂材料具有不同原子浓度，以便在原子台面的内和外台阶提供不同浓度的掺杂原子。例如，在原子台阶内边缘处的纳米带可以比原子台阶外边缘处的纳米带含有显著地更多的掺杂剂材料。
根据本发明的一个实施例，第一和第二掺杂剂材料是掺杂半导体材料。在此实施例中，不需要覆盖层和随后的退火步骤。
根据本发明的第一方面，邻晶衬底可以是半导体或绝缘材料。邻晶衬底可以从以下材料中选择一种：Si、Ge、硅-锗合金、绝缘体上硅(SOI)、MgO、SrTiO3、MgAl2O4或Al2O3。
可选的是，可以通过对经过光刻的斜切衬底进行热处理形成邻晶衬底。例如，通过光刻在衬底上形成的沟槽阵列可以使原子台阶边缘更好地对准沟槽边缘。
根据本发明的另一个实施例，斜切衬底可以在基本沿衬底表面的斜切方向上所施加的电场中退火，以便促进原子台面形成。
理想上，掺杂剂材料是从以下材料中选择的一种或多种：As、Sb、In、Ga、Al、B或P。优选地，掺杂剂材料是As、Sb、In、Ga、Al、B或P中的一种。
优选地，纳米带位于原子台面的内台阶或外台阶。更优选地，掺杂纳米带是其所处的原子台面宽度的约0.01到约0.9倍。
根据本发明一个实施例，覆盖层是绝缘材料或半导体材料。理想地，覆盖层是一层SiGe合金。优选地，覆盖层和衬底具有不同的扩散系数，从而材料从掺杂纳米带的扩散主要或全部进入对于掺杂剂材料的扩散具有较大扩散系数的衬底或覆盖层中。
根据一个优选的实施例，邻晶衬底和覆盖层是不同材料。这也表明，提供具有不同扩散系数的覆盖层和衬底，使扩散主要或全部进入具有较大扩散系数的一种材料中。
在本发明的另一个实施例中，在应用掺杂剂材料的分数层形成纳米带之前提供间隔纳米带。这导致的掺杂剂材料的分数层应用出现在未被间隔纳米带覆盖的暴露表面上。优选地，间隔纳米带包括低表面能的间隔材料的分数层。根据本发明的“间隔纳米带”应被理解为在衬底上沉积掺杂剂材料之前可以在原子台面上沉积的低表面能间隔材料的分数层。
退火时间和温度决定掺杂剂材料从纳米带扩散的程度，因此决定纳米线的直径。理想地，退火时间相当短，且在本发明的一些实施例中不需要退火。
可以理解的是，根据本发明的第一方面，一般地，需要随后的处理以露出纳米线。根据本发明，可以利用对掺杂杂质浓度敏感的蚀刻工艺蚀刻覆盖层，使纳米线露出。这意味着蚀刻工艺较快地去除覆盖层的未掺杂区，使得掺杂剂材料通过扩散到达的区域露出。这也称为择优蚀刻。可以理解的是，如果本发明的掺杂剂材料是掺杂半导体，则由于覆盖层不可能存在而不需要蚀刻。
根据本发明一个较特殊的方面，所述方法的另一个实施例包括以下步骤：
在衬底上形成带台阶的原子台面的邻晶表面；
沉积掺杂半导体材料，以形成宽度小于原子台面宽度的纳米线，从而校准掺杂半导体材料的流并以与衬底斜切角度相当的角度引导该流，使表面的原子台面部分被原子台阶遮挡，导致掺杂半导体材料在原子台面的不同区域的不均匀覆盖；
在沉积之后可选地对纳米线进行退火。
以这种方式，可以在一个步骤中由掺杂的半导体材料沉积纳米线，而不需要沉积覆盖层。
根据本发明的第二方面，提供包括根据本发明制成的纳米线的多种电子器件。
优选地，电子器件是场效应晶体管器件，包括栅极、漏极和源极以及在漏极和源极之间的沟道，其中在漏极和源极之间的沟道包括根据本发明的方法制成的一个或多个纳米线。优选地，栅极可以通过电介质层与纳米线沟道隔开。理想地，电介质层是一层氧化物或氮化物。
根据本发明这个方面的一个实施例，可以使用由p型和n型掺杂半导体制成的本发明的纳米线。在此实施例中，栅极是与沟道掺杂相反的半导体材料。这意味着，例如，如果沟道包括p型掺杂的纳米线，则栅极是由n型掺杂的半导体形成，反之亦然。在本发明的这个实施例中，可以不需要将栅极与沟道隔开的电介质层。根据本发明这个方面的另一个实施例，可以在绝缘体上硅(SOI)类型的衬底上形成一个或多个纳米线，其中在绝缘体下面理想地具有另一层重掺杂的硅，作为栅电极。
根据本发明这个方面的另一个实施例，提供一种基于本发明的纳米线制造场效应晶体管器件的方法，其中所述晶体管具有将栅极与沟道隔开的电介质层，包括在形成沟道的纳米线上直接形成电介质层，优选氧化物或氮化物的电介质层，随后在此电介质层上形成栅极。
根据本发明的这个方面，还提供一种具有栅极和沟道的结型场效应晶体管，所述栅极和沟道包括根据本发明方法制成的一个或多个纳米线，其中栅极是用与沟道掺杂剂相反的掺杂剂掺杂的。优选地，栅极的掺杂剂是p型的或n型的，沟道的掺杂剂是p型的或n型的，其中栅极和沟道的掺杂剂不同。例如，p型掺杂剂可以存在于栅极中，而n型掺杂剂可以存在于沟道中，反之亦然。理想地，没有电介质层将栅极与沟道隔开。
根据本发明第三方面，提供一种制造互补晶体管的方法，即利用根据本发明第一方面制成的成对的相反掺杂纳米带的p型和n型晶体管。根据本发明的这个方面，本发明基本方法的步骤(b)包括以下步骤：
a)校准形成掺杂剂材料的分数层的第一原子流，并以相对于原子台面的浅角引导第一流，在原子台阶的内边缘形成第一材料的掺杂纳米带；以及
b)以相对于原子台面的浅角引导形成掺杂剂材料的分数层的第二校准原子流，以便在原子台阶的外边缘形成第二材料的掺杂纳米带。
优选地，(a)和(b)的浅角具有不同的方位方向。更优选地，第一掺杂剂材料的第一流沿原子台阶的上升方向沉积，而形成第二掺杂剂材料的分数层的第二原子流沿原子台阶的下降方向沉积。更优选地，该浅角是基本上等于衬底斜切角度的角度。
理想上，第一和第二掺杂剂材料是相同或不同的材料。或者，在内和外台阶边缘形成的纳米带具有不同的掺杂剂材料的量。
通过在纳米线上形成电介质层并随后在电介质层顶部形成晶体管的栅极，可以由如上所述的互补晶体管制成晶体管。
根据本发明这个方面的一个实施例，在形成纳米线过程中，沉积覆盖层以形成多层结构，并使多层结构受到可选的退火步骤，使掺杂剂材料扩散到衬底或覆盖层中的一个或二者中，和/或实现形成纳米线的外延材料。
根据本发明的另一个实施例，第一和第二掺杂剂材料是经掺杂的半导体材料。
根据本发明这个方面的另一个实施例，提供一种包括如上所述的互补晶体管的晶体管，所述晶体管是通过在纳米线上形成电介质层并随后在电介质层顶部形成晶体管的栅极制成的。优选地，晶体管是利用由两个相反掺杂的半导体制成的互补晶体管制造的。
根据本发明的一个具体实施例，用于制造互补晶体管的方法可以包括校准形成掺杂剂材料的分数层的第一原子流，并以基本等于衬底的斜切角度的角度沿原子台阶的上升方向引导第一流，从而在原子台阶的内边缘形成纳米带；以及沿原子台阶的下降方向引导形成掺杂剂材料的分数层的第二原子流，以便在原子台阶的外边缘形成纳米带，从而形成相反掺杂的纳米带。
随后，沉积覆盖层并可以执行可选的退火步骤，以便实现掺杂剂材料到衬底或覆盖层中的一个或二者中的扩散，和/或实现纳米线的外延材料的形成。
或者，可以由具有相反类型掺杂的两种半导体形成两个栅极，例如具有p型纳米线的晶体管的栅极是n型半导体，具有n型纳米线的晶体管的栅极是p型半导体。在此实施例中，栅极不必通过电介质层与纳米线隔开。
可选地，第一掺杂剂材料可以是经掺杂的半导体材料，第二掺杂剂材料可以是经掺杂的半导体材料。第一和第二掺杂剂可以相同或不同。在此实施例中，不需要覆盖层，纳米线内的外延材料的形成是在可选的退火步骤之后执行。接着，由成对的纳米线制成晶体管，首先在纳米线上形成电介质层，再在电介质层上形成栅极。或者，可以由相反类型的掺杂的两种半导体形成两个栅极，例如具有p型纳米线的晶体管的栅极是n型半导体，而具有n型纳米线的晶体管的栅极是p型半导体。在此实施例中，栅极不必通过电介质层与纳米线隔开。
根据本发明的第四方面，提供一种制备导电或半导电纳米线的方法，包括以下步骤：
(a)利用光刻在衬底上形成规则的形貌图案，其中形貌图案是壁的阵列、波形形貌或其它规则形貌图案之一；
(b)以相对于衬底表面的浅角沉积掺杂剂材料的经校准的束，以便形成位置与形貌图案相关的掺杂剂材料的分数层，从而形成纳米带(10)；
(c)用覆盖层(11)覆盖纳米带以形成多层结构；以及
(d)可选地对多层结构进行退火，以便使掺杂纳米带的原子扩散到衬底和覆盖层中的一个或二者中，以形成纳米线。
根据本发明这个方面的另一个实施例，提供一种制备导电或半导电纳米线阵列的方法，包括以下步骤：
利用光刻在衬底上形成规则的形貌图案，其中形貌图案是壁的阵列、波形形貌或其它规则形貌图案之一；
以相对衬底表面的浅角沉积掺杂半导体材料的经校准的束，以形成位置与形貌图案相关的掺杂半导体材料的分数层，从而形成纳米带(10)；
可选地对多层结构进行退火，从而致使纳米线中的外延材料形成。
根据本发明的这个方面，纳米线可以形成在方波形衬底的垂直壁上。例如，衬底可以通过择优蚀刻。理想地，方波形衬底的垂直壁约为5nm到10nm宽，而高约为5nm到30nm，理想的间隔约为5nm到30nm。
根据本发明的这个方面，所述壁不必要是垂直的，而可以相对于与衬底表面垂直的方向倾斜。
或者，形貌图案可以是波浪形的，例如，蚀刻到衬底上的正弦波剖面。
优选地，掺杂剂材料是从As、Sb、In、Ga、Al、P或B中选择的一种或多种。
理想地，掺杂剂材料以浅角沉积在波浪形衬底或含有另外的形貌图案的衬底的一部分垂直壁上。由于相邻壁的遮挡作用，这保证掺杂剂材料仅仅入射到一部分衬底上。以与掺杂层的沉积角相同或基本相同的角度沉积覆盖层，以形成多层结构，其中掺杂层介于衬底与覆盖层之间。接着，使掺杂层/覆盖层(多层)结构经过退火步骤，例如热处理，方式类似于本发明的其它实施例。在热处理时，掺杂剂材料扩散到覆盖层和衬底中的一个或二者中，从而形成掺杂纳米线。
系统可以如此使用，覆盖层可以用于在纳米线中产生应变，从而以增强载流子迁移率的目的影响载流子的迁移率。此应变是由衬底与覆盖层之间的晶格失配产生的，因此这可以通过选择衬底与覆盖层的正确组合进行控制。
根据本发明这个方面的另一个实施例，纳米线是通过择优蚀刻去除任何未经掺杂的材料而露出的。
应该理解的是，本发明这个方面的方法是在与本发明第一方面相同或类似条件和材料下执行的。例如，衬底可以是半导体或绝缘材料。衬底可以从以下材料中选择一种：Si、Ge、绝缘体上硅(SOI)、MgO、SrTiO3、MGal2O4或Al2O3。
理想地，掺杂剂材料是As、Sb、In、Ga、Al、B或P中的一种。优选地，掺杂剂是P或B。经掺杂的半导体可以是：掺杂有As、Sb、In、Ga、Al、B或P之一的Si、Ge或者Si-Ge合金。
覆盖层可以是绝缘材料或半导体材料。理想地，覆盖层是一层Si、Ge或SiGe合金。
根据一个优选实施例，衬底和覆盖层是不同的材料。优选地，覆盖层和衬底具有不同的扩散系数，从而从掺杂纳米带扩散的材料主要或全部进入扩散系数较大的衬底或覆盖层。
在本发明的另一个实施例中，在应用掺杂剂材料的分数层形成纳米带之前提供间隔纳米带。这造成掺杂剂材料的分数层将施加在未被间隔纳米带覆盖的暴露表面上。优选地，间隔纳米带包括低表面能的间隔材料的分数层。根据本发明的“间隔纳米带”将被认为是指低表面能的间隔材料的分数层，其可以在衬底上沉积掺杂剂材料之前沉积在壁形衬底表面上。
退火时间和温度决定掺杂剂材料从纳米带扩散的程度，因此决定纳米线的直径。理想地，退火的时间较短，且在本发明的一些实施例中将不需要退火。
可以理解的是，在根据本发明的任何方法中，需要后续处理以露出纳米线。根据本发明，可以利用对掺杂杂质的浓度敏感的蚀刻工艺蚀刻覆盖层，使纳米线露出，这意味着蚀刻工艺较快地去除覆盖层的未掺杂区，而将掺杂剂材料通过扩散进入的区域露出。
本发明上述方面的其它细节和工艺条件也可以应用于本发明第四方面。
此外，根据本发明该方面的纳米线也适于制造不同的电子器件，特别是诸如场效应晶体管或结型晶体管等晶体管。这些器件及其结构已经参考本发明的上述方面进行了描述，且也可以应用于本发明的该方面。
在本发明该方面的一个实施例中，场效应晶体管是背栅场效应晶体管。
根据该方面，提供一种利用根据本发明方法制成的纳米线制造具有栅极和沟道的背栅场效应晶体管的方法，其中晶体管具有将栅极与沟道隔开的电介质层，包括如下步骤：
选择在电介质氧化物层下面具有重掺杂半导体层的绝缘体上硅(SOI)衬底；
利用光刻在衬底上形成壁或其它形貌结构阵列；
通过以相对于衬底表面的浅角引导掺杂剂材料的经校准的束而沉积掺杂剂材料；
沉积半导体材料的覆盖层以形成多层结构；以及
可选地，对多层结构进行退火，其中掺杂剂材料到衬底或覆盖层中的一个或二者中的扩散形成纳米线和/或形成纳米线的外延材料。
在此实施例中，在衬底中的氧化物层下面的硅掺杂层作为晶体管的栅极。覆盖层和退火步骤是可选的。
根据本发明的所有方面，可以理解的是，在沉积掺杂剂材料或经掺杂的半导体材料过程中，衬底需要保持在与室温基本上不同的温度下。最佳温度取决于沉积所使用的材料组合。在外延材料生长过程中通常使用较高的衬底温度，以便得到较高质量的外延生长。
附图说明
参考附图，通过对仅仅作为例子给出的一些实施例的描述，将更加清楚地理解本发明，其中：
图1是衬底的典型邻晶表面的透视图；
图2是垂直于邻晶衬底的台面台阶的截面图；
图3示意性示出衬底上沉积的到达平衡位置之前的一层吸附原子，图中示出吸附原子位于台面台阶的外和内边缘；
图4表示在台面台阶的内边缘形成封闭的分数层；
图5是在台面台阶的内边缘形成的封闭的分数层的透视图；
图6示意性示出在台面台阶的外边缘的具有封闭分数层的形成过程中的一部分另一个纳米线阵列；
图7示意性示出形成纳米线阵列的中间步骤；
图8示意性示出纳米线阵列；
图9示出纳米线阵列的另一个实施例；
图10示出纳米线阵列的另一个实施例；
图11示出纳米线阵列的另一个实施例，其中露出纳米线；
图12示出基于根据本发明所形成的纳米线的晶体管器件；
图13示出基于根据本发明所形成的纳米线的晶体管器件的另一个实施例；
图14是示出在台面台阶的外边缘形成纳米线的过程的截面图；
图15是根据本发明所形成的纳米线的示意图；
图16是示出在台面台阶的内边缘形成纳米线的过程的截面图；
图17示意性示出形成根据本发明的纳米线的一利装置；
图18示意性示出纳米线阵列的另一个实施例；
图19示意性示出纳米线阵列的另一个实施例。
具体实施方式
在本发明的说明书中，术语“邻晶”不仅是简单地应用其“相邻”或“邻近”的常见含义，而且也指随后斜切衬底的处理所形成的台面的特性。因此，如同可以被本领域一般技术人员所理解的那样，短句“衬底的邻晶程度”是指此衬底多大程度上可以表示为平坦区域(称为台面)的阵列，该台面在这些区域之间具有上升或下降的台阶(称为台面台阶)，并且也反映出台面台阶的平直度以及在大量台阶和衬底的宏观区域上保持上升/下降方向的程度。没有一个术语能够描述如何处理邻晶衬底以实现所需的台面，这取决于衬底材料。这在本说明书中详细解释。因此，“衬底的邻晶程度”是指选择材料、使用不同斜切角度、执行切割面不同的处理并确定最佳切割角度和处理，以便提供薄膜和衬底之间所需的相互作用，从而达到本发明目的。因为材料变化且处理改变，所有能说明的是使用最佳切割角度和处理以提供此邻晶表面，像本说明书中再次描述的一样。为此，方便的术语可以是“邻晶处理”或“所邻晶处理的”，用于覆盖选择薄膜和衬底的组合，正确的斜切角度和斜切方向，以及衬底的随后处理，从而提供根据本发明的所需纳米线。
在本说明书中，术语“膜”和“层”可以互换使用。在此说明书中，其中原子面密度低于表面的每个台面内的原子面密度的膜或层被称为分数层。这些膜不完全覆盖其附着的表面，露出一些裸露的衬底区。分数层也可以说成是名义厚度(nominal thickness)小于一个单层的膜。因此在本说明书中，名义厚度为一个单层的膜是其中原子面密度等于衬底的原子面密度的膜。需要指出的是，也可以使用第二惯例，其中一个单层厚的膜定义为膜中的原子面密度等于在平行其表面的大块膜材料的原子平面中的原子面密度。例如，假定具有(100)Mi ller指数取向的衬底A中的原子面密度为2.5×1019atoms/m2，假定材料B在衬底上外延生长的膜最终也在(100)Miller指数面。假定材料B的(100)面内的原子面密度为1.25×1019atom/m2。在这种情况下，根据第二惯例被认为是封闭单层的层等价于根据第一惯例的单层的一半。根据材料A和B的具体选择并根据生长是否是外延生长，第一或第二约定都可以是较为方便的。但是，为了清楚起见将遵守第一惯例。
在提到“邻晶表面”、“原子台面”和“台面台阶”时也难以命名。“邻晶表面”包括“原子台面”。因此，每个原子台面是邻晶表面的较平坦区域。如同下面的解释，实际上，原子台面不是完美的平面，而是含有原子褶皱、缺陷、吸附物和原子级重构，但此时这不是关键。在垂直方向(即垂直于原子台面的方向)的相邻台面之间的间隔被称为台面台阶。台面台阶的尺寸通常近似于平行于原子台面的原子层之间的间隔(通常为2，等于0.2nm，等于2×10-10m)，虽然在有分支台阶(bunched step)或多个台阶的情况下可以是其倍数。例如，可以是晶体结构中原子层之间间隔的两倍、四倍，甚至是十倍。另一方面，原子台面的宽度通常远远大于原子间距，例如，可以至少是1nm或更常见的10到50nm或者甚至大于100nm。这示出在图1和图2中，并在下面更加详细地讨论。但是，为了使图易于看懂，所有原子台面的宽度通常不按比例地缩小示出。例如，在图1和2中，原子台面的宽度仅仅示出为大致等于台面台阶的三倍，使它们仅为0.6nm宽，也就是说，在实际情况中它们是极窄的台面。在邻晶表面中，上升台阶的方向通常在相当大区域内保持不变。例如，经过很多原子台面，向左的台阶一直是上升的或者一直是下降台阶。可以理解的是，随后上升或随后下降台阶的顺序在所有原子台面之间不是完美地保持。例如，在典型的邻晶表面中，上升台阶之后可以是一个或两个下降台阶，然后是许多上升台阶，等等。应该理解的是，宏观上邻晶表面通常不是精确地平行于各个原子台面。
图1和图2示意性示出中止于邻晶表面的邻晶衬底100的例子，一般地由参考标记1表示。邻晶表面1包括在本说明书中称为低Miller指数的台面，原子台面2。原子台面2在垂直方向由台面台阶3隔开，即在垂直于每个原子台面的方向。台面台阶在一些附图中也用参考标记103标识。邻晶表面可以由许多晶体材料形成。原子台面可以形成为具有不同Miller指数，例如(100)、(110)、(111)是原子台面的常见指数。具有某些指数的台面可以容易地形成，而具有其它指数的台面则不然。这取决于不同原子台面的表面能，从而取决于材料的晶体结构。对于导电材料，通过扫描隧道显微镜(STM)可以容易地看到原子台面；对于导电的和绝缘材料，通过原子力显微镜(AFM)可以容易地看到。很多研究者，包括一些本发明的发明者，已经深入地研究了原子台面，例如S.Murphy，D.M.McMathuna，G.Mariotto，I.V.Shvets，Physical Review B 66(19)195417(2002)，“Morphology and strain induced defect structure of ultrathinepitaxial Fe films on Mo(110)”。邻晶表面的特征在于斜切方向，给出台面台阶的平均方向。对于本说明书，定义斜切方向为垂直于台阶边缘的平均方向的方向。图1的斜切方向以直线示意性标记，用标记101表示。例如，原理上，(001)面可以具有沿<100>或<110>晶体学方向或沿很多其它方向对准的台面台阶。再者，实际上，台面台阶的某些晶体学方向可以容易地得到，而其它一些不能。结果主要取决于原子台面的晶体学指数和材料类型，它们由于较低的台阶能量而在一些方向而不是其它方向上择优取向。应该理解的是，对于大多数表面，台面台阶不是完美的直线。然而，对于很多表面，可以容易地识别台面台阶的平均典型方向。每个台面的特征在于台面宽度。在图1中，一个台面的台面宽度表示为l1。很明显，在不同位置的相同台面可以具有不同宽度，因为台面台阶实际上常常不是完美地形成彼此平行的直线。然而，平均的典型台面宽度常常仍用于标识表面。这涉及到所谓的平均斜切角度。此斜切角在图2中标记为字母α，并可以大致定义为原子台面2与整个表面方向102之间的角度。图2示出垂直于台面台阶的表面的截面。一般地，斜切角度越大，平均原子台面宽度越小。实际上，如上所述，台面2的相对宽度l1比台阶3的高度大很多倍，而不像图1和图2所示一样。
应该强调的是，邻晶(100)面，例如从(100)面切余(off-cut)的表面，严格地说不再是具有(100)取向的面。严格地说，斜切面的总平均取向由另一套指数表征。例如，可以是具有指数(2001)的面，尽管此面内的每个原子台面仍由(100)Miller指数表征。但是，在本说明书中为了简化，称该面为邻晶(100)。
形成邻晶面的方法已经在文献中大量描述。一般地，这些方法基于使用金刚石锯、电火花腐蚀或另外适合的技术相对于低指数方向在所需角度切割表面，并抛光表面，例如，通过使用金刚石膏，或通过电化学抛光的方式。接着，利用高分辨率X射线衍射仪(HRXRD)表征此表面。测量斜切角的程序是本领域一般技术人员公知的。可以参看本发明申请人提交的PCT专利申请No.PCT/IE04/00034。
为了在斜切衬底上形成台面，常常需要导致原子级重构的处理。根据一种方法，可以将表面在真空或超高真空中退火。在退火过程之间可以用原位扫描隧道显微镜(STM)表征，即STM位于真空系统中。而且，作为现有技术的背景信息，可以参看本申请的一些发明者的文献，例如S.Murphy，G.Mariotto，N.Berdunov，I.V.Shvets Phys.Review B，68 Art No165419(2003)。另一种方法包括通过例如真空中的Ar离子的方式离子蚀刻保持在较高温度下的表面(J.Naumann，J.Osing，A.Quinn，I.V.Shvets，“Morphology of sputteringdamage on Cu(111)studied by scanning tunnelling microscopy”，Surface Science 388(1997)212-219)，该文献通过引用包括在本说明书中。或者，可以在表面上设置化学反应，从而反应速度取决于原子台面的Miller指数。结果，可以形成很好限定的台面。在一些情况下，通过使电流流过衬底对衬底退火是有益的。在一些情况下，电流相对斜切方向的方向对于形成原子台面是重要的(A.Sgarlata，P.D.Szkutnik，A.Balzarotti，N.Motta，F.Rosei，Applied PhysicsLetters，83 4002(2003))。在SrTiO3(100)面的研究中可以发现形成邻晶表面的程序的另一个例子(K.Sudoh，H.Iwasaki，SurfaceScience Letters 557 L151(2004))。其它可能的方法还包括使表面受到化学或电化学反应。没有一条普遍适用的规则用于找到形成具有良好限定台面的邻晶表面的条件。一般对于任何给定的材料和原子台面的所需Miller指数对条件进行优化。
参看图3，示出邻晶衬底，也由相同的参考标记100表示。衬底中止在邻晶表面，一般由参考标记l示出。图3示出薄膜的原子5随机沉积在邻晶表面1上。这种几乎随机分布的原子可以在表面上运动，以达到平衡或准平衡位置。这些原子称为吸附原子。如果衬底的温度不足以高到促进吸附原子5在表面的迁移率，则它们形成簇5b，单个吸附原子5几乎随机分布在表面1的每个原子台面2上。当衬底温度升高时，吸附原子的迁移率也增大。在足够高温度下，吸附原子5在整个表面1上迁移，到达能量最低的位置。通常，这些是具有最高配位数的位置，即吸附原子5最近邻的原子最高数。在台面表面上，这些常常是在每个台面2的内边缘的位置，即台阶103。位于台面内边缘的这样一个原子标记为标号5(a)。在一些材料中，吸附原子的最低能量位置处于原子台面的外台阶边缘104。此外，在台面表面1上，吸附原子5的运动通常限制在每个原子台面2的边界内。原因是原子台面之间的吸附原子5的移动需要克服大的能量势垒。结果，吸附原子5本身在每个台面2上重排，沿图3方位平均向左迁移(如果斜切的方向颠倒，则吸附原子迁移的方向也颠倒)。以这种方式，吸附原子可以形成封闭部分单层，由参考标记6表示，如图4所示，其边界向右运动。在图4中，与先前附图所描述的类似的部分用相同的参考标记表示。如果一半的名义单层沉积在表面1上，则每个原子台面2的大约一半由封闭部分单层6覆盖。这不取决于原子台面的宽度：台面宽度越大，沉积在其上的吸附原子5的数量越多。换句话说，原子台面2从蒸发器流中捕获的吸附原子5数量正比于台面2的面积。图5示意性地示出部分封闭层的透视图。
对于形成衬底100和纳米线的某些材料组合，吸附原子5不朝向台面2内边缘迁移，而朝向外边缘104，如图6所示。再次重申，与先前附图描述类似的部分用相同参考标记表示。形成分数层6是发生在内边缘还是发生在外边缘取决于吸附原子5处于表面1上时的键合特性。则在图3中，吸附原子5平均向右运动。图3、5、6示出形成分数层的材料的吸附原子5为矩形，其高度大于衬底1的台面台阶3的高度。这反映出形成衬底1和分数层6的材料包括具有不同原子半径的不同原子。这形成正性的或负性的分数台阶。正性分数台阶的例子示出在图4中。对这些台阶的观察已经在文献中报导(S.Murphy，D.MacMathuna，G.Mariotto，I.V.Shvets，“Morphology andstrain-induced defect structure of ultrathin epitaxial Fefilms on Mo(110)”，Physical Review B，66 195417(2002))。
如果在沉积之后对具有散射在原子台面上吸附原子的衬底进行退火，则吸附原子可以重排成封闭分数层。如果衬底在沉积过程中保持在较高温度，则对于一些衬底吸附原子材料组合将实现封闭分数层的类似形貌。如上所述，在这种情况下，台阶边缘的位置随着生长进行而连续变化，并且更多的吸附原子结合进封闭分数层，从而在每个原子台面的封闭分数层的边缘随着生长进行而移动。这种生长是公知的台阶流动生长。台阶流动生长对于均相外延生长来说容易实现，例如，Si在Si表面生长或者Au在Au表面生长。特别是对于薄膜的初始几个单层，如果薄膜和衬底材料非常相似，这也可以实现，例如Ge在Si上生长。
还需要指出的是，对于很多材料，平衡生长并不形成台阶流动生长模式。实际上极其取决于膜、衬底和界面的表面能。一般地，如果膜的表面能明显低于衬底，则台阶流动生长模式可能难以实现。在一些情况下，台阶流动生长需要过高温度，在此温度下膜材料与衬底材料合金化/反应，或者甚至扩散到大块衬底中。因此，在这些情况下，台阶流动生长实际也不能实现。
还需要指出的是，封闭分数层也可以含有大量缺陷，包括空位、位错、下一层膜的成核，等等。
上面现有技术的描述作为背景信息，下面参考图7和图8描述本发明。多个不同实施例能有效地示出与图7和图8相同的附图，虽然它们可以由不同材料形成。因此，图7和图8用于描述本发明的很多实施例。这样做是为了避免混淆。此外，在图7和图8中，与参考先前附图描述的那些相同的部分用相同参考标记表示。下面参看图7和图8描述本发明的第一实施例，其中提供衬底，衬底具有半导体材料的至少一个上部，以形成邻晶半导体表面。这也可以是，例如，具有邻晶(111)面或者其它Miller指数的邻晶面的Ge或Si。也可以是绝缘衬底，在上面按其形成邻晶表面的方式沉积半导体的外延膜。还提供一种适合的掺杂剂材料，从而它可以在半导体材料中形成施主或受主型(n型或p型)杂质。半导体技术领域一般技术人员公知的掺杂剂材料有很多，并且用于与这些掺杂剂材料组合的半导体材料也有很多。这样，此掺杂剂材料的分数层置于台面2上，如上所述。因此，它形成掺杂纳米带10。纳米带10含有由参考标记10(a)表示的掺杂杂质。纳米带10可以在原子台面2的内台阶或外台阶生长。两种结构都是可以接受的。甚至分数层在每个原子台面2上形成两个纳米带的情况也是可以接受的：一条在抵靠台阶的内部位置103，另一条在外台阶边缘104。后一种结构是非常不常见的，仅仅对于非常少的几个例外的膜一衬底材料组合才能实现。然而，这种例外组合对于本发明的实现仍是可以接受的。像在背景信息综述中解释的，分数层意味着掺杂纳米带10的宽度小于它们所处的原子台面2的宽度。例如，其宽度可以是纳米带10所外的相应原子台面的0.01或0.1或0.8倍。在一个典型的实施例中，如上所述，掺杂纳米带10的材料使其可以在半导体材料中形成施主或受主型(n型或p型)杂质。例如，在半导体材料是Ge或Si时，这可以是As、Sb、In、Ga、Al、B或P(或者实际上是一些其它材料)。
虽然有很多模型描述满足不同生长模式的条件，但其预测的定量精确度常常是有问题的。因此，找到半导体纳米线生长的正确条件的最可靠方式是经验：衬底的温度和膜沉积速率必须由实验优化，从而达到与台面台阶对应的生长。所需的温度取决于衬底和膜的材料、衬底的晶体学方向，在一定程度上还取决于原子台面的宽度，以及材料的沉积速率。一般地，沉积速率越大，所需的衬底温度越高。应该注意的是，衬底的温度过高可能是不利的，因为在某些温度下可以在沉积过程中发生衬底材料与膜材料之间的中间合金化。以这种方式，膜材料可以埋在衬底中，而在表面形不成纳米带。优化生长条件的方便方式包括使用扫描隧道显微镜(STM)或原子力显微镜(AFM)检查膜的结构。优化程序通常包括保持沉积速率恒定，例如每分钟0.03nm到10nm。此沉积速率仅仅作为例子。接着在不同衬底温度下沉积很多膜。利用STM或AFM表征在每个温度下生长的膜。旨在建立外延生长条件的这种研究的一个例子可以在这里作为背景信息而引用的一些发明者的文献中发现，但应该记住的是，使用不同材料组合，Mo(110)表面作为衬底(S.Murphy，D.M.MacMathuna，G.Mariotto，I.V.Shevts，Phys Review B 66 Art No 195417(2002))。
还需要注意的是，形成掺杂纳米带10的封闭分数层不必要按照词的整个字面意思那样是封闭的，即其中可以具有间隙、孔和缺失原子。重要的是在原子台面的基本上裸露的部分与基本上被掺杂纳米带10覆盖的部分之间形成差别。同样，纳米带10可以由局部厚度大于一个单层的区域构成。
接着，用覆盖层11覆盖掺杂纳米带层，形成图7所示的多层结构。覆盖层11可以是半导体材料，但也可以是绝缘材料。接着，可以将所形成的多层结构进行处理，使掺杂纳米带的元素扩散到其相邻的区域。以这种方式，其中具有掺杂杂质的半导体区域形成优选地沿台阶边缘对准的线。这些区域的位置在掺杂纳米带的附近。当掺杂纳米带形成间隔相对相等的一维结构的规则阵列时，则整个结构形成截面尺寸在纳米或几十纳米范围内的掺杂半导体区阵列，即纳米线。通常，这种导致掺杂纳米带扩散的处理是短时退火。退火的温度和时间可以通过经验确定。作为退火温度和退火时间研究的开始点，可以使用来自半导体器件制造工业的数据。这是半导体器件制造领域一般技术人员公知的。优选地，退火时间应该相当短。其基本原理是：退火时间越长，扩散区越大。因此，在较长的退火时间下，掺杂纳米带在亚表面区周围扩散，形成掺杂杂质的二维轮廓，其中杂质浓度主要取决于一个坐标，即离表面的距离。在覆盖层11沉积在其上之前退火掺杂纳米带，可以导致与沉积覆盖层之后进行退火的状态完全不同的状态。覆盖层11作为额外的措施，用于抑制元素横向扩散而在整个衬底表面上形成掺杂纳米带。如果覆盖层11和衬底是不同的材料并且如果掺杂杂质10(a)的扩散系数在这两种材料中完全不同，则掺杂纳米带的材料优选地扩散到具有较高扩散系数的材料中。
下面参看图8，其中与参考前面附图描述的那些部分相同的部分用相同的参考标记表示。此纳米线的形成示意性地表示为虚线所示的纳米线并用参考标记15示出。在图8中，示出已经进行退火并且已经形成纳米线的状态，其中纳米线用参考标记15和虚线表示。图8示出掺杂杂质10(a)在衬底100中的扩散系数大于在覆盖层11中的扩散系数的情况。图9示出与此实施例相关的一种极端情况，其中在覆盖层11中的扩散系数小得可以忽略。在这种情况下，所有掺杂纳米带扩散到衬底中，从而在衬底100中形成半导体纳米线15.
在另一个实施例中，还参看图7和图8，邻晶衬底100不同半导体材料，而是绝缘材料，例如MgO、SrTiO3、MgAl2O4、Al2O3等。在此实施例中，覆盖层11是半导体材料。在此实施例中，半导体纳米线15时掺杂覆盖层区域11。形成半导体纳米线15阵列，其中它们平行于邻晶衬底的原子台面2的台阶边缘3对准。图10示出与此实施例相关的一种极端情况，其中掺杂原子10(a)在衬底11中的扩散系数小得可以忽略。
应该理解的是，对于一些衬底材料，掺杂杂质可以扩散到衬底内，而仍然不会使其电导率发生显著变化。对于熟悉半导体物理的人员来说，这很容易理解。结果取决于衬底材料的电子带结构。通常即使当在其中构成中等浓度的杂质，绝缘材料也保持绝缘。半导体材料与此不同，小浓度的掺杂就可以显著改变其电导。
应该指出的是，在某些实施例中，不必对多层结构进行退火。实际上，嵌在半导体材料中或与半导体材料接触的掺杂纳米带仍形成纳米线。很明显，这种纳米线的电性能与在较大区域半导体上扩散掺杂杂质形成的纳米线不同。然而，通过处于半导体表面附近的掺杂纳米带阵列仍可以形成纳米线阵列。
本领域一般技术人员还清楚的是，在这些结构上可以附加额外的层。例如，这些可以包括保护层、氧化物层。这里不详细讨论这些，而是集中在本发明的关键点：掺杂纳米带和纳米线的形成。
需要提及的是，可以使用“不掺杂”材料形成纳米线。术语“不掺杂”在半导体技术中是相当常见的，虽然不如术语掺杂常见。它是指杂质达到的深度水平成为电子阱或材料中的孔从而增大其电阻的状态。例如，在Cr掺杂到GaAs的情况中，与纯材料相比，杂质的存在可以降低材料的电导。在本发明中，掺杂杂质可以是沿台面台阶方向形成高电阻区的不掺杂物质。这可以称为反纳米线。
参看图7，其可以用于示出衬底和覆盖层是纳米带并且掺杂纳米带是由这些绝缘衬底支撑的导电通道的实施例。在这种情况下，掺杂纳米带本身形成纳米线。
在形成半导体纳米线之后，可以使含有半导体纳米线阵列的膜受到将纳米线暴露的处理。为此，从结构中去除未掺杂的半导体材料。半导体器件领域中一般技术人员公知的是，存在很多常规工艺，这些工艺允许从表面以不同速率去除掺杂的或不掺杂的半导体材料，或者以不同速率去除不同掺杂类型的材料。露出的半导体纳米线15的阵列在图11中示出。应该理解的是，虽然露出的纳米线的厚度在一些情况下是一个或两个单层厚，但是可以远大于一个单层厚。这是因为，作为退火的结果，掺杂纳米带可以扩散到较大尺寸区域，约1nm或甚至10nm或更大。结果，可以影响较大区域Si的材料去除速率(蚀刻速率)，也是约1nm、10nm或甚至更大的区域。
该纳米线阵列可以用于形成大量电子器件。这些器件在有关纳米线的文献中被广泛地描述，因此在本发明的说明书中仅仅限于一个例子：场效应纳米线晶体管。这示出在图12中。晶体管，一般由参考标记109示出，其漏极105和源极106位于纳米线108的两端，栅极107处于中间。漏极和源极可以是按照与掺杂纳米线108相同的方式掺杂的半导体材料的层，或者是用相反类型的掺杂剂掺杂的。这对于本领域一般技术人员是明显的，并将得到不同种类的晶体管，例如增强型或耗尽型，或者按照其它术语，晶体管在沟道中具有多数载流子和少数载流子。还可以具有作为电介质层的另外一层107(a)(例如，氧化物、氮化物，等等)。电介质层107a可以扩展到区域107的边界以外，以便保证层107与纳米线108之间没有电接触。为了增强晶体管开/关电流比，栅极107包围在纳米线108的三个侧面，如图12所示。这仅仅是一个例子，并且栅极也可以位于晶体管的一侧。图12的实施例为了简化未示出任何的原子台面和台阶边缘。在一些实施例中，层107(a)可以是一层掺杂的半导体，用于产生与纳米线本身中电流载流子电荷相反的电流载流子。例如，如果纳米线是p型掺杂，则层107(a)可以是n型掺杂层，反之亦然。这对于熟悉场效应晶体管基本原理的人员是明显的，场效应晶体管通常需要沿导电沟道在栅极区附近形成耗尽层。而且在一些其它实施例中，层107(a)可以是包括两个亚层的复合层，其中下层设计成用于形成耗尽层并掺杂半导体构成，而上层将耗尽层(电介质层)与栅极107绝缘。这些对于晶体管设计领域一般技术人员也是非常基本的常识。在一些其它实施例中，耗尽层是通过掺杂纳米线下面的材料形成的，例如通过掺杂衬底100的表面下的层。需要强调的是，区域105、106、107相对纳米线的尺寸可以改变。例如，可以形成三个区域之间的分隔远小于漏极、源极和栅极区本身的尺寸的实施例。甚至可以得到三个区域部分重叠的实施例。在这种情况下，需要增加额外的电介质层以避免三个区之间的直接电接触。在一些实施例中，三个区105、106、107可以扩展到远超出纳米线尺寸以外，从而覆盖衬底的其它区域。
纳米线晶体管也可以包括很多纳米线，如图13所示，其示出晶体管109a，其它部分用与图12相同的参考标记表示。图12示出晶体管的俯视图，因此，层107a由于处于层107下面而未示出。区域107也可以扩展到超出区域107以外，这是本领域一般技术人员可以理解的。熟悉场效应晶体管的技术人员非常清楚晶体管的工作，因此不需要进一步描述。图13为了简化也未示出任何原子台阶或原子台面。
在上述实施例中，掺杂纳米线由沉积在衬底上的掺杂剂材料形成。对于某些材料，可以通过其从衬底的分离而形成掺杂剂材料的分数层。通常，这通过在真空或在受控气氛下将材料退火实现。下面参考本发明一些发明者对于从大块单晶磁铁矿Fe3O4中分离Ca和K杂质的公开(G.Mariotto，S.F.Ceballos，S.Murphy，N.Berdunov，C.Seoighe，I.V.Shvets，Phys.Review B 70 Art No.035417(2004))。我们已经发现，在此特定系统的例子中，在超高真空室中在20-100小时退火时间之后，大部分单层在表面分离。明显地，退火过程中的退火温度、退火时间和室内所需气氛，取决于衬底材料的种类以及在表面上从块体分离的杂质种类。
参看图14，在适当的位置利用与上述相同的参考标记描述形成掺杂纳米带10的方法。需要这种方法的原因是，对于一些衬底材料和一些掺杂剂材料，难以实现或不可能实现传统台阶流动生长模式。例如，掺杂剂材料不可能简单地按此方式生长，或者维持台阶流动生长模式所需的衬底温度太高，导致掺杂剂材料扩散到块体衬底中过高到不可接受，造成纳米线拖尾(smearing)。衬底100相对低指数面具有斜切角α。掺杂纳米带10的沉积是通过将流量以浅角(shallowangle)β引导到表面1，浅角β具有与角度α大致相当的大小。在图14中，掺杂原子流被引向右和向下，如箭头F所示。在图14中，角度α略大于角度β，例如β＝2α。角度α与角度β的其它比例也是可以的。衬底的温度保持足够低，以便抑制杂质或形成掺杂纳米带10的分数层的吸附原子10(a)的扩散。在这种情况下，形成掺杂纳米带10的层的吸附原子10(a)将优选地在每个原子台面2的外边缘(右边缘)附近成核，因为内边缘附近的台面2区域被原子台阶3遮挡了流。如果衬底1的温度低，此层可能成长为非外延层，如图14中示意性地由代表形成掺杂纳米带10的层的原子10(a)的球的不规则位置所示出的那样。但是，如上所述，掺杂纳米带10的外延生长不是本发明的关键。以这种方式，每个原子台面2分成分别未被形成掺杂纳米带10的分数层覆盖和被形成掺杂纳米带10的分数层覆盖的两个区：一个在左侧在内台面边缘附近，称为T，而另一个在右侧在外台面边缘附近，称为T’。区域T和T’有效地形成位置沿着台面边缘的纳米带。
区域T和T’的宽度之比是由角度α和β给定的。这是简单的几何计算方法，因此不包括在本发明的说明书中。
上面的描述详细地解释了如何制备掺杂纳米带阵列。接着必须将其转换成纳米线15。在这样的一个实施例中，将如此形成的具有掺杂纳米带的衬底退火。这导致掺杂原子10(a)扩散，从而形成位于原子台面2外边缘附近的纳米线15，如图15所示。接着，如果需要可以在纳米线阵列顶部沉积可选层。在另一个实施例中可以执行对具有纳米线的衬底进行蚀刻，其中蚀刻速率在半导体的掺杂和无掺杂区是不同的。类似于图11所示的实施例，这导致纳米线暴露出来。
根据另一个实施例，再次参看图14，在裸露的衬底顶部以及在形成掺杂纳米带10的分数层的顶部沉积如上所述的覆盖层，例如，通过在垂直于衬底的方向上或者在非浅角上沉积。在与浅角β相等或不等的浅角β’上沉积覆盖层也是可以的。在沉积覆盖层之后，将此结构退火，如上所述，通过掺杂纳米带的原子扩散到衬底100中或扩散到覆盖层11中形成纳米线。应该注意，覆盖层11未在图14中示出。退火温度和退火时间是通过实验优化的。为了优化退火时间和退火温度，需要利用高分辨率透射电镜(TEM)进行测量。TEM能根据掺杂程度不同生成对比度，因此甚至在纳米线嵌入半导体材料时，只要掺杂程度的差别足够大，也能看到纳米线。
需要指出的是，相邻原子台面之间的台面台阶可以大于一个原子台阶。这称为双台阶或多台阶。对于表现出台阶聚束(step bunching)的衬底尤为如此。结果，需要指出的是，在上述实施例中，特别是图14所示的实施例，形成掺杂纳米带10的层的厚度可以大于一个原子层。
图16示出另一个实施例，其中用于形成掺杂纳米带10的分数层沉积在台面台阶3的内边缘。再次说明，与参考前面附图所描述的相同的部分用相同的参考标记表示。在这种情况下，此分数层的原子流在衬底上以浅角被几乎平行于原子台面引导。重要的是，在此实施例中，原子流被引向上升台面的方向。流的方向用箭头F示意性示出在图16中，并且在图16中的斜切方向，束被引向左。语句“流被几乎平行于原子台面引导”是指，流被很好地校准，流相对原子台面的角度至少不明显大于斜切角α。它可以小于α，但它也可以是α的较小倍数(因子为3到10)，特别是当斜切角α小时(例如，α达到10度)。在诸如图16所示的情况中，如果露在流中的原子台面3的面积远小于露在流中的台面之间的原子台阶3的面积，则生长主要沿台面2的左边缘进行(沿内台阶2)。如果引导流的方向是相对原子台面2的角度β并且原子台面宽度为l1，则原子台面的单位长度具有露在流中的面积Ster，等于Ster＝l1*sinβ。而且，如果原子台面之间的台阶高度为h1，则原子台面之间台阶的单位长度的面积Sstep具有露在束中的面积Sstep＝h1*cosβ。则生长主要出现在内台阶的条件是l1*sinβ＜＜h1*cosβ。
因此，为了根据参考图14和16的实施例生长分数层，则形成分数层的材料流应该以浅角、几乎平行于表面的原子台面达到衬底1。例如，如果衬底斜切角是2度，则角度β应该在大致0.1到10度范围内。这些角度数值也仅仅是作为例子给出的。实际上，一旦给出掺杂纳米带的特殊需求，就应该优化角度β的数值。为了以此浅角引导在衬底上引导流，可以方便地使用位于离衬底较大距离的源，例如，距离为0.5到5米。这些数值是作为例子给出的，而在此范围以外的数值也是可能的。
还可以执行在内和外台阶沉积不同类型掺杂的纳米线的实施例。例如，在图16中，首先可以利用被引向左的流以相对表面的浅角β1沉积p型掺杂剂材料。接着，利用被引向右的流以相对表面的浅角β2沉积n型掺杂剂材料。接着沉积覆盖层11。以这种方式，在退火之后，在原子台面每个内台阶处形成p型纳米线，在原子台面每个外台阶处形成n型纳米线。类似地，在原子台面的内和外台阶处可以利用相同种类但不同浓度的掺杂原子掺杂来形成纳米线。
参看图17，示意性地示出一种装置，一般由参考标记40表示，其用于形成根据本发明的纳米线阵列。装置40通过出口41连接到真空泵(未示出)，并且形成两个生长室：即第一室42和第二室43。第一生长室42装有逸出室(effusion cell)44，逸出室44含有蒸发材料45，蒸发材料45用于提供掺杂纳米带。衬底安装装置50配置在生长室42和生长室43共有的位置内。定位衬底安装装置50的方向，使衬底100被定位成原子台面2平行或几乎于生长室42的轴线，该轴线用参考标记46表示并示出为一根虚线。逸出室的轴线与室42的轴线重合。衬底100从逸出室42的轴线偏移一定距离d，并且位于距离室44的直线间隔D处。
沉积源47位于生长室43中，生长室的轴线用参考标记48表示并示出为虚线。沉积源47可以是适于沉积膜的任何源，例如，磁控管、克努森池(Knudsen cell)、电子束蒸发器，等等。用于形成膜的材料流可以沿几乎垂直于衬底100表面的方向到达装在安装装置50上的衬底100上。
在一个实施例中，衬底100背面没有任何斜切，衬底背面平行于生长室42的轴线46对准。在这种情况下，衬底的两个表面，即前和背表面彼此不平行。衬底100的前面相对低指数面斜切，而背面沿低指数面切割。从图17可以看出，距离d远小于装有蒸发物45的逸出室44与装在安装装置50上的衬底100之间的间隔D。逸出室可以是克努森池、热室、电子枪加热室、磁控管或其它适用于材料的真空沉积以形成纳米线15的室。
如果距离d远小于距离D，则以弧度为单位的角度β等于d/D。因此，通过控制衬底100偏离轴线的位移d，可以设定所需的角度β。如果衬底的两个表面，即前和背表面，彼此平行，即两个表面都按相同方式从低指数面斜切，并且如果衬底的背表面仍平行于室46的生长轴对准，则需要对上述公式β＝d/D进行简单校准。而且，不需要解释此校准的细节，因为这是基本几何学问题。
此外，还提供沉积监测器51和52，分别测量和控制逸出室44和沉积源47的流。将沉积监测器51对准以沿生长室42的轴线46探测形成掺杂纳米带的蒸发材料45的流。将沉积监测器52对准以沿生长室43的轴线48探测形成膜的材料流。需要注意的是，由于沉积监测器51非平行于衬底100的表面，而是近似垂直于衬底表面(从而它沿着几乎平行于衬底100表面的方向探测流)，形成掺杂纳米带的材料覆盖范围不等于沉积监测器51所探测的覆盖范围。因此，需要乘以sinβ。这对于本领域一般技术人员也不需要任何进一步说明。室43还装有泵、控制器和多种其它监测器，图中未详细示出。纳米线15的阵列是通过利用逸出室44和沉积监测器41提供掺杂纳米带首先沉积所需量的材料所生长的。接着，通过利用沉积源47和沉积监测器52沉积覆盖层。
还可以构成在一个步骤中由掺杂的半导体材料沉积纳米线的实施例。然后应在相对邻晶表面的浅角上引导掺杂半导体材料流。此实施例可以利用与图17中的例子相似的装置构成。在这种情况下，逸出室44应该装有掺杂的半导体。为了保证在相同速率下从源44沉积掺杂剂和半导体材料(例如，为了避免优先沉积掺杂剂之后首先沉积不掺杂的半导体)，需要使用由固体靶沉积材料的源，例如磁控管。这对真空沉积半导体材料技术领域一般技术人员是公知的，并且基于两种材料从单一模具(moult)沉积必须具有相似的蒸气压数值的事实。否则，两种材料的沉积速率将会不同。掺杂半导体所沉积的纳米线仍需要受到短时间退火。这种退火用于重构纳米线中的材料，以形成外延结构。
或者，为了形成根据本发明的纳米线阵列，可以利用基本类似于图17所示的仪器，其中在一个重要方面不同：代替逸出室44，其包括很好校准的离子枪，该离子枪是一种高能离子源，例如Ar、Ga或O离子源。来自枪的离子以浅角射到衬底100表面形成离子束。为了控制离子束角度，可以选择如以上参考图17所描述的相同位置。除此之外，基于离子是带电粒子并且其运动方向可以通过外静电场改变的事实，也可以使用另一种控制方法。从而为了控制离子束方向，形成基本垂直于室42的轴线的静电场。这可以利用离子源领域一般技术人员公知的技术实现。利用此设备，如下所述，可以形成纳米线阵列。此离子源的离子可以用于形成如同前面实施例中所述的掺杂纳米带。这可能不适于所有离子源，而是仅仅用于衬底和离子的一些组合。例如，这可以利用Ga离子实现，但难以用Ar离子实现。此后，如上所述沉积覆盖层，并且如同前面详细描述，将此衬底上沉积的多层结构进行退火。或者，此方法可以如下执行。首先，将衬底覆盖一薄层掺杂剂。为此，整个衬底可以以非掠射角覆盖。然后，将衬底在浅角下进行离子蚀刻，从而从原子台面的某些部分去除部分掺杂剂的薄层。例如，这可以用Ar离子蚀刻实现，从原子台面暴露在Ar离子束下的那些部分去除掺杂剂材料。按照这种方式，根据离子束的方向，可以在原子台面的内台阶边缘或外台阶边缘形成掺杂纳米带。然后，沉积覆盖层，并且如前所述将此多层结构退火。清楚的是，此方法可以是两种上述方法的组合。例如，所述薄层掺杂剂也可以在浅角下沉积，从而形成由沉积掺杂原子的角度β1确定的特殊宽度的纳米带。然后，可以通过以角度β2引导离子束蚀刻衬底，角度β2可以等于或不等于β1。
在该方法的另一个实施例中，如上所述以掠射角沉积的材料不仅是掺杂元素材料，还有半导体材料。例如，衬底可以是邻晶绝缘材料SrTiO3的表面。则如上所述，在原子台面外台阶处的半导体材料上形成Si纳米线。或者衬底可以是，例如，n型Si(111)表面。接着，例如，可以从掺杂Si靶以掠射角沉积含有p型杂质的掺杂Si，形成p型纳米线。很多其它组合现在对于本领域一般技术人员是明显的。
参看图18，其示出本发明的另一个实施例，其中用与参考先前附图所描述的相似部分相同的参考标记表示。在此实施例中，首先在邻晶绝缘表面1的边缘形成间隔纳米带110。例如，这些可以通过在原子台面外边缘的掠射角沉积形成，如图14所示。或者，例如，也可以通过台阶流动生长在原子台面内边缘形成。优选地，这些间隔纳米带是低表面能的材料。按这种方式，沿原子台面台阶边缘形成具有低表面能纳米级区域的材料表面。当这种表面被吸附原子覆盖时，本领域一般技术人员应理解的是，表面能高的区域比表面能低的区域被覆盖得早。换句话说，吸附原子优先在表面能高的区域成核，而不是表面能低的区域。这是由于能量考虑：一旦表面能较高的区域被膜覆盖，则导致系统中总能量降低较大。因此，如果这种衬底被掺杂纳米带10的分数层覆盖，则吸附原子10(a)将优先在裸露的衬底表面1的区域内聚成团聚，而不是在间隔纳米带110的顶部上。按这种方式，掺杂纳米带10可以沿表面1的原子台面2的内边缘或外边缘形成。然后可以如上所述在此表面上沉积覆盖层。位于间隔纳米带110之间的掺杂纳米带10可以是其本身可以形成导电通路的材料(例如，金属原子)。按这种方式，掺杂纳米带10本身形成纳米线。这类似于如上所述的一个实施例。
可替代地，在另一个实施例中，掺杂纳米带110可以是掺杂的半导体材料。以这种方式，半导体纳米线直接形成在表面上，而不需要覆盖层和随后的退火。这也类似于如上所述的一个实施例。
下面参看图19，示意地示出纳米线形成在方波衬底100上。重要的是注意到，根据本发明的这个方面，壁不必要是垂直的，可以相对垂直于衬底表面的方向倾斜。壁可以具有任何规则的形貌外形，其中根据本发明的以浅角沉积实现部分遮挡衬底的某些区域的材料。如图19所示，在本发明的这个实施例中，纳米线形成在方波形衬底的垂直壁上。例如，可以优选地通过蚀刻和光刻工艺形成衬底。形成此形貌外形的方法是半导体微制造领域的一般技术人员易于获知的。理想地，方波形衬底的壁约为5nm到10nm宽，约为1nm到30nm高，理想的间隔约为5nm到30nm。优选地，壁约为10nm宽，约为20nm高，理想间隔约为10nm。纳米线的形成过程如下，以相对整个衬底表面的浅角(入射流角F)沉积掺杂剂材料(10)，例如P或B，从而由于相邻壁的遮挡作用仅仅入射到一部分衬底上。衬底可以是绝缘或半导体材料，例如Si、Ge、Si-Ge合金、绝缘体上硅(SOI)。随后以类似角度将覆盖层材料(11)沉积在掺杂层上，并同样沉积在掺杂层顶部。应该注意到，覆盖层也可以以不同角度沉积在一种掺杂剂材料上。优选地，掺杂剂材料的流和覆盖层得到很好校准。这将掺杂层钉扎(pin)在衬底和覆盖层之间。接着按照与其它实施例类似的方式对掺杂层/覆盖层(多层)系统进行热处理。由于热处理以及覆盖层和衬底的钉扎效应，掺杂剂材料扩散到覆盖层和衬底中，形成纳米线。通过优选蚀刻以剩余露出的半导体纳米线，可以去除未掺杂的材料。这样得到所述系统，覆盖层可以用于在纳米线中产生应变，从而通过增强迁移率而影响载流子迁移率。
根据图19所述实施例的纳米线可以用于制造前面所述的晶体管器件。
需要强调的是，在说明书中前面部分参考图7-11所描述的大多数方法也可以应用在这种情况中。例如，这可以包括以浅角沉积掺杂半导体材料而不是沉积掺杂剂材料，然后沉积覆盖层的两个步骤。这也可以包括选择衬底材料、掺杂剂材料和覆盖层，选择的方式是在掺杂的纳米线中形成应变。这也包括以浅角沉积掺杂剂材料而不沉积覆盖层，从而通过使掺杂剂材料扩散到衬底中而在衬底中形成纳米线。这也包括沉积掺杂剂材料，然后使衬底受到相对表面以浅角引导的高能离子束或化学反应粒子，从而从衬底的某些区域去除掺杂剂材料，而在其它区域使其留下。为了避免重复，将不再提及前面讨论的此方法的其它变化。
可以看到，利用纳米线晶体管的装置通常包括装在达几平方厘米或者甚至更大区域上的这种晶体管的大量阵列。当前处理器或存储器芯片的典型尺寸在此范围内。假定纳米线之间的间隔在纳米范围内，则清楚的是，芯片上的纳米线的总数可以达到几百万，甚至可能达到几十亿。例如，这些阵列可以用于制造处理器和存储器芯片。在这一方面，简要地介绍这些纳米线阵列如何应用于这些用途中将是有用的。
晶体管阵列的形成有很多方式，这是计算机处理器和存储器芯片设计领域的一般技术人员公知的。通常，现代处理器或存储器芯片的结构采用多层布局。使用65nm技术的现代处理器采用高达8-10层。重要的是，这些8-10层的仅仅一层是含有晶体管的功能Si层，而大多数的其它层含有金属化互连和辅助元件。这种复杂的三维布局用于减小热损耗并增大处理器或存储器芯片的速度。通常，上层中的金属化部分的厚度和部件的尺寸大于下层。对于微处理器的典型结构，可以参看文献(S.Thompson，M.Alavi，M.Hussein，P.Jacob，C.Kenyon，P.Moon，M.Prince，S.Sivakumar，S.Tyagi，M.Bohr，“130nm Logic technology featuring 60 nm transistors，low-Kdielectrics and Cu interconnects”，Intel Technology Journalvol 6 issue 2，pages 5-12)，此文献结合在本发明的说明书中作为背景信息。本发明证明，此纳米线阵列可以按类似方式使用：一层含有所有基于纳米线的场效应晶体管，所有的互连布置在沉积在纳米线阵列顶部的其它层上。含有纳米线的功能层需要分隔成赋予各个晶体管的片段，在片段之间剩下一些间隙，其中去除纳米线。或者，片段之间的纳米线可以按照使其不再导电的方式进行掺杂。例如，衬底可以分隔成横向尺寸为约10-50nm×10-50nm的区域，从而单个晶体管的横向尺寸为例如50nm×50nm。可以看出，为了增强技术的产量，将大量纳米线包括在单个晶体管中将是有益的。例如，单个晶体管可以包括基本沿相同方向延伸的2或5或20个纳米线。以这种方式，如果在晶体管所处的片段处失去一个纳米线，也不会出现像在其它情况出现的功能故障的晶体管一样的灾难性后果。还可以看出，在根据本发明的典型晶体管中，纳米线的长度不是太长。例如，即使技术允许生产若干微米长的纳米线，而在单个晶体管中的纳米线的实际长度也应小于100nm。因此，一根长的纳米线需要沿其长度切成片段，用于形成大量独立的晶体管。以这种方式，覆盖纳米线的表面应被认为是需要分割以便进一步加工的中间产物。再次需要强调的是，术语“切割纳米线”不必要意味着将纳米线物理地切割成片段。这可以意味着，通过随后的光刻工艺掺杂纳米线，使其沿长度方向含有导电和不导电片段。很明显，形成这种处理器将需要大量的在含有纳米线的衬底上的光刻步骤。也可以以某种方式改变制造工艺，即在形成纳米线之前完成将表面分隔成各个晶体管的区域。在这种方式下，在不同片段中形成的纳米线在其刚形成时已经被彼此电绝缘。
还需要强调的是，晶体管类型、甚至是场效应晶体管的类型有很多。这包括n-MOS(NMOS)n-型金属氧化物半导体场效应晶体管、p-MOS(PMOS)p-型金属氧化物半导体场效应晶体管、CMOS-互补金属氧化物半导体场效应晶体管以及其它类型的场效应晶体管。CMOS技术利用串联工作的成对晶体管减小晶体管基逻辑的能量消耗并提高速度。此技术是电子学和晶体管设计领域的一般技术人员公知的。例如，CMOS出现于20世纪六十年代。此发明的荣誉常常归功于F.Wahlass和Farichild半导体。通常用于晶体管设计的近期技术进展也有很多。例如，低K介质用于栅极介质层。命名为MOS的栅金属电极实际上通常不是由金属形成的，而是由例如多晶硅制成的。然而，从栅电极通常由金属铝制造的时代开始的老缩写MOS，仍在普遍使用。这里不再对这一方面展开描述，因为可以在很多教科书中找到。本说明书中引用一本入门书：J.J.Sparkes，“Semiconductor Devices”，Chapman and Hall 1994，该文献作为背景信息的一部分。
还需要强调的是，虽然电子器件的例子是基于场效应晶体管，但其它器件种类也可以应用。例如，可以使用纳米线作为双极型晶体管的主体，从而纳米线的两个末端成为发射极和集电极，其中部含有基极。在这种情况下，沿纳米线的掺杂种类需要在光刻帮助下沿其长度进行修改。
在本说明书中，术语“包含”及其任何变化，以及术语“包括”及其任何变化应认为是完全可以互换的，它们都应被赋予最广泛可能的解释，反之亦然。
本发明并不限于如上所述的实施例，其结构和细节都可以变化。

Claims (78)

1.一种制备导电或半导电纳米线(15)阵列的方法，包括如下步骤：
a)在衬底(100)上形成带台阶的原子台面(2)的邻晶表面(1)；
b)沉积掺杂剂材料的分数层，以形成宽度小于所述原子台面的宽度的纳米带(10)；
其中掺杂纳米带的原子扩散到所述衬底中形成纳米线(15)。
2.根据权利要求1所述的方法，其中步骤(b)的所述掺杂剂材料是As、Sb、In、Ga、Al、B和P中的任一种，或者是从掺杂有As、Sb、In、Ga、Al、B和P之一的Si、Ge或硅-锗合金中所选择的掺杂半导体材料。
3.根据权利要求1或2所述的制备导电或半导电纳米线(15)阵列的方法，包括以下步骤：
a)在衬底(100)上形成带台阶的原子台面(2)的邻晶表面(1)；
b)沉积掺杂剂材料的分数层，以形成宽度小于所述原子台面的宽度的纳米带(10)；
c)用覆盖层(11)覆盖所述纳米带，以形成多层结构；以及
d)可选地对多层结构进行退火；
其中掺杂纳米带的原子扩散到所述衬底和所述覆盖层中的一个或二者中形成纳米线(15)。
4.根据权利要求1到3中任一项所述的方法，其中将所述掺杂纳米带的原子对准以形成外延层。
5.根据权利要求1到4中任一项所述的方法，其中所述掺杂纳米带(10)是与所述原子台面(2)的台阶边缘(3、103)协调形成的。
6.根据权利要求1到5中任一项所述的方法，其中在步骤(b)之后立即执行退火步骤。
7.根据权利要求3到6中任一项所述的方法，包括步骤(a)、(b)、(c)和(d)。
8.根据前述权利要求中任一项所述的方法，其中校准形成所述掺杂剂材料的分数层的原子流，并通过浅角沉积经校准的流形成步骤(b)的所述掺杂纳米带(10)。
9.根据权利要求8所述的方法，其中浅角沉积出现在基本上等于所述衬底与低指数面的斜切角度的角度上。
10.根据权利要求8或权利要求9所述的方法，其中基本上在沿下降台阶方向的斜切方位方向上引导形成所述掺杂剂材料的分数层的所述原子流。
11.根据权利要求8或权利要求9所述的方法，其中基本在沿上升台阶方向的斜切方位方向上引导形成所述掺杂剂材料的分数层的所述原子流。
12.根据前述权利要求中任一项所述的方法，其中所述衬底(100)的所述原子台面(2)通过所述原子台阶(3、103)部分遮挡所述流，从而导致所述掺杂剂材料在所述原子台面的不同区域的不均匀覆盖。
13.根据前述权利要求中任一项所述的方法，其中通过控制形成所述掺杂剂材料的分数层的经校准的原子流相对于所述衬底的所述原子台面(2)的角度确定掺杂纳米线(15)的宽度。
14.根据权利要求1到13中任一项所述的方法，其中通过在所述基底(100)的所述邻晶表面(1)上沉积一层掺杂剂材料，将具有掺杂剂材料的所述邻晶表面暴露在蚀刻所述掺杂剂材料的高能离子束下，形成步骤(b)的宽度小于原子台面宽度的掺杂纳米带(10)，其中所述高能离子束是经校准的并且是以相对于所述表面的浅角引导的。
15.根据权利要求1到13中任一项所述的方法，其中通过在所述衬底(100)的所述邻晶表面(1)上沉积一层掺杂剂材料，将具有掺杂剂材料的所述邻晶表面(1)暴露在与所述掺杂剂材料反应并将所述掺杂剂材料蚀刻掉的经校准的化学反应物质束下，形成步骤(b)的宽度小于所述原子台面宽度的所述掺杂纳米带(10)，其中以相对于所述表面的浅角引导所述经校准的化学反应物质束。
16.根据权利要求14或15所述的方法，其中以基本上等于所述衬底的所述台面的所述斜切角度的角度引导所述经校准的高能离子束或经校准的化学反应物质束。
17.根据权利要求16所述的方法，当从属于权利要求8到16中任一项时，其中所述经校准的高能离子束或经校准的化学反应物质束的浅角与形成所述掺杂剂材料的所述分数层的所述经校准的原子流的浅角不同。
18.根据权利要求14到17中任一项所述的方法，其中通过控制所述经校准的高能离子束或经校准的化学反应物质束相对于所述衬底的所述原子台面的角度确定掺杂纳米线(15)的宽度。
19.根据前述权利要求中任一项所述的方法，其中在所述衬底(100)的所述邻晶表面(1)上形成掺杂半导体的分数层。
20.根据权利要求19所述的方法，当从属于权利要求1或2时，包括在所述邻晶衬底(1)上以浅角沉积经校准的掺杂半导体材料流，其中将部分原子台面(2)遮挡而免受所述掺杂半导体流，而其它区域暴露在所述掺杂半导体流中，从而形成与所述邻晶衬底(100)的所述原子台阶(3、103)相关的纳米线(15)阵列。
21.根据前述权利要求中任一项所述的方法，其中所述邻晶衬底(100)是半导体或绝缘材料，优选地从Si、Ge、硅-锗合金、绝缘体上硅(SOI)、MgO、SrTiO3、MgAl2O4或Al2O3中选择。
22.根据前述权利要求中任一项所述的方法，其中如下形成所述邻晶衬底(100)：通过(i)对已经经过光刻结构化的所述斜切衬底进行热处理，或者通过(ii)在热处理过程中的电场，以便促进原子台面的形成。
23.根据前述权利要求中任一项所述的方法，其中在步骤(b)之前将间隔纳米带沉积在部分所述原子台面(2)上，由此在未被所述间隔纳米带覆盖的部分所述原子台面(3)上沉积掺杂剂材料的分数层。
24.根据权利要求23所述的方法，其中所述间隔纳米带包括低表面能的材料的分数层。
25.根据前述权利要求中任一项所述的方法，其中所述掺杂剂材料是从As、Sb、In、Ga、Al、B或P中选择的至少一种。
26.根据前述权利要求中任一项所述的方法，其中所述纳米带(10)位于所述原子台面(2)的内台阶和/或外台阶上。
27.根据前述权利要求中任一项所述的方法，其中纳米线(15)的宽度和阔度都具有基本上相等的截面尺寸。
28.根据前述权利要求中任一项所述的方法，其中所述纳米线的平均截面尺寸在约0.5nm到约20nm的范围内，和/或所述纳米线之间的平均间隔是在约1nm到约20nm的范围内。
29.根据前述权利要求中任一项所述的方法，其中所述掺杂纳米带(10)是其所处的所述原子台面(2)的宽度的约0.01到约0.9倍。
30.根据权利要求3到29中任一项所述的方法，其中所述覆盖层(11)是绝缘材料或半导体材料，优选地是一层Si、Ge或SiGe合金。
31.根据权利要求3到30中任一项所述的方法，其中所述覆盖层(11)和所述衬底(100)具有不同的扩散系数，从而材料从掺杂纳米带(10)的扩散基本上或全部进入具有较大扩散系数的所述衬底(100)或覆盖层(11)中。
32.根据权利要求3到31中任一项所述的方法，其中所述邻晶衬底(1)是半导体材料或绝缘材料，所述覆盖层(11)是绝缘材料或半导体材料，并且其中所述衬底(1)和所述覆盖层(11)是不同的。
33.根据前述权利要求中任一项所述的方法，包括用于暴露所述纳米线(15)的附加处理步骤，优选地包括择优蚀刻。
34.根据前述权利要求中任一项所述的形成导电或半导电纳米线阵列的方法，其中形成成对的相反掺杂纳米带，其中步骤(b)包括以下步骤：
i、校准形成第一掺杂剂材料的分数层的第一原子流，并以相对于所述原子台面的浅角引导所述第一流，以在所述原子台阶(3、103)的内边缘形成第一材料的掺杂纳米带(10)；以及
ii、校准形成第二掺杂剂材料的分数层的第二原子流，并以相对于所述原子台面的浅角引导所述第二流，以在所述原子台阶(3、103)的外边缘形成第二材料的掺杂纳米带(10)。
35.根据权利要求34所述的方法，其中所述第一流和所述第二流的浅角具有不同方位方向。
36.根据权利要求34或35所述的方法，其中沿所述原子台阶的上升方向沉积所述第一掺杂剂材料的所述第一流，而沿所述原子台阶的下降方向沉积所述第二原子流。
37.根据权利要求34到36中任一项所述的方法，其中所述浅角是基本上等于所述衬底的所述斜切角度的角度。
38.根据权利要求34到37中任一项所述的方法，其中所述第一和第二掺杂剂材料是相同的或不同的材料。
39.根据权利要求38所述的方法，其中在内和外边缘所形成的所述纳米带具有不同量的掺杂剂材料。
40.根据权利要求34到39中任一项所述的方法，当从属于权利要求1或2时，其中所述第一和第二掺杂剂材料包括经掺杂的半导体材料。
41.一种场效应晶体管器件(109)，包括栅极(107)、漏极(105)和源极(106)以及在所述漏极和所述源极之间的沟道，其中在所述漏极(105)和所述源极(106)之间的所述沟道包括根据权利要求1到40中任一项所述的方法制成的一个或多个纳米线(108)。
42.根据权利要求41所述的场效应晶体管，其中利用电介质层将所述栅极(107)与所述纳米线沟道隔开，优选地，所述电介质层是一层氧化物或氮化物。
43.根据权利要求41或42所述的场效应晶体管器件(109)，其中所述栅极是半导体材料，优选地被与所述纳米线沟道掺杂相反地掺杂。
44.根据权利要求43所述的场效应晶体管器件(109)，其中在绝缘体上硅(SOI)衬底上形成所述纳米线(108)沟道，并在该绝缘体下面设置另一层重掺杂的硅，以作为所述栅极(107)。
45.一种制造场效应晶体管器件的方法，所述场效应晶体管具有栅极(107)、漏极(105)和源极(106)以及在所述漏极和所述源极之间的沟道，包括根据权利要求1到40中任一项所制成的一个或多个纳米线，其中所述晶体管具有将所述栅极与所述沟道隔开的电介质层，并且所述方法包括以下步骤：
a.在所述纳米线沟道上形成电介质层，优选的是一层氧化物或氮化物；以及
b.在所述电介质层上形成所述栅极。
46.一种具有栅极和沟道的结型场效应晶体管器件，所述栅极和沟道包括根据权利要求1到40中任一项所制成的一个或多个纳米线，其中用与所述沟道的掺杂剂相反的掺杂剂掺杂所述栅极。
47.根据权利要求46所述的结型场效应晶体管器件，其中所述栅极的掺杂剂是p型的或n型的，而所述沟道的掺杂剂是p型的或n型的，并且所述栅极和所述沟道的掺杂剂不同。
48.一种制造互补晶体管的方法，即p型和n型晶体管，包括根据权利要求1到40中任一项所制成的一个或多个纳米线，其中形成相反掺杂的掺杂纳米带，其中步骤(b)包括：
a)校准形成所述第一掺杂剂材料的所述分数层的第一原子流，并以相对于所述原子台面的浅角引导所述第一流，以便在所述原子台阶的内边缘形成所述第一材料的掺杂纳米带(10)；以及
b)以相对于所述原子台面的浅角引导形成所述第二掺杂剂材料的所述分数层的第二校准原子流，以便在所述原子台阶的外边缘形成所述第二材料的掺杂纳米带。
49.根据权利要求48所述的方法，其中所述第一流和所述第二流的所述浅角具有不同的方位方向。
50.根据权利要求48或49所述的方法，其中所述第一掺杂剂材料的所述第一流沿所述原子台阶的上升方向沉积，形成所述第二掺杂剂材料的所述分数层的所述第二原子流沿所述原子台阶的下降方向沉积。
51.根据权利要求48到50中任一项所述的方法，其中所述浅角是基本上等于所述衬底的所述斜切角度的角度。
52.根据权利要求48到51中任一项所述的方法，其中所述第一和第二掺杂剂材料是相同的或不同的材料。
53.根据权利要求52所述的方法，其中形成在内和外台阶边缘的所述纳米带具有不同的掺杂剂材料的量。
54.根据权利要求48到53中任一项所述的方法，其中在形成所述纳米线的过程中沉积覆盖层以形成多层结构，并使所述多层结构受到可选的退火步骤，从而使所述掺杂剂材料扩散到所述衬底或所述覆盖层中的一个或二者中，和/或实现形成所述纳米线的外延材料。
55.根据权利要求48到54中任一项所述的方法，其中所述第一和第二掺杂剂材料是经掺杂的半导体材料。
56.一种晶体管，包括根据权利要求48到54中任一项所制成的互补晶体管，所述互补晶体管是通过在所述纳米线上形成电介质层并随后在所述电介质层顶部形成所述晶体管的栅极而形成的。
57.一种包括根据权利要求48到56中任一项所制成的互补晶体管的晶体管，所述互补晶体管是由两个相反掺杂的半导体形成的。
58.一种形成导电或半导电纳米线的方法，包括以下步骤：
(a)通过光刻在衬底上形成规则的形貌图案，其中所述形貌图案是壁的阵列、波形形貌或其它规则的形貌图案；
(b)以相对于所述衬底表面的浅角沉积掺杂剂材料的经校准的束，以便形成位置与所述形貌图案相关的掺杂剂材料的分数层，从而形成纳米带(10)；
(c)用覆盖层(11)覆盖所述纳米带以形成多层结构；以及
(d)可选地对所述多层结构进行退火，以便使所述掺杂纳米带的原子扩散到所述衬底和所述覆盖层中的一个或二者中，从而形成纳米线，和/或形成所述纳米线中的外延材料。
59.根据权利要求58所述的方法，其中所述掺杂剂材料是从As、Sb、In、Ga、Al、P或B中选择的。
60.根据权利要求58或59所述的方法，其中所述掺杂剂材料以浅角沉积在一部分垂直壁、波浪形衬底或含有可替换的形貌图案的衬底上。
61.根据权利要求58到60中任一项所述的方法，其中所述覆盖层(11)以与掺杂层的沉积角相同或基本上相同的角度沉积，从而形成多层结构，其中所述掺杂层插在所述衬底和所述覆盖层之间。
62.根据权利要求58到61中任一项所述的方法，其中使所述多层结构经过退火步骤。
63.根据权利要求58到62中任一项所述的方法，其中通过择优蚀刻去除任何未掺杂剂材料而露出所述纳米线。
64.根据权利要求58到63中任一项所述的方法，其中所述衬底是半导体或绝缘材料，优选地是从Si、Ge、硅-锗合金、绝缘体上硅(SOI)、MgO、SrTiO3、MgAl2O4或Al2O3中选择一种。
65.根据权利要求58到64中任一项所述的方法，其中所述覆盖层是绝缘材料或半导体材料，优选地是一层Si、Ge或SiGe合金。
66.根据权利要求58到65中任一项所述的方法，其中所述衬底和覆盖层是不同的材料。
67.根据权利要求58到66中任一项所述的方法，其中所述覆盖层和衬底具有不同的扩散系数，从而材料从所述掺杂纳米带的扩散主要或全部进入扩散系数较大的所述衬底或覆盖层。
68.根据权利要求58到67中任一项所述的方法，其中在应用掺杂剂材料的所述分数层形成所述纳米带之前提供间隔纳米带。
69.根据权利要求68所述的方法，其中所述间隔纳米带包括低表面能的间隔材料的分数层。
70.根据权利要求58到68中任一项所述的方法，其中掺杂半导体材料在步骤(b)中沉积，而步骤(c)是可选的。
71.一种场效应晶体管器件(109)，包括栅极(107)、漏极(105)和源极(106)以及在所述漏极和所述源极之间的沟道，其中在所述漏极(105)和所述源极(106)之间的所述沟道包括根据权利要求58到70中任一项所述的方法所制成的一个或多个纳米线(108)。
72.根据权利要求71所述的场效应晶体管，其中通过电介质层将所述栅极(107)与所述沟道隔开，优选地，所述电介质层是一层氧化物或氮化物。
73.根据权利要求71或72所述的场效应晶体管器件(109)，其中所述栅极是半导体材料，优选地与所述沟道的掺杂相反地掺杂该半导体。
74.根据权利要求58到70中任一项所述的制备导电或半导电纳米线阵列的方法，其中形成成对的经相反掺杂的掺杂纳米带，其中步骤(b)包括：
i.校准形成所述第一掺杂剂材料的所述分数层的第一原子流，并以相对于所述原子台面的浅角引导所述第一流，从而在所述形貌结构的一个区域形成所述第一材料的掺杂纳米带(10)；以及
ii.校准形成所述第二掺杂剂材料的所述分数层的第二原子流，并以相对于所述原子台面的浅角引导所述第二流，从而在所述形貌结构的一个不同的区域形成所述第二材料的掺杂纳米带(10)。
75.一种互补晶体管，即p型和n型晶体管，包括根据权利要求73所制成的纳米线。
76.一种形成背栅场效应晶体管的方法，其中沟道包括根据权利要求58到70中任一项所述的方法所制成的一个或多个纳米线，其中所述晶体管具有将所述栅极与所述沟道隔开的电介质层，所述纳米线通过以下步骤制备：
选择在绝缘氧化物层下面具有重掺杂半导体层的绝缘体上硅(SOI)衬底；
利用光刻在所述衬底上形成壁的阵列或其它形貌结构；
通过以相对于所述衬底表面的浅角引导掺杂剂材料的经校准的束沉积掺杂剂材料；
沉积半导体材料的覆盖层以形成多层结构；并且
可选地，对所述多层结构进行退火，其中所述掺杂剂材料到所述衬底或所述覆盖层中的一个或二者中的扩散，形成所述纳米线和/或形成所述纳米线的外延材料。
77.一种背栅场效应晶体管器件，包括栅极、根据权利要求58到70中任一项所述的方法所制成的所述纳米线的沟道，以及将所述栅极与所述沟道隔开的电介质层。
78.根据上述权利要求中任一项所述的方法，其中由于所述衬底和一个所述掺杂纳米线的材料之间的晶格失配，使得衬底、覆盖层和掺杂纳米带的材料在纳米线中产生应变。
CN200680018288A 2005-05-27 2006-05-26 导电纳米线的形成方法 Expired - Fee Related CN100595889C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
IES2005/0351 2005-05-27
IE20050351 2005-05-27
PCT/EP2006/062642 WO2006125825A2 (en) 2005-05-27 2006-05-26 Method of forming conducting nanowires

Publications (2)

Publication Number Publication Date
CN101208776A true CN101208776A (zh) 2008-06-25
CN100595889C CN100595889C (zh) 2010-03-24

Family

ID=37452395

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200680018288A Expired - Fee Related CN100595889C (zh) 2005-05-27 2006-05-26 导电纳米线的形成方法

Country Status (5)

Country Link
US (1) US7569470B2 (zh)
EP (1) EP1883952A2 (zh)
JP (1) JP2008545539A (zh)
CN (1) CN100595889C (zh)
WO (1) WO2006125825A2 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105862122A (zh) * 2016-05-09 2016-08-17 北京大学 基于多步掠射角沉积法的锑化铟纳米线制备与锰掺杂方法
CN106024716A (zh) * 2015-03-27 2016-10-12 国际商业机器公司 用于纳米线cmos技术的用于多栅极功函数的技术
CN109075189A (zh) * 2015-12-02 2018-12-21 于利奇研究中心有限公司 用于制造半导体纳米结构的平坦的自由接触面的方法
CN109941962A (zh) * 2019-03-28 2019-06-28 南京大学 一种电学连接高密度坡面台阶纳米线的方法
WO2019154385A1 (zh) * 2018-02-08 2019-08-15 南京大学 一种高密度三维纳米线沟道阵列及其制备方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100949375B1 (ko) * 2007-10-31 2010-03-25 포항공과대학교 산학협력단 미세 와이어 제조 방법, 그리고 미세 와이어를 포함하는 센서 제조 방법
JP5353022B2 (ja) * 2008-02-18 2013-11-27 国立大学法人 名古屋工業大学 微細構造の作製方法及び微細構造を備えた基板
DE112009000353T5 (de) * 2008-02-18 2011-02-24 Fujimi Incorporated, Kiyosu Verfahren zur Herstellung einer Mikrostruktur und eines mit der Mikrostruktur versehenen Substrats
US8337951B2 (en) * 2009-04-03 2012-12-25 Board Of Trustees Of The University Of Arkansas Superhydrophobic surface and method of forming same using high-aspect ratio nano-texture
US8062568B2 (en) * 2009-08-27 2011-11-22 Korea University Research And Business Foundation Nano pattern writer
US8420455B2 (en) 2010-05-12 2013-04-16 International Business Machines Corporation Generation of multiple diameter nanowire field effect transistors
US8519479B2 (en) 2010-05-12 2013-08-27 International Business Machines Corporation Generation of multiple diameter nanowire field effect transistors
US8445337B2 (en) 2010-05-12 2013-05-21 International Business Machines Corporation Generation of multiple diameter nanowire field effect transistors
RU2478239C1 (ru) * 2011-10-12 2013-03-27 Открытое акционерное общество "Концерн "Созвездие" Способ формирования проводящего элемента нанометрового размера
EP2631329A1 (en) 2012-02-22 2013-08-28 Technion Research & Development Foundation Ltd. Vicinal surfaces of polycrystalline structures
RU2520538C1 (ru) * 2012-11-02 2014-06-27 Федеральное государственное бюджетное учреждение науки Институт сверхвысокочастотной полупроводниковой электроники Российской академии наук (ИСВЧПЭ РАН) НАНОРАЗМЕРНАЯ СТРУКТУРА С КВАЗИОДНОМЕРНЫМИ ПРОВОДЯЩИМИ НИТЯМИ ОЛОВА В РЕШЕТКЕ GaAs
CN107206169B (zh) * 2015-01-22 2020-12-15 诺和诺德股份有限公司 用于注射装置的注射针组件以及包括此类组件的注射装置
RU2650576C2 (ru) * 2016-10-07 2018-04-16 Федеральное государственное бюджетное учреждение науки Институт сверхвысокочастотной полупроводниковой электроники Российской академии наук (ИСВЧПЭ РАН) Наноразмерная структура с профилем легирования в виде нанонитей из атомов олова
EP3312885A1 (en) * 2016-10-18 2018-04-25 IMEC vzw Method for forming nanowires from strained layers on surfaces of a fin
GB201718897D0 (en) 2017-11-15 2017-12-27 Microsoft Technology Licensing Llc Superconductor-semiconductor fabrication
CN109320717A (zh) * 2017-07-31 2019-02-12 天津大学 一种纳米线状导电聚苯胺凝胶的制备方法及其在超级电容器中的应用
US11024792B2 (en) 2019-01-25 2021-06-01 Microsoft Technology Licensing, Llc Fabrication methods

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2340619A1 (fr) * 1976-02-04 1977-09-02 Radiotechnique Compelec Perfectionnement au procede de fabrication de dispositifs semiconducteurs et dispositifs ainsi obtenus
JPH10199813A (ja) * 1997-01-07 1998-07-31 Mitsubishi Electric Corp 半導体装置の製造方法および半導体装置
CA2308369C (en) 1997-11-10 2008-03-18 Don L. Kendall Quantum ridges and tips
EP0926260A3 (en) * 1997-12-12 2001-04-11 Matsushita Electric Industrial Co., Ltd. Using antibody - antigen interaction for formation of a patterened metal film
US6251755B1 (en) * 1999-04-22 2001-06-26 International Business Machines Corporation High resolution dopant/impurity incorporation in semiconductors via a scanned atomic force probe
EP1221179A4 (en) * 1999-09-10 2006-12-13 Starmega Corp ATOMIC POINTS AND CUTTERS WITH TEXTURE
SG98018A1 (en) * 2000-12-08 2003-08-20 Inst Materials Research & Eng A method of fabricating a semiconductor structure having quantum wires and a semiconductor device including such structure
US6843902B1 (en) * 2001-07-20 2005-01-18 The Regents Of The University Of California Methods for fabricating metal nanowires
AU2003258969A1 (en) * 2002-06-27 2004-01-19 Nanosys Inc. Planar nanowire based sensor elements, devices, systems and methods for using and making same
EP1730751B1 (en) * 2004-03-12 2009-10-21 The Provost, Fellows And Scholars Of The College Of The Holy And Undivided Trinity Of Queen Elizabeth Near Dublin A magnetoresistive medium

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106024716A (zh) * 2015-03-27 2016-10-12 国际商业机器公司 用于纳米线cmos技术的用于多栅极功函数的技术
CN106024716B (zh) * 2015-03-27 2018-11-23 国际商业机器公司 用于纳米线cmos技术的用于多栅极功函数的技术
CN109075189A (zh) * 2015-12-02 2018-12-21 于利奇研究中心有限公司 用于制造半导体纳米结构的平坦的自由接触面的方法
CN109075189B (zh) * 2015-12-02 2022-03-25 于利奇研究中心有限公司 用于制造半导体纳米结构的平坦的自由接触面的方法
CN105862122A (zh) * 2016-05-09 2016-08-17 北京大学 基于多步掠射角沉积法的锑化铟纳米线制备与锰掺杂方法
CN105862122B (zh) * 2016-05-09 2018-08-03 北京大学 基于多步掠射角沉积法的锑化铟纳米线制备与锰掺杂方法
WO2019154385A1 (zh) * 2018-02-08 2019-08-15 南京大学 一种高密度三维纳米线沟道阵列及其制备方法
CN109941962A (zh) * 2019-03-28 2019-06-28 南京大学 一种电学连接高密度坡面台阶纳米线的方法
CN109941962B (zh) * 2019-03-28 2021-06-01 南京大学 一种电学连接高密度坡面台阶纳米线的方法

Also Published As

Publication number Publication date
WO2006125825A2 (en) 2006-11-30
WO2006125825A3 (en) 2007-08-02
US7569470B2 (en) 2009-08-04
EP1883952A2 (en) 2008-02-06
CN100595889C (zh) 2010-03-24
JP2008545539A (ja) 2008-12-18
US20080206936A1 (en) 2008-08-28

Similar Documents

Publication Publication Date Title
CN100595889C (zh) 导电纳米线的形成方法
Kim et al. Non-epitaxial single-crystal 2D material growth by geometric confinement
Wang et al. Towards chirality control of graphene nanoribbons embedded in hexagonal boron nitride
CN110942980B (zh) 形成二维材料层的方法、场效晶体管及其制造方法
US10087547B2 (en) Growth of single crystal III-V semiconductors on amorphous substrates
Schmidt et al. Growth, thermodynamics, and electrical properties of silicon nanowires
Jacobberger et al. Direct oriented growth of armchair graphene nanoribbons on germanium
CN108557758B (zh) 一种循环交替刻蚀同质多级坡面台阶引导生长纳米线阵列的方法
US9327982B2 (en) Method of forming graphene on a surface
US6465782B1 (en) Strongly textured atomic ridges and tip arrays
Qiu et al. Epitaxial diamond-hexagonal silicon nano-ribbon growth on (001) silicon
Niu et al. Dislocation-free Ge nano-crystals via pattern independent selective Ge heteroepitaxy on Si nano-tip wafers
US9287359B1 (en) Oriented bottom-up growth of armchair graphene nanoribbons on germanium
Li et al. Study of selective isotropic etching Si 1− x Ge x in process of nanowire transistors
KR20110084178A (ko) 측면 성장 반도체 나노와이어 제조 방법 및 상기 방법에 의해 얻어진 트랜지스터
US20150376778A1 (en) Graphene growth on sidewalls of patterned substrate
Lauhon et al. Atom-probe tomography of semiconductor materials and device structures
Dózsa et al. Formation and characterization of semiconductor Ca 2 Si layers prepared on p-type silicon covered by an amorphous silicon cap
Talochkin et al. Super-dense array of Ge quantum dots grown on Si (100) by low-temperature molecular beam epitaxy
Jacobberger et al. Effect of Germanium Surface Orientation on Graphene Chemical Vapor Deposition and Graphene-Induced Germanium Nanofaceting
Roussel et al. Atomic scale investigation of silicon nanowires and nanoclusters
Cuccureddu et al. Planar nanowire arrays formed by atomic-terrace low-angle shadowing
Hartmann et al. Growth and thermal stability of SiGe/Si superlattices on bulk Si wafers
Sekiguchi et al. One-dimensional ordering of Ge nanoclusters along atomically straight steps of Si (111)
KR100802495B1 (ko) 반도체 나노선 및 이의 제조방법과, 이를 포함하는 반도체소자

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100324

Termination date: 20110526