Nothing Special   »   [go: up one dir, main page]

CN101194360B - 接插件及半导体装置 - Google Patents

接插件及半导体装置 Download PDF

Info

Publication number
CN101194360B
CN101194360B CN2006800201220A CN200680020122A CN101194360B CN 101194360 B CN101194360 B CN 101194360B CN 2006800201220 A CN2006800201220 A CN 2006800201220A CN 200680020122 A CN200680020122 A CN 200680020122A CN 101194360 B CN101194360 B CN 101194360B
Authority
CN
China
Prior art keywords
mentioned
heat release
insulating properties
properties substrate
island
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2006800201220A
Other languages
English (en)
Other versions
CN101194360A (zh
Inventor
糟谷泰正
藤井贞雅
芳我基治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2005240286A external-priority patent/JP5285204B2/ja
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority claimed from PCT/JP2006/311099 external-priority patent/WO2006132151A1/ja
Publication of CN101194360A publication Critical patent/CN101194360A/zh
Application granted granted Critical
Publication of CN101194360B publication Critical patent/CN101194360B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

提供一种可以防止绝缘性基板发生热翘曲的接插件和具备该接插件的半导体装置。接插件，与半导体芯片一起，向半导体装置所具备的该半导体装置的安装基板进行安装时，介于上述半导体芯片和上述安装基板之间。该接插件包括：由绝缘性树脂构成的绝缘性基板；岛，其形成在绝缘性基板的一个面上，通过粘接剂与半导体芯片的背面接合；放热焊盘，其在与绝缘性基板的一个面相反侧的另一面上，在相对于岛隔着绝缘性基板几乎对置的位置形成；放热通孔，其贯通绝缘性基板的一个面和另一个面之间而形成，将岛和放热焊盘可导热地连接。

Description

接插件及半导体装置
技术领域
本发明涉及接插件及具备该接插件(インタポ一ザ，interposer)的半导体装置。 
背景技术
近年来，为了在布线基板上高密度地安装半导体装置，多采用将可以对布线基板上进行表面安装的表面安装型封装。作为该表面安装型封装的代表，例如公知有BGA(Ball Grid Array：球栅阵列)封装。 
在应用BGA封装的半导体装置中，在接插件上搭载半导体芯片。接插件具备由玻璃环氧树脂构成的绝缘性基板。在绝缘性基板的一个面，配置与半导体芯片接合的岛；和通过焊线与半导体芯片的表面上的焊盘电连接的内部端子。另外，在绝缘性基板的另一个面，排列配置用于与安装基板(打印布线板)上的岛(电极)之间进行电连接的球状的外部端子。而且在绝缘性基板上形成有贯通其一个面和另一个面之间的通孔。通孔用金属材料填满，通过该通孔内的金属材料，将绝缘性基板的一个面上的内部端子和另一个面上的外部端子电连接。 
专利文献1：特开2001-181563号公报 
但是，在绝缘性基板的一个面上和另一个面上因为构成的不同，所以在半导体装置的周围的温度变化很大时，在绝缘性基板的一个面和另一个面之间产生热膨胀差，因此，在绝缘性基板存在发生翘曲(热翘曲)的顾虑。 
例如，在安装了功率IC的半导体芯片中，将其背面(半导体基板的背面)作为接地而工作。因此，在具备安装了功率IC的半导体芯片的半导体装置中采用BGA封装时，必须将岛与外部端子电连接且使用具有导电性的粘接剂(导电性粘接剂)，将半导体芯片的背面与岛接合。但是，  在采用了BGA封装的半导体装置中，作为将半导体芯片与岛接合的粘接剂，一般使用环氧树脂系粘接剂或绝缘膏等绝缘性粘接剂，现在，没有提供使用焊锡粘接剂这样的导电性粘接剂的技术。在使用焊锡粘接剂的情况下，必须为回流焊，但是在回流焊时，对载置半导体芯片的接插件(例如260℃左右)进行加热时，绝缘性基板的一个面中的热膨胀量与另一个面中的热膨胀量会产生偏差，绝缘性基板会发生翘曲。 
另外，在应用了BGA封装或LGA(Land Grid Array)封装的半导体装置中，因为将半导体芯片接合在由导热性低的树脂或陶瓷等构成的绝缘性基板，所以与使用了导热性优异的引线框的QFP(Quad Flat Pakage：四列平面封装)的半导体装置等相比，从半导体芯片发生的热量的散热不能充分进行，难以将半导体芯片的温度保持在容许的温度以下。近年来，伴随着半导体芯片的高功能化，半导体放热量增加，因此要求具有优异的放热功能的半导体装置。 
例如，在专利文献2中提出一种如下的半导体装置，其具备通过引线与半导体芯片的上面的电极连接的焊盘和通过粘接材料与半导体芯片接合的放热用电极(金属板等)，除了焊盘和放热用电极的一部分外，通过树脂密封其整体的构造。在该半导体装置中，可以将来自半导体芯片的发热通过放热用电极进行放热。 
但是，该半导体装置，具有使放热用电极和焊盘在电气上绝缘的构成，作为粘接材料，必须使用导热性低的绝缘性粘接剂或绝缘片。因此，难以将热量从半导体芯片传到至放热用电极，不能使来自半导体芯片的发热充分地放热。 
另外，在专利文献3中提出如下的半导体装置，其包括下面电极(facedown：倒装)型半导体芯片，其在下面(安装面)形成多个连接电极，且在下面的周边部形成周边增强用伪电极，在下面的中央部形成中央增强用伪电极；绝缘性基板，其在表面形成与各个连接电极连接的连接凸块、与周边增强用伪电极连接的周边增强用凸块和与中央增强用伪电极连接的中央增强用凸块。在绝缘性基板的背面，形成放热用导体层，该放热用导体层和中央增强用凸块通过贯通绝缘性基板的放热通孔(via)连接。在该半导体装置中，通过由导热性高的中央增强用伪电极、中央增强用凸块、放热通孔和放热用导体层构成导热路径，可以释放来自半导体芯片的热量。 
但是，在该半导体装置中，设置在半导体芯片的电极中，与放热用半导体层连接的电极仅是中央增强用伪电极，因为导热路径少，所以存在来自半导体芯片的发热不能充分放热的问题。另外，因为中央增强伪电极位于半导体芯片的下面的中央，所以存在来自半导体芯片整体的放热困难的问题。进而，因为半导体芯片为下面电极(倒装)型半导体芯片，所以存在在半导体芯片下面难以设置对于放热数量足够的中央增强用伪电极的问题。 
发明的内容 
本发明的第一目的在于提供一种可以防止绝缘性基板发生热翘曲的接插件和安装了该接插件的半导体装置。 
另外，本发明的第二目的在于提供一种具有优良的散热功能的半导体装置和其所使用的接插件。 
为达到上述第一目的的本发明的一个技术方案的接插件，与半导体芯片一起包含于半导体装置内，在该半导体装置向安装基板安装时，介于上述半导体芯片和上述安装基板之间，包括：由绝缘性树脂构成的绝缘性基板；岛，其形成在上述绝缘性基板的一个面上，通过粘接剂与上述半导体芯片的背面接合；放热焊盘(thermal pad)，其在与上述绝缘性基板的上述一个面相反侧的另一面上，在隔着上述绝缘性基板与上述岛对置的位置形成；放热通孔(thermal via)，其贯通上述绝缘性基板的上述一个面和上述另一个面之间而形成，可导热地连接上述岛和上述放热焊盘。 
另外，为了达到上述第一目的的本发明另一技术方案相关的半导体装置，包括：半导体芯片；由绝缘性树脂构成的绝缘性基板；岛，其形成在上述绝缘性基板的一个面上，通过粘接剂与上述半导体芯片的背面接合；放热焊盘，其在与上述绝缘性基板的上述一个面相反侧的另一面上，相对于上述岛隔着上述绝缘性基板对置的位置形成；放热通孔，其贯通上述绝缘性基板的上述一个面和上述另一个面之间而形成，将上述岛和上述放热通孔可导热地连接。 
绝缘性基板的一个面配置岛，其相反侧的另一个面，在隔着岛和绝缘性基板几乎相对的位置配置放热焊盘。而且，岛和放热焊盘通过贯通绝缘性基板的放热通孔可导热地连接。因此，即使半导体装置周围的温度急剧地变化，也可以在绝缘性基板的一个面和另一个面之间保持温度(热)均衡。其结果，可以防止绝缘性基板的一个面和另一个面之间发生热膨胀差，防止绝缘性基板的热翘曲的发生。 
特别是，放热焊盘，优选使用与岛相同的材料，形成与岛相同的形状(平面形状和厚度)。此时，相对于半导体装置的周围温度变化，可以在绝缘性基板的一个面和另一个面之间保持温度均衡，而且使岛的热膨胀量/热收缩量和放热焊盘的热膨胀量/热收缩量匹配。而且，可以更可靠地防止绝缘性基板地一个面和另一个面之间发生热膨胀差，有效地防止发生绝缘性基板的热翘曲。 
上述接插件，优选还包括：内部端子，其形成在上述绝缘性基板的上述一个面上，用于与上述半导体芯片电连接；外部端子，其形成在上述绝缘性基板的上述另一个面上，与上述安装基板上的连接盘(land)电连接；端子间连接通孔，其贯通上述绝缘性基板的上述一个面和上述另一个面之间而形成，并电连接上述内部端子和上述外部端子。 
根据这样的构成，绝缘性基板的一个面上的内部端子和另一个面上的外部端子通过端子间连接通孔电连接。因此，通过将外部端子与安装基板上的连接盘电连接，可以实现凸块与内部端子之间的电连接，进而，可以实现凸块和半导体芯片之间的电连接。 
另外，上述接插件优选包括放热凸块(thermal bump)，该放热凸块形成在上述放热焊盘上，以上述半导体装置安装在上述安装基板上的状态，与该安装基板对接。 
根据该构成，以半导体装置安装在安装基板的状态，形成在放热焊盘上的放热凸块与安装基板对接。因此，热量可以从放热焊盘通过放热凸块传导到安装基板。其结果，实现提高自半导体装置的放热性的效果。 
另外，上述岛、上述放热焊盘、上述放热通孔及上述放热凸块均具有导电性，上述粘接剂由金属材料构成，上述热连接盘，以上述半导体装置安装在上述安装基板的状态，与该安装基板上的地端子对接。 
根据这样的构成，岛、放热焊盘、放热通孔和放热凸块均具有导电性，且粘接剂由金属材料构成，因此半导体装置安装在安装基板，放热凸块与安装基板上的接地电极连接时，该接地电极和半导体芯片的背面通过放热凸块、放热焊盘、放热通孔和岛电连接。因此，可以以半导体装置安装在安装基板的状态，将半导体芯片的背面设定在接地电位。因此，作为半导体芯片，安装了功率IC的半导体芯片等，可以使用将半导体芯片的背面作为接地的半导体芯片，因此，可以确保半导体芯片的良好动作(例如，功率IC的动作)。 
另外，上述粘接剂优选为高熔点焊锡。 
这里所谓高熔点焊锡是指熔点在260℃以上的焊锡。 
根据这样的构成，使用高熔点的焊锡，在将半导体芯片的背面与岛接合的情况下，需要回流焊，但是在该回流焊时，搭载了半导体芯片的接插件即使加热到260℃以上的高温，也能够在绝缘性基板的一个面和另一个面之间保持温度(热)的均衡。其结果，可以防止在保持绝缘性基板的一个面和另一个面之间发生的热膨胀差，可以防止发生绝缘性基板的热翘曲。 
另外，上述放热通孔，优选比上述端子间连接通孔更高密度地配置。 
根据这样的构成，可以确保宽的从岛到放热焊盘的导热路径。因此，来自半导体芯片的发热可以良好地导入放热焊盘，发挥优良的放热功能。 
用于实现上述第二目的的本发明的一个技术方案相关的接插件，具备绝缘性基板，该绝缘性基板具有排列为矩阵状的过孔，且在表面设置导电性的岛，在与上述绝缘性基板中的上述岛对置的区域，除排列为矩阵状的过孔以外，设置有放热用过孔。 
另外，用于实现上述第二目的的本发明另一技术方案的半导体装置，具备：绝缘性基板，该绝缘性基板具有排列为矩阵状的过孔，且导电性的岛设置在表面；半导体芯片，其通过导电层被芯片焊接于上述岛，在与上述绝缘性基板中的上述岛对置的区域，除排列为矩阵状的过孔以外，还设置有放热用过孔。 
半导体芯片被芯片焊接的导电性岛，通过导电层与上述半导体芯片的下面大致整个区域接触。在岛的下侧，设置有配置成矩阵状的过孔和放热  用过孔。因此，通过导热性高的导电层、岛、过孔和放热用过孔，可以确保用于放热来自半导体芯片的发热的导热路径宽。其结果，可以发挥出色的放热功能。 
另外，所谓矩阵状，通过在平面的格子点排列上述过孔，上述过孔构成行或列的状态。但是，行和列不必垂直，也可以形成规定角(例如60°)。 
在上述绝缘性基板的背面形成金属端子，该金属端子与设置在上述绝缘性基板中的上述岛对置的区域的上述过孔电连接。 
根据上述构成，导热性高的金属端子(焊锡凸块等)与过孔电连接，因此，通过热传导路径从半导体芯片传递到过孔的热量，通过金属端子散热到外部(印刷布线板等)。因此，可以进一步提高放热功能。另外，在半导体芯片的下面(安装面)设置有接地电极，而且通过将上述金属端子与印刷布线板等的电极连接，可以使上述金属端子起到半导体装置的接地电极的作用。 
另外，上述过孔和/或放热用过孔中，填充导热性高的金属填充材料，因此可以更好地使来自半导体芯片的热量放热。其结果，可以进一步提高放热功能。 
本发明上述的其他目的、特征和效果，参照附加的附图，根据以下叙述的实施方式的说明更进一步明确。 
附图说明
图1是示意地表示本发明一实施方式相关的半导体装置的构成的剖面图。 
图2是与图1所示的半导体装置的安装基板对置的面的示意平面图。 
图3是示意地表示本发明第二实施方式相关的半导体装置的构成的平面图。 
图4是图3所示的半导体装置的示意剖面图(A-A线剖面图)。 
图5A是示意地表示本发明第三实施方式相关的半导体装置的岛形成区域中的绝缘性基板的平面图。 
图5B是示意地表示本发明第四实施方式相关的半导体装置的岛形成区域中的绝缘性基板的平面图。 
图6是图4所示的半导体装置所具备的接插件的示意剖面图。 
具体实施方式
以下，参照附图对本发明的实施方式进行详细地说明。 
图1是图解表示本发明一实施方式的半导体装置的构成的剖面图。该半导体装置，采用BGA(Ball Grid Array)的半导体装置，包括：半导体芯片1；搭载了半导体芯片1的接插件2；以及密封半导体芯片1和接插件2的与半导体芯片1相对置的面的密封树脂3。 
在构成半导体芯片1的基体的半导体基板(例如，硅基板)中，例如制作了功率IC。半导体芯片1的最表面用表面保护膜覆盖，在其周边部以多个焊盘(图中未示)从表面保护膜露出的状态设置。 
接插件2具有由绝缘性树脂(例如，玻璃环氧树脂)构成的绝缘性基板4。 
在绝缘性基板4的一个面(上面)4A中，在其中央部，形成俯视时具有与半导体芯片1几乎相同大小尺寸的矩形薄板状的岛5。另外，在绝缘性基板4的另一面4A，在围绕岛5的周边部，形成多个内部端子6。岛5和内部端子6例如由铜等金属构成，具有导电性。 
在岛5中，例如通过高熔点焊锡(熔点为260℃以上的焊锡)构成的粘接剂7，与半导体芯片1的背面粘接。另外，各个内部端子6例如通过由金属细线构成键合引线8与半导体芯片1的表面的各个焊盘连接(引线键合)。由此，半导体芯片1，其背面(半导体基板的背面)通过粘接剂7与岛5电连接，内部电路(图中未示)通过键合引线(bonding wire)8与内部端子6电连接。 
另一方面，绝缘性基板4的另一面(下面)4B，在其中央部(隔着绝缘性基板4，与岛5对置的位置)使用与岛5相同的金属材料，形成具有与岛5几乎相同形状(平面形状和厚度)的接插件9。而且，绝缘性基板4中，在岛5和放热焊盘9之间，贯通形成用于与其可导热地连接的多个放热通孔10。放热通孔10，例如形成贯通绝缘性基板4的过孔(via hole)，通过金属材料(例如铜)填满该通孔内而形成。由此，岛5和放热焊盘9通过多个放热通孔10可导热地连接，且是电连接。 
另外，在绝缘性基板4的另一个面4B，在围绕放热焊盘9的周边部，设置用于与安装基板(印刷布线板)11上的凸块(电极)12之间电连接的多个外部端子13。外部端子13例如使用焊锡等金属材料形成球状，隔着绝缘性基板4在与各个内部端子6对置的位置一个一个地配置，作为整体，如图2所示，整列排列成沿着绝缘性基板4的另一个面4B的周边部的四方形框状。而且，外部端子13和与其对置的内部端子6通过贯通绝缘性基板4的端子间连接过孔14电连接。端子间连接过孔14例如形成贯通绝缘性基板4的过孔，通过金属材料(例如铜)填满该过孔而形成。 
进一步，在绝缘性基板4的另一个面4B，设置用于与安装基板11上的接地电极15连接的多个放热凸块(bump)16。放热凸块16例如使用焊锡等金属材料形成为球状，配置在放热焊盘9上。 
另外，绝缘性基板4的另一个面4B，由焊锡抗蚀剂层17覆盖。外部端子13和放热凸块16以一部分从焊锡抗蚀剂层17中突出的状态设置。 
而且，该半导体装置，通过使绝缘性基板4的另一个面4B与安装基板11对置，将外部端子13与安装基板11上的连接盘12连接，实现对于安装基板11的表面安装。即，绝缘性基板4的一个面4A上的内部端子6和另一个面4B上的外部端子13通过端子间连接过孔14电连接，由此通过将外部端子13与安装基板11上的连接盘12连接，可以实现连接盘12与内部端子6之间的电连接，进而实现连接盘12与半导体芯片1之间的电连接。 
进而，在该半导体装置安装在安装基板11的状态下，放热凸块16与安装基板11上的接地电极15连接，由此，半导体芯片1的背面，通过高熔点焊锡构成的粘接剂7、岛5、放热通孔10、放热焊盘9和放热凸块16与接地电极15电连接。由此，可以将半导体芯片1的背面设定在接地电位，能够确保半导体芯片1的良好的动作(功率IC的动作)。 
这样，在将半导体芯片1的背面通过由高熔点的焊锡构成的粘接剂7与岛5粘接的构成中，通过粘接剂7所具有的导电性，可以实现半导体芯片1的背面与岛5之间的电连接。但是在使用高熔点焊锡构成的粘接剂7时，在岛5上配置粘接剂7(涂布膏状的高熔点焊锡)，在将半导体芯片1的背面接合在该岛5上后，需要使粘接剂7熔化的回流焊。在这样的回  流焊时，半导体芯片1和接插件2被加热到260℃以上的高温。此时，绝缘性基板4的一个面4A和另一个面4B之间的温度产生不均衡，因此绝缘性基板4的一个面4A和另一个面4B之间产生热膨胀差，绝缘性基板4发生热翘曲。 
因此，在绝缘性基板4的另一个面4B中，与岛隔着绝缘性基板几乎对置的位置配置放热焊盘。而且，岛5和放热焊盘9通过贯通绝缘性基板4的放热通孔10可导热地连接。因此，在回流焊等的时候，半导体装置的周围的温度即使急剧地变化，也可以保持绝缘性基板4的一个面4A和另一个面4B之间的温度(热量)的均衡。其结果，可以防止绝缘性基板4的一个面4A和另一个面4B之间产生热膨胀差，能够防止发生绝缘性基板7的热翘曲。 
进一步，放热焊盘9，因为使用与岛5相同的金属材料，形成为与岛5相同的形状，所以对于半导体装置的周围的温度变化，可以在绝缘性基板4的一个面4A和另一个面4B之间保持温度均衡，而且构成使岛5的热膨胀量/热收缩量与放热焊盘9的热膨胀量/热收缩量匹配。因此，能够更可靠地防止绝缘性基板4的一个面4A和另一个面4B之间产生热膨胀差，有效地防止绝缘性基板4发生热翘曲。 
而且，在半导体装置安装在安装基板11的状态下，形成在放热焊盘9上的放热凸块16与安装基板11上的接地电极连接，因此放热焊盘9的热量可以通过放热凸块16散热到安装基板11。 
另外，本实施方式中，岛5在俯视时具有与半导体芯片1几乎相同的尺寸，但是，岛5俯视时的尺寸也可以比半导体芯片1的俯视时的尺寸大，反之小也可以。 
另外，作为粘接剂7的一例选取了高熔点焊锡，但是粘接剂7是具有导电性且可以将半导体芯片1的背面与岛5接合(粘接)即可，例如也可以是银膏。 
图3是示意地表示本发明的第二实施方式相关的半导体装置的平面图。另外，图6是图3所示的半导体装置的剖面图(A-A线剖面图)。 
半导体装置110所具备的绝缘性基板121，是由浸渍了玻璃纤维的双马来酰亚胺-三嗪树脂(BT树脂)构成的。另外，作为绝缘性基板121  只要是具有绝缘性的即可，没有特别的限制，可以例举将玻璃纤维等加强材料浸渍在双马来酰亚胺-三嗪树脂(BT树脂)、环氧树脂、聚酯树脂、聚酰亚胺树脂、苯酚树脂这些树脂中而得到基板、或由陶瓷等构成的基板。 
绝缘性基板121的表面的中央部分中，形成具有与半导体芯片111的下面(安装面)几乎相同面积的岛122。岛122，是Cu层构成的。另外，在Cu层上，也可以形成Ni层或Au层等。岛122只要具有导电性即可，没有特别的限定。 
绝缘性基板121的表面的周边部分，形成由Cu层等构成的多个导体电路123。导体电路123，具有从半导体装置110的周边部分开始延伸至中央部分的图案(参照图3)。各个导体电路123的周边侧的端部，沿着半导体装置110的各个边等间隔地排列，在其端部的上面，形成焊接焊盘124。焊接焊盘124由Ni层或Au层等构成。 
在绝缘性基板121的表面形成焊锡抗蚀剂层125，该焊锡抗蚀剂层125覆盖除了岛122和焊接焊盘124以外的所有表面区域。 
在岛122中，通过导电层112芯片焊接有半导体芯片111。作为半导体芯片111可以使用各种芯片，其具体的功能或内部电路构成没有特别的限定。 
在半导体芯片111的上面，设置有多个电极111a。各个电极111a和焊接焊盘124通过引线114电连接。在图3中，为了说明的方便，电极111a和引线114没有图示。 
绝缘性基板121中，在包括岛122的形成区域(岛122所接触的区域)的内部和外部两方面，整体上形成排列为矩阵状(纵8个×横8个)的64个过孔126(参照图3)。其中，岛122的形成区域，排列纵4个×横4个的过孔126。过孔126的直径为120～150μm左右。过孔126通过对穿设在绝缘性基板121上的贯通孔的壁面进行无电解镀敷或电解镀敷等形成金属薄膜，对该贯通孔填充填充材料。 
进一步，在岛122的形成区域中的绝缘性基板121中，除了排列为纵4个×横4个的过孔126以外，还形成9个放热用的过孔127(参照图3)。放热用过孔127从相邻的4个过孔126空以相等间隔而配置。放热用过孔127，通过对穿设在绝缘性基板121上的贯通孔的壁面进行无电解镀敷或  电解镀敷等形成金属膜，进而，对该贯通孔填充填充材料。即放热用过孔127具有与过孔126同样的形状和构成。但是，在图3以后的各个图中，为了易于区别过孔126和放热用过孔127，对放热用过孔127赋予网状图案表示。 
另外，排列在岛122的形成区域的过孔126和放热用过孔127与岛122电连接。在本实施方式中，采取了过孔126及放热用过孔127与岛122电连接的构成，但是也可以将过孔126及放热用过孔127与岛122绝缘。 
在绝缘性基板121的背面的中央部分，形成与岛122具有大致相同面积的导体层128，导体层128电连接有过孔126和放热用过孔127。另外，绝缘性基板121的背面的周边部分，形成有与各个过孔126电连接的导体层128。这些导体层128由Cu构成，另外，在绝缘性基板121的背面，形成覆盖除了导体层128的一部分(过孔126的对置部分)的背面全部区域的焊锡抗蚀剂层130。 
在导体层128的露出之处，形成有Ni层或Au层等构成的焊锡焊盘29，焊锡焊盘29中形成焊锡凸块(金属端子)31。在本实施方式中，对于绝缘性基板121的背面预先形成焊锡凸块31的情况进行说明。例如，也可以在安装时使用焊锡球或焊锡膏等直接安装在印刷布线板。 
在半导体装置110中，按照覆盖绝缘性基板121的上面整体的方式形成密封半导体芯片111的树脂封装部119。树脂封装部119例如由包含环氧树脂等树脂组成物构成。另外，在图3中，没有图示树脂封装部119。 
芯片焊接了半导体芯片111后的岛122，通过导电层122与半导体芯片111的下面的几乎整个区域接触。在岛122的下侧设置排列成矩阵状的过孔126和放热用过孔127。因此，如图6所示，通过导热性高的导电层112、岛122、过孔126和放热用过孔127，可以确保用于放热来自半导体芯片111的发热的宽的导热路径。因此，可以发挥良好的放热功能。 
另外，从导热的观点看，不区别过孔126和放热用过孔127，可以认为它们是与岛122和作为放热焊盘的导体层128可导热地连接的放热通孔。 
岛122的形成区域中的绝缘性基板121的背面，优选形成与过孔126电连接的焊锡连接盘(金属端子)31。如果导热性高的焊锡凸块31与过  孔126电连接，则从半导体芯片111传递到过孔126的热量，可以进一步通过焊锡凸块31散热到外部(印刷布线板等)，可以进一步提高放热功能。 
另外，过孔126和/或放热用过孔127中优选填充导热性高的金属填充材料。此时，可以良好地散热来自半导体芯片11的发热。其结果，可以进一步提高放热功能。 
在本实施方式中，放热用过孔127的直径与过孔126的直径相同，对放热用过孔127自邻接的四个过孔126空以等间隔配置的情况进行了说明，但是放热用过孔127的形状和配置没有特别的限定，例如可以采用图5A或图5B所示的形状和配置。 
图5A是示意地表示第三实施方式相关的半导体装置的岛形成区域中的绝缘性基板的平面图。 
在岛形成区域中的绝缘性基板132中，形成排列为矩阵状(纵4个×横4个)16个过孔136。另外，放热用过孔137在各个过孔136间即自相邻的4个过孔136空以等间隔而配置，但是放热用过孔137的直径比过孔136的直径大。 
这样，通过将放热用过孔137的直径做得比过孔136的直径大，可以确保宽的导热路径，提高放热效率。另外，如果开口面积相同，从抑制成本增大的角度考虑，则优选加大放热用过孔137的直径，减少贯通孔的数量。 
图5B是示意地表示第四实施方式相关的半导体装置的岛形成区域中的绝缘性基板的平面图。 
在岛形成区域中的绝缘性基板142中，形成排列为矩阵状(纵4个×横4个)的16个过孔146。另外，放热用过孔47，由具有比过孔146的直径更大的直径的第一放热用过孔147a和比过孔146的直径更小的直径的第二放热用过孔147b构成，第一放热用过孔147a在各个过孔146之间即自相邻的4个过孔146空以等间隔而配置。另外，第二放热用过孔147b配置在相邻的两个过孔146的中间。 
这样，放热用过孔的直径，不需要必需为一种，也可以使用具有不同直径的放热用过孔147a、147b。另外，这样，通过形成具有不同的直径的  放热用过孔147a、147b，可以确保绝缘性基板142的机械强度的同时，可以加大由放热用过孔147a、147b所形成的开口面积。 
在本发明中，如图3、图5A和图5B所示，优选在岛形成区域中，在配置为矩阵状的所有过孔之间，配置放热用过孔。可以从半导体芯片的整体均匀地放热，因此可以防止半导体芯片温度局部地上升。 
图6是图4所示的半导体装置110所具备的接插件的示意剖面图。 
使用该接插件120，可以制造放热性能良好的半导体装置110。 
接着，对接插件120的制造方法和使用接插件120的半导体装置110的制造方法进行说明。 
(A)以绝缘性基板121作为起始材料，首先，在绝缘性基板121的表面形成岛122和导体电路123，同时在绝缘性基板121的背面形成导体层128。岛122、导体电路123和导体层128可以在绝缘性基板121的两面通过无电解镀敷等形成整层(ベタ)的金属层之后，通过施以蚀刻处理而形成。另外，也可以通过对敷铜基板施以蚀刻处理而形成。 
(B)通过钻孔机或激光器等对绝缘性基板121穿设矩阵状贯通孔(以下称为第一贯通孔)。第一贯通孔为过孔126，第一贯通孔的直径例如为120～150μm左右。 
进而，在岛23的形成区域通过钻孔机或激光器等穿设贯通孔(以下，称为第二贯通孔)。第二贯通孔为放热用过孔127，第二贯通孔的直径没有特别的限定。 
在将第二贯通孔的直径做成与第一贯通孔的直径相同时，在形成第二贯通孔时可以直接使用用于形成第一贯通孔的装置等的设定，因此可以抑制贯通孔形成相关的时间的增加。另一方面，在将第二贯通孔的直径做得与第一贯通孔的直径不同时(混合存在不同种类直径时)，可以确保贯通孔间的间隔的同时形成多个贯通孔，因此可以提高放热效果。另外，第二贯通孔不必需要所有为相同的直径，直径不同的孔也可以多种混合存在。另外，如果开口面积相同，从抑制成本增大的角度考虑，优选增大贯通孔的直径减少贯通孔的数量。 
接着，通过施以无电解镀敷，进一步施以电解镀敷，在贯通孔(第一贯通孔和第二贯通孔)的壁面形成金属薄膜，进一步对该贯通孔填充填充  材料，由此形成过孔126和放热用过孔127。作为上述填充材料，没有特别的限定，例如可以例举树脂填充材料、金属填充材料，但是从确保宽的导热路径提高放热效果的角度考虑，优选使用金属填充材料。作为金属填充材料，例如可以例举含有金属粒子的导电性膏。另外，通过镀敷填充上述贯通孔，也可以形成过孔126和放热用过孔127。另外，也可以对过孔126和放热用过孔127施以盖镀敷(蓋めつき)。 
(C)接着，在绝缘性基板121的表面，通过辊涂机或帘涂机等涂布未硬化的焊锡抗蚀剂组成物，在按压形成薄膜状的焊锡抗蚀剂组成物之后，通过施以硬化处理，形成焊锡抗蚀剂层125。在绝缘性基板121的背面也同样地形成焊锡抗蚀剂层130。 
接着，通过激光处理或曝光显像处理在焊锡抗蚀剂层125的规定位置形成开口，在露出之处通过进行Ni镀敷或Au镀敷，用Ni层或Au层覆盖岛122，且形成焊接焊盘124。另外，对于焊锡抗蚀剂层130也进行同样的处理，形成焊锡焊盘29。接着，在焊锡焊盘29上涂布焊锡膏或载置焊锡球，通过回流焊形成焊锡凸块31。 
经过上述(A)～(C)工序，可以制造接插件120(参照图6) 
(D)接着，对接插件120的岛122涂布焊锡膏或Ag膏，将半导体芯片111搭载在所涂布的焊锡膏上，通过回流焊将半导体芯片111隔着导电层112芯片焊接于岛122。 
接着，使用引线将设置在半导体芯片111上面的电极111a和焊接焊盘124引线键合。而且，以覆盖绝缘性基板121的上面整体的方式用含有环氧树脂等树脂组成物形成树脂封装部119，由此可以制造半导体装置110。 
另外，在图3～图6的构成中，也可以使在岛形成区域内配置的过孔的直径与在岛形成区域外配置的过孔的直径不同。 
以上，说明了本发明的几个实施方式，但是本发明还可以用另外的方式实施。例如，绝缘性基板采取一层的基板，但是绝缘性基板也可以层叠多个板状体。 
另外，岛采取具有与半导体芯片下面(安装面)大致相同大小的矩形形状，但是岛的形状没有特别的限定。 
另外，采取使用了BGA的半导体装置，但是本发明也可以使用在绝缘性基板上排列多个连接盘(薄板状的外部端子)的、所谓采用LGA(LandGrid Array)的半导体装置。另外，并不局限于BGA或LGA等表面安装型封装，也可以适用于采用插入型安装封装的半导体装置，插入型安装封装的半导体装置是将半导体装置的导线插入形成在安装基板的通孔，实现半导体装置对安装基板的安装的类型。 
另外，在专利请求的范围所记载的事项范围内，可以施以各种设定变更。即上述的实施方式不过是为明确本发明的技术内容而使用的具体例，本发明不能局限于该具体例进行解释，本发明的精神和范围仅由附加的权利要求的范围进行限定。 
该申请，与2005年6月6日向日本国专利局提出的特原2005-165801号和2005年8月22日向日本国专利局提出的特原2005-240286号相对应，这里通过引用这些申请的所有公开而加入。 

Claims (12)

1.一种接插件，与半导体芯片一起包含于半导体装置内，在该半导体装置向安装基板安装时，介于上述半导体芯片和上述安装基板之间，其特征在于，
包括：
由绝缘性树脂构成的绝缘性基板；
岛，其形成在上述绝缘性基板的一个面上，通过粘接剂与上述半导体芯片的背面接合；
放热焊盘，其在与上述绝缘性基板的上述一个面相反侧的另一面上，在隔着上述绝缘性基板与上述岛对置的位置形成；
放热通孔，其贯通上述绝缘性基板的上述一个面和上述另一个面之间而形成，可导热地连接上述岛和上述放热焊盘，
该接插件还包括：内部端子，其形成在上述绝缘性基板的上述一个面上，用于与上述半导体芯片电连接；
外部端子，其形成在上述绝缘性基板的上述另一个面上，用于与上述安装基板上的连接盘电连接；
端子间连接通孔，其贯通上述绝缘性基板的上述一个面和上述另一个面之间而形成，并电连接上述内部端子和上述外部端子；和
放热凸块，其形成在上述放热焊盘上，以上述半导体装置安装在上述安装基板的状态，与该安装基板对接，
上述岛、上述放热焊盘、上述放热通孔及上述放热凸块均具有导电性，
上述粘接剂由金属材料构成，
上述放热凸块，以上述半导体装置安装在上述安装基板的状态，与该安装基板上的接地端子对接。
2.根据权利要求1所述的接插件，其特征在于，
上述粘接剂为熔点在260℃以上的焊锡。
3.根据权利要求1或2所述的接插件，其特征在于，
上述放热通孔，比上述端子间连接通孔更高密度地配置。
4.根据权利要求1或2所述的接插件，其特征在于，
在上述绝缘性基板中形成排列为矩阵状的过孔，
在上述绝缘性基板中的与上述岛对置的区域，除排列为矩阵状的过孔以外，还设置有放热用过孔。
5.根据权利要求4所述的接插件，其特征在于，
在上述绝缘性基板的背面形成有金属端子，该金属端子与在上述绝缘性基板中的上述岛面对的区域所设置的上述过孔电连接。
6.根据权利要求5所述的接插件，其特征在于，
上述过孔和/或上述放热用过孔中填充有金属填充材料。
7.一种半导体装置，其特征在于，包括：
半导体芯片；
由绝缘性树脂构成的绝缘性基板；
岛，其形成在上述绝缘性基板的一个面上，通过粘接剂与上述半导体芯片的背面接合；
放热焊盘，其在与上述绝缘性基板的上述一个面相反侧的另一面上，隔着上述绝缘性基板在与上述岛对置的位置形成；和
放热通孔，其贯通上述绝缘性基板的上述一个面和上述另一个面之间而形成，可导热地连接上述岛和上述放热焊盘，
上述半导体装置还包括：内部端子，其形成在上述绝缘性基板的上述一个面上，用于与上述半导体芯片电连接；
外部端子，其形成在上述绝缘性基板的上述另一个面上，用于与安装上述半导体装置的安装基板上的连接盘之间的电连接；
端子间连接通孔，其贯通上述绝缘性基板的上述一个面和上述另一个面之间而形成，电连接上述内部端子和上述外部端子；和
放热凸块，其形成在上述放热焊盘上，以上述半导体装置安装在上述安装基板的状态，与该安装基板对接，
上述岛、上述放热焊盘、上述放热通孔及上述放热凸块均具有导电性，
上述粘接剂由金属材料构成，
上述放热凸块，以上述半导体装置安装在上述安装基板的状态，与该安装基板上的接地端子对接。
8.根据权利要求7所述的半导体装置，其特征在于，
上述粘接剂为熔点为260℃以上的焊锡。
9.根据权利要求7或8所述的半导体装置，其特征在于，
上述放热通孔，比上述端子间连接通孔更高密度地配置。
10.根据权利要求7或8所述的半导体装置，其特征在于，
上述绝缘性基板中形成排列为矩阵状的过孔，
在上述绝缘性基板中的与上述岛对置的区域，除排列为矩阵状的过孔以外，还设置有放热用过孔。
11.根据权利要求10所述的半导体装置，其特征在于，
在上述绝缘性基板的背面形成有金属端子，该金属端子与在上述绝缘性基板中的上述岛面对的区域所设置的上述过孔电连接。
12.根据权利要求11所述的半导体装置，其特征在于，
上述过孔和/或上述放热用过孔中填充有金属填充材料。
CN2006800201220A 2005-06-06 2006-06-02 接插件及半导体装置 Active CN101194360B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2005165801A JP4828164B2 (ja) 2005-06-06 2005-06-06 インタポーザおよび半導体装置
JP165801/2005 2005-06-06
JP240286/2005 2005-08-22
JP2005240286A JP5285204B2 (ja) 2005-08-22 2005-08-22 半導体装置及び半導体装置製造用基板
PCT/JP2006/311099 WO2006132151A1 (ja) 2005-06-06 2006-06-02 インタポーザおよび半導体装置

Publications (2)

Publication Number Publication Date
CN101194360A CN101194360A (zh) 2008-06-04
CN101194360B true CN101194360B (zh) 2012-07-25

Family

ID=37559854

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800201220A Active CN101194360B (zh) 2005-06-06 2006-06-02 接插件及半导体装置

Country Status (2)

Country Link
JP (1) JP4828164B2 (zh)
CN (1) CN101194360B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006132151A1 (ja) * 2005-06-06 2006-12-14 Rohm Co., Ltd. インタポーザおよび半導体装置
JP4585416B2 (ja) * 2005-09-22 2010-11-24 富士通株式会社 基板の反り低減構造および基板の反り低減方法
KR100839075B1 (ko) 2007-01-03 2008-06-19 삼성전자주식회사 아이씨 패키지 및 그 제조방법
TW201029230A (en) 2009-01-23 2010-08-01 Everlight Electronics Co Ltd Light emitting diode package
US8897046B2 (en) 2009-12-25 2014-11-25 Rohm Co., Ltd. DC voltage conversion module, semiconductor module, and method of making semiconductor module
WO2011125546A1 (ja) 2010-03-31 2011-10-13 京セラ株式会社 インターポーザー及びそれを用いた電子装置
US8227840B2 (en) * 2010-11-24 2012-07-24 Nanya Technology Corp. Integrated circuit device and method of forming the same
KR20120082190A (ko) * 2011-01-13 2012-07-23 삼성엘이디 주식회사 발광소자 패키지
US9554453B2 (en) 2013-02-26 2017-01-24 Mediatek Inc. Printed circuit board structure with heat dissipation function
TWI535346B (zh) * 2014-12-10 2016-05-21 上海兆芯集成電路有限公司 線路基板和封裝結構
US9515017B2 (en) 2014-12-18 2016-12-06 Intel Corporation Ground via clustering for crosstalk mitigation
KR102486558B1 (ko) * 2015-06-24 2023-01-10 삼성전자주식회사 회로 기판 및 이를 구비한 반도체 패키지
US9922920B1 (en) * 2016-09-19 2018-03-20 Nanya Technology Corporation Semiconductor package and method for fabricating the same
US9978731B1 (en) * 2016-12-28 2018-05-22 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package module
US10971461B2 (en) * 2018-08-16 2021-04-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
DE102019121191B4 (de) 2018-08-16 2022-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. Halbleitervorrichtung und herstellungsverfahren
CN111834329B (zh) * 2020-06-30 2021-12-24 江苏长电科技股份有限公司 一种半导体封装结构及其制造方法
CN113224033A (zh) * 2021-04-23 2021-08-06 中国电子科技集团公司第二十九研究所 一种基于bga封装的收发模块

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08139226A (ja) * 1994-11-04 1996-05-31 Sony Corp 半導体回路装置及びその回路実装方法
JPH11121643A (ja) * 1997-10-09 1999-04-30 Hitachi Ltd 半導体装置
JP2003297966A (ja) * 2002-03-29 2003-10-17 Mitsubishi Electric Corp 半導体装置
JP2005057099A (ja) * 2003-08-06 2005-03-03 Renesas Technology Corp 半導体装置およびその製造方法
JP2005101365A (ja) * 2003-09-25 2005-04-14 Kyocera Corp 電子装置
JP2005101366A (ja) * 2003-09-25 2005-04-14 Kyocera Corp 高周波モジュール

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP特开2003-297966A 2003.10.17
JP特开平11-121643A 1999.04.30

Also Published As

Publication number Publication date
CN101194360A (zh) 2008-06-04
JP2006339596A (ja) 2006-12-14
JP4828164B2 (ja) 2011-11-30

Similar Documents

Publication Publication Date Title
CN101194360B (zh) 接插件及半导体装置
US8022532B2 (en) Interposer and semiconductor device
US6201302B1 (en) Semiconductor package having multi-dies
CN104064551B (zh) 一种芯片堆叠封装结构和电子设备
US10756075B2 (en) Package-on-package type semiconductor package and method for manufacturing the same
US20030006494A1 (en) Thin profile stackable semiconductor package and method for manufacturing
CN101582395B (zh) 布线基板
CN103620772A (zh) 具有堆叠的面朝下连接的裸片的多芯片模块
US7183652B2 (en) Electronic component and electronic configuration
US20090039490A1 (en) Mounting assembly of semiconductor packages prevent soldering defects caused by substrate warpage
US6335271B1 (en) Method of forming semiconductor device bump electrodes
CN103811428A (zh) 用于具有保护环的倒装芯片衬底的方法和装置
US6441486B1 (en) BGA substrate via structure
US6653219B2 (en) Method of manufacturing bump electrodes and a method of manufacturing a semiconductor device
KR20100137183A (ko) 반도체 패키지의 제조 방법 및 이에 의해 제조된 반도체 패키지
JP5968713B2 (ja) 半導体装置
TWI397164B (zh) 矽穿孔連通延伸之晶片封裝構造
KR101037827B1 (ko) 반도체 패키지
KR20080051658A (ko) 인쇄회로기판 및 그 제조 방법, 상기 인쇄회로기판을 갖는반도체 패키지 및 그 제조 방법
KR101089647B1 (ko) 단층 패키지 기판 및 그 제조방법
JP4503611B2 (ja) 半導体装置及びその製造方法
JP2007059486A (ja) 半導体装置及び半導体装置製造用基板
CN221979451U (zh) 存储器的芯片封装结构及存储装置
KR101185857B1 (ko) Ｂｇａ 타입 스택 패키지 및 이를 이용한 멀티 패키지
KR20100097845A (ko) 범프 구조물 및 이를 갖는 반도체 패키지

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20200619

Address after: Rika Univ.

Patentee after: Achilles technologies

Address before: Kyoto Japan

Patentee before: Rohm Co.,Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20201116

Address after: No.8, Lixing 6th Road, Xinzhu City, Xinzhu Science Industrial Park, Taiwan, China

Patentee after: Taiwan Semiconductor Manufacturing Co.,Ltd.

Address before: Rika Univ.

Patentee before: Achilles technologies