Nothing Special   »   [go: up one dir, main page]

CN101123231B - 微机电系统的晶圆级芯片尺寸封装结构及其制造方法 - Google Patents

微机电系统的晶圆级芯片尺寸封装结构及其制造方法 Download PDF

Info

Publication number
CN101123231B
CN101123231B CN200710131491.3A CN200710131491A CN101123231B CN 101123231 B CN101123231 B CN 101123231B CN 200710131491 A CN200710131491 A CN 200710131491A CN 101123231 B CN101123231 B CN 101123231B
Authority
CN
China
Prior art keywords
mechanical system
mems
chip
wafer
micro electro
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200710131491.3A
Other languages
English (en)
Other versions
CN101123231A (zh
Inventor
王之奇
俞国庆
徐琴琴
王蔚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Wafer Level CSP Co Ltd
Original Assignee
CHINA WLCSP Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CHINA WLCSP Ltd filed Critical CHINA WLCSP Ltd
Priority to CN200710131491.3A priority Critical patent/CN101123231B/zh
Publication of CN101123231A publication Critical patent/CN101123231A/zh
Priority to US12/132,641 priority patent/US7781250B2/en
Application granted granted Critical
Publication of CN101123231B publication Critical patent/CN101123231B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00301—Connecting electric signal lines from the MEMS device with external electrical signal lines, e.g. through vias
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/097—Interconnects arranged on the substrate or the lid, and covered by the package seal
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0118—Bonding a wafer on the substrate, i.e. where the cap consists of another wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Micromachines (AREA)

Abstract

本发明涉及微机电系统的晶圆级芯片尺寸封装结构及制造方法，在微机电系统芯片外围密布排列焊垫，芯片正面设有保护外盖，在芯片和保护外盖之间设有空腔壁，空腔壁的材质为高分子感光型耐蚀刻可压合的密封性材料，保护外盖通过空腔壁与芯片正面相粘结，芯片上的微机电部件容纳在空腔壁与微机电系统芯片构成的空腔内；在沟槽处和微机电系统芯片背面包覆绝缘层，在焊垫横向侧的暴露面和绝缘层背面沉积有外引线，在形成开孔的外引线上覆有焊接掩模，在外引线底端附着焊接凸起，焊垫通过外引线与焊接凸起电连通。本发明成功解决了封装的密封性和晶圆厚度过厚不利于等离子体蚀刻等问题，既大大减小了芯片封装后的体积，又显著降低了封装的成本。

Description

微机电系统的晶圆级芯片尺寸封装结构及其制造方法
技术领域
本发明涉及一种晶圆级芯片尺寸封装结构，尤其涉及一种针对微机电系统(MEMS)的晶圆级芯片尺寸封装结构以及制造该封装结构的方法，属于集成电路封装技术领域。
背景技术
随着半导体工业电子器件微型化和电路集成密度的增加，芯片尺寸封装技术(CSP)得到了迅速发展，其封装尺寸与半导体芯片尺寸相似。美国JEDEC对CSP的定义是：芯片封装面积小于或等于芯片面积120％的封装称为CSP。与传统的封装技术如引线结合法、自动带载结合法(TAB)、倒装芯片等相比，CSP具有以下优点：①近似芯片尺寸的超小型封装；②保护裸芯片；③电、热性优良；④封装密度高；⑤便于测试；⑥便于焊接、安装和修整更换。芯片尺寸封装可以在单个芯片上直接进行封装，也可以在整片晶圆上进行封装后，再把封装完的晶圆切割得到封装芯片，且封装的芯片与裸片在X/Y方向上的尺寸完全一致。后一种方式称之为晶圆级芯片尺寸封装(WLCSP)。晶圆级芯片尺寸封装通常是把半导体芯片上外围排列的焊垫通过再分布过程分布成面阵排列的大量金属焊球，有时被称为焊料凸起。由于它先在整片晶圆上进行封装和测试，然后再切割，因而有着更明显的优势：首先是工艺工序大大优化，晶圆直接进入封装工序；而传统工艺在封装之前要对晶圆进行切割、分类；所有集成电路一次封装，刻印工作直接在晶圆上进行，封装测试一次完成，有别于传统组装工艺；生产周期和成本大幅下降。
以色列Shellcase公司开发的ShellOP、ShellOC和ShellUT的先进WLCSP技术为影像传感器的晶圆级封装提供了比较完善的解决方案。与其它封装方法不同，Shellcase公司的封装工艺不需要引线框架或引线结合。简而言之，ShellOP制程采用玻璃/硅/玻璃的三明治结构，获得图像传感能力，并且保护影像传感器免受外部环境的污染。ShellOC制程采用相同的三明治结构，但在第一玻璃层上，通过使用旋转涂布感光型环氧树脂再曝光显影的方法，构建了空腔壁(cavity wall)，从而得到了额外的空腔，用于容纳上述影像传感器和其上的微透镜，这样成像质量会进一步提高，因此ShellOC是一种封装带有微透镜的影像传感器的技术方案。在ShellUT封装中，空腔仍被保留，但第二玻璃层被去除，以使相关的封装厚度减小。
图1所示ShellOC封装芯片的横截面图，带有空腔壁的顶部玻璃覆盖以保护带有焊垫的芯片，环氧树脂使第二玻璃与芯片结合。在此结合之前，使用光刻技术和等离子体体刻蚀技术，这样芯片上的焊垫已经被部分暴露。当焊接掩模被涂覆在玻璃上后，随后进行开槽，从而通过沉积，使反向引线以“T”形结合的形式电连通到焊垫。引线被涂覆有保护性焊接掩模，焊接掩模是介电材料，能够阻止引线与外部接触，使其电绝缘，并保护引线表面抵抗侵蚀。焊接凸起被贴覆在引线底端，适用众所周知的方法进行印刷电路板的装配；焊料凸起可用已知的方法，例如网版印刷来形成。图2示意了ShellOP封装芯片的截面结构；图3示意了ShellUT封装芯片的截面结构。
上述几项技术主要被用来封装光学和影像传感器，例如集成在硅晶片上的电荷耦合器件(CCD)或CMOS成像器。对于微机电系统，由于其区别于一般IC芯片的特殊性，上述封装方法并不能完全适用。
微机电系统(Micro ElectroMechanical System——MEMS)，是融合了硅微加工、LIGA和精密机械加工等多种加工技术，并应用现代信息技术构成的微型系统。完整的微机电系统是由微传感器、微执行器、信号处理和控制电路、通讯接口和电源等部件组成的一体化的微型器件系统。将信息的获取、处理和执行集成在一起，组成具有多功能的微型系统，集成于大尺寸系统中，从而大幅度地提高系统的自动化、智能化和可靠性水平。沿着系统及产品小型化、智能化、集成化的发展方向，可以预见，微机电系统会给人类社会带来一次技术革命。
与IC芯片相似，消费类电子也应该是MEMS芯片的最大市场，经过十几年的发展，MEMS芯片已经相当成熟，但是，很多芯片却没有得到实际应用，其主要原因就是没有解决封装问题。传统的MEMS封装方式为金属封装和陶瓷封装，不仅体积大，成本也很高，往往占去整个MEMS器件成本的50～80％，限制了MEMS技术在价格敏感度高的消费类电子市场的应用。使用晶圆级芯片尺寸封装，可以减小MEMS封装体积、降低成本，尽管MEMS封装采用许多与IC封装相似的技术，却不能简单地将IC封装技术直接用于MEMS器件的封装中。MEMS封装的功能包括了IC封装的功能部分，即电源分配、信号分配和散热等，但由于MEMS的特殊性、复杂性和MEMS应用的广泛性，封装的要求非常严格且不一。
具体来说，根据产品的不同，其MEMS封装成品的腔体中往往需要保持高真空或充惰性气体，因而对于气体密封性有着更严格的要求，传统Shellcase制程中使用的环氧树脂无法保证好的气密性。此外，对于需充惰性气体的微机电系统，一般其气体量越多产品性能越好，因此需要在用来保护的外盖上开槽以容纳更多气体。但是在开槽之后，由于表面凹凸不平，就无法使用直接旋转涂布的方法制造空腔壁；因此必须在开槽之前，先在平整的基板上制造空腔壁，然后再通过蚀刻制造出空腔凹槽，这就要求空腔壁的材料必须能耐受蚀刻过程，并在蚀刻后仍能保持良好的压合性能。另外，光学传感器芯片由于结构简单，其晶圆在等离子体蚀刻前能够被研磨到100微米左右；而微机电系统由于其复杂的结构，其芯片厚度需保持在400～500微米左右，一般的等离子体蚀刻工艺在如此厚度下无法保证开槽的形状和整体均一性。
总体上，与适合影像传感器的Shellcase封装流程相比，微机电系统的晶圆级封装主要有以下技术难点：①需要特殊的封装材料制作空腔壁以保证好的气密性；②保护基板上既要有空腔壁又要开槽；③芯片过厚无法使用一般等离子体蚀刻工艺。
发明内容
本发明的目的是提供一种微机电系统的晶圆级芯片尺寸封装结构及其制造方法，旨在有效解决封装的密封性和晶圆厚度过厚不利于等离子体蚀刻等问题。
本发明的目的通过以下技术方案来实现：
微机电系统的晶圆级芯片尺寸封装结构，包括：微机电系统芯片，微机电系统芯片外围密布排列焊垫，设于微机电系统芯片正面的保护外盖，其特征在于：在所述微机电系统芯片和保护外盖之间设有空腔壁，所述空腔壁的材质为高分子感光型耐蚀刻可压合的密封性材料，保护外盖通过空腔壁与芯片正面相粘结，微机电系统芯片上的微机电部件容纳在空腔壁与微机电系统芯片构成的空腔内；在沟槽处和微机电系统芯片背面包覆绝缘层，在焊垫横向侧的暴露面和绝缘层背面沉积有外引线，在形成开孔的外引线上覆有焊接掩模，在外引线底端附着焊接凸起，从而，焊垫通过外引线与焊接凸起电连通，实现电信号的输入和输出。
进一步地，上述的微机电系统的晶圆级芯片尺寸封装结构，所述空腔壁的材质为苯并环丁烯。在空腔壁与保护外盖之间设有钝化层，空腔壁的材质为玻璃胶。所述保护外盖的材质为玻璃或硅。
更进一步地，上述的微机电系统的晶圆级芯片尺寸封装结构，所述保护外盖上开有由空腔壁所界定的凹槽；所述凹槽中充有微机电系统芯片所需的带压力的气体。
更进一步地，上述的微机电系统的晶圆级芯片尺寸封装结构，所述焊接掩模的材质为热塑性感光型树脂；所述外引线为Al/Ni结构，还可以是充当粘附层、阻挡层和金属连接层作用的任何结构；所述焊接凸起的材质为无铅锡膏。
再进一步地，微机电系统的晶圆级芯片尺寸封装结构的制造方法，其特征在于：
提供一微机电系统晶圆，其上包含有若干个独立的微机电系统芯片，每个芯片中间包含有微机电系统，外围分布若干焊垫；
提供一保护外盖基板，其上分布有若干空腔壁，其位置与微机电系统晶圆上芯片的位置一一对应，界定所有保护外盖；将微机电系统晶圆与保护外盖进行精确对位和压合，微机电系统被容纳在空腔中；
将微机电系统晶圆进行减薄，通过先机械半切再进行等离子体蚀刻的方法使焊垫部分暴露；
在沟槽中填充绝缘物，再在微机电系统晶圆背面旋转涂布绝缘物，从而形成绝缘层；通过机械半切使焊垫的横侧面暴露；
通过物理溅射金属、光刻处理和电镀工艺，制作出外引线；
在外引线上覆盖感光型绝缘材料(比如热塑性感光型树脂)作为焊接掩模，在需焊接处留下开口，通过丝网印刷的方法形成焊接凸点；
切割微机电系统晶圆和保护外盖，形成单个的晶圆级封装结构。
再进一步地，微机电系统的晶圆级芯片尺寸封装结构的制造方法，先采用旋转涂布再曝光显影的方法在保护外盖基板上制作空腔壁，制作完空腔壁后，对其进行蚀刻，以空腔壁为掩模制作出大凹槽。
再进一步地，微机电系统的晶圆级芯片尺寸封装结构的制造方法，先以氮化硅为掩模制造出大凹槽，再使用丝网印刷的方法制作空腔壁。
再进一步地，微机电系统的晶圆级芯片尺寸封装结构的制造方法，所述大凹槽的深度大于等于350um。
再进一步地，微机电系统的晶圆级芯片尺寸封装结构的制造方法，在保护外盖的背面先用光阻制作一组对位标记，使用此标记制作空腔壁以及将保护外盖和微机电系统晶圆压合时进行对位。使用光阻在微机电系统芯片背面制作出一组与焊垫的位置相对应的开口，第一次半切时根据开口进行对位，等离子体蚀刻时使用光阻层作为掩模。所述光阻为耐蚀刻的正型光阻。
再进一步地，微机电系统的晶圆级芯片尺寸封装结构的制造方法，等离子体蚀刻使用的气体为硫氟或碳氟化合物等化学蚀刻气体。
再进一步地，微机电系统的晶圆级芯片尺寸封装结构的制造方法，所述绝缘层包含从苯并环丁烯、聚酰亚胺和环氧树脂组成的组中选择的聚合物材料。所述焊接掩模包含从苯并环丁烯、聚酰亚胺和环氧树脂组成的组中选择的聚合物材料。
本发明技术方案的突出的实质性特点和显著的进步主要体现在：
本发明使用旋涂高分子材料BCB和丝网印刷玻璃胶两种技术方案，既制造出用于压合的空腔壁，又制造出大凹槽，成功实现了密封性封装；使用先半切去除大部分硅，再进行等离子体蚀刻暴露出焊垫的方法，有效解决MEMS晶圆厚度过厚不利于一般等离子体蚀刻的问题；另外，在制造时先在保护基板上制造空腔壁然后再开槽。与现有技术相比，本发明晶圆级的微机电系统封装方式较好地实现一片晶圆上的所有微机电系统同时封装，生产周期和成本大幅下降，并且封装后芯片尺寸与原始尺寸几乎相同。
附图说明
下面结合附图对本发明技术方案作进一步说明：
图1：背景技术中ShellOC封装芯片的截面示意图；
图2：背景技术中ShellOP封装芯片的截面示意图；
图3：背景技术中ShellUT封装芯片的截面示意图；
图4～14：本发明实施例一的工艺流程示意图；
图15～18：本发明实施例二的前段工艺流程示意图。
图中各附图标记的含义见下表：
    附图标记 含义 附图标记 含义 附图标记 含义
    5   保护外盖     10     空腔壁     15     焊垫
    20   微机电系统芯片     25     绝缘层     30     外引线
    35   焊接掩膜     40     焊接凸起     45     钝化层
    50   光阻
具体实施方式
如图14所示，微机电系统的晶圆级芯片尺寸封装结构，包括：微机电系统芯片20，微机电系统芯片外围密布排列焊垫15，设于微机电系统芯片正面的保护外盖5，保护外盖5的材质为玻璃或硅；在所述微机电系统芯片20和保护外盖5之间设有空腔壁10，所述空腔壁10的材质为苯并环丁烯，保护外盖5通过空腔壁10与芯片20正面相粘结，微机电系统芯片上的微机电部件容纳在空腔壁10与微机电系统芯片20构成的空腔内；在保护外盖上还开有由空腔壁10所界定的凹槽，凹槽中充有微机电系统芯片所需的带压力的气体。在沟槽处和微机电系统芯片背面包覆绝缘层25，在焊垫横向侧的暴露面和绝缘层背面沉积有外引线30，在形成开孔的外引线30上覆有焊接掩模35，在外引线底端附着焊接凸起40，从而，焊垫15通过外引线30与焊接凸起40电连通。其中，保护外盖5的材质为玻璃，也可以是硅；绝缘层25包含从苯并环丁烯、聚酰亚胺和环氧树脂组成的组中选择的聚合物材料；外引线30为Al/Ni结构，也可以是充当粘附层、阻挡层和金属连接层作用的任何结构；焊接掩模35的材质为热塑性感光型树脂，包含从苯并环丁烯、聚酰亚胺和环氧树脂组成的组中选择的聚合物材料；焊接凸起40的材质为无铅锡膏。
空腔壁10的制作有两种技术方案，一是利用苯并环丁烯(BCB)耐蚀刻性，并在蚀刻后仍能保持压合性能的特性，即先在平整的基板上用旋涂光感型BCB再光刻的方法制造空腔壁，然后再通过蚀刻制造出空腔。另一个方法是先对保护基板进行蚀刻，再在保护基板上用丝网印刷的方法印上玻璃胶来制造空腔壁。
实施例一
以下为本发明的一个实施例，微机电系统晶圆级芯片尺寸封装的流程如图4～14所示，即：
首先，在保护外盖上涂布苯并环丁烯(BCB)，用光刻的方式制作出一组空腔壁10，空腔壁10的位置与微机电系统晶圆20上芯片的位置一一对应；其中，保护外盖的材质可以是硅，也可以是玻璃等其他适于蚀刻工艺的材质；空腔壁10的材料不限于BCB，也可以是其他的感光型耐蚀刻可压合的密封性封装材料，如图4所示；
对保护外盖进行干法或湿法蚀刻，由于有空腔壁10作为掩模，保护外盖上被制作出一个个与微机电系统晶圆20上的芯片一一对应的凹槽，如图5所示；需要指出的是，如果仅仅是真空封装而不需要充气体，则可不必经过该步骤；
在这之后，将保护外盖和微机电系统晶圆进行对位压合，空腔壁10压在焊垫15上，微机电部件被容纳在空腔中；压合过程中可以抽真空，也可以充入实现芯片功能所需要的任何气体，如图6所示；
在对微机电系统晶圆20进行减薄后，使用机械半切的方法去除切割道中大部分的硅，剩余硅厚约10um，如图7所示；
对微机电系统晶圆20的背面进行等离子体蚀刻，去除剩余的硅，暴露出部分焊垫15，蚀刻使用气体为碳氟化合物或硫氟化合物，如图8所示；
在沟槽中填充入绝缘物，覆盖已暴露的硅坡道和焊垫10，再通过旋转涂布的方法在晶圆背面覆盖上一层绝缘物，形成绝缘层25并作为机械缓冲层，如图9所示；
然后，使用机械半切暴露出焊垫15的横侧面，需要注意的是，如果保护外盖使用的是硅等导电材质，则半切时不能切穿空腔壁10，否则保护外盖会与微机电系统晶圆20联通，如图10所示；
使用物理溅射的方法在晶圆背面沉积一层导电金属，如图11所示；
使用光刻处理和众所周知的球下金属(UBM)的电镀处理形成外引线30，如图12所示；
在外引线30上包覆感光型保护性焊接掩模35，在需焊接处留下开口，如图13所示；
最后，通过丝网印刷在开口处形成无铅焊接凸起40，一处焊接凸起35既对应一个焊垫15，如图14所示；
上述封装处理工艺完成之后，再通过切片的方法将封装芯片从整个晶片中分离出来，至此，封装结构构建完毕。
需说明的是，保护外盖上的空腔壁10采用旋转涂布再曝光显影的方法制作，在保护外盖上制作完空腔壁10后，对其进行蚀刻，以空腔壁10为掩模制作出大凹槽，大凹槽的深度大于等于350um，通常取400 um。在保护外盖的背面先用光阻制作一组对位标记，使用此标记制作空腔壁10以及将保护外盖和微机电系统晶圆压合时进行对位；使用光阻在微机电系统芯片背面制作出一组与焊垫15的位置相对应的开口，第一次半切时根据开口进行对位，等离子体蚀刻时使用光阻层作为掩模；光阻为耐蚀刻的正型光阻。等离子体蚀刻使用的气体为硫氟或碳氟化合物等化学蚀刻气体。
实施例二
以下为本发明的第二个应用实例：
首先，在保护基板正面使用气相沉积的方法制作一层钝化层45，在钝化层45上旋涂光阻50，通过光刻的方法制作出图形，不需要开槽的地方为光阻50所覆盖，如图15所示；
对保护基板的正面进行等离子蚀刻，为光阻50所覆盖的钝化层45被保护，暴露在外的钝化层45被去除，从而将钝化层45制作成与光阻层50相同的图形，最后将光阻50洗去，如图16所示；
对保护外盖基板进行干法或湿法蚀刻，由于有钝化层45作为掩模，保护外盖基板上被制作出一个个与微机电系统晶圆20上的芯片一一对应的凹槽，如图17所示；需要指出的是，如果仅仅是真空封装而不需要充气体，则可不必经过该步骤；
使用丝网印刷的方法，在保护基板的凸起处印刷上玻璃胶作为空腔壁10，如图18所示；
在这之后，将保护外盖基板和微机电系统晶圆进行对位压合，空腔壁10压在焊垫15上，微机电部件被容纳在空腔中；压合过程中可以抽真空，也可以充入实现芯片功能所需要的任何气体，如图6所示；
之后的封装工艺与实施例一相同，故不作重复描述。
第二实施例中，也需先在保护外盖基板的背面用光阻制作一组对位标记，以背面标记为基准，在正面也制作一对对位标记，使用正面标记进行丝网印刷的对位，制作空腔壁10，使用背面标记在将保护外盖基板和微机电系统晶圆压合时进行对位；使用光阻在微机电系统芯片背面制作出一组与焊垫15的位置相对应的开口，第一次半切时根据开口进行对位，等离子蚀刻时使用光阻层作为掩模；光阻为耐蚀刻的正型光阻。
综上可以明显看出，本发明晶圆级的微机电系统封装方式较好地实现一片晶圆上的所有微机电系统同时封装，第一实施例使用高分子材料BCB，既制造出用于压合的空腔壁，又利用其作为蚀刻的掩模，成功实现了密封性封装；第二实施例使用了在开槽后的基板上进行丝网印刷的方法，用玻璃胶制作空腔壁，同样实现了密封性封装；使用先半切去除大部分硅，再进行等离子蚀刻暴露出焊垫的方法，有效解决MEMS晶圆厚度过厚不利于一般等离子蚀刻的问题。很完美地解决了封装的密封性和晶圆厚度过厚不利于等离子蚀刻等问题，既大大减小了芯片封装后的体积，又显著降低了封装的成本；电连接性能良好，应用前景看好。
本发明不仅仅局限于上述实施例，给出的例子仅是优选的说明性范例。凡包含本发明的技术理念，采用等同变换或者等效替换而形成的技术方案，均落在本发明权利保护范围之内。

Claims (7)

1.微机电系统的晶圆级芯片尺寸封装结构的制造方法，其特征在于：
提供一微机电系统晶圆，其上包含有若干个独立的微机电系统芯片[20]，每个芯片中间包含有微机电系统，外围分布若干焊垫[15]；
提供一保护外盖基板，先采用旋转涂布再曝光显影的方法在保护外盖基板上制作空腔壁[10]，制作完空腔壁[10]后对其进行蚀刻，以空腔壁[10]为掩模制作出大凹槽；或者，先以氮化硅为掩模制造出大凹槽，再使用丝网印刷的方法制作空腔壁[10]；空腔壁[10]位置与微机电系统晶圆上芯片的位置一一对应，界定所有保护外盖；
将微机电系统晶圆与保护外盖进行精确对位和压合，微机电系统被容纳在空腔中；
将微机电系统晶圆进行减薄，先机械半切再进行等离子体蚀刻的方法使焊垫[15]的一部分暴露；
在沟槽中填充绝缘物，再在微机电系统晶圆背面旋转涂布绝缘物，从而形成绝缘层[25]；通过机械半切使焊垫[15]的横侧面暴露；
通过物理溅射金属、光刻处理和电镀工艺，制作出外引线[30]；
在外引线[30]上覆盖感光型绝缘材料作为焊接掩模[35]，在需焊接处留下开口，通过丝网印刷的方法形成焊接凸点[40]；
切割微机电系统晶圆和保护外盖，形成单个的晶圆级封装结构。
2.根据权利要求1所述的微机电系统的晶圆级芯片尺寸封装结构的制造方法，其特征在于：所述大凹槽的深度大于等于350um。
3.根据权利要求1所述的微机电系统的晶圆级芯片尺寸封装结构的制造方法，其特征在于：在保护外盖的背面先用光阻制作一组对位标记，使用此标记制作空腔壁[10]以及将保护外盖和微机电系统晶圆压合时进行对位。
4.根据权利要求1所述的微机电系统的晶圆级芯片尺寸封装结构的制造方法，其特征在于：使用光阻在微机电系统芯片背面制作出一组与焊垫[15]的位置相对应的开口，第一次半切时根据开口进行对位，等离子体蚀刻时使用光阻层作为掩模。
5.根据权利要求1所述的微机电系统的晶圆级芯片尺寸封装结构的制造方法，其特征在于：等离子体蚀刻使用的气体为硫氟或碳氟化合物。
6.根据权利要求1所述的微机电系统的晶圆级芯片尺寸封装结构的制造方法，其特征在于：所述绝缘层[25]包含从苯并环丁烯、聚酰亚胺和环氧树脂组成的组中选择的聚合物材料。
7.根据权利要求1所述的微机电系统的晶圆级芯片尺寸封装结构的制造方法，其特征在于：所述焊接掩模[35]包含从苯并环丁烯、聚酰亚胺和环氧树脂组成的组中选择的聚合物材料。
CN200710131491.3A 2007-08-31 2007-08-31 微机电系统的晶圆级芯片尺寸封装结构及其制造方法 Active CN101123231B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN200710131491.3A CN101123231B (zh) 2007-08-31 2007-08-31 微机电系统的晶圆级芯片尺寸封装结构及其制造方法
US12/132,641 US7781250B2 (en) 2007-08-31 2008-06-04 Wafer level chip size package for MEMS devices and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200710131491.3A CN101123231B (zh) 2007-08-31 2007-08-31 微机电系统的晶圆级芯片尺寸封装结构及其制造方法

Publications (2)

Publication Number Publication Date
CN101123231A CN101123231A (zh) 2008-02-13
CN101123231B true CN101123231B (zh) 2010-11-03

Family

ID=39085485

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200710131491.3A Active CN101123231B (zh) 2007-08-31 2007-08-31 微机电系统的晶圆级芯片尺寸封装结构及其制造方法

Country Status (2)

Country Link
US (1) US7781250B2 (zh)
CN (1) CN101123231B (zh)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5010244B2 (ja) * 2005-12-15 2012-08-29 オンセミコンダクター・トレーディング・リミテッド 半導体装置
JP5301108B2 (ja) * 2007-04-20 2013-09-25 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置
JP2009032929A (ja) * 2007-07-27 2009-02-12 Sanyo Electric Co Ltd 半導体装置及びその製造方法
CN101734607B (zh) * 2008-11-20 2012-01-25 纬拓科技股份有限公司 微机电系统的封装结构
FR2938974B1 (fr) * 2008-11-25 2011-01-21 Tronic S Microsystems Composant microelectromecanique et procede de fabrication
TWI508194B (zh) 2009-01-06 2015-11-11 Xintec Inc 電子元件封裝體及其製作方法
CN101870443A (zh) * 2009-04-22 2010-10-27 昆山西钛微电子科技有限公司 多层线路导通型晶圆级微机电系统芯片
US20100314149A1 (en) 2009-06-10 2010-12-16 Medtronic, Inc. Hermetically-sealed electrical circuit apparatus
FR2946795B1 (fr) * 2009-06-12 2011-07-22 3D Plus Procede de positionnement des puces lors de la fabrication d'une plaque reconstituee
US8172760B2 (en) 2009-06-18 2012-05-08 Medtronic, Inc. Medical device encapsulated within bonded dies
CN101998213B (zh) * 2009-08-22 2015-04-22 比亚迪股份有限公司 一种mems麦克风的封装结构及晶圆级封装方法
US8294275B2 (en) * 2010-02-12 2012-10-23 Chao-Yen Lin Chip package and method for forming the same
CN101800207B (zh) * 2010-03-12 2011-10-26 苏州晶方半导体科技股份有限公司 半导体器件的封装结构及其制造方法
US8431977B2 (en) 2010-06-10 2013-04-30 Megica Corporation Wafer level processing method and structure to manufacture semiconductor chip
US8666505B2 (en) 2010-10-26 2014-03-04 Medtronic, Inc. Wafer-scale package including power source
CN102190276B (zh) * 2010-12-13 2014-12-24 无锡微奥科技有限公司 微机电器件及其封装制作工艺
US8424388B2 (en) 2011-01-28 2013-04-23 Medtronic, Inc. Implantable capacitive pressure sensor apparatus and methods regarding same
CN102730618B (zh) * 2011-04-08 2015-04-15 美新半导体（无锡）有限公司 集成加速度和磁传感器的封装结构及其封装方法
CN102730617B (zh) * 2011-04-08 2015-02-04 美新半导体（无锡）有限公司 集成磁和加速度传感器的封装结构及其封装方法
CN103311140B (zh) * 2013-06-16 2015-08-05 华进半导体封装先导技术研发中心有限公司 一种圆片级封装的引线焊盘引出方法
CN103342338B (zh) * 2013-07-22 2016-08-10 苏州晶方半导体科技股份有限公司 微电子机械系统芯片的晶圆级封装方法及封装结构
CN103400808B (zh) * 2013-08-23 2016-04-13 苏州晶方半导体科技股份有限公司 影像传感器的晶圆级封装结构及封装方法
CN104555904A (zh) * 2013-10-14 2015-04-29 北京大学 基于bcb转印工艺实现mems器件圆片级封装的方法
US9269679B2 (en) 2013-11-05 2016-02-23 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer level packaging techniques
US9483997B2 (en) 2014-03-10 2016-11-01 Sony Corporation Proximity detection of candidate companion display device in same room as primary display using infrared signaling
US9696414B2 (en) 2014-05-15 2017-07-04 Sony Corporation Proximity detection of candidate companion display device in same room as primary display using sonic signaling
US10070291B2 (en) 2014-05-19 2018-09-04 Sony Corporation Proximity detection of candidate companion display device in same room as primary display using low energy bluetooth
CN104392958A (zh) * 2014-11-23 2015-03-04 北京工业大学 晶圆级含硅通孔的半导体封装方法
CN104465581A (zh) * 2014-11-23 2015-03-25 北京工业大学 一种低成本高可靠性芯片尺寸cis封装
CN104409464A (zh) * 2014-11-23 2015-03-11 北京工业大学 带应力保护结构的高可靠性影像传感器封装
GB2542801A (en) 2015-09-30 2017-04-05 Cambridge Cmos Sensors Ltd Micro gas sensor with a gas permeable region
CN105600738B (zh) * 2015-10-09 2018-02-02 锐迪科微电子（上海）有限公司 一种用于晶圆级封装的密闭结构及其制造方法
CN105329850B (zh) * 2015-10-21 2017-03-08 美新半导体（无锡）有限公司 圆片级芯片尺寸封装的测试方法
CN105621344B (zh) * 2016-03-04 2018-06-26 华天科技（昆山）电子有限公司 Mems气密性封装结构及封装方法
CN108975264B (zh) * 2017-06-01 2024-06-21 成都万应微电子有限公司 微机电系统芯片晶圆及系统封装方法、以及微机电系统
CN108242433B (zh) * 2017-12-05 2020-02-04 上海交通大学 一种基于光刻和电镀实现超精细封装引线的方法
US11764117B2 (en) * 2018-04-03 2023-09-19 Corning Incorporated Hermetically sealed optically transparent wafer-level packages and methods for making the same
CN110890335A (zh) * 2019-11-25 2020-03-17 华进半导体封装先导技术研发中心有限公司 一种晶圆级的封装结构及封装方法
CN111182418B (zh) * 2020-02-13 2024-07-09 钰太芯微电子科技（上海）有限公司 连接结构改进的微机电麦克风及其制备方法
CN116206986B (zh) * 2022-12-15 2024-01-30 湖南越摩先进半导体有限公司 芯片封装方法及封装结构
CN116632507B (zh) * 2023-07-21 2023-10-10 西北工业大学 一种mems磁电耦合天线及其低温封装方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000349306A (ja) * 1999-06-02 2000-12-15 Mitsubishi Electric Corp 集光レンズ付き半導体装置
IL133453A0 (en) * 1999-12-10 2001-04-30 Shellcase Ltd Methods for producing packaged integrated circuit devices and packaged integrated circuit devices produced thereby
JP4000507B2 (ja) * 2001-10-04 2007-10-31 ソニー株式会社 固体撮像装置の製造方法
JP4037197B2 (ja) * 2002-07-17 2008-01-23 富士フイルム株式会社 半導体撮像装置実装構造体の製造方法
JP3768972B2 (ja) * 2003-04-28 2006-04-19 松下電器産業株式会社 固体撮像装置およびその製造方法
US7180149B2 (en) * 2003-08-28 2007-02-20 Fujikura Ltd. Semiconductor package with through-hole
TW200642015A (en) * 2005-05-25 2006-12-01 Siliconware Precision Industries Co Ltd Sensor semiconductor device and fabrication method thereof
US7569409B2 (en) * 2007-01-04 2009-08-04 Visera Technologies Company Limited Isolation structures for CMOS image sensor chip scale packages

Also Published As

Publication number Publication date
US7781250B2 (en) 2010-08-24
US20090057868A1 (en) 2009-03-05
CN101123231A (zh) 2008-02-13

Similar Documents

Publication Publication Date Title
CN101123231B (zh) 微机电系统的晶圆级芯片尺寸封装结构及其制造方法
US8174090B2 (en) Packaging structure
US10157811B2 (en) Chip package and method for forming the same
US7479627B2 (en) Semiconductor device having transparent member and manufacturing method of the same
US7061106B2 (en) Structure of image sensor module and a method for manufacturing of wafer level package
US6566745B1 (en) Image sensor ball grid array package and the fabrication thereof
US7534656B2 (en) Image sensor device and method of manufacturing the same
TWI411068B (zh) 一種使用間隔結合劑封裝圖像感測器之方法與裝置
CN102856336B (zh) 晶片封装体及其形成方法
CN108321215B (zh) 光学指纹识别芯片的封装结构及其制作方法
US20050056903A1 (en) Semiconductor package and method of manufacturing same
EP1041628A2 (en) An image sensor ball grid array package and the fabrication thereof
US20110180891A1 (en) Conductor package structure and method of the same
US20080111223A1 (en) Wafer Level Chip Size Packaged Chip Device With A Double-Layer Lead Structure And Method Of Fabricating The Same
CN111354652B (zh) 高可靠性图像传感器晶圆级扇出封装结构及方法
TWI382477B (zh) 電子元件的晶圓級封裝及其製造方法
CN101262002A (zh) 具有晶粒容纳通孔的影像传感器封装与其方法
KR20080106082A (ko) 다이 수용 오프닝을 갖는 ｃｍｏｓ 이미지 센서 칩 스케일패키지 및 그 방법
KR102103393B1 (ko) 이미지 감지 칩 패키징 구조 및 패키징 방법
CN110649054A (zh) 改善cis芯片阻焊层应力的晶圆级封装方法及封装结构
CN110197835A (zh) 一种光电器件封装方法及封装结构
US20040166662A1 (en) MEMS wafer level chip scale package
CN103708407A (zh) 集成mems传感器的晶圆级封装结构及其晶圆级封装方法
CN111900181A (zh) 影像传感芯片晶圆级封装方法
CN100423249C (zh) “n”形电连接晶圆级芯片尺寸封装结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: SUZHOU WAFER LEVEL CSP TECHNOLOGY CO., LTD.

Free format text: FORMER NAME: WAFER LEVEL CSP TECHNOLOGY (SUZHOU) CO., LTD.

CP01 Change in the name or title of a patent holder

Address after: Xinglong Street Suzhou City Industrial Park, 215126 No. 428 Jiangsu province Su Chun Fang industrial 11B/C

Patentee after: Suzhou Wafer Level CSP Technology Co., Ltd.

Address before: Xinglong Street Suzhou City Industrial Park, 215126 No. 428 Jiangsu province Su Chun Fang industrial 11B/C

Patentee before: China WLCSP Ltd.