CN101026211B - 导电支持衬底的通孔垂直结构的半导体芯片或器件 - Google Patents

Abstract

本发明揭示具有导电支持衬底的通孔垂直结构的半导体芯片或器件及生产工艺，一个具体实施实例的结构如下(图3)：第二反射/欧姆/键合层106层叠于第二导电支持衬底108(其另一面作为第二电极110)和半导体外延层100之间。半导体外延层100包括第一导电类型限制层、活化层和第二导电类型限制层。保护层层叠在预定的位置，通孔/金属填充塞115层叠在保护层中的第二通孔中。层叠在半导体外延层100上的图形化电极116通过通孔/金属填充塞115、第一反射/欧姆/键合层107、第一导电支持衬底109与第一电极111电联接，形成通孔垂直结构的半导体芯片或器件。

Description

导电支持衬底的通孔垂直结构的半导体芯片或器件 

技术领域

本发明揭示具有导电支持衬底的通孔(through hole)垂直结构的半导体芯片或器件[包括，通孔垂直结构的氮化镓基、磷化镓基、镓氮磷基和氧化锌基发光二极管(LED)，磷化铟基、磷化镓基和砷化镓基激光]，及生产技术和工艺。本发明属于半导体电子技术领域。 

背景技术

半导体芯片或器件具有巨大应用市场，半导体芯片或器件包括，氮化镓基、磷化镓基、磷化铟基、砷化镓基、镓氮磷基和氧化锌基芯片或器件，例如，氮化镓基、磷化镓基、镓氮磷基和氧化锌基发光二极管(LED)，磷化铟基、磷化镓基和砷化镓基激光。但是，(1)产品的性能和可靠性需要持续地提高；(2)产品向薄、轻、小方向发展。为了解决上述问题，很多方案被提出，例如，(1)为了解决磷化镓(GaP)基LED的砷化镓(GaAs)生长衬底吸收光辐射，垂直结构磷化镓基LED芯片被提出[美国专利，专利号：5008718；专利号：5376580；专利号：5502316，中国专利申请，申请号：200510129899.8等]；(2)为了解决氮化镓(GaN)基LED的蓝宝石生长衬底的散热效率低等问题，垂直结构氮化镓基LED芯片被提出[中国专利申请，申请号：200410046041.0；申请号：200410073841.1；申请号：200510000296.3；申请号：200510129899.8]。垂直结构的半导体芯片或器件的基本生产工艺和结构如下：半导体芯片或器件的外延层通过反射/欧姆/键合层键合在导电支持衬底的一面上(导电支持衬底的另一面层叠第二电极)，剥离生长衬底，在暴露的外延层上层叠第一电极，形成垂直 结构的半导体芯片或器件。但是，该半导体芯片或器件需要打至少一根金线，从而与外界电源相连接。金线会造成产品的可靠性问题，金线所占用的空间增大了垂直结构的半导体芯片或器件的封装管座的厚度，金线会造成封装工艺复杂，金线增加涂敷荧光粉的难度。而且，通常是在将垂直结构的半导体芯片或器件封装后，再进行老化，这给封装带来无法确定芯片性能的不利因素，一旦封装的芯片不合格，这个封装就会不合格，并且难以返修，增加生产成本。为解决上述的效率、老化和金线问题，以金属化硅晶片为支持衬底的通孔垂直结构的半导体芯片或器件(包括，氮化镓基、磷化镓基、镓氮磷基和氧化锌基LED)被提出[中国专利申请，申请号：200610081556.3，申请号：200610089061.5]。 

本发明揭示具有导电支持衬底的通孔垂直结构的半导体芯片或器件及生产工艺。 

发明内容

本发明揭示具有导电支持衬底的通孔垂直结构的半导体芯片或器件，一个具体实施实例的结构如下(图1e)：第二反射/欧姆/键合层106形成于第二导电支持衬底108(其另一面作为第二电极110)和半导体外延层100之间。半导体外延层100包括第一导电类型限制层、活化层和第二导电类型限制层。半导体外延层100的另一面暴露。保护层层叠在预定的位置，金属填充塞115层叠在保护层中的第二通孔中。第一电极111通过第一导电支持衬底109、第一反射/欧姆/键合层107、金属填充塞115、图形化电极116与第一导电类型限制层电连接。第二电极110通过第二导电支持衬底108、第二反射/欧姆/键合层106与第二导电类型限制层电连接。 

反射/欧姆/键合层是一个多层结构的统称，其功能是：(1)对光线有良好的反射，(2)形成良好的欧姆电接触，(3)易于与其它材料键合，或其它材料易于形成于其上。 

至少有一个第一导电支持衬底109。第一和第二导电支持衬底形成在半导体外延层100的同一面上的不同位置；第一和第二导电支持衬底由隔隙分开而互相电绝缘；第一和第二导电支持衬底的材料是从一组材料中选出，该组材料包括，金属。金属包括，合金。 

至少一个第一半通孔；第一半通孔形成在半导体外延层100的预定的位置上，并且穿过半导体外延层100。至少有一个保护层；其中，保护层形成在第一半通孔中。至少有一个第二半通孔；第二半通孔形成在保护层中的预定的位置上，并且穿过保护层。至少有一个金属填充塞115；其中，金属填充塞115形成在第二半通孔中并层叠在第一反射/欧姆/键合层107上。图形化的电极116层叠在保护层和半导体外延层的暴露的表面上的预定位置。 

另一个具体实施实例的结构如下(图3)：反射/欧姆/键合层106形成于导电支持衬底108(其另一面作为第二电极110)和半导体外延层100之间。半导体外延层100包括第一导电类型限制层102、活化层103和第二导电类型限制层104。保护层层叠在预定的位置，金属填充塞115a(图3a)和115b(图3b)层叠在保护层中的第二通孔中，金属填充塞115把层叠在半导体外延层100的预定位置上的图形化电极116和第一电极111电联接。反射/欧姆/键合层是一个多层结构的统称，其功能是：(1)对光线有良好的反射，(2)形成良好的欧姆电接触，(3)易于与其它材料键合，或其它材料易于形成于其上。导电支持衬底是从一组材料中选出，该组材料包括，但不限于，金属。金属包括，合金。 

制造导电支持衬底的通孔垂直结构的半导体芯片或器件的工艺步骤的一个具体实施实例如下： 

(1)在半导体外延晶片的第二导电类型限制层上形成第一和第二导电反射/欧姆/键合层、第一和第二导电支持衬底、第一电极和第二电极，成为复合半导体外延晶片。形成的方法包括，光刻、电镀、化学镀、金属溅射和金属蒸镀等。 

(2)剥离半导体外延晶片的生长衬底和缓冲层(buffer layer)，直到第一导电类型限制层暴露。在预定的位置，蚀刻半导体外延层，直到第一导电反射/欧姆/键合层暴露，形成第一半通孔。 

(3)在第一半通孔中层叠保护层。 

(4)在保护层中的预定的位置上，蚀刻保护层，直到第一导电反射/欧姆/键合层暴露，形成第二半通孔。 

(5)在第二半通孔中形成金属填充塞。金属填充塞的一端与第一导电反射/欧姆/键合层电连接。在半导体外延层的预定的位置上，层叠具有优化图形的电极，该优化图形的电极与金属填充塞的另一端电连接， 

(7)切割复合半导体外延晶片，成为导电支持衬底的通孔垂直结构的半导体芯片或器件。 

第一半通孔、第二半通孔和金属填充塞的数量、截面积和位置是预定的。可以采用多个或者截面积较大的第一半通孔、第二半通孔和金属填充塞，优点是：电流分布均匀，降低电阻，减少产生的热量。 

本发明的目的和能达到的各项效果如下： 

(1)本发明的目的是提供具有导电支持衬底的通孔垂直结构的半导体芯片或器件，包括，氮化镓基、磷化镓基、磷化铟基、砷化镓基、镓氮磷基和氧化锌基芯片或器件，例如，氮化镓基、磷化镓基、镓氮磷基和氧化锌基发 光二极管(LED)，磷化铟基、磷化镓基和砷化镓基激光，以解决上述的效率、老化和金线问题。 

(2)本发明的目的是提供低成本的批量生产导电支持衬底的通孔垂直结构的半导体芯片或器件的工艺方法。 

本发明和它的特征及效益将在下面的详细描述中更好的展示。 

附图说明

图1a至图1e展示制造导电支持衬底的通孔垂直结构的半导体芯片或器件的工艺步骤的第一个具体实施实例的示意图。图1e同时展示导电支持衬底的通孔垂直结构的半导体芯片或器件的第一个具体实施实例。 

图2展示导电支持衬底的通孔垂直结构的半导体芯片或器件的第二个具体实施实例。 

图3展示图1e所展示的第一个具体实施实例的立体示意图。 

图4展示导电支持衬底的图形的一些具体实施实例。 

具体实施实例和发明的详细描述 

虽然本发明的具体化实施实例将会在下面被描述，但下列各项描述只是说明本发明的原理，而不是局限本发明于下列各项具体化实施实例的描述。 

注意下列各项： 

(1)由于本发明提供的导电支持衬底的通孔垂直结构的半导体器件或芯片的结构对于氮化镓基、磷化镓基、磷化铟基、砷化镓基、镓氮磷基、和氧化”(1)结构对于氮化镓基、磷化镓基、磷化铟基、砷化镓基、镓氮磷基、和氧化 锌基半导体器件或芯片均相同，因此，本发明中，将其统称为导电支持衬底的通孔垂直结构的半导体器件或芯片。其中，氮化镓基材料包括：镓、铝、铟、氮的二元系材料，三元系材料和四元系材料，包括：GaN，GaInN，AlGaInN，AlGaInN；磷化铟基和磷化镓基包括：镓、铝、铟、磷的二元系材料，三元系材料和四元系材料，包括：GaP、GaInP、AlGaInP，InP；砷化镓基包括：砷、镓、铝、铟的二元系材料，三元系材料和四元系材料，包括：GaAs，InGaAs，AlGaInAs；镓氮磷基包括：镓、铝、铟、氮、磷的二元系材料，三元系材料，四元系材料和五元系材料，包括：GaNP，AlGaNP，GaInNP，AlGaInNP；氧化锌基包括：ZnO。半导体器件或芯片包括：氮化镓基、磷化镓基、镓氮磷基、和氧化锌基LED，磷化铟基、磷化镓基和砷化镓基激光。氮化镓基外延层包括极化和非极化外延层，相应的，晶体平面包括：c-平面，a-平面，m-平面。 

(2)本发明提供的导电支持衬底的通孔垂直结构的半导体器件或芯片无需采用打线的方式与外界电源相联接，可以在封装前进行老化，提高良品率，降低成本，降低封装成品的厚度，提高可靠性。 

(3)本发明提供的制造导电支持衬底的通孔垂直结构的半导体芯片或器件的生产工艺流程对于氮化镓基、磷化镓基、磷化铟基、砷化镓基、镓氮磷基、和氧化锌基芯片或器件相同，但是，具体的工艺条件和实施方法会因半导体芯片或器件的不同而不同。 

(4)本发明提供的制造导电支持衬底的通孔垂直结构的半导体芯片或器件的生产工艺都是在晶片(wafer)水平进行的，最后一道工艺步骤是把复合半导体外延晶片分割为单个的通孔垂直结构的半导体芯片或器件。但是，因为一片复合半导体外延晶片可以制成很多个结构相同的半导体外延芯 片，所以，为了简化画图，在图1展示的工艺的具体实施实例的示意图中，以半导体外延芯片展示生产工艺步骤。 

(5)不需要在具有优化图形的电极上打金线，该优化图形的电极通过金属填充塞与第一电极电连接。该半导体芯片或器件具有垂直结构芯片或器件的全部优点，例如，没有电流拥塞(crowding)，可通过大电流，热传导效率高，等。 

(6)电流扩散层不是必要的。 

(7)由于第二导电类型限制层与导电支持衬底之间有一导电反射/欧姆/键合层，因此，光取出效率提高。 

(8)图形化电极可以具有不同的形状，形状设计的目的是使电流分布更均匀和遮挡更少的光。 

(9)与具有优化图形的电极相连接的金属填充塞的面积小于打线焊盘的面积，因此，电极遮光面积减小。 

(10)导电支持衬底具有单层或多层结构。每一层的材料可选用金属或合金，包括铜、钨、钨铜、金锡，等。 

图1a到图1e展示制造导电支持衬底的通孔垂直结构的半导体芯片或器件的方法的第一个具体实施实例的示意图。 

图1a展示：提供一半导体外延晶片，外延晶片的结构包括：外延层100层叠在生长衬底101上。外延层100包括，第一导电类型限制层102，活化层(activelayer)103，第二导电类型限制层104。一般情况下，在生长衬底101和第一导电类型限制层102之间有一缓冲层，因为该缓冲层会与生长衬底101一起被剥离，所以，图1中未展示缓冲层。 

在半导体外延晶片的外延层上形成导电支持衬底，形成的方法包括电镀和化 学镀。首先，采用光刻和金属溅镀(e-beam)技术，在第二导电类型限制层104上层叠由隔隙105互相分开的第二导电反射/欧姆/键合层106和第一导电反射/欧姆/键合层107。然后，采用电镀技术，在第二导电反射/欧姆/键合层106和第一导电反射/欧姆/键合层107上分别层叠互相分开的第二导电支持衬底108和第一导电支持衬底109到预定的厚度。第二导电支持衬底108的表面可以直接作为第二电极，也可以层叠另一金属或合金作为第二电极110。第一导电支持衬底109的表面可以直接作为第一电极，也可以层叠另一金属或合金作为第一电极111。因此，第二导电支持衬底108和第一导电支持衬底109、第二电极110和第一电极111分别与第二反射/欧姆/键合层106和第一反射/欧姆/键合层107有相同的形状。可以形成多于一个的第一导电支持衬底。 

半导体外延晶片和形成于其上的第二和第一导电支持衬底108和109构成复合半导体外延晶片。 

第二和第一导电反射/欧姆/键合层106和107具有单层或多层结构，每层的材料是从一组材料中选出，该组材料包括，钛，银，金，镍，铝，铂，铬，金属的合金，导电DBR，等。第二和第一导电反射/欧姆/键合层106和107的作用如下：(1)对于半导体发光二极管(LED)，反射从活化层发出的光并形成良好的欧姆接触，易于在其上形成导电支持衬底。(2)对于其它半导体器件，形成良好的欧姆接触，易于在其上形成导电支持衬底。第二和第一导电支持衬底108和109具有单层或多层结构，每层的材料是从一组材料中选出，该组材料包括，金属和合金，例如，铜，钨，钨铜，金锡，等。该组材料的热膨胀系数应当与半导体外延层的热膨胀系数相同或相近。 

半导体外延层包括：氮化镓基、磷化镓基、磷化铟基、镓氮磷基、砷化镓基、氧化锌基外延层(包括活化层)。活化层的结构包括：体(bulk)，单量子阱， 多量子阱，量子点，量子线。(1)氮化镓基外延层的材料包括：镓、铝、铟、氮的二元系材料，三元系材料和四元系材料，包括：GaN，GaInN，AlGaInN。(2)磷化镓基外延层的材料包括：镓、铝、铟、磷的二元系材料，三元系材料和四元系材料，包括：GaP、GaInP、AlGaInP。(3)镓氮磷基外延层的材料包括：镓、铝、铟、氮、磷的二元系材料，三元系材料，四元系材料和五元系材料，包括：GaNP，InNP，GaInNP，AlGaInNP。(4)氧化锌基外延层的材料包括：ZnO。(5)磷化铟基外延层的材料包括：InP。(6)砷化镓基外延层的材料包括：镓、铝、铟、砷的二元系材料，三元系材料和四元系材料，GaAs，InGaAs，AlGaInAs。 

氮化镓基外延层包括极化和非极化外延层，晶体平面包括：c-平面，a-平面，m-平面。 

图1b展示：剥离生长衬底101和缓冲层，直到第一导电类型限制层102暴露。对于不同的半导体外延晶片，剥离生长衬底的方法不同。剥离生长衬底的方法包括，但不限于：激光剥离(适用于剥离透明生长衬底，包括：蓝宝石和SiC)，化学腐蚀(适用于剥离非透明生长衬底，包括：砷化镓、磷化镓、硅)，加热分离，精密研磨和抛光(适用于各类生长衬底)，以及上述方法的组合，例如，首先采用精密研磨和抛光方法，将生长衬底的厚度减少，然后，视不同的生长衬底，再采用其它方法。 

在预定的位置上，在半导体外延层100中，形成第一半通孔112，使得隔隙105和第一反射/欧姆/键合层107暴露。形成第一半通孔的方法包括：蚀刻，激光打孔。蚀刻方法包括，干法，湿法。可以在半导体外延层100中的多个预定的位置，形成多个第一半通孔112。第一半通孔112的形状包括多种不同的形状，例如方形，圆形，等。 

图1c展示：在第一半通孔112中，层叠保护层113。保护层113的材料是电 绝缘材料，包括：SiO2，SixNy。第二反射/欧姆/键合层106和第一反射/欧姆/键合层107互相电绝缘，第二导电支持衬底108和第一导电支持衬底109互相电绝缘。 

图1d展示：在保护层113的预定的位置，形成第二半通孔114，使得第一反射/欧姆/键合层107和隔隙105暴露。形成第二半通孔114的方法包括：干法和湿法蚀刻，激光打孔。 

图1e展示：在第二半通孔114中层叠金属填充塞115，与第一反射/欧姆/键合层107电连接。在第一导电类型限制层102上层叠图形化的电极116。金属填充塞115的另一端与图形化的电极116电连接。 

切割复合半导体外延晶片为单个的通孔垂直结构半导体外延芯片或器件。 

图1e同时展示导电支持衬底的通孔垂直结构的半导体芯片或器件的第一个具体实施实例。第一电极111通过第一导电支持衬底109、第一反射/欧姆/键合层107、金属填充塞115、图形化的电极116与第一导电类型限制层102电连接。第二电极110通过第二导电支持衬底108、第二反射/欧姆/键合层106与第二导电类型限制层104电连接。 

图2展示导电支持衬底的通孔垂直结构的半导体芯片或器件的第二个具体实施实例，它与第一个具体实施实例基本相同，唯一的不同是，在第二个具体实施实例，在图形化电极116和第一导电类型限制层102之间，层叠一电流扩散层201。电流扩散层201的材料是从一组导电氧化物材料和一组透明金属膜中选出，导电氧化物材料包括：ITO，ZnO：Al，ZnGa2O4，SnO2：Sb，Ga2O3:Sn，In2O3:Zn，NiO，MnO，CuO，SnO，GaO。透明金属膜包括：Ni/Au，Ni/Pt，Ni/Pd，Ni/Co，Pd/Au，Pt/Au，Ti/Au，Cr/Au，Sn/Au。 

注意，选择适当的图形化的电极，电流扩散层不是必要的，因此，可以避免电流扩散层的材料的不稳定问题，和电流扩散层的遮光问题。 

图3a和图3b展示图1e的通孔垂直结构的半导体芯片或器件的立体示意图。图3a和图3b展示的通孔垂直结构的半导体芯片或器件的不同仅在于金属填充塞115的形状：图3a中的金属填充塞115a是圆柱形。图3b中的金属填充塞115b是长方形，与图形化电极116的一边的形状相同，同时，光刻技术的定位很精密，因此可以减小金属填充塞115b、第二半通孔、保护层、第一半通孔的面积，因而增加有效发光面积。金属填充塞的也可以具有其它形状，例如“L”形状。选择金属填充塞的形状，适合于图形化电极的形状。 

第二反射/欧姆/键合层106层叠于第二导电支持衬底108(其另一面作为第二电极110)和半导体外延层100之间。半导体外延层100包括第一导电类型限制层、活化层和第二导电类型限制层。保护层层叠在预定的位置，金属填充塞115层叠在保护层中的第二半通孔中。金属填充塞115把层叠在半导体外延层100的预定位置上的图形化电极116和第一反射/欧姆/键合层107电联接。因此，图形化电极116通过金属填充塞115、第一反射/欧姆/键合层107、第一导电支持衬底109，与第一电极111电联接。第二导电支持衬底108和第一导电支持衬底109、第二电极110和第一电极111分别与第二反射/欧姆/键合层106和第一反射/欧姆/键合层107有相同的形状。 

图4展示不同形状的第二导电支持衬底和第一导电支持衬底、第二电极和第一电极与第二反射/欧姆/键合层和第一反射/欧姆/键合层。第二反射/欧姆/键合层、第二导电支持衬底和第二电极具有相同的形状和尺寸。第一反射/欧姆/键合层、第一导电支持衬底和第一电极具有相同的形状和尺寸。虚线的图形表示金属填充塞的位置和形状在第一电极上的投影。 

图4a展示一个实施例：带有一突起的方形的第一电极411a，第二电极410，使第一和第二电极互相电绝缘的隔隙405a及填充与其中的保护层，第一半通孔412a，虚线的长方形是金属填充塞415a在第一电极411a上的投影。 

图4b展示一个实施例：带有一突起的方形的第一电极411b，第二电极410，使第一和第二电极互相电绝缘的隔隙405b及填充与其中的保护层，第一半通孔412b，虚线的圆形是金属填充塞415b在第一电极411b上的投影。 

图4c展示一个实施例：带有一突起的圆形的第一电极411c，第二电极410，使第一和第二电极互相电绝缘的隔隙405c及填充与其中的保护层，第一半通孔412c，虚线的圆形是金属填充塞415c在第一电极411c上的投影。 

图4d展示一个实施例：带有一突起的方形的第一电极411d，第二电极410，使第一和第二电极互相电绝缘的隔隙405d及填充与其中的保护层，第一半通孔412d，虚线的长方形是金属填充塞415d在第一电极411d上的投影。 

图4e展示一个实施例：方形的第一电极411e，第二电极410，使第一和第二电极互相电绝缘的隔隙405e及填充与其中的保护层，第一半通孔412e，虚线的圆形是金属填充塞415e在第一电极411e上的投影。 

图4f展示一个实施例：方形的第一电极411f，第二电极410，使第一和第二电极互相电绝缘的隔隙405f及填充与其中的保护层，第一半通孔412f，虚线的方形是金属填充塞415f在第一电极411f上的投影。 

上面的具体的描述并不限制本发明的范围，而只是提供一些本发明的具体化的例证。因此本发明的涵盖范围应该由权利要求和它们的合法等同物决定，而不是由上述具体化的详细描述和实施实例决定。 

Claims (9)

1.一种具有导电支持衬底的通孔垂直结构的半导体芯片或器件，其特征在于，所述的导电支持衬底的通孔垂直结构的半导体芯片或器件由以下部分构成：

一个半导体外延层；

一个第二导电支持衬底；所述的第二导电支持衬底形成在所述的半导体外延层的一面上；

至少一个第一导电支持衬底；所述的第一和第二导电支持衬底形成在所述的半导体外延层的同一面上的不同位置；所述的第一和第二导电支持衬底由隔隙分开而互相电绝缘；所述的第一和第二导电支持衬底的材料是从一组材料中选出，该组材料包括，金属；

所述的半导体外延层的另一面暴露；

一个第二反射/欧姆/键合层和至少一个第一反射/欧姆/键合层；所述的第二反射/欧姆/键合层和至少一个第一反射/欧姆/键合层分别层叠在所述的半导体外延层与所述的第二导电支持衬底和至少一个第一导电支持衬底之间；其中，所述的第二反射/欧姆/键合层的形状和位置与第二导电支持衬底相对应；所述的第一反射/欧姆/键合层的数量、形状和位置分别与第一导电支持衬底相对应；

至少一个第一半通孔；所述的第一半通孔形成在所述的半导体外延层的预定的位置上，并且穿过所述的半导体外延层；

至少一个保护层；其中，所述的保护层形成在所述的第一半通孔中；

至少一个第二半通孔；所述的第二半通孔形成在所述的保护层的预定的位置上，并且穿过所述的保护层；

至少一个金属填充塞；其中，所述的金属填充塞形成在所述的第二半通孔中；

所述的金属填充塞层叠在所述的第一导电支持衬底上；

一个图形化的电极；其中，所述的图形化的电极层叠在所述的保护层和所述的半导体外延层的暴露的表面上；所述的金属填充塞把所述的图形化的电极和所述的第一导电支持衬底电连接。

2.权利要求1所述的具有导电支持衬底的通孔垂直结构的半导体芯片或器件，其特征在于，所述的半导体外延层的材料是从一组材料中选出，该组材料包括：氮化镓基材料、磷化镓基材料、磷化铟基材料、砷化镓基材料、镓氮磷基材料和氧化锌基材料；其中，(1)氮化镓基材料包括：元素镓、铝、铟、氮的二元系材料，三元系材料和四元系材料，包括：GaN，AlGaN，GaInN，AlGaInN；所述的氮化镓基外延层的晶体平面包括：c-平面，a-平面，m-平面；(2)磷化铟基和磷化镓基材料包括：元素镓、铝、铟、磷的二元系材料，三元系材料和四元系材料，包括：GaP，GaInP，AlGaInP，AlGaP，InP；(3)砷化镓基材料包括：元素砷、镓、铝、铟的二元系材料，三元系材料和四元系材料，包括：GaAs，InGaAs，AlGaInAs；(4)镓氮磷基材料包括：元素镓、铝、铟、氮、磷的二元系材料，三元系材料，四元系材料和五元系材料，包括：GaNP，AlGaNP，GaInNP，AlGaInNP；(5)氧化锌基材料包括：ZnO。

3.权利要求1所述的具有导电支持衬底的通孔垂直结构的半导体芯片或器件，其特征在于，所述的半导体外延层包括：第一导电类型限制层，活化层，第二导电类型限制层；所述的半导体外延层的活化层的结构是从一组结构中选出，该组结构包括：体(bulk)，单量子阱，多量子阱，量子点，量子线。

4.权利要求1所述的具有导电支持衬底的通孔垂直结构的半导体芯片或器件，其特征在于，所述的金属填充塞的数量多于1个。

5.权利要求1所述的具有导电支持衬底的通孔垂直结构的半导体芯片或器件，其特征在于，所述的第二导电反射/欧姆/键合层和所述的至少一个第一导电反射/欧姆/键合层具有单层或多层结构，每层的材料是从一组材料中选出，该组材料包括，钛，银，金，镍，铝，铂，铬，金属的合金，导电DBR。

6.权利要求1所述的具有导电支持衬底的通孔垂直结构的半导体芯片或器件，其特征在于，进一步包括一个电流扩散层；其中，所述的电流扩散层层叠在所述的半导体外延层与所述的图形化的电极之间；所述的金属填充塞穿过所述的电流扩散层和保护层，把所述的图形化的电极和所述的第一导电支持衬底电连接。

7.权利要求1所述的具有导电支持衬底的通孔垂直结构的半导体芯片或器件，其特征在于，所述的第一和第二导电支持衬底的金属材料是从一组材料中选出，该组材料包括，合金。

8.一种制造具有导电支持衬底的通孔垂直结构的半导体芯片或器件的工艺方法，其特征在于，所述的工艺步骤包括：

(1)提供半导体外延晶片；在半导体外延晶片上的预定位置，形成第二导电支持衬底和至少一个第一导电支持衬底，形成复合半导体外延晶片；

(2)剥离复合半导体外延晶片的生长衬底和缓冲层，直到复合半导体外延晶片的第一导电类型限制层暴露；在预定的位置，蚀刻复合半导体外延晶片的外延层，直到第一导电支持衬底暴露，形成第一半通孔；

(3)层叠保护层在第一半通孔中，使得暴露的第一导电支持衬底与第一导电类型限制层、活化层、第二导电类型限制层不直接电联接；

(4)在保护层中的预定的位置，蚀刻保护层，直到第一导电支持衬底暴露，形成第二半通孔；

(5)在第二半通孔中形成金属填充塞，金属填充塞与暴露的第一导电支持衬底形成电连接；在第一导电类型限制层的预定的位置上，层叠具有优化图形的电极，优化图形的电极与金属填充塞电连接；

(6)切割复合半导体外延晶片为单个具有导电支持衬底的通孔垂直结构半导体芯片或器件。

9.权利要求8所述的制造具有导电支持衬底的通孔垂直结构的半导体芯片或器件的工艺方法，其特征在于，所述的工艺方法进一步包括，在半导体外延晶片和第二导电支持衬底之间，形成第二导电反射/欧姆/键合层；在半导体外延晶片和至少一个第一导电支持衬底之间形成至少一个第一导电反射/欧姆/键合层。

Images