CN101016148B - 一种芯片级腔体密闭封装方法及封装结构 - Google Patents
一种芯片级腔体密闭封装方法及封装结构 Download PDFInfo
- Publication number
- CN101016148B CN101016148B CN2006100035203A CN200610003520A CN101016148B CN 101016148 B CN101016148 B CN 101016148B CN 2006100035203 A CN2006100035203 A CN 2006100035203A CN 200610003520 A CN200610003520 A CN 200610003520A CN 101016148 B CN101016148 B CN 101016148B
- Authority
- CN
- China
- Prior art keywords
- chip
- cavity
- diffusion barrier
- barrier layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 30
- 238000004806 packaging method and process Methods 0.000 title claims description 28
- 239000010410 layer Substances 0.000 claims description 53
- 230000004888 barrier function Effects 0.000 claims description 33
- 239000000758 substrate Substances 0.000 claims description 33
- 238000009792 diffusion process Methods 0.000 claims description 28
- 238000005530 etching Methods 0.000 claims description 17
- 229920000642 polymer Polymers 0.000 claims description 15
- 239000002184 metal Substances 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 11
- 238000005520 cutting process Methods 0.000 claims description 7
- 239000000853 adhesive Substances 0.000 claims description 6
- 230000001070 adhesive effect Effects 0.000 claims description 6
- 230000007797 corrosion Effects 0.000 claims description 6
- 238000005260 corrosion Methods 0.000 claims description 6
- 239000002356 single layer Substances 0.000 claims description 3
- 238000007872 degassing Methods 0.000 claims description 2
- 238000007789 sealing Methods 0.000 abstract description 3
- 238000003466 welding Methods 0.000 abstract 2
- 238000009413 insulation Methods 0.000 abstract 1
- 238000012856 packing Methods 0.000 abstract 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- 238000004528 spin coating Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000009545 invasion Effects 0.000 description 2
- 238000012858 packaging process Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 238000007738 vacuum evaporation Methods 0.000 description 2
- 238000009461 vacuum packaging Methods 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000002775 capsule Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000004320 controlled atmosphere Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005459 micromachining Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000003319 supportive effect Effects 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Images
Landscapes
- Micromachines (AREA)
Abstract
本发明公开了一种用于实现芯片级腔体密闭封装的方法，也涉及该方法所实现的密闭封装结构。该封装结构包括衬底芯片上的封闭腔体和该腔体外的焊盘；腔体由封盖芯片、侧壁和衬底芯片构成；所述腔体的侧壁由一或多层的扩散阻挡层覆盖；所述焊盘和所述衬底芯片的边缘不被扩散阻挡层覆盖。所述扩散阻挡层由淀积方法形成，并可有去气的作用。本发明可以实现能够防潮、防气体侵袭，并可保持真空的芯片级腔体密闭封装结构。
Description
技术领域
本发明涉及一种用于实现芯片级腔体密闭封装的方法，也涉及该方法所实现的腔体密闭封装结构，属于微机械电子系统(MEMS)技术领域。
背景技术
微机械电子系统是20世纪80年代后期国际上兴起的一项新技术，其主要特征是尺度微小，器件尺寸一般在微米、亚微米乃至纳米量级。它作为一项新兴的产业，在生物、医疗、航空、航天、电子产品、过程控制及测试技术等领域将获得广泛的应用。
在微机械器件中，为避免器件免受潮气或其它腐蚀性气体的渗入；或使器件处于特定的氛围之中，常常需要为其提供全封闭的腔体来进行保护，这就是通常所说的腔体密闭封装。密闭封装工艺包括晶圆级封装和芯片级腔体封装两种。其中芯片级腔体密闭封装能够同时对芯片上的所有器件提供封装腔体，因而具有成本优势。该封装方法可以减少器件制造中的低效操作。降低由于对单个器件进行烦琐的金属或陶瓷封装所带来的高成本。
芯片级腔体密闭封装已经用于如光学，射频和传感器类的微机械电子系统中。具体例子包括美国TI(德州仪器)公司的数字光学处理(DLP)器件、热辐射测试器件、加速度计和陀螺仪。最早进行的大规模芯片级腔体密封腔体封装是为了给具有可动表面单元的MEMS器件提供保护。在现今成百上千万的汽车安全气囊系统中起控制作用的MEMS加速度计，就是通过芯片级腔体密封腔体封装的。最近，非密闭腔体的芯片级腔体封装也被用来进行对消费类电器如数字相机等的封装。
对腔体密闭封装技术的进一步开发主要致力于两个方面：对使用寿命有限的产品，将致力于减小体积、重量和封装成本；对高性能、长寿命的MEMS器件以及光器件和传感器，要在保证器件性能的前提下降低成本。
目前，这两方面的技术仍然在进一步发展之中。
发明内容
本发明的目的在于提供一种新的芯片级腔体密闭封装方法。该方法采用表面微加工技术，在控制氛围下通过聚合物粘合键合和薄膜淀积来对MEMS或其它器件实施腔体密闭封装。
本发明的另外一个目的在于提供一种通过上述方法获得的芯片级腔体密闭封装结构。该密闭封装结构可以防潮、防气体侵袭，并可保持真空。
为实现上述的发明目的，本发明采用下述的技术方案：
一种实现芯片级腔体密闭封装的方法，其特征在于包括如下步骤：
(1)在衬底芯片上，形成至少一个环绕微机械结构单元的环形支撑体；
(2)将封盖芯片与所述衬底芯片面对面对准贴合，并使两者粘合键合，由所述环形支撑体进行支撑定位，以便在所述封盖芯片和所述衬底芯片之间保持所需的空间；
(3)将所述封盖芯片刻蚀或切割窄槽，并使所述环形支撑体上形成侧翼肩；
(4)在所述窄槽的侧壁及其底部，以及所述环形支撑体的侧翼肩及其底部，淀积单层或多层的扩散阻挡层；
(5)刻蚀所述扩散阻挡层，使其仅保留所述窄槽的侧壁及其底部、所述环形支撑体的侧翼肩、以及所述侧翼肩底部中的一部分，从而使焊盘露出。
其中，
所述步骤(1)中，所述环形支撑体也在所述封盖芯片上形成。
所述步骤(3)中，所述窄槽贯穿所述封盖芯片。
所述步骤(3)中，采用芯片切割锯实现切割。
所述步骤(4)中，在淀积扩散阻挡层之前，首先淀积一层聚合物层。
另外，在全部去除所述粘合剂环之前，在所述封盖芯片或衬底芯片上通过淀积和刻蚀出电介质或金属层来形成起支撑作用的支撑体。
一种芯片级腔体密闭封装结构，其特征在于：
所述腔体密闭封装结构包括位于衬底芯片上的封闭腔体和分布在该腔体外的焊盘，所述封闭腔体由封盖芯片、侧壁和衬底芯片构成，其中封闭有微机械结构单元；
所述封闭腔体的侧壁为由聚合物构成的环形支撑体，上面覆盖有扩散阻挡层，所述环形支撑体具有侧翼肩结构；
所述焊盘和所述衬底芯片的边缘不被扩散阻挡层覆盖。
所述侧壁为由聚合物构成的环形支撑体。
所述环形支撑体具有侧翼肩结构。
所述封盖芯片与所述衬底芯片之间具有支撑体。
所述扩散阻挡层中的最内层为聚合物层。
所述扩散阻挡层中至少包含一层去气层。
所述扩散阻挡层中具有腐蚀孔。
所述腐蚀孔位于所述环形支撑体的侧翼肩结构上。
本发明所提供的技术方案可以实现能够防潮、防气体侵袭，并可保持真空的芯片级腔体密闭封装结构。
附图说明
下面结合附图和具体实施方式对本发明作进一步的说明。
图1至图14是一种微机械结构特定部位的侧视剖面图及相关的透视图。它们描示出了该结构在MEMS器件芯片级腔体密闭封装或真空封装中不同阶段的情况；
图15至图22是另一种微机械结构特定部位的侧视剖面图及相关的透视图。它们描示出了该结构在MEMS器件芯片级腔体密闭封装或真空封装中不同阶段的情况；
图23是另一侧视剖面图。描示了一微结构的特定部位在MEMS器件芯片级腔体密闭封装中某一工艺步骤中的情况；
图24为一俯视图。描示了一微结构的特定部位在MEMS器件芯片级腔体密闭封装中某一工艺步骤中的情况。
具体实施方式
为避免影响被封装器件的性能，在芯片级腔体封装工艺中，不能在具有有源器件的芯片表面上增加其它附加层，所以腔体封装主要由两种方法来进行。一种是将已经形成腔体的另一片腔体芯片粘合或键合到器件的芯片上。该方法称为芯片迭加。另一种是先将具有腔体的芯片分成许多单个的腔体芯片，再将这些单个的腔体芯片粘合键合到器件芯片上。
对MEMS器件在芯片级腔体中进行密闭封装，要在该类器件的制作工艺中或制作工艺完成后，衬底芯片分割成器件芯片前来进行。
图1所示为衬底芯片10的剖面图，其中包括已完成或几近完成的含有MEMS器件400的衬底芯片10和封盖芯片100。封盖芯片100最好采用具有和衬底芯片10相近的热膨胀系数的材料，如玻璃和硅。如图1所示，在封盖芯片100上可以有刻蚀出的腔体101。
作为本发明所述封装方法的第一步，首先，在封盖芯片100上或是在衬底芯片10上，形成至少一个环形支撑体102，将每个MEMS结构单元环绕起来，环形支撑体102一般采用如聚酰亚胺或环氧树脂等聚合物或/和无机绝缘体如SiO2或SiNx。它一般做在衬底芯片10上，而不是在封盖芯片100上。图中118为结构间隙，对此，可以参见图2所示的俯视图。
作为封装的第二步，图3为上述微机械结构特定部位的剖面图。将封盖芯片100与衬底芯片10面对面对准贴合，用加压、置于真空或加热等方法使两者粘合键合，同时使环形支撑体102起到支撑定位的作用，并使封盖芯片100和衬底芯片10之间保持所需的空间。
第三步，用光刻的方法(用光刻胶)刻蚀或用芯片切割锯(dicing saw)切割出一格一格的窄槽104。这些窄槽和通孔要贯穿封盖芯片100，环形支撑体102和中间的其它粘合剂及SiO2(如果有的话)。
在图4和图5所示的剖面图中，窄槽104将环形支撑体102分为两部分。一部分位于刻蚀出的窄槽104之内，另一部分则位于封盖芯片100下面。或进一步地，如剖面图4所示的，环形支撑体102可以具有一台阶状的侧翼肩103。而根据情况，如果在芯片粘合键合前有刻蚀出的腔体101，那么封盖芯片10也可以具有对应的侧翼肩143。如果封盖芯片100中没有腔体，则其剖面图如图5所示，环形支撑体102也可以具有一侧翼肩103。该侧翼肩103是本发明与现有技术的主要区别之一。
通过上述的步骤，参照图6所示，封盖芯片100从上面，环形支撑体102从四周，衬底芯片10从下面将MEMS器件完全密封在密闭的腔体200之中。
第四步，如图7和图8所示，在窄槽104的侧壁及底部淀积单层或/和多层的绝缘层或/和金属层110。金属层(也称扩散阻挡层)110的作用是它具有较好的阻挡层性质，用以覆盖聚酰亚胺或环氧树脂等聚合物的侧壁，来防止潮气侵入密封腔中。这一点是本发明与现有技术的主要区别之一。
金属层110淀积前可以有一层通过旋转涂敷(甩胶)淀积并加以刻蚀的聚合物层。由于液体的表面张力，可以在壁角处形成内圆角，使随后的淀积层实现良好的覆盖。
另外，为了使压焊焊盘150露出，我们也可以用中空移去(lift off)或腐蚀的方法刻蚀该金属层，使其仅保留侧壁和底部中的一部分，图7的结构剖视图绘出了被密封于腔体200内的器件。
实践中，可能依需要有时全部或有时部分地去除密封腔200中的环形支撑体(即聚合物环)。部分地去除环形支撑体可以避免由于环形支撑体102和扩散阻挡层110间热膨胀系数不同而产生的热应力。另外，剩余的环形支撑体还可以起支撑封盖芯片100的作用。
上述工作可以由以下步骤来实现：首先，参看剖视图9和透视图10，在扩散阻挡层110中刻蚀出腐蚀孔114。该腐蚀孔最好在聚合物环的侧翼肩103上刻蚀出。然后，利用具有底切(under cut)的各向同性腐蚀，通过腐蚀孔114，全部或部分地将环形支撑体102去除。各向同性腐蚀可以是含氧等离子干性腐蚀，结果如剖面图11和透视图12所示。这里的扩散阻挡层110起到结构层的作用，形成封装的外部壳体。这样，密封腔体200通过腐蚀孔114与外界相通。此时，可以通过腐蚀孔114，对密封腔体及其内的MEMS器件进行防粘连气体处理或/和抽真空。然后，再淀积一层扩散阻挡层116来将腐蚀孔114封住。扩散阻挡层116的淀积可以用溅射、真空蒸镀、旋转涂敷、等离子增强化学气相淀积等具有良好侧壁覆盖效果的淀积技术来实现。该步制作工艺后封装结构的剖面图及其透视图由图13和14示出。这阻挡层116一定要厚到足以填充腐蚀孔。填充后的腐蚀孔在附加阻挡层116中呈现出凹痕。接下来，将芯片切成许多各个单片，从而生成许多封好的单个密封的器件。需要指出的是，附加的扩散阻挡层116仅仅起扩散阻挡作用，其下面的环形支撑体102和侧壁阻挡层110才起到结构层的作用。而单有侧壁阻挡层这一结构层可能不足以支撑封盖100。因此，可能需要额外的支撑体来将封盖100支起，特别是构成环形支撑体102的聚合物环被全部去除的时候。为此，要在封盖100或衬底芯片10上形成支柱149来起支撑作用，如图15所示。该支撑体可以通过淀积和刻蚀出电介质或金属层来形成。电介质或金属层的厚度要比聚合物粘接环的厚度稍薄。在芯片粘合键合过程中，这些支撑体还起到间距定位的作用，使封盖100和衬底芯片10保持一定的间距，如图16所示，因此也可以称为间距定位体。再下来，用上述的步骤来制作出密封的真空腔体。该腔体可以抗拒外界压力，使结构不致被压碎。
图17至图22介绍了另一种刻蚀腐蚀孔114的方法。其中图17所示的一小部分芯片，在封盖100或衬底芯片10上形成的环形支撑体102由梳状体131或条状体组成。与前述一样，图19和图20中的封盖芯片100仍通过起间距定位体作用的环形支撑体102粘合键合到衬底芯片10上。而后用刻蚀或芯片切割锯的方法形成图19所示的槽104，槽104的侧壁要同时具有开口133和梳状叉指的末端端面。如图20所示，用如化学气相淀积(CVD)、物理气相淀积(PVD)如溅射和真空蒸镀、或旋转涂敷等淀积法淀积扩散阻挡层110来将梳状叉指末端的端面覆盖。因为该结构层不足以厚到将其填满，开口133还保持开口。因而，开口133可以用来作腐蚀孔。通过这些腐蚀孔133，参见图21，用各向同性腐蚀可以将环形支撑体102全部或部分腐蚀掉。最后，如图22所示，淀积扩散阻挡层或去气层来将腐蚀孔133封上。被填充后的腐蚀孔仍呈凹槽211。
参见图23所示的剖面图和图24的俯视图，由于焊线所需的焊盘一般分布在结构间隙118中。在现有的示例中，它们可以在三维封装腔体之上的封盖100中形成。这样的分布可以减小封装后的芯片面积和寄生电容。为了做到这一点，在封盖芯片100与环形支撑体102的交迭位置刻蚀出互连通孔106(通孔要贯通封盖芯片100，支撑体130和/或聚合物环102)。而后，进行覆盖互连通孔侧壁的金属薄膜淀积和刻蚀，形成金属互连151，焊盘150和它们的中间连接153。由此，在封盖芯片之上形成了焊盘和金属互连。
上述的封装方法和系统适用于大多数MEMS器件的封装。如可形变微反射镜(DMD)或TI公司的数字光处理器，惯性传感器和射频开关。因为这些小型封装呈全封闭或腔体结构，非常类似于很多MEMS压力传感器(比如，Bryzek等人的美国专利6346742)。它们也可用于制作压力传感器。只不过在这种情况下，封盖芯片要减薄成柔韧的芯片，密封腔也要作成空的。
上述本发明的特定实施例已经对本发明的内容做了详尽的说明。对本领域的一般技术人员而言，在不背离本发明实质精神的前提下对它所做的任何显而易见的改动，都将构成对本发明专利权的侵犯，将承担相应的法律责任。
Claims (13)
1.一种实现芯片级腔体密闭封装的方法，其特征在于包括如下步骤：
(1)在衬底芯片上，形成至少一个环绕微机械结构单元的环形支撑体；
(2)将封盖芯片与所述衬底芯片面对面对准贴合，并使两者粘合键合，由所述环形支撑体进行支撑定位，以便在所述封盖芯片和所述衬底芯片之间保持所需的空间；
(3)将所述封盖芯片刻蚀或切割窄槽，并使所述环形支撑体上形成侧翼肩；
(4)在所述窄槽的侧壁及其底部，以及所述环形支撑体的侧翼肩及其底部，淀积单层或多层的扩散阻挡层；
(5)刻蚀所述扩散阻挡层，使其仅保留所述窄槽的侧壁及其底部、所述环形支撑体的侧翼肩、以及所述侧翼肩底部中的一部分，从而使焊盘露出。
2.如权利要求1所述的实现芯片级腔体密闭封装的方法，其特征在于：
所述方法进一步包括如下步骤：
(1)在所述环形支撑体的扩散阻挡层中刻蚀出腐蚀孔；
(2)通过所述腐蚀孔全部或部分地将所述环形支撑体去除；
(3)淀积扩散阻挡层将所述腐蚀孔封住；
(4)将芯片切片，使单个的封装与芯片分离，形成封好的单个密封器件。
3.如权利要求1所述的实现芯片级腔体密闭封装的方法，其特征在于：
所述步骤(1)中，所述环形支撑体也在所述封盖芯片上形成。
4.如权利要求1所述的实现芯片级腔体密闭封装的方法，其特征在于：
所述步骤(3)中，所述窄槽贯穿所述封盖芯片。
5.如权利要求1所述的实现芯片级腔体密闭封装的方法，其特征在于：
所述步骤(3)中，采用芯片切割锯实现切割。
6.如权利要求1所述的实现芯片级腔体密闭封装的方法，其特征在于：
所述步骤(4)中，在淀积扩散阻挡层之前，首先淀积一层聚合物层。
7.如权利要求1所述的实现芯片级腔体密闭封装的方法，其特征在于：
所述步骤(2)中，在所述封盖芯片或衬底芯片上通过淀积和刻蚀出电介质或金属层来形成起支撑作用的支撑体。
8.一种芯片级腔体密闭封装结构，其特征在于：
所述腔体密闭封装结构包括位于衬底芯片上的封闭腔体和分布在该腔体外的焊盘，所述封闭腔体由封盖芯片、侧壁和衬底芯片构成，其中封闭有微机械结构单元；
所述封闭腔体的侧壁为由聚合物构成的环形支撑体，上面覆盖有扩散阻挡层，所述环形支撑体具有侧翼肩结构；
所述焊盘和所述衬底芯片的边缘不被扩散阻挡层覆盖。
9.如权利要求8所述的芯片级腔体密闭封装结构，其特征在于：
所述封盖芯片与所述衬底芯片之间具有支撑体。
10.如权利要求8所述的芯片级腔体密闭封装结构，其特征在于：
所述扩散阻挡层中的最内层为聚合物层。
11.如权利要求8所述的芯片级腔体密闭封装结构，其特征在于：
所述扩散阻挡层中至少包含一层去气层。
12.如权利要求8所述的芯片级腔体密闭封装结构，其特征在于：
所述扩散阻挡层中具有腐蚀孔。
13.如权利要求12所述的芯片级腔体密闭封装结构，其特征在于：
所述腐蚀孔位于所述环形支撑体的侧翼肩结构上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2006100035203A CN101016148B (zh) | 2006-02-07 | 2006-02-07 | 一种芯片级腔体密闭封装方法及封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2006100035203A CN101016148B (zh) | 2006-02-07 | 2006-02-07 | 一种芯片级腔体密闭封装方法及封装结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101016148A CN101016148A (zh) | 2007-08-15 |
| CN101016148B true CN101016148B (zh) | 2011-06-01 |
Family
ID=38725404
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2006100035203A Expired - Fee Related CN101016148B (zh) | 2006-02-07 | 2006-02-07 | 一种芯片级腔体密闭封装方法及封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101016148B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102963864B (zh) * | 2012-12-11 | 2015-05-20 | 北京大学 | 一种基于bcb胶的晶片级微空腔的密封方法 |
| US9567207B2 (en) * | 2015-05-15 | 2017-02-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | Recess with tapered sidewalls for hermetic seal in MEMS devices |
| JP6680880B2 (ja) * | 2015-11-30 | 2020-04-15 | ダブリュ．エル．ゴア アンド アソシエイツ，インコーポレイティドＷ．Ｌ． Ｇｏｒｅ ＆ Ａｓｓｏｃｉａｔｅｓ， Ｉｎｃｏｒｐｏｒａｔｅｄ | ダイのための保護環境バリアー |
| DE102023102349A1 (de) | 2023-01-31 | 2024-08-01 | Carl Zeiss Smt Gmbh | Verfahren zur Herstellung eines Systems mit zwei Baugruppen |
-
2006
- 2006-02-07 CN CN2006100035203A patent/CN101016148B/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN101016148A (zh) | 2007-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7952189B2 (en) | Hermetic packaging and method of manufacture and use therefore | |
| EP1716072B1 (en) | Integrated getter area for wafer level encapsulated microelectromechanical systems | |
| US10173893B2 (en) | Methods and structures for thin-film encapsulation and co-integration of same with microelectronic devices and microelectromechanical systems (MEMS) | |
| US7638429B2 (en) | Thin film encapsulation of MEMS devices | |
| US8872359B2 (en) | MEMS devices | |
| US7682934B2 (en) | Wafer packaging and singulation method | |
| US7288464B2 (en) | MEMS packaging structure and methods | |
| EP3077326B1 (en) | Packaging structure of a microelectronic device having a hermeticity improved by a diffusion barrier layer | |
| US20060128064A1 (en) | Wafer packaging and singulation method | |
| US8980698B2 (en) | MEMS devices | |
| US20130032385A1 (en) | Metal thin shield on electrical device | |
| US9981843B2 (en) | Chip package and a method of producing the same | |
| US20080145976A1 (en) | Packaging of Micro Devices | |
| US20070298532A1 (en) | Micro-Electro-mechanical (MEMS) encapsulation using buried porous silicon | |
| US8043891B2 (en) | Method of encapsulating a wafer level microdevice | |
| CN101016148B (zh) | 一种芯片级腔体密闭封装方法及封装结构 | |
| EP2402284A1 (en) | MEMS manufacturing method | |
| Messana et al. | Packaging of large lateral deflection MEMS using a combination of fusion bonding and epitaxial reactor sealing | |
| US10280075B2 (en) | Method of encapsulating a microelectronic component | |
| US8378433B2 (en) | Semiconductor device with a controlled cavity and method of formation | |
| US20070249091A1 (en) | Micro device encapsulation | |
| JP2002280470A (ja) | 半導体装置及びその製造方法 | |
| Park et al. | Wafer scale encapsulation of MEMS devices | |
| TW202415616A (zh) | 微機電系統封裝及其製造方法 | |
| US9284186B2 (en) | Semiconductor device and method of manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110601 Termination date: 20130207 |