Nothing Special   »   [go: up one dir, main page]

CN100490310C - 斩波自动稳零电流模式检测仪表放大器 - Google Patents

斩波自动稳零电流模式检测仪表放大器 Download PDF

Info

Publication number
CN100490310C
CN100490310C CNB200580022605XA CN200580022605A CN100490310C CN 100490310 C CN100490310 C CN 100490310C CN B200580022605X A CNB200580022605X A CN B200580022605XA CN 200580022605 A CN200580022605 A CN 200580022605A CN 100490310 C CN100490310 C CN 100490310C
Authority
CN
China
Prior art keywords
input
amplifier
gain
coupled
electric current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB200580022605XA
Other languages
English (en)
Other versions
CN1981432A (zh
Inventor
B·A·道茨
T·L·博特克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices Inc
Original Assignee
Analog Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Inc filed Critical Analog Devices Inc
Publication of CN1981432A publication Critical patent/CN1981432A/zh
Application granted granted Critical
Publication of CN100490310C publication Critical patent/CN100490310C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/083—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers
    • H03F1/086—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers with FET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/38—DC amplifiers with modulator at input and demodulator at output; Modulators or demodulators specially adapted for use in such amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/38—DC amplifiers with modulator at input and demodulator at output; Modulators or demodulators specially adapted for use in such amplifiers
    • H03F3/387—DC amplifiers with modulator at input and demodulator at output; Modulators or demodulators specially adapted for use in such amplifiers with semiconductor devices only
    • H03F3/393—DC amplifiers with modulator at input and demodulator at output; Modulators or demodulators specially adapted for use in such amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45273—Mirror types
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45744—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/261—Amplifier which being suitable for instrumentation applications
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/91—Indexing scheme relating to amplifiers the amplifier has a current mode topology
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45592—Indexing scheme relating to differential amplifiers the IC comprising one or more buffer stages other than emitter or source followers between the input signal leads and input leads of the dif amp, e.g. inverter stages

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

斩波自动稳零电流模式检测仪表放大器，它包括与各自与输入节点相耦合的第一和第二输入放大器并设置成可响应施加于输入节点的差分输入电压产生各自的电流，该电流与输出节点相耦合。为了减小可能由于构成输入放大器的片上和/或片外的器件和/或结构的寄生电容所引起的增益误差，本发明包括与IA相耦合的增益校正电路。该增益校正电路可复制至少部分寄生电容并且向IA提供补偿电流，以减小可能产生与输入和输出有关的增益误差。

Description

斩波自动稳零电流模式检测仪表放大器
本发明享有Botker等人于2004年6月15日申请的临时专利申请号60/580,295的优先权。
技术领域
本发明涉及检测仪表放大器(IA)领域，尤其涉及适用于减小IA增益误差的电路和方法。
背景技术
所有放大器都具有相应的增益指标。对于某些应用来说，重要的是要确切地知晓IC至IC间的增益的大小，并且该增益是可重复的。检测仪表放大器(IA)就是这样的一类应用。
许多技术被用于减小或消除可能影响IA增益的误差源。“斩波自动稳零”技术就是这类技术中的一种。图1显示了典型的斩波自动稳零IA的拓扑图；在共同待审批的专利申请TBD中详细讨论了该IA。该IA包括两个输入放大器：输入amp8和输入amp 17，其中输入amp 8是由FET MP1、MN1和NM3以及电流源10、12、14和16所构成，输入amp 17是由FET MP2、MN2和MN5以及电流源18、20、22和24所构成。假定这些器件都不存在着任何器件的失配，差分输入电压(VINP—VINN)出现在节点VO1和VO2之间，并且施加在具有电阻值为R1的电阻器26的两端。除了静态电流之外，R1中的随着VINP—VINN而变化的电流(IR1)会流过MN1和MN2。这就导致在节点IO1和IO2上形成电流，此电流分别施加于FET MN4/MN3和MN6/MN5，从而形成在MN1和MN2中的电流变化返回到输出节点28附近的虚地节点，其中输出节点通过具有电阻值R2的电阻器30连接着接地点。因为FET MN4和MN6各自载有来自R1的信号电流，所以流入R2的电流是流入R1的电流的两倍。因此，电流模式拓扑的电压增益为G＝2*(R2/R1)。
这两个输入放大器都是斩波自动稳零的。通过使用开关32a/32b、34a/34b和36a/36b，两个输入放大器可以在开关被触发时改变位置，从而消除在输入放大器中的直流电压失配。在电流源中的失配也会被隔断，使之在没有信号时R2中的平均电流为零。
然而，该拓扑也存在着缺点：当将差分输入信号施加在VINP和VINN上时，在IA的“增益设置”节点VO1和VO2上所出现的寄生电容(CP1、CP2)会导致增益误差。例如，假设VINP为2V和VINN为1V。当最左侧的放大器从1V输入切换到2V输入时，寄生电容CP1就一定被充电。这就减少了在NM1中的电流量，增大了在相互串联连接的MN4和电流镜FET MP3中的电流。所增加的电流就会镜像到MP4，从而导致MP4电流的增大，其大小与寄生电容CP1和差分输入电压的大小成比例。同时，最右侧的放大器从2V输入切换到1V输入。这时，寄生电容CP2就一定被放电，这增加了在MN2中的电流量并减小了在MN6中的电流量。这两种效应一起增加了流入R2中的电流量。如果输入电压反向，则效果也是类似的，只是其结果是在MP4中的电流减小和在MN6中的电流增加。这就导致流入R2的电流减小。这种由于CP1和CP2所引起的R2电流中的变化导致增益误差，该误差与CP1和CP2以及斩波频率的大小成比例。这种切换的寄生电容像一个阻值为Req＝1/(2*f*C)的电阻器，式中f是斩波频率而C是寄生电容。该等效电阻与R1相平行。
为R1所选择的数值必须是足够大，以使得从输入放大器中所分流的电流不会使放大器中的任何器件截止。这对于大的输入信号来说就很成问题，这样，R1的数值对小的G值就必须比高的G值选择得大些，在高G值下输入信号的范围更受限制。因为R1的数值对于小的增益结构是较大的，所以当IA构成小的G值时等效电阻Req的效应就特别不利。
因斩波过程的结果而改变电压的在任何其它片上或片外电路节点上的寄生电容都可在IA放大器增益中产生类似的误差。例如，输入放大器的晶体管、电容器、电阻器、金属引线、粘合焊盘以及电感器都会具有相应的寄生电容，从而当IA斩波时就会产生增益误差。
发明内容
本发明所提供的增益误差校正电路可以在与斩波自动稳零电流模式IA相耦合时减小与寄生电容相关的增益误差。
根据本发明的斩波自动稳零电流模式IA包括第一和第二输入放大器，其中第一和第二输入放大器与各自输入节点相耦合，并设置成可响应于施加在输入节点上的差分输入电压而产生各自的电流；所述电流耦合至输出节点。各个输入放大器包括多个具有相应的寄生电容的器件和/或结构。当IA被斩波时，这些器件和/或结构就会产生各自的电流，这些电流会引起IA的增益数值偏离所需要的数值。
为了减小可能是由构成输入放大器的片上和/或片外器件和/或结构的寄生电容所引起的增益误差，将增益校正电路耦合至IA。该增益误差校正电路可设置成能够复制至少部分寄生电容，并且向IA提供用于减小可能引起的输入和输出增益误差的补偿电流。
增益校正电路较佳地包括多个器件(例如，晶体管、电阻器、电容器)，这些器件各自对应于输入放大器中的一个器件和/或结构，各个增益校正器件以及它所对应的输入放大器器件或结构都具有类似的特性。
从以下结合附图的详细描述中，本领域的技术人员将能更加清晰地了解本发明的其它性能和优点。
附图说明
图1是斩波自动稳零电流模式IA的电路图。
图2是在斩波自动稳零电流模式IA中所使用的输入放大器的电路图，以及根据本发明的增益误差校正电路。
具体实施方式
本发明提供了一种适用于校正在斩波自动稳零电流模式IA中的与输入和输出有关的增益误差的装置。这是采用增益校正电路来实现的，该电路耦合至IA，并且包括可复制对应于IA部分的片上和/或片外器件和/或结构的寄生电容的器件。复制器件可用于产生反向注入给IA以便用于校正输入和输出参考增益误差的补偿电流。
本文所述的增益校正电路一般可用于校正与任何斩波自动稳零电流模式IA中的寄生电容相关的增益误差。然而，尽管本发明的原理具有普遍的应用性，但是增益校正电路需要采用复制器件来产生所需的补偿电流；所以增益校正电路的实现将取决于所需校正的IA的情况而变化。因此，为了达到说明的目的，本文只讨论一特定的IA，以及适用于该特定IA使用的增益校正电路。然而，本发明的使用并不局限于所讨论的IA和增益校正电路，从本发明的原理可以得出应用于任何给定的斩波自动稳零电流模式IA的合适的增益校正电路。
图2显示了对类似于图1所示的放大器8和17的输入放大器更加精确的实现方法。图1所示的放大器FET MP1/MN1类似于图2所示的FET MP10和MN10，而节点VO和IO类似于图1所示的节点VO1(或VO2)和IO1(或IO2)。
通过与MP10的栅极和漏极相耦合的共射共基环路来设置MP10的漏极电压并且可设置成MP10的Vgs基本上维持为恒定。FET MN12a、MN12b、MP12、MN13和MN14较佳地叠加以提供共射共基环路。为了实现共射共基，将一固定的电压源100连接在VIN和MN12b的栅极之间。MN12b的源极连接着MN12a的源极，从而形成一个差分对。该差分对可控制在MN13中的电流，接着通过控制MN14来调节MP10的漏极电压。使MP10的漏极电压大致等于MN12b的栅极电压。较佳地是包括共射共基的FET MN15—MN16，以使得MN14的漏极—源极间的电压最小化。
正如以上所提到的，增益误差是由在增益设置电阻器节点(VO)上的寄生电容所引起的。类似的增益误差也可以由响应于输入信号的斩波而改变电压的其它节点(例如，在MP12源极上的节点102、在MN12a/MN12b的共同源极上的节点104，以及MP10的漏极)上的电容所引起的。当差分信号施加于IA的输入上时，这些节点在两个电压之间被斩波，形成具有峰峰值幅度等于差分电压输入的方波波形。其它器件和/或结构，无论是片上或是片外的，包括(但并不局限于)晶体管、电容器、电阻器、金属引线、粘合焊盘和电感器，当IA斩波时都能够具有相应寄生电容且产生电流，因而使增益G偏离所需要的值。
为了减小这些与寄生电容相关的增益误差，IA包括耦合至IA输入放大器中的一个放大器的增益校正电路106；类同于电路106的增益校正电路将与IA的另一个输入放大器相连接。电路106耦合至输入放大器并且设置成可复制至少部分寄生电容以及向IA提供补偿电流，具体说是，向对应于“反向”输入放大器的信号路径提供补偿电流，从而减小可能由寄生电容所产生的增益误差。增益校正电路包括多个器件，这些器件各自对应于具有相应寄生电容的输入放大器器件和/或结构中的一个，各个增益校正电路器件以及它所对应的器件和或结构具有类似的特性。
适用于图2所示的IA输入放大器使用的一种可能的增益校正电路包括第一部分108和第二部分110。无论共模输入电压如何，部分108都十分有用。部分108包括FET MP13，其栅极连接于输入电压VIN，该输入电压施加于输入放大器的输入端(即，MP10的栅极)，以及将其源极连接于固定电流源112的输出。当如此设置时，在MP13的源极(节点114)上的电压是一个方波，它与在节点VO、102、104和MP10的漏极所看到的波形基本相匹配。连接于节点114的各个器件复制存在于跟随输入信号的输入放大器节点之一上的器件电容。其结果是，可以由MP13来产生补偿电流并且复制器件的电容。该电流应该基本等于在输入放大器中所产生的误差电流。来自MP13漏极的电流(在标记为“X2”的节点上所提供的)用作为增益校正电路部分108的输出，以所提供的电流注入跟随“反向”输入放大器(未显示)的IO节点的电流源来校正该误差项，并且形成注入虚地接地节点的电流(假定IA实现方法类似于图1所示)；注入的点将对应于图2中标记为X1的节点。该电流包含馈入节点114的DC电流加上流入或流出寄生电容的电流。因为这是电流模式的拓扑，通过校正电路从反向输入放大器所消除的电荷只需要与在第一输入放大器的寄生电容中所存储的电荷相匹配就可以。
在该典型实施例中，复制器件和输入放大器的器件或结构具有下列对应关系：
-MP13对应于IA器件MP10
-MN19对应于MN12a
-MN20对应于MN12b
-MP14对应于MP12
-电阻器R4对应于R3
-电容器C1对应于在节点VO上由于PC板和增益电阻器R1所引起的典型电容
-MP15对应于向MP12提供电流的电流源FET MP16的电容
-MN23对应于MN15漏极，并且可以提供少量的额外电容，它是使MN15有时候会移动的原因。值得注意的是，复制器件的特性及其它们所对应的器件或结构的特性都应该尽可能地相类似。
特别有利于增益校正电路的另一个工作条件是当IA输入中的一个或两个都为低时。在一定的输入电平，MN15和MN16的漏极电压将使这些器件处于的三极管工作区域中。当发生这一现象时，在施加一差分输入电压时，在MN16的源极和漏极上的电压就会以时钟速率变化。这就需要在这些节点上的寄生电容能够周期性地充电和放电。这导致不需要的与输出有关的电流流动。另外一个不利的效应是额外的电流流动调制在输入器件(MP10)中的电流并从而调制MP10的Vgs。这就出现了在输入放大器中的与输入有关的电压误差。增益校正电路部分110就需要考虑这一工作条件。
增益校正电路部分110包括FET MN24，它连接着在输入放大器中的MN16的源极。在MN24源极上的节点120连接着固定的电流源124，使得MN24的源极电压跟随着MN16的源极电压。FET MN25和MN26复制在MN16源极处的电容，并具有下列对应关系：
-MN25对应于MN16
-MN26对应于MN14
正如以上所提到的，复制器件的特性以及它们所对应器件或结构的特性应该尽可能地相类似。
当如此设置时，在节点Y2上就会出现在MN24中流过的DC偏置电流和电容器充电电流，这是向“反向”输入放大器(未显示)的FET MP 12所提供的注入尾随电流；注入点对应于图2中标记为Y1的节点。这就产生了流过反向放大器的输入器件MP10的校正电流。该电流可以以类似于增益校正电路部分108的方法来校正增益误差。
校正电流流过反向输入器件的事实也有助于抵消输入器件漏极电流的Vgs调制效应。在第一输入放大器的输入器件Vgs中的任何变化都应该在第二输入放大器的输入器件中得到复制，因为校正电流也流过反向放大器的输入器件。于是，校正电流增加或减小流过反向放大器的MP10的电流，并依次增加或减小流出反向放大器的IO节点的电流。这是十分重要的，因为输入和输出有关的增益误差都可以由增益校正电路部分110来校正。
因此，来自增益校正电路部分110的误差校正电流可以抵消与输入有关的增益误差以及由该电流所引起的相应输出误差电压，而增益校正电路部分108可以校正与输出有关的增益误差。
值得注意的是，本文所讨论的输入放大器实现方法和增益校正电路的实现方法仅仅是一个实例。斩波自动稳零电流模式IA的输入放大器可以各种各样的方法来实现，并且校正由于寄生电容所引起的与输入和输出有关的增益误差所需要的增益校正电路取决于特定输入放大器的实现方法。重要的是，将增益校正电路耦合至IA并设置成可复制至少部分输入放大器的内在寄生电容以及向IA提供补偿电流以减小由于寄生电容所引起的增益误差。
还要值得注意的是，尽管本文所讨论的输入放大器和增益校正电路是采用FET来实现的，但是也可以采用双极型晶体管，只要放大器的器件和/或结构以及对应于复制器件的器件和/或结构都具有类似的特性。
虽然在上面讨论了本发明的特殊实施例，本技术领域内的技术人士也可以采用众多稍有变化和变型的实施例。因此，本发明只受所附权利要求的内容的限制。

Claims (9)

1.一种斩波自动稳零电流模式检测仪表放大器，它包括：
第一和第二输入节点；
输出节点(28)；
第一和第二输入放大器(8、17)，它们耦合至所述第一和第二输入节点并设置成可响应施加于所述第一和第二输入节点的差分输入电压产生各自的电流，所述电流耦合至所述输出节点，所述检测仪表放大器具有相关的所需要的增益G，所述输入放大器各自具有相关寄生电容，所述检测仪表放大器斩波时该寄生电容产生各自的电流，因而使增益G偏离所需要的值，以及，
增益校正电路(106)，耦合至所述检测仪表放大器，并设置成可复制至少一个所述寄生电容且可向所述检测仪表放大器提供补偿电流，以减小由于所述寄生电容所引起的增益误差。
2.如权利要求1所述的检测仪表放大器，其特征在于，至少一些所述相关寄生电容会在所述需要的增益G中产生与输入有关的误差，所述增益校正电路设置成减小所述与输入有关的增益误差。
3.如权利要求1所述的检测仪表放大器，其特征在于，至少一些所述相关的寄生电容会在所述需要的增益G中产生与输出有关的误差，所述增益校正电路设置成减小所述与输出有关的增益误差。
4.如权利要求1所述的检测仪表放大器，其特征在于，所述增益校正电路包括多个器件，每个器件对应于所述相关寄生电容中的一个，各个增益校正电路器件具有与其对应的寄生电容相同的电容。
5.如权利要求4所述的检测仪表放大器，其特征在于，所述增益校正电路包括：
第一校正电路(106)，它耦合至所述第一输入放大器并向与所述第二输入放大器相关的信号路径提供补偿电流，以减小由于所述第一输入放大器的寄生电容所引起的增益误差；以及，
第二校正电路(106)，它与所述第二输入放大器相耦合并向与所述第一输入放大器相关的信号路径提供补偿电流，以减小由于所述第二输入放大器的寄生电容所引起的增益误差。
6.如权利要求5所述的检测仪表放大器，其特征在于，所述第一输入放大器包括输入场效应晶体管MP1，其栅极耦合至所述第一和第二输入节点中的一个，而其源极连接着节点VO1；所述第二输入放大器包括输入场效应晶体管MP2，其栅极耦合至所述第一和第二输入节点中的另一个，而其源极连接着节点VO2；所述检测仪表放大器还包括：
电阻器R1，它连接在所述节点VO1和VO2之间，所述检测仪表放大器设置成使得R1流过一电流IR1，此电流随着施加于所述第一和第二输入节点的电压之间差值而变化，所述第一和第二输入放大器设置成可在第一和第二输出电流节点上提供各自随IR1变化的电流，在所述第一和第二输出电流节点上的电流耦合至输出节点。
7.如权利要求6所述的检测仪表放大器，其特征在于，所述第一校正电路在输入端连接着MP1的栅极并设置成提供耦合至所述第二输出电流节点的补偿电流，以及所述第二校正电路在输入端连接着MP2的栅极并设置成提供耦合至所述第一输出电流节点相耦合的补偿电流，以减小可能由于所述寄生电容所引起的与输出有关的增益误差。
8.如权利要求6所述的检测仪表放大器，其特征在于，所述第一校正电路在输入端耦合至MP1的漏极并设置成提供调制MP2中的电流的补偿电流，以减小可能由于所述寄生电容所引起的与输入和输出有关的增益误差；所述第二校正电路在输入端耦合至MP2的漏极并设置成提供调制MP1中的电流的补偿电流，以减小可能由于所述寄生电容所引起的与输入和输出有关的增益误差。
9.如权利要求6所述的检测仪表放大器，其特征在于，还包括耦合至MP1的栅极和漏极的共射共基环路并设置成使得MP1的栅极—源极之间的电压维持恒定；所述共射共基环路包括多个场效应晶体管，所述增益校正电路包括多个场效应晶体管且各自对应于所述共射共基环路中的各个场效应晶体管，各个所述增益校正电路中的场效应晶体管及其所对应的共射共基环路中的场效应晶体管都具有相同的器件特性。
CNB200580022605XA 2004-06-15 2005-06-15 斩波自动稳零电流模式检测仪表放大器 Expired - Fee Related CN100490310C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US58029504P 2004-06-15 2004-06-15
US60/580,295 2004-06-15

Publications (2)

Publication Number Publication Date
CN1981432A CN1981432A (zh) 2007-06-13
CN100490310C true CN100490310C (zh) 2009-05-20

Family

ID=34979097

Family Applications (3)

Application Number Title Priority Date Filing Date
CNB2005800269337A Expired - Fee Related CN100508374C (zh) 2004-06-15 2005-06-15 电流模式检测仪表放大器
CNB200580022605XA Expired - Fee Related CN100490310C (zh) 2004-06-15 2005-06-15 斩波自动稳零电流模式检测仪表放大器
CNB2005800265092A Expired - Fee Related CN100476679C (zh) 2004-06-15 2005-06-15 精密斩波稳零电流镜

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CNB2005800269337A Expired - Fee Related CN100508374C (zh) 2004-06-15 2005-06-15 电流模式检测仪表放大器

Family Applications After (1)

Application Number Title Priority Date Filing Date
CNB2005800265092A Expired - Fee Related CN100476679C (zh) 2004-06-15 2005-06-15 精密斩波稳零电流镜

Country Status (6)

Country Link
US (3) US7161413B2 (zh)
EP (3) EP1756945B1 (zh)
JP (3) JP4538050B2 (zh)
CN (3) CN100508374C (zh)
DE (3) DE602005026004D1 (zh)
WO (3) WO2005124997A1 (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7184253B1 (en) * 2006-01-13 2007-02-27 Cypress Semiconductor Corporation ESD trigger circuit with injected current compensation
US7855862B1 (en) 2006-03-28 2010-12-21 Cypress Semiconductor Corporation Electrostatic discharge (ESD) circuit and method that includes P-channel device in signal path
US7719351B2 (en) * 2007-05-17 2010-05-18 National Semiconductor Corporation Autozeroing current feedback instrumentation amplifier
US7605646B2 (en) * 2007-07-06 2009-10-20 Texas Instruments Incorporated Low glitch offset correction circuit for auto-zero sensor amplifiers and method
US7821245B2 (en) * 2007-08-06 2010-10-26 Analog Devices, Inc. Voltage transformation circuit
US7714612B1 (en) 2008-09-18 2010-05-11 National Semiconductor Corporation Integrated circuit with pin-selectable mode of operation and level-shift functionality and related apparatus, system, and method
US7893759B1 (en) * 2009-03-18 2011-02-22 Honeywell International Inc. Current conveyor based instrumentation amplifier
KR101805557B1 (ko) * 2010-03-03 2017-12-07 드비알레 전류 리플렉터를 구비한 전류-전압 변환기, 증폭기의 입력단 및 대응하는 증폭기
US8847139B2 (en) 2010-08-24 2014-09-30 Intersil Americas LLC Methods, sub-systems and systems that reduce a mismatch error associated with an analog circuit
CN102354241B (zh) * 2011-07-29 2015-04-01 开曼群岛威睿电通股份有限公司 电压/电流转换电路
US8319553B1 (en) 2011-08-02 2012-11-27 Analog Devices, Inc. Apparatus and methods for biasing amplifiers
US8552788B2 (en) 2011-09-15 2013-10-08 Analog Devices, Inc. Apparatus and methods for adaptive common-mode level shifting
US8432222B2 (en) 2011-09-15 2013-04-30 Analog Devices, Inc. Apparatus and methods for electronic amplification
CN102681583A (zh) * 2012-05-28 2012-09-19 天津大学 高精度带隙基准电路
US8791758B1 (en) 2013-03-04 2014-07-29 Analog Devices, Inc. Apparatus and methods for buffer linearization
WO2015042752A1 (en) * 2013-09-30 2015-04-02 Atmel Corporation Sense amplifier
KR101937676B1 (ko) 2014-01-13 2019-01-14 삼성전자주식회사 생체 신호 증폭 회로
CN104935151B (zh) * 2014-03-19 2017-10-31 中航（重庆）微电子有限公司 交换式电源转换器内建补偿电路系统
CN105300530B (zh) * 2015-11-10 2018-07-31 中国科学院半导体研究所 带有读出电路的太赫兹波探测器
FR3065290A1 (fr) * 2017-04-14 2018-10-19 STMicroelectronics (Alps) SAS Amplificateur de detection de courant a faible decalage
US11152901B2 (en) 2018-09-10 2021-10-19 Analog Devices, Inc. Amplifier
IT202000004159A1 (it) * 2020-02-28 2021-08-28 St Microelectronics Srl Convertitore tensione-corrente, dispositivo e procedimento corrispondenti

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0677035B2 (ja) * 1985-03-29 1994-09-28 クラリオン株式会社 Ａｃ−ｄｃ変換回路
JPS62113283A (ja) * 1985-11-12 1987-05-25 Victor Co Of Japan Ltd 絶対値回路
US4881045A (en) * 1988-10-18 1989-11-14 Hewlett-Packard Company Transistor amplifier for high slew rates and capacitive loads
US4912423A (en) * 1989-02-27 1990-03-27 General Electric Company Chopper-stabilized operational transconductance amplifier
US5142242A (en) * 1991-08-07 1992-08-25 Maxim Integrated Products Precision transconductance amplifier
JP2596125Y2 (ja) * 1991-12-27 1999-06-07 ミツミ電機株式会社 演算増幅回路
JPH08222969A (ja) * 1995-02-14 1996-08-30 Sanyo Electric Co Ltd 電圧電流変換回路
JPH10150332A (ja) * 1996-11-15 1998-06-02 Nec Corp 差動回路
US5847556A (en) * 1997-12-18 1998-12-08 Lucent Technologies Inc. Precision current source
US6166670A (en) * 1998-11-09 2000-12-26 O'shaughnessy; Timothy G. Self calibrating current mirror and digital to analog converter
JP4255564B2 (ja) * 1999-04-05 2009-04-15 誠 石田 増幅回路
JP4178702B2 (ja) * 1999-12-28 2008-11-12 ソニー株式会社 差動増幅器、コンパレータ、及びａ／ｄコンバータ
JP2001274641A (ja) * 2000-03-27 2001-10-05 Toshiba Corp 差動増幅器及びこれを用いたフィルタ回路
US6605993B2 (en) * 2000-05-16 2003-08-12 Fujitsu Limited Operational amplifier circuit
US6768318B2 (en) * 2001-02-22 2004-07-27 Texas Instruments Incorporated Signal conditioning circuit for resistive sensors
US6538503B2 (en) * 2001-02-22 2003-03-25 Texas Instruments Incorporated Instrumentation amplifier and method for obtaining high common mode rejection
US6639460B1 (en) * 2002-04-16 2003-10-28 Texas Instruments Incorporated Residual offset correction method and circuit for chopper stabilized amplifiers
US6653894B2 (en) * 2002-04-19 2003-11-25 Texas Instruments Inc Integrated current mirror in output stage of operational amplifier
US6946882B2 (en) * 2002-12-20 2005-09-20 Infineon Technologies Ag Current sense amplifier

Also Published As

Publication number Publication date
US7167051B2 (en) 2007-01-23
EP1756944B1 (en) 2010-09-29
US20050275452A1 (en) 2005-12-15
US7161413B2 (en) 2007-01-09
CN100508374C (zh) 2009-07-01
CN1993665A (zh) 2007-07-04
DE602005026004D1 (de) 2011-03-03
JP2008503168A (ja) 2008-01-31
US7193457B2 (en) 2007-03-20
EP1756690A1 (en) 2007-02-28
JP2008503167A (ja) 2008-01-31
WO2005124998A1 (en) 2005-12-29
JP4406030B2 (ja) 2010-01-27
EP1756945B1 (en) 2011-01-19
US20050275453A1 (en) 2005-12-15
WO2005124499A1 (en) 2005-12-29
JP4538050B2 (ja) 2010-09-08
CN100476679C (zh) 2009-04-08
WO2005124997A1 (en) 2005-12-29
CN1981432A (zh) 2007-06-13
EP1756944A1 (en) 2007-02-28
DE602005025760D1 (de) 2011-02-17
DE602005023864D1 (de) 2010-11-11
JP4523035B2 (ja) 2010-08-11
JP2008503166A (ja) 2008-01-31
EP1756690B1 (en) 2011-01-05
CN101002382A (zh) 2007-07-18
US20050275460A1 (en) 2005-12-15
EP1756945A1 (en) 2007-02-28

Similar Documents

Publication Publication Date Title
CN100490310C (zh) 斩波自动稳零电流模式检测仪表放大器
US6384684B1 (en) Amplifier
USRE36013E (en) Differential charge pump circuit with high differential and low common mode impedance
US8648623B2 (en) High side current sense amplifier
EP0649218A1 (en) Gain enhancement technique for operational amplifiers
US4888559A (en) Correction arrangement for an amplifier
US6998917B2 (en) Common-mode feedback circuit and differential operational amplifier circuit having stable operation and low power consumption
US20070285166A1 (en) Fully differential sensing apparatus and input common-mode feedback circuit thereof
EP1863171A1 (en) Operational amplifier of class AB
JPH10513300A (ja) 磁気書込ヘッドを具える装置、及び容量性フィードフォワード補償付き書込増幅器
JP2008228291A (ja) 電流入力ａｄｃにおける電荷バランス化方法
US10528197B2 (en) Current conveyor circuit, corresponding device, apparatus and method
US4573020A (en) Fully differential operational amplifier with D.C. common-mode feedback
TWI420805B (zh) 能夠處理電壓幅值大於供電電壓的輸入信號的高阻抗電平移動放大器、方法及裝置
CN101257282B (zh) 混频器
CN113078817B (zh) 适用于迟滞控制高频双相Buck变换器的相间电流均衡控制系统
JPH10107584A (ja) トランスインピーダンス関数を発生するための集積回路および方法
CN110460338B (zh) 一种采样保持电路
JP2002164788A (ja) 差動出力型ｄａ変換器
US11604234B2 (en) Bridge sensor biasing and readout system
KR101102970B1 (ko) 레귤레이터 앰프 및 레귤레이터 회로
Ha et al. Low-voltage high driving capability CMOS buffer used in MEMS interface circuits
CN113676159A (zh) 振荡器、芯片及电子设备
JPH0740651B2 (ja) 増幅回路
Elwan et al. Robust Low Power CMOS Single-Ended to Fully-Balanced Converter Circuits

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: AMERICA ANALOG DEVICE INC.

Free format text: FORMER NAME: ANALOG DEVICES, INC.

CP01 Change in the name or title of a patent holder

Address after: Massachusetts, USA

Patentee after: ANALOG DEVICES, Inc.

Address before: Massachusetts, USA

Patentee before: ANALOG DEVICES, Inc.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090520