CN100499184C - 发光薄膜半导体芯片 - Google Patents
发光薄膜半导体芯片 Download PDFInfo
- Publication number
- CN100499184C CN100499184C CNB038271141A CN03827114A CN100499184C CN 100499184 C CN100499184 C CN 100499184C CN B038271141 A CNB038271141 A CN B038271141A CN 03827114 A CN03827114 A CN 03827114A CN 100499184 C CN100499184 C CN 100499184C
- Authority
- CN
- China
- Prior art keywords
- sandwich construction
- interarea
- projection
- semiconductor chip
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 104
- 239000010409 thin film Substances 0.000 title abstract description 11
- 230000005855 radiation Effects 0.000 claims abstract description 48
- 238000010276 construction Methods 0.000 claims description 112
- 239000010410 layer Substances 0.000 claims description 99
- 230000008878 coupling Effects 0.000 claims description 40
- 238000010168 coupling process Methods 0.000 claims description 40
- 238000005859 coupling reaction Methods 0.000 claims description 40
- 239000000758 substrate Substances 0.000 claims description 27
- 239000000463 material Substances 0.000 claims description 18
- 210000004276 hyalin Anatomy 0.000 claims description 14
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 7
- 238000002310 reflectometry Methods 0.000 claims description 7
- 239000011241 protective layer Substances 0.000 claims description 4
- 230000005611 electricity Effects 0.000 claims description 3
- 230000001681 protective effect Effects 0.000 claims 1
- 239000010408 film Substances 0.000 description 13
- 238000012360 testing method Methods 0.000 description 7
- 230000004048 modification Effects 0.000 description 6
- 238000012986 modification Methods 0.000 description 6
- 230000002349 favourable effect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 229910052757 nitrogen Inorganic materials 0.000 description 4
- 238000010521 absorption reaction Methods 0.000 description 3
- 229910010271 silicon carbide Inorganic materials 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 229910001316 Ag alloy Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000013016 damping Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000005670 electromagnetic radiation Effects 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 238000001746 injection moulding Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000012778 molding material Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
- H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本发明公开了一种发光薄膜半导体芯片，其具有一个外延的多层结构(12)，所述多层结构包含一个有源发光层，并具有一个第一主面和一个背向该第一主面的、用于耦合输出在所述有源发光层内产生的辐射的第二主面(18)。另外，所述多层结构的所述第一主面(16)与一反射层或边界面耦合，而且所述多层结构的与所述多层结构的所述第二主面相邻的区域被一维地或二维地用凸形突起结构化。所述多层结构的与所述多层结构的所述第二主面相邻的区域具有凸形的突起，以及所述突起具有位于约30°-约70°之间的倾角，所述突起的高度至少是与所述多层结构的位于所述有源发光层和所述突起之间的非结构化区域的高度一样大。
Description
技术领域
本发明涉及发光薄膜半导体芯片。
背景技术
发光薄膜半导体芯片的特征有利地在于以下特征中的一个或多个、尤其优选地是其全部：
- 在产生辐射的外延层序列的面向载体元件的第一主面上装设或构造一个反射层，其将在所述外延层序列中产生的电磁辐射的至少一部分反射回到该外延层序列中；
- 所述外延层序列具有20μm或更小范围的、尤其是10μm范围的厚度，
- 所述外延层序列包含至少一个半导体层，该半导体层的至少一个面具有一种混合结构，该混合结构在理想情况下使所述外延层序列中的光产生近似遍历的分布，也即其具有尽可能遍历的随机散射特性；
- 所述外延层序列首先在生长衬底上生长，接下来所述外延层序列从生长衬底脱离并被装在载体元件上。
薄膜发光二极管芯片的基本原理例如在I.Schnitzer等人的Appl.Phys.Lett.63(16)，1993年10月18日，2174-2176页被讲述过，其公开内容就这方面在此被引作参考。
薄膜发光二极管芯片良好地近似于一种朗伯特辐射器，并因此非常良好地适用于在探照灯中的应用。
常规的发光半导体芯片由于制造技术的原因经常具有直角的几何形状。半导体芯片通常包括一个被外延地沉积到载体衬底上的多层结构，该多层结构具有有源的产生辐射的层。载体衬底优选地是导电的，以便能实现垂直的电流；另外在许多情况下有利的是，载体衬底对于在多层结构的有源层中所产生的辐射是透明的。当然，高的透明度经常与载体衬底材料的高导电性相矛盾。因此例如为基于GaN的发光二极管所采用的蓝宝石对于蓝光是透明的，但不导电。相反，作为GaN发光二极管载体衬底的碳化硅虽然是导电和透明的，但透明度随导电性增加而降低，因此半导体芯片的特性即便在该情形下也是不理想的。
通常，基于GaN的半导体芯片绝大多数是用于在蓝绿光谱范围中产生辐射，并具有多个由GaN基材料构成的层。GaN基材料在本发明的范畴内除了GaN本身之外还被理解为从GaN衍生的或与GaN同族的材料，以及在其基础上建立的三元或四元混合晶体。换句话说，“基于GaN”在这里的意思是，被如此称呼的器件或器件的一部分优选地包含AlnGamIn1-n-mN，其中0≤n≤1，0<m≤1以及n+m≤1。在此，该材料不一定必须具有按照上式的精确数学组分。具体说，该材料可以具有一种或多种掺杂材料和附加组成部分，它们基本上不改变材料的物理特性。然而，出于简单的缘故，上述式子只具有晶格的主要组成部分(Al，Ga，In，N)，即便它们也可以部分地用少量的其它材料代替。这里尤其包括材料GaN，AlN，InN，Al1-xGaxN，In1-xGaxN，In1-xAlxN和Al1-x-yInxGayN，其中0<x<1，0<y<1和x+y≤1。
因此，一种降低吸收损耗并由此提高外部效率的可能性在于，结合合适的反射镜层去除载体衬底(薄膜方案)。但半导体薄膜基本上是一种面平行的平板，其耦合输出效率因该几何形状而不会高于标准二极管。尤其当已经给半导体芯片采用了仅有少量吸收的载体衬底(例如SiC上的GaN)时，与去除载体衬底的高技术花费相比，薄膜半导体芯片的外部效率的提高是太微不足道了。
为说明辐射的耦合输出问题，图8示意地描绘了一种具有锥形辐射耦合输出的半导体芯片。辐射从半导体芯片只能在该锥形中以θ＝sin-1(next/nint)的开角被耦合输出，其中nint为半导体材料的折射率，以及next为外部环境的折射率。对于GaN半导体(nint＝2.5)，耦合输出角θ相对于空气(next＝1)为23°，相对于浇注塑料(next＝1.5)为37°。在半导体芯片中所产生的、没有在该锥形内到达边界面的辐射，最后被重新吸收和转变成热。相对于GaAs体系(nint＝3.5)，GaN体系的耦合输出锥形虽然大，但仍然会导致不理想大的辐射损耗。
在改变层厚度时，这种状况也不会有大的改观。但对于经上侧被耦合输出的辐射，薄膜几何形状是有利的，因为由于在半导体内的短通路而使吸收微乎其微；而对于在侧面被耦合输出的辐射，由于在半导体内的多次反射而使效率甚至更低。
因此已经存在不同的措施通过改变几何形状来提高半导体芯片的外部效率。这里需要尤其提到整个多层结构的所谓的微结构化，其由于多层结构的侧面的更大总面积而产生了加强的侧面辐射耦合输出。另外，如此制出的单个多层结构的侧面可以被倒角。这类半导体芯片的例子在DE-A-19807758、EP-A-0905797或JP-A-08-288543中已被公开。
另一种用于提高辐射耦合输出的可能性在DE-A-19911717的图3和5中被示出。这里，具有有源发光层的多层结构装配有截球形或截锥形的单个辐射耦合输出元件，其譬如借助于相应腐蚀被生长成的层而构成。
发明内容
本发明所基于的任务在于提供一种尤其基于GaN的发光薄膜半导体芯片，其辐射耦合输出具有改善的外部效率。
根据本发明的第一方面，该任务通过以下所述的半导体芯片来解决。
也即，本发明提供一种发光薄膜半导体芯片，其具有一个外延的多层结构，所述多层结构包含一个有源发光层，并具有一个第一主面和一个背向该第一主面的、用于耦合输出在所述有源发光层内产生的辐射的第二主面，其中所述多层结构的所述第一主面与一反射层或边界面耦合，而且所述多层结构的与所述多层结构的所述第二主面相邻的区域被一维地或二维地结构化，所述多层结构的与所述多层结构的所述第二主面相邻的区域具有凸形的突起，以及所述突起具有位于约30°-约70°之间的倾角，所述突起的高度至少是与所述多层结构的位于所述有源发光层和所述突起之间的非结构化区域的高度一样大。
根据本发明的另一种发光薄膜半导体芯片，其具有一个外延的多层结构，所述多层结构包含一个有源发光层，并具有一个第一主面和一个背向该第一主面的、用于耦合输出在所述有源发光层内产生的辐射的第二主面，其中所述多层结构的所述第一主面与一反射层或边界面耦合，而且在所述多层结构的所述第一主面和所述反射层或边界面之间设有一个被一维或二维地结构化的透明层，所述多层结构的所述第一主面和所述反射层或边界面之间的所述透明层具有凸形的突起，以及所述突起具有位于约30°-约70°之间的倾角，所述突起的高度至少是与所述多层结构的位于所述有源发光层和所述突起之间的非结构化区域的高度一样大。
根据本发明的又一种发光薄膜半导体芯片，其具有一个外延的多层结构，所述多层结构包含一个有源发光层，并具有一个第一主面和一个背向该第一主面的、用于耦合输出在所述有源发光层内产生的辐射的第二主面，其中所述多层结构的所述第一主面与一反射层或边界面耦合，而且在所述多层结构的所述第二主面上布置有一个被一维或二维地结构化的调质层，所述调质层具有凸形的突起，以及所述突起具有位于约30°-约70°之间的倾角，所述突起的高度至少是与所述多层结构的位于所述有源发光层和所述突起之间的非结构化区域的高度一样大。
根据本发明的发光薄膜半导体芯片具有一个多层结构，所述多层结构包含一个有源发光层，并具有一个第一主面和一个背向该第一主面的、用于耦合输出在所述有源发光层内产生的辐射的第二主面。在本发明中，所述多层结构优选地包含基于GaN的材料。但对该多层结构也可以使用来自于III-V半导体材料体系的其它化合物半导体，例如磷化物或砷化物半导体(也即AlaGabIn1-a-bP或AlaGabIn1-a-bAs，其中0≤a≤1，0≤b≤1和a+b≤1)，或者使用来自于II-VI半导体材料体系的其它化合物半导体。另外，所述多层结构的所述第一主面与一反射层或边界面耦合，而且所述多层结构的与所述多层结构的所述第二主面相邻的区域被一维地或二维地结构化。
辐射耦合输出的外部效率的提高是基于通过结构化半导体薄膜来断裂薄膜半导体芯片的矩形几何形状。效率的提高在下面借助于试验结果的详细说明中被证明。
优选地，所述多层结构的与所述多层结构的所述第二主面相邻的结构化区域具有凸形的突起，所述突起具有截棱锥、截圆锥、圆锥或截球的形状(二维的结构化)，或具有梯形、三角形或圆弧形的截面形状(一维的结构化)。
在一种优选的实施例中，所述突起的倾角位于约30°-约70°之间，尤其优选地位于约40°-约50°之间。所述倾角是所述突起的侧面与所述多层结构的主延伸平面的法线之间的夹角。另外，所述突起的高度至少是与位于所述结构化区域和所述有源发光层之间的间隔一样大，优选是该间隔的两倍大。当所述突起紧密地紧挨着排列时，从一个突起的中心到相邻突起的中心来测量所述突起的单元大小、也即一个突起的横向尺寸。所述突起的单元大小被选择成最多约为所述突起的高度的五倍大，优选最多约为其三倍大。
与所述多层结构的所述第一主面耦合的层或边界面优选地具有至少70％的反射率，更好地是具有至少85％的反射率。
所述多层结构可以利用其第一主面直接地或通过一反射层被装设在一载体衬底上，其中所述反射层或所述载体衬底同时被用作半导体芯片的电接触层。
作为对薄半导体层的有限横向导电性的补偿，可以在所述多层结构的所述第二主面上装设一个导电的透明层。
为防止外部的影响，可以在所述多层结构的所述第二主面上装设一个透明的保护层或调质层。
本发明的该发光薄膜半导体芯片同样具有一个多层结构，所述多层结构包含一个有源发光层，并具有一个第一主面和一个背向该第一主面的、用于耦合输出在所述有源发光层内产生的辐射的第二主面。所述多层结构的所述第一主面也与一反射层或边界面耦合。与上述半导体芯片相反，这里在所述多层结构的所述第一主面和所述反射层或边界面之间设有一个被一维或二维地结构化的透明层。
如同所述多层结构自身的结构化一样，在所述多层结构和所述反射层或边界面之间结构化的该透明层导致提高了辐射耦合输出的外部效率。
优选地，所述透明层是导电的，以便补偿薄的多层结构的有限横向导电性。
所述多层结构的所述第一主面和所述反射层或边界面之间的所述透明层具有凸形的突起，所述突起优选地具有截棱锥或截圆锥形状(二维的结构化)，或具有梯形的截面形状(一维的结构化)。
在一种优选实施方案中，所述突起具有位于约30°-约70°之间的、优选位于约40°-约50°之间的倾角。所述倾角是所述突起的侧面与所述多层结构的主延伸平面的法线之间的夹角。在此，所述突起的高度被选择成至少是与位于所述多层结构的结构化区域和所述有源发光层之间的间隔一样大，优选约为该间隔的两倍，而且所述突起的单元大小最多为所述突起的高度的五倍，优选最多为其三倍。
与所述多层结构的所述第一主面耦合的层或边界面优选地具有至少70％、优选至少85％的反射率。
所述反射层可以被装设在一个载体衬底上，或者所述反射边界面通过一个载体衬底构成，其中所述反射层或所述载体衬底同时被用作所述半导体芯片的接触层。
附图说明
通过参考附图，借助于下面对不同优选实施例的详细说明，来详细讲述本发明的以上和其它特征及优点。在此：
图1用剖面示出了本发明半导体芯片的第一实施例的简图；
图2a)-c)示出了多个简图用于说明图1的半导体芯片的突起的最佳倾角；
图3a)-e)示出了不同试验的结果用于说明图1的半导体芯片的突起的不同最佳参数；
图4示出了图1的第一实施例的变型的简图；
图5用剖面示出了本发明半导体芯片的第二实施例的简图；
图6示出了图1的第一实施例的另一变型的简图；
图7示出了图1的第一实施例的又一变型的简图；以及
图8示出了关于常规半导体芯片的辐射耦合输出的非常简略的图。
具体实施方式
在图1中描绘了本发明的薄膜半导体芯片的第一优选实施例。半导体芯片10的主要组成部分是优选地基于GaN的多层结构12，其包含有有源发光层14。多层结构12以普通方式被外延地生长，并且在这里以公知方式包含有多个基于GaN的层。
多层结构12具有第一主面16和与该第一主面背向的第二主面18，其中在有源发光层14内产生的辐射最后通过第二主面18从半导体芯片10被耦合输出。在所示的实施例中，有源层14被布置成离第一主面16比离多层结构12的第二主面18更近；但本发明并不局限于此，具体讲，有源层14也可以构造成被布置在多层结构12的中心或者更靠近于第二主面18。当然，在图1中所选择的位置对于下面所讲述的本发明多层结构的结构化是优选的，因为对于该结构化可以提供多层结构12的更厚的部分。
多层结构12通过优选由导电材料构成的反射层28被装设在例如由蓝宝石、Si或SiC组成的载体衬底30上。反射层28例如可以被构造成由Ag、Al或Ag合金或Al合金组成的金属接触层，或者替代地被构造成由多个介电层组成的介电镜面。在一种替换实施方案中，多层结构12也可以直接被装设在载体衬底30上，其中在该情形下载体衬底30的材料被选择使得多层结构12和载体衬底30之间的边界面是反射的。
如从图1可以看出的，多层结构12的位于有源层14上方的区域可以基本上被划分成一个与有源层14相邻的非结构化区域20和一个与第二主面18相邻的结构化区域22。多层结构12的结构化例如借助于在外延地生长的半导体层上的普通光刻法和/或腐蚀法来实现，由此构造出沟形的凹口或凹槽24，在这些凹口或凹槽之间留下相应的突起26。
多层结构12的结构化可以被一维地构造，也即使凹槽24只处于第二主面18的平面的一个坐标方向上，或者可以被二维地构造，也即使凹槽24处于第二主面18的平面的两个优选相互垂直的坐标方向上。在凹槽24之间形成的突起26通常被形成为凸形。在此，一维的结构化例如用梯形(见图1)、三角形、圆弧形或半球形的截面形状来构造，二维的结构化相应地用截棱锥、截圆锥、圆锥、截球形或半球形的形状来构造。
在图1中示出了截棱锥形的突起26。如图1所示，突起26的一个侧面与多层结构的主延伸面的法线成β角。该定义也可以相应地转用到突起26的其它形状。由于凸形结构的突起26，在有源层14内产生的辐射可能被多次地在多层结构12的边界面上反射，直到该辐射最后在取决于材料及外部环境折射率的辐射耦合输出锥形内被射到第二主面18或凹槽24的底部上，并由此能够被耦合输出。
如在图2a)-c)中所示，辐射耦合输出的效率取决于突起26的倾角β。图2a)所示的非常陡的沿增加了器件的表面，并由此对于辐射耦合输出是有利的，但是即便在最好的情况下，这种沿也只是稍微减少因全反射而不能耦合输出的模的数量。同样，突起26的沿不能选得太平，如图2c)所示，因为在这种情况下，偏离于面平行的平板只是很小，而且在耦合输出之前必须进行大量的多次反射，由于这里不可避免的衰减，这是不利的。
最有利的是图2b)所示的突起26的倾角β的中等角度范围。在倾角β的这种选择下，由突起26的棱边全反射的辐射在入射到突起26的下一个棱边时在辐射耦合输出圆锥内被耦合出去，由此也使得在多层结构内的多次反射数量保持较低。
这种估计也通过试验来确认，该试验的结果被示于图3a)中。这里，在横坐标上绘出了截棱锥形的突起26的倾角β，在纵坐标上绘出了辐射耦合输出的外部效率。可以明显看出，在倾角β位于约30°-约70°的范围、更准确地位于约40°-约50°的范围时，达到最佳效率。对于超过70°和小于30°的倾角β的值，辐射耦合输出的效率明显下降。因此，在约45°附近范围内的倾角β是优选的。
影响辐射耦合输出的外部效率的另一参数是突起26的高度h1。为了达到高的效率，突起26的高度h1被选择成至少与同有源层14相邻的非结构化区域20的高度h2一样大。优选地，突起26被构造成非结构化区域20的两倍高；进一步提高突起26不会(或至少微小地)进一步提高辐射耦合输出。
这通过图3b)所示的试验结果来确认。针对高度h2约为2μm的非结构化区域20，该试验结果示出了在突起26的高度h1上的外部耦合输出效率。当突起26的高度h1低于2μm时，也即小于非结构化区域20的高度h2时，只进行令人不满意的辐射耦合输出，而在突起26的高度h1大于约4μm时，再也看不出效率有大的提高。
另外，具有较小横向尺寸的突起26也应是优选的。如图3c)的试验结果所示，突起的单元大小d最多为突起26的高度h1的约4-5倍，优选地只为突起的高度h1的约1-3倍，对于良好的效率是有利的。
因为薄膜半导体芯片的方案除了别的之外还是基于多次反射，所以器件背面、也即反射层28或反射边界面的反射能力同样对半导体芯片的外部效率产生影响。从图3d)的图解可以看出，在常规平面的薄膜情况下，辐射耦合输出的效率只是少量地依赖于背面接触层的反射能力(图3d)中下边的曲线)。对于如图1所示的结构化多层结构12，效率却强烈地依赖于反射层28或边界面的反射能力(图3d)中上边的曲线)，并且该效率应该尽可能地选择超过70％、优选地超过85％。
在图4中描绘了图1的半导体芯片的变型。该两种实施方案的区别在于，在多层结构12的被结构化的第二主面18上设有一个保护或调质层32。该保护层32应该一方面保护半导体免受外部的影响，另一方面该保护层32能够在折射率和厚度被合适地选择时作用为减反射层。
作为半导体芯片的第一实施例的另一变型，在多层结构12的被结构化的第二主面18上可以设置一个透明的导电层，其对半导体具有尽可能小的过渡电阻。通过这种透明的导电层，可以抵消以下缺点：用于提高辐射耦合输出效率的多层结构的结构化同时也导致降低其横向导电性。这对半导体芯片的所有区域实现了最佳的电流输入，而不会因多层结构上的金属接触而损害其辐射耦合输出。
所述透明的导电层例如由ZnO，SnO，InO，CdO，GaO或其组合组成。这些材料表现为n或p导电性，并能借助于溅射方法、CVD方法或蒸镀方法被沉积。
本发明的发光半导体芯片的第二实施例在图5中被示出。
薄膜半导体芯片10具有一种优选基于GaN的多层结构12，其具有有源发光层14。但与上述第一实施例相反，这里没有结构化多层结构12的用于最终耦合输出在有源层14中所产生的辐射的第二主面18，而是在第一主面16和位于载体衬底30上的反射层或边界面之间设置了一个透明层34，该透明层被结构化用来提高辐射耦合输出。如果与半导体12良好接触的金属不是特别高地反射，并因此应该使用更好反射的、因高迁徙而可能污染半导体的金属(如Ag)，那么该结构是非常优选的。
为了补偿薄膜半导体的较低的横向导电性，用导电材料构造透明层34是有利的。
这种结构化基本上对应于上面借助于第一实施例所讲述的。当然，作为凸形突起26’，这里首先考虑截棱锥形或截圆锥形的突起，或具有梯形截面形状的突起。上面借助于图3所讲述的结构化参数可以被转用到该第二实施例的突起26’。在此，需要考虑多层结构12的有源层14和透明层34之间的非结构化层35。
图1的半导体芯片的另一种替代实施方案被示于图6中。在该半导体芯片10中，不是多层结构12本身被结构化，而是被装设在多层结构12的第二主面18上的调质层32被设有相应的凸形突起36。
例如由SiO2或SiNx组成的典型调质层32具有低于2的折射率，使得在半导体12和调质层32之间的边界面上的辐射被部分地全反射。如图3e)的图解所示，被结构化的调质层32的有效性随着与折射率为2.5的半导体的折射率偏差增大而降低。但尽管如此，具有低折射率的结构化调质层还是有利的，因为被全反射的波最多会以约半波长的深度射入具有较小折射率的材料，但这里呈指数衰减。结构化调质层的高度因此应该不大于几百nm，而且横向尺寸应该位于微米的范围内。
当调质层32的结构36的横向尺寸被减小到被耦合输出的辐射的波长范围内时，入射到这种微结构36上的波被散射，由此将辐射展宽到更大的角度范围。
最后在图7中示出了图1的半导体芯片的另一种变型。在这里没有被结构化的多层结构12上装设了一个透明的导电层38，其例如由ZnO、SnO、InO、CdO、GaO或其组合组成。该透明的导电层38类似于图1的第一实施例地被结构化，其中在图7中示出了突起具有梯形截面形状的一维结构化。
透明的导电层38与半导体12之间的过渡电阻应该尽可能小。如果不是这种情况，则在层38和多层结构12之间可能需要一个(未示出的)金属层，其优选地被构造成非常薄，并由此是半透明或间断的。
本发明的保护范围不受本发明借助于实施例的说明的限制。具体说，本发明包括每个新颖的特征和特征的每种组合，这尤其包括权利要求书中的特征的每种组合，即便这种组合没有明确地在权利要求书被给出。
Claims (36)
1.一种发光薄膜半导体芯片，其具有一个外延的多层结构(12)，所述多层结构包含一个有源发光层(14)，并具有一个第一主面(16)和一个背向该第一主面的、用于耦合输出在所述有源发光层内产生的辐射的第二主面(18)，其特征在于：
所述多层结构(12)的所述第一主面(16)与一反射层或边界面耦合，而且所述多层结构的与所述多层结构的所述第二主面(18)相邻的区域(22)被一维地或二维地结构化，
所述多层结构的与所述多层结构(12)的所述第二主面(18)相邻的区域(22)具有凸形的突起(26)，
所述突起(26)具有位于30°-70°之间的倾角(β)，以及
所述突起(26)的高度(h1)至少是与所述多层结构(12)的位于所述有源发光层(14)和所述突起(26)之间的非结构化区域(20)的高度(h2)一样大。
2.如权利要求1所述的半导体芯片，其特征在于：
一载体元件被耦合到所述第一主面(16)上，且所述反射层或边界面被布置在所述载体元件和所述多层结构之间。
3.如权利要求1或2所述的半导体芯片，其特征在于：
所述突起(26)具有截棱锥或截圆锥形状或梯形截面形状。
4.如权利要求1或2所述的半导体芯片，其特征在于：
所述突起(26)具有棱锥形状或三角截面形状。
5.如权利要求1或2所述的半导体芯片，其特征在于：
所述突起(26)具有截球形状或圆弧截面形状。
6.如权利要求1或2所述的半导体芯片，其特征在于：
所述突起(26)具有位于40°-50°之间的倾角(β)。
7.如权利要求1或2所述的半导体芯片，其特征在于：
所述突起(26)的高度(h1)是位于所述多层结构的所述结构化区域(22)和所述有源发光层之间的间隔的两倍大。
8.如权利要求1或2所述的半导体芯片，其特征在于：
所述突起(26)的单元大小(d)最多为所述突起的高度(h1)的五倍大。
9.如权利要求8所述的半导体芯片，其特征在于：
所述突起(26)的单元大小(d)最多为所述突起的高度(h1)的三倍大。
10.如权利要求1或2所述的半导体芯片，其特征在于：
与所述多层结构(12)的所述第一主面(16)耦合的反射层(28)或边界面具有至少70％的反射率。
11.如权利要求1或2所述的半导体芯片，其特征在于：
与所述多层结构(12)的所述第一主面(16)耦合的反射层(28)或边界面具有至少85％的反射率。
12.如权利要求1或2所述的半导体芯片，其特征在于：
所述多层结构(12)利用其第一主面(16)直接地或通过一反射层(28)被装设在一载体衬底(30)上。
13.如权利要求12所述的半导体芯片，其特征在于：
所述反射层或所述载体衬底被用作半导体芯片的接触层。
14.如权利要求1或2所述的半导体芯片，其特征在于：
在所述多层结构(12)的所述第二主面(18)上装设一个导电的透明层。
15.如权利要求1或2所述的半导体芯片，其特征在于：
在所述多层结构(12)的所述第二主面(18)上装设一个透明的保护层(32)。
16.一种发光薄膜半导体芯片，其具有一个外延的多层结构(12)，所述多层结构包含一个有源发光层(14)，并具有一个第一主面(16)和一个背向该第一主面的、用于耦合输出在所述有源发光层内产生的辐射的第二主面(18)，其特征在于：
所述多层结构(12)的所述第一主面(16)与一反射层(28)或边界面耦合，而且在所述多层结构的所述第一主面(16)和所述反射层或边界面之间设有一个被一维或二维地结构化的透明层(34)，
所述多层结构(12)的所述第一主面(16)和所述反射层(28)或边界面之间的所述透明层(34)具有凸形的突起(26’)，
所述突起(26’)具有位于30°-70°之间的倾角(β)，以及
所述突起(26’)的高度(h1)至少是与所述多层结构(12)的位于所述有源发光层(14)和所述突起(26’)之间的非结构化区域(20)的高度(h2)一样大。
17.如权利要求16所述的半导体芯片，其特征在于：
所述透明层(34)是导电的。
18.如权利要求16或17所述的半导体芯片，其特征在于：
所述突起(26’)具有截棱锥或截圆锥形状或梯形截面形状。
19.如权利要求16或17所述的半导体芯片，其特征在于：
所述突起(26’)具有位于40°-50°之间的倾角(β)。
20.如权利要求16或17所述的半导体芯片，其特征在于：
所述反射层(28)被装设在载体衬底上或形成载体衬底。
21.如权利要求16或17所述的半导体芯片，其特征在于：
所述突起(26’)的高度(h1)是位于所述有源发光层(14)和所述突起之间的所述多层结构的非结构化区域的高度的两倍大。
22.如权利要求16或17所述的半导体芯片，其特征在于：
所述突起(26’)的单元大小(d)最多为所述突起的高度(h1)的五倍大。
23.如权利要求22所述的半导体芯片，其特征在于：
所述突起的单元大小(d)最多为所述突起的高度(h1)的三倍大。
24.如权利要求16或17所述的半导体芯片，其特征在于：
与所述多层结构(12)的所述第一主面(16)耦合的反射层或边界面具有至少70％的反射率。
25.如权利要求24所述的半导体芯片，其特征在于：
与所述多层结构(12)的所述第一主面(16)耦合的反射层或边界面具有至少85％的反射率。
26.如权利要求16或17所述的半导体芯片，其特征在于：
所述反射层(28)被装设在一个载体衬底(30)上，或者所述边界面通过一个载体衬底(30)构成。
27.如权利要求26所述的半导体芯片，其特征在于：
所述反射层或所述载体衬底被用作所述半导体芯片的接触层。
28.如权利要求16或17所述的半导体芯片，其特征在于：
在所述多层结构(12)的所述第二主面(18)上装设一个透明保护层。
29.一种发光薄膜半导体芯片，其具有一个外延的多层结构(12)，所述多层结构包含一个有源发光层(14)，并具有一个第一主面(16)和一个背向该第一主面的、用于耦合输出在所述有源发光层内产生的辐射的第二主面(18)，其特征在于：
所述多层结构(12)的所述第一主面(16)与一反射层或边界面耦合，而且在所述多层结构(12)的所述第二主面(18)上布置有一个被一维或二维地结构化的调质层(32，38)，
所述调质层(32，38)具有凸形的突起，
所述突起具有位于30°-70°之间的倾角(β)，以及
所述突起的高度(h1)至少是与所述多层结构(12)的位于所述有源发光层(14)和所述突起之间的非结构化区域(20)的高度(h2)一样大。
30.如权利要求29所述的半导体芯片，其特征在于：
所述调质层(32，38)是透明和导电的。
31.如权利要求29或30所述的半导体芯片，其特征在于：
在所述调质层(32，38)和所述多层结构(12)之间布置有一个金属层。
32.如权利要求31所述的半导体芯片，其特征在于：
所述金属层被构造得半透明的或间断的。
33.如权利要求29或30所述的半导体芯片，其特征在于：
所述突起具有棱锥、截棱锥、圆锥或截圆锥形状，或具有梯形截面形状或三角截面形状或圆弧截面形状。
34.如权利要求29或30所述的半导体芯片，其特征在于：
所述调质层(32，38)被构成为网状或小岛状。
35.如权利要求1，2，16，17，29或30所述的半导体芯片，其特征在于：
所述多层结构(12)具有基于GaN的一种材料或多种不同材料。
36.如权利要求1，2，16，17，29或30所述的半导体芯片，其特征在于：
所述多层结构(12)具有下列材料中的至少一种：磷化物半导体、砷化物半导体、II-VI半导体材料。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/DE2003/003222 WO2005041313A1 (de) | 2003-09-26 | 2003-09-26 | Strahlungsemittierender dünnschicht-halbleiterchip |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1839485A CN1839485A (zh) | 2006-09-27 |
| CN100499184C true CN100499184C (zh) | 2009-06-10 |
Family
ID=34484343
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB038271141A Expired - Lifetime CN100499184C (zh) | 2003-09-26 | 2003-09-26 | 发光薄膜半导体芯片 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8604497B2 (zh) |
| EP (1) | EP1665398B1 (zh) |
| JP (1) | JP4881003B2 (zh) |
| CN (1) | CN100499184C (zh) |
| WO (1) | WO2005041313A1 (zh) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100610639B1 (ko) * | 2005-07-22 | 2006-08-09 | 삼성전기주식회사 | 수직 구조 질화갈륨계 발광다이오드 소자 및 그 제조방법 |
| CN101816077B (zh) * | 2007-11-29 | 2012-02-15 | 京瓷株式会社 | 发光元件及照明装置 |
| US8003425B2 (en) * | 2008-05-14 | 2011-08-23 | International Business Machines Corporation | Methods for forming anti-reflection structures for CMOS image sensors |
| US7759755B2 (en) | 2008-05-14 | 2010-07-20 | International Business Machines Corporation | Anti-reflection structures for CMOS image sensors |
| DE102008062932A1 (de) | 2008-12-23 | 2010-06-24 | Osram Opto Semiconductors Gmbh | Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips |
| US8183575B2 (en) * | 2009-01-26 | 2012-05-22 | Bridgelux, Inc. | Method and apparatus for providing a patterned electrically conductive and optically transparent or semi-transparent layer over a lighting semiconductor device |
| DE102010046091A1 (de) * | 2010-09-20 | 2012-03-22 | Osram Opto Semiconductors Gmbh | Optoelektronischer Halbleiterchip, Verfahren zur Herstellung und Anwendung in einem optoelektronischen Bauelement |
| EP2613367A3 (en) * | 2012-01-06 | 2013-09-04 | Imec | Method for producing a led device . |
| KR102022659B1 (ko) * | 2012-02-20 | 2019-11-04 | 서울바이오시스 주식회사 | 고효율 발광 다이오드 및 그것을 제조하는 방법 |
| DE102014114194B4 (de) * | 2014-09-30 | 2023-10-19 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung |
| CN107990589A (zh) * | 2017-12-11 | 2018-05-04 | 西华大学 | 一种非常规热电单元 |
Family Cites Families (51)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5200668A (en) | 1988-11-21 | 1993-04-06 | Mitsui Toatsu Chemicals, Inc. | Luminescence element |
| JPH0722648A (ja) * | 1993-07-06 | 1995-01-24 | Sanyo Electric Co Ltd | 炭化ケイ素発光ダイオード素子 |
| JP3316062B2 (ja) | 1993-12-09 | 2002-08-19 | 株式会社東芝 | 半導体発光素子 |
| JP3326545B2 (ja) | 1994-09-30 | 2002-09-24 | ローム株式会社 | 半導体発光素子 |
| US5633527A (en) | 1995-02-06 | 1997-05-27 | Sandia Corporation | Unitary lens semiconductor device |
| DE19506323A1 (de) | 1995-02-23 | 1996-08-29 | Siemens Ag | Halbleitervorrichtung mit aufgerauhter Halbleiteroberfläche |
| JP3153727B2 (ja) | 1995-04-11 | 2001-04-09 | 株式会社リコー | スーパールミネッセントダイオード |
| WO1996037000A1 (de) | 1995-05-18 | 1996-11-21 | Siemens Aktiengesellschaft | Lichtemittierendes halbleiterbauelement |
| US5779924A (en) | 1996-03-22 | 1998-07-14 | Hewlett-Packard Company | Ordered interface texturing for a light emitting device |
| JP3448441B2 (ja) | 1996-11-29 | 2003-09-22 | 三洋電機株式会社 | 発光装置 |
| US6229160B1 (en) | 1997-06-03 | 2001-05-08 | Lumileds Lighting, U.S., Llc | Light extraction from a semiconductor light-emitting device via chip shaping |
| DE19727233A1 (de) | 1997-06-26 | 1999-01-07 | Siemens Ag | Strahlungsemittierendes optoelektronisches Bauelement |
| JPH1168153A (ja) * | 1997-08-08 | 1999-03-09 | Hitachi Ltd | 発光ダイオードおよびその製造方法 |
| US5981400A (en) | 1997-09-18 | 1999-11-09 | Cornell Research Foundation, Inc. | Compliant universal substrate for epitaxial growth |
| EP0905797B1 (de) | 1997-09-29 | 2010-02-10 | OSRAM Opto Semiconductors GmbH | Halbleiterlichtquelle und Verfahren zu ihrer Herstellung |
| EP1041610B1 (en) | 1997-10-30 | 2010-12-15 | Sumitomo Electric Industries, Ltd. | GaN SINGLE CRYSTALLINE SUBSTRATE AND METHOD OF PRODUCING THE SAME |
| JPH11224960A (ja) | 1997-11-19 | 1999-08-17 | Unisplay Sa | Ｌｅｄランプ並びにｌｅｄチップ |
| US6091085A (en) | 1998-02-19 | 2000-07-18 | Agilent Technologies, Inc. | GaN LEDs with improved output coupling efficiency |
| US6291839B1 (en) * | 1998-09-11 | 2001-09-18 | Lulileds Lighting, U.S. Llc | Light emitting device having a finely-patterned reflective contact |
| JP2000174339A (ja) * | 1998-12-04 | 2000-06-23 | Mitsubishi Cable Ind Ltd | ＧａＮ系半導体発光素子およびＧａＮ系半導体受光素子 |
| JP3469484B2 (ja) * | 1998-12-24 | 2003-11-25 | 株式会社東芝 | 半導体発光素子およびその製造方法 |
| DE19911717A1 (de) | 1999-03-16 | 2000-09-28 | Osram Opto Semiconductors Gmbh | Monolithisches elektrolumineszierendes Bauelement und Verfahren zu dessen Herstellung |
| DE19914718B4 (de) | 1999-03-31 | 2006-04-13 | Siemens Ag | Verfahren zum gleichzeitigen Herstellen einer Mehrzahl von Leuchtdiodenelementen mit integrierten Kontakten |
| DE19943406C2 (de) | 1999-09-10 | 2001-07-19 | Osram Opto Semiconductors Gmbh | Lichtemissionsdiode mit Oberflächenstrukturierung |
| JP3633447B2 (ja) | 1999-09-29 | 2005-03-30 | 豊田合成株式会社 | Ｉｉｉ族窒化物系化合物半導体素子 |
| EP2270883A3 (en) * | 1999-12-03 | 2015-09-30 | Cree, Inc. | Enhanced light extraction in LEDs through the use of internal and external optical elements |
| US6410942B1 (en) | 1999-12-03 | 2002-06-25 | Cree Lighting Company | Enhanced light extraction through the use of micro-LED arrays |
| DE10006738C2 (de) | 2000-02-15 | 2002-01-17 | Osram Opto Semiconductors Gmbh | Lichtemittierendes Bauelement mit verbesserter Lichtauskopplung und Verfahren zu seiner Herstellung |
| WO2001061765A1 (de) | 2000-02-15 | 2001-08-23 | Osram Opto Semiconductors Gmbh | Strahlungsemittierendes halbleiterbauelement und verfahren zu dessen herstellung |
| DE10051465A1 (de) | 2000-10-17 | 2002-05-02 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung eines Halbleiterbauelements auf GaN-Basis |
| JP2003533030A (ja) | 2000-04-26 | 2003-11-05 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | ＧａＮをベースとする発光ダイオードチップおよび発光ダイオード構造素子の製造法 |
| JP2003532298A (ja) | 2000-04-26 | 2003-10-28 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 発光半導体素子 |
| DE10020464A1 (de) | 2000-04-26 | 2001-11-08 | Osram Opto Semiconductors Gmbh | Strahlungsemittierendes Halbleiterbauelement auf GaN-Basis |
| DE10026255A1 (de) | 2000-04-26 | 2001-11-08 | Osram Opto Semiconductors Gmbh | Lumineszenzdiosdenchip auf der Basis von GaN und Verfahren zum Herstellen eines Lumineszenzdiodenbauelements mit einem Lumineszenzdiodenchip auf der Basis von GaN |
| US6515310B2 (en) * | 2000-05-06 | 2003-02-04 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device and electric apparatus |
| AU6071501A (en) | 2000-06-08 | 2001-12-17 | Showa Denko Kabushiki Kaisha | Semiconductor light-emitting device |
| US20020017652A1 (en) | 2000-08-08 | 2002-02-14 | Stefan Illek | Semiconductor chip for optoelectronics |
| US7064355B2 (en) | 2000-09-12 | 2006-06-20 | Lumileds Lighting U.S., Llc | Light emitting diodes with improved light extraction efficiency |
| US7023022B2 (en) | 2000-11-16 | 2006-04-04 | Emcore Corporation | Microelectronic package having improved light extraction |
| JP2002185037A (ja) | 2000-12-19 | 2002-06-28 | Nippon Telegr & Teleph Corp <Ntt> | 発光装置 |
| DE10101554A1 (de) * | 2001-01-15 | 2002-08-01 | Osram Opto Semiconductors Gmbh | Lumineszenzdiode |
| DE10111501B4 (de) * | 2001-03-09 | 2019-03-21 | Osram Opto Semiconductors Gmbh | Strahlungsemittierendes Halbleiterbauelement und Verfahren zu dessen Herstellung |
| US6946788B2 (en) | 2001-05-29 | 2005-09-20 | Toyoda Gosei Co., Ltd. | Light-emitting element |
| JP3767420B2 (ja) * | 2001-05-29 | 2006-04-19 | 豊田合成株式会社 | 発光素子 |
| TW564584B (en) * | 2001-06-25 | 2003-12-01 | Toshiba Corp | Semiconductor light emitting device |
| JP4538176B2 (ja) | 2001-12-07 | 2010-09-08 | アーベル・システムズ株式会社 | 発光ダイオード |
| JP3782357B2 (ja) | 2002-01-18 | 2006-06-07 | 株式会社東芝 | 半導体発光素子の製造方法 |
| CN100405619C (zh) * | 2002-01-28 | 2008-07-23 | 日亚化学工业株式会社 | 具有支持衬底的氮化物半导体器件及其制造方法 |
| JP2003234509A (ja) | 2002-02-08 | 2003-08-22 | Citizen Electronics Co Ltd | 発光ダイオード |
| DE10234977A1 (de) | 2002-07-31 | 2004-02-12 | Osram Opto Semiconductors Gmbh | Strahlungsemittierendes Dünnschicht-Halbleiterbauelement auf GaN-Basis |
| TWI244221B (en) | 2004-03-01 | 2005-11-21 | Epistar Corp | Micro-reflector containing flip-chip light emitting device |
-
2003
- 2003-09-26 CN CNB038271141A patent/CN100499184C/zh not_active Expired - Lifetime
- 2003-09-26 EP EP03818889.2A patent/EP1665398B1/de not_active Expired - Lifetime
- 2003-09-26 WO PCT/DE2003/003222 patent/WO2005041313A1/de active Application Filing
- 2003-09-26 US US10/572,655 patent/US8604497B2/en active Active
- 2003-09-26 JP JP2005509779A patent/JP4881003B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP1665398B1 (de) | 2014-07-02 |
| JP4881003B2 (ja) | 2012-02-22 |
| US8604497B2 (en) | 2013-12-10 |
| US20080035941A1 (en) | 2008-02-14 |
| EP1665398A1 (de) | 2006-06-07 |
| JP2007507081A (ja) | 2007-03-22 |
| WO2005041313A1 (de) | 2005-05-06 |
| CN1839485A (zh) | 2006-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10128306B2 (en) | Light emitting diode chip having distributed bragg reflector and method of fabricating the same | |
| EP2445022B1 (en) | Light emitting devices with improved light extraction efficiency | |
| CN100411205C (zh) | 具有氮化镓基的辐射外延层的发光二极管芯片及制造方法 | |
| KR101240011B1 (ko) | 반도체 발광 소자 및 이것을 이용하는 조명 장치 | |
| KR101052139B1 (ko) | 반도체 발광 소자 및 그 제조 방법과 그것을 이용한 발광장치 | |
| CN100492686C (zh) | 具有渐变折射率减反射层的发光器件及其制作方法 | |
| CN103081139B (zh) | 发光二极管 | |
| US7943944B2 (en) | GaN-based radiation-emitting thin-layered semiconductor component | |
| US8877529B2 (en) | Radiation-emitting body and method for producing a radiation-emitting body | |
| US20070018184A1 (en) | Light emitting diodes with high light extraction and high reflectivity | |
| US20070181905A1 (en) | Light emitting diode having enhanced side emitting capability | |
| KR20130024852A (ko) | 반도체 발광소자 | |
| US20130277702A1 (en) | Light Emitting Diode Device Having Electrode With Low Illumination Side And High Illumination Side | |
| CN102742038A (zh) | 具有横向构造的带介质镜的发光二极管 | |
| CN100499184C (zh) | 发光薄膜半导体芯片 | |
| CN102742037A (zh) | 复合高反射层 | |
| CN102569589A (zh) | 半导体发光元件 | |
| CN109716542A (zh) | 半导体器件 | |
| KR20120138080A (ko) | 발광 소자 | |
| CN104659175A (zh) | 光电元件及其制造方法 | |
| CN101017868A (zh) | 倒装发光器件 | |
| WO1999031738A2 (en) | Aiii-nitride channeled led | |
| CN100334745C (zh) | 发光半导体装置及其制作方法 | |
| KR102080774B1 (ko) | 발광 소자 | |
| US11870009B2 (en) | Edge structures for light shaping in light-emitting diode chips |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term | ||
| CX01 | Expiry of patent term |
Granted publication date: 20090610 |