CN109935197A - 移位寄存器单元、栅极驱动电路、显示装置以及驱动方法 - Google Patents

Abstract

公开了一种移位寄存器单元，包括：显示输入子电路，配置成从显示输入端接收显示输入信号并输出显示上拉信号；消隐输入子电路，配置成从消隐输入端接收消隐输入信号并输出消隐上拉信号；选择子电路，第一端连接到显示输入子电路，第二端连接到消隐输入子电路，第三端连接到第一上拉节点，配置成根据所述显示上拉信号和所述消隐上拉信号控制所述第一上拉节点的电位；输出子电路，配置成在所述第一上拉节点的控制下，经由输出端输出复合输出信号。

Description

移位寄存器单元、栅极驱动电路、显示装置以及驱动方法

技术领域

本公开涉及显示技术领域，具体涉及一种移位寄存器单元、包括该移位寄存器单元的栅极驱动电路以及应用于该移位寄存器单元的驱动方法。

背景技术

在显示领域特别是OLED显示中，栅极驱动电路目前都集成在GATE IC中，IC设计中芯片的面积是影响芯片成本的主要因素，如何有效地降低芯片面积是技术开发人员需要着重考虑的。

目前OLED栅极驱动电路通常要用三个子电路组合而成，即检测单元(senseunit)，显示单元(scan unit)和输出两者复合脉冲的连接单元(或门电路或Hiz电路)，这样电路的结构非常复杂，无法满足高分辨率窄边框的要求。

发明内容

本公开提供了一种移位寄存器单元、栅极驱动电路及其驱动方法。

根据本公开的一方面，提供了一种移位寄存器单元，包括：显示输入子电路，配置成从显示输入端接收显示输入信号并输出显示上拉信号；消隐输入子电路，配置成从消隐输入端接收消隐输入信号并输出消隐上拉信号；选择子电路，第一端连接到显示输入子电路，第二端连接到消隐输入子电路，第三端连接到第一上拉节点，配置成根据所述显示上拉信号和所述消隐上拉信号控制所述第一上拉节点的电位；输出子电路，配置成在所述第一上拉节点的控制下，经由输出端输出复合输出信号。

在一个实施例中，所述选择子电路还包括：第一选择子电路，配置成当所述显示上拉信号处于工作电位，所述消隐上拉信号处于非工作电位时，利用所述显示输入子电路输出的显示上拉信号将所述第一上拉节点的电位上拉至工作电位；第二选择子电路，配置成当所述显示上拉信号处于非工作电位，所述消隐上拉信号处于工作电位时，利用所述消隐输入子电路输出的消隐上拉信号将所述第一上拉节点的电位上拉至工作电位。

在一个实施例中，所述第二输入子电路包括：充电子电路，配置成根据所述消隐输入信号将所述消隐输入信号输入到消隐上拉控制节点；存储子电路，其一端连接消隐上拉控制节点，配置成根据所述消隐输入信号存储消隐上拉控制信号；隔离子电路，配置成在一帧的消隐时段，根据所述消隐上拉控制信号将所述消隐上拉信号输入到所述第一上拉节点。

在一个实施例中，所述移位寄存器单元还包括显示复位子电路，配置成在显示复位控制信号的控制下对所述第一上拉节点进行复位。

在一个实施例中，所述移位寄存器单元还包括消隐复位子电路，配置成在一帧的消隐时段结束前，在消隐复位控制信号的控制下对所述第一上拉节点和/或所述输出端进行复位。

在一个实施例中，所述输出子电路包括至少一个移位信号输出端以及至少一个像素信号输出端。

在一个实施例中，所述移位寄存器单元还包括下拉控制子电路，配置成根据所述第一上拉节点的控制下拉节点的电位；下拉子电路，配置成在所述下拉节点的控制下，将所述第一上拉节点和所述输出端下拉为非工作电位。

在一个实施例中，所述第一选择子电路包括第一选择晶体管，其第一极连接所述显示输入子电路的输出端，第二极连接所述第一上拉节点，控制极连接第一选择控制端；所述第二选择子电路包括第二选择晶体管，其第一极连接所述消隐输入子电路的输出端，第二极连接所述第一上拉节点，控制极连接第二选择控制端。

在一个实施例中，所述第一选择子电路包括，第一选择晶体管，其第一极与控制极相连接，并连接到所述显示输入子电路的输出端；第二选择晶体管，其第一极连接到所述显示输入子电路的输出端，第二极连接到所述第一上拉节点，控制极连接所述第一选择晶体管的第二极，第三选择晶体管，其第一极连接所述第一选择晶体管的第二极，第二极连接到下拉信号线，控制极连接所述消隐输入子电路的输出端；所述第二选择子电路包括，第四选择晶体管，其第一极与控制极相连接，并连接到所述消隐输入子电路的输出端；第五选择晶体管，其第一极连接到所述消隐输入子电路的输出端，第二极连接到所述第一上拉节点，控制极连接所述第四选择晶体管的第二极，第六选择晶体管，其第一极连接所述第四选择晶体管的第二极，第二极连接到下拉信号线，控制极连接所述显示输入子电路的输出端。

在一个实施例中，所述显示输入子电路包括第一显示输入晶体管，其第一极连接所述第一上拉节点，第二极和/或控制极连接所述显示输入端；所述输出子电路包括输出晶体管和输出电容，其中所述输出晶体管的第一极连接输出时钟信号线，第二极连接输出端，控制极连接所述第一上拉节点，所述输出电容的第一端连接所述第一上拉节点，第二端连接所述输出端。

在一个实施例中，所述显示输入子电路还包括第二显示输入晶体管，其第一极和控制极相连，并连接到所述第一显示输入晶体管的第一极，第二极连接所述第一上拉节点。

在一个实施例中，所述充电子电路包括充电晶体管，其第一极和/或控制极连接所述消隐输入端，第二极连接所述消隐上拉控制节点；以及所述存储子电路包括第一电容，其第一端连接所述消隐上拉控制节点；以及所述隔离子电路包括第一隔离晶体管，其中所述第一隔离晶体管的控制端连接所述消隐上拉控制节点，第二极连接所述消隐输入子电路的输出端。

在一个实施例中，所述显示复位子电路包括显示复位晶体管，其第一极连接所述第一上拉节点，控制极连接显示复位控制端，第二极连接显示复位信号线。

在一个实施例中，所述消隐复位子电路包括第一消隐复位晶体管，其第一极连接所述第一上拉节点，控制极连接消隐复位控制端，第二极连接消隐复位信号线。

在一个实施例中，所述消隐复位子电路还包括第二消隐复位晶体管，其第一极连接所述输出端，控制极连接消隐复位控制端，第二极连接消隐复位信号线。

在一个实施例中，所述下拉控制子电路包括第一下拉控制晶体管和第二下拉控制晶体管，其中所述第一下拉控制晶体管的第一极和控制极相连并连接到下拉控制信号线，第二极连接下拉节点，所述第二下拉控制晶体管的第一极连接所述下拉节点，控制极连接所述第一上拉节点，第二极连接下拉信号线；所述下拉子电路包括第一下拉晶体管和第二下拉晶体管，其中所述第一下拉晶体管的第一极连接所述第一上拉节点，控制极连接所述下拉节点，第二极连接下拉信号线，所述第二下拉晶体管的第一极连接所述输出端，控制极连接所述下拉节点，第二极连接下拉信号线。

在一个实施例中，所述移位寄存器单元，还包括：防漏电子电路，其配置成在所述消隐上拉控制节点的控制下，将工作电位输入到所述充电晶体管的第一极。

根据本公开的另一方面，还提供了一种栅极驱动电路，包括级联的N级移位寄存器单元，所述移位寄存器单元为如前所述的移位寄存器单元，其中，第i级的移位寄存器单元的显示输入端和消隐输入端与第i-1级的移位寄存器单元的输出端连接，第i级的移位寄存器单元的输出端与第i-1级的移位寄存器单元的显示复位端连接，其中N为大于2的整数，1＜i≤N；第1级的移位寄存器单元的显示输入端连接到显示信号线，消隐输入端连接到消隐信号线；第N级的移位寄存器单元的显示复位控制端与显示复位信号线连接。

根据本公开的另一方面，还提供了一种显示装置，其特征在于，包括如前所述的栅极驱动电路。

根据本公开的另一方面，还提供了一种应用于如前所述的移位寄存器单元的驱动方法，包括：在一帧的显示时段，包括第一上拉阶段，经由显示输入子电路将显示上拉信号输入到第一上拉节点；第一输出阶段，在所述第一上拉节点的控制下经由输出子电路输出第一输出信号；在一帧的消隐时段，包括第二上拉阶段，经由消隐输入子电路将消隐上拉信号输入到所述第一上拉节点；第二输出阶段。在所述第一上拉节点的控制下经由输出子电路输出第二输出信号。

根据本公开提供移位寄存器单元，可以实现利用一个移位寄存器单元电路实现检测单元、显示单元以及连接单元的功能，减小了栅极驱动电路的结构。

附图说明

为了更清楚地说明本公开实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员而言，在没有做出创造性劳动的前提下，还可以根据这些附图获得其他的附图。以下附图并未刻意按实际尺寸等比例缩放绘制，重点在于示出本公开的主旨。

图1示出了根据现有技术的一种用于OLED面板的移位寄存器单元的结构的示意框图；

图2A示出了根据本公开的实施例的移位寄存器单元的结构的示意框图；

图2B示出了根据本公开的实施例的选择子电路的结构的示意框图；

图2C示出了根据本公开的实施例的选择子电路的示例性的电路结构；

图2D示出了根据本公开的实施例的选择子电路的结构的又一示意框图；

图2E示出了根据本公开的实施例的选择子电路的示例性的电路结构；

图3a示出了根据本公开的实施例的显示输入子电路的示例性的电路结构一；

图3b示出了根据本公开的实施例的显示输入子电路的示例性的电路结构二；

图3c示出了根据本公开的实施例的显示输入子电路的示例性的电路结构三；

图3d示出了根据本公开的实施例的显示输入子电路的示例性的电路结构四；

图3e示出了根据本公开的实施例的显示输入子电路的示例性的电路结构五；

图3f示出了根据现有技术的输出端OUT以及第一上拉节点Q处的电位的仿真示意图；

图3g示出了根据本公开的实施例的输出端OUT以及第一上拉节点Q处的电位的仿真示意图；

图4a示出了根据本公开的实施例的输出子电路的示例性的电路结构一；

图4b示出了根据本公开的实施例的输出子电路的示例性的电路结构二；

图4c示出了根据本公开的实施例的输出子电路的示例性的电路结构三；

图5示出了根据本公开的实施例的移位寄存器单元的结构的示意框图；

图6A示出了根据本公开的实施例的消隐输入子电路的示例性的电路结构一；

图6B示出了根据本公开的实施例的消隐输入子电路的示例性的电路结构二；

图6C示出了根据本公开的实施例的消隐输入子电路的示例性的电路结构三；

图6D示出了根据本公开的实施例的消隐输入子电路的示例性的电路结构四；

图6E示出了根据本公开的实施例的消隐输入子电路的示例性的电路结构五；

图6F示出了根据本公开的实施例的消隐输入子电路的示例性的电路结构六；

图7示出了根据本公开的实施例的移位寄存器单元的结构的再一示意框图；

图8示出了根据本公开的实施例的移位寄存器单元的示例性的电路结构一；

图9示出根据本公开的实施例的移位寄存器单元的示例性的电路结构二；

图10示出了根据本公开的实施例的移位寄存器单元的示例性的电路结构三；

图11示出了根据本公开的实施例的栅极驱动电路的示意性框图；

图12A示出了根据本公开的实施例的栅极驱动电路的驱动时序图；

图12B示出了根据本公开的实施例的栅极驱动电路的驱动时序图一；

图12C示出了根据本公开的实施例的栅极驱动电路的驱动时序图二；

图13示出了根据本公开的实施例的栅极驱动电路的驱动时序图；

图14示出了根据本公开的实施例的栅极驱动电路的另一示意性框图；

图15示出了根据本公开的实施例的栅极驱动电路的驱动时序图；

图16示出了根据本公开的实施例的栅极驱动电路的再一示意性框图；

图17示出了根据本公开的实施例的栅极驱动电路的驱动时序图；以及

图18示出了根据本公开实施例的用于如前所述的移位寄存器单元的驱动方法的流程图。

具体实施方式

下面将结合附图对本公开实施例中的技术方案进行清楚、完整地描述，显而易见地，所描述的实施例仅仅是本公开的部分实施例，而不是全部的实施例。基于本公开实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，也属于本公开保护的范围。

本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。

如本公开说明书和权利要求书中所示，除非上下文明确提示例外情形，“一”、“一个”、“一种”和/或“该”等词并非特指单数，也可包括复数。一般说来，术语“包括”与“包含”仅提示包括已明确标识的步骤和元素，而这些步骤和元素不构成一个排它性的罗列，方法或者设备也可能包含其他的步骤或元素。

本公开所有实施例中采用的晶体管均可以为薄膜晶体管或场效应管或其他特性相同的器件。在本实施例中，每个晶体管的漏极和源极的连接方式可以互换，因此，本公开实施例中各晶体管的漏极、源极实际是没有区别的。这里，仅仅是为了区分晶体管除栅极之外的两极，而将其中一极称为漏极，另一极称为源极。本公开实施例中采用的薄膜晶体管可以为N型晶体管，也可以为P型晶体管。在本公开实施例中，当采用N型薄膜晶体管时，其第一极可以是源极，第二极可以是漏极。在以下实施例中，以薄膜晶体管为N型晶体管为例进行的说明，即栅极的信号是高电平时，薄膜晶体管导通。可以想到，当采用P型晶体管时，需要相应调整驱动信号的时序。具体细节不在此赘述，但也应该在本发明的保护范围内。

图1示出了根据现有技术的一种用于OLED面板的移位寄存器单元的结构的示意框图。

如图1中所示出的，现有技术中用于OLED面板的移位寄存器单元通常有显示单元、检测单元以及补偿单元三个部分组成。其中，显示单元和检测单元分别包括一组输出晶体管。利用上述三个部分的电路结构，移位寄存器单元可以输出具有不同宽度和时序的两个波形组成的复合波形的输出脉冲。

然而，由于在上述现有的用于OLED面板的移位寄存器单元中，分别利用显示单元和检测单元实现复合波形的输出脉冲，上述的移位寄存器单元具有尺寸过大的缺点。为了进一步减小移位寄存器单元以及包括移位寄存器单元的栅极驱动电路的尺寸，以下将介绍根据本公开的实施例提供的移位寄存器单元。

图2A示出了根据本公开的实施例的移位寄存器单元的结构的示意框图。如图2A所示，移位寄存器单元200可以包括消隐输入子电路210，显示输入子电路220、选择子电路230以及输出子电路240。其中消隐输入子电路210的输出端是Q_Sense，显示输入子电路220的输出端是Q_Scan。选择子电路230连接到消隐输入子电路的输出端Q_Sense和显示输入子电路的输出端Q_Scan，并通过第一上拉节点Q连接输出子电路240。

消隐输入子电路210配置成从消隐输入端接收消隐输入信号并输出消隐上拉信号。

在一些实施例中，消隐输入子电路210可以配置成接收并存储消隐输入信号，并在一帧的消隐时段期间根据消隐输入信号输出消隐上拉信号。

例如，消隐输入子电路210可以在一帧的显示时段期间接收消隐输入信号并根据消隐输入信号存储消隐上拉控制信号，并在这一帧的消隐时段期间根据消隐上拉控制信号输出消隐上拉信号。又例如，消隐输入子电路210可以在一帧的消隐时段期间接收消隐输入信号并存储消隐上拉控制信号，并在下一帧的消隐时段期间根据消隐上拉控制信号输出消隐上拉信号。

显示输入子电路220配置成在一帧的显示时段从显示输入端接收显示输入信号并输出显示上拉信号。

选择子电路230的第一端连接到显示输入子电路，第二端连接到消隐输入子电路，第三端连接到第一上拉节点Q，配置成根据显示上拉信号和消隐上拉信号控制第一上拉节点Q的电位。在一些实施例中，选择子电路230可以在显示上拉信号和消隐上拉信号均是高电平信号或低电平信号时，不输出用于控制第一上拉节点Q的电位的信号。当显示上拉信号和消隐上拉信号不同时，例如，一个是高电平信号，另一个是低电平信号时，输出用于将第一上拉节点Q的电位上拉到高电平的控制信号。

输出子电路240配置成在第一上拉节点Q的控制下，经由输出端输出复合输出信号。例如，复合输出信号可以包括显示输出信号和消隐输出信号，其中显示输出信号和消隐输出信号可以是具有不同宽度和时序的相互独立的两个波形。

在一些实施例中，在一帧的显示时段期间，输出子电路230配置成在第一上拉节点Q的控制下经由输出端输出显示输出信号。在一帧的消隐时段期间，输出子电路230配置成在第一上拉节点Q的控制下经由输出端输出消隐输出信号。

根据本公开实施例的移位寄存器单元，用于控制输出子电路在消隐时段输出消隐输出信号的消隐输入子电路和用于控制输出子电路在显示时段输出显示输出信号的显示输入子电路可以共用同一个上拉节点Q以及同一个输出子电路，从而实现更小尺寸的移位寄存器单元结构。

图2B示出了根据本公开的实施例的选择子电路的示意图。如图2B中所示出的，选择子电路230可以进一步包括第一选择子电路231和第二选择子电路323。

第一选择子电路231配置成用于将显示输入子电路220输出的显示上拉信号输出到第一上拉节点Q。例如，第一选择子电路231可以配置成在显示输入子电路220输出高电平的显示上拉信号时导通，从而可以通过显示上拉信号将第一上拉节点Q的电平上拉至高电平。

第二选择子电路232配置成用于将消隐输入子电路210输出的消隐上拉信号输出到第一上拉节点Q。例如，第二选择子电路232可以配置成在消隐输入子电路220输出高电平的显示上拉信号时导通，从而可以通过消隐上拉信号将第一上拉节点Q的电平上拉至高电平。

图2C示出了根据本公开的实施例的选择子电路的示例性的电路结构。如图2C所示，第一选择子电路231可以包括第一选择晶体管M6，其第一极连接显示输入子电路的输出端Q_Scan，第二极连接第一上拉节点Q，控制极连接第一选择控制信号端。例如，如图2C中示出的，第一选择控制信号端可以输入第一时钟信号CLKA。当第一时钟信号CLKA是高电平时，第一选择晶体管M6导通，如果此时显示输入子电路的输出端Q_Scan输出的是高电平的显示上拉信号，那么第一上拉节点Q将被上拉至高电平。

第二选择子电路232可以包括第二选择晶体管M4，其第一极连接消隐输入子电路的输出端Q_Sense，第二极连接第一上拉节点Q，控制极连接第二选择控制信号端。例如，如图2C中示出的，第二选择控制信号端可以输入第三时钟信号CLKC。当第三时钟信号CLKC是高电平时，第二选择晶体管M4导通，如果此时消隐输入子电路的输出端Q_Sense输出的是高电平的消隐上拉信号，那么第一上拉节点Q将被上拉至高电平。

图2D示出了根据本公开的实施例的选择子电路的示意图。图2D中示出的是选择子电路的另一种连接结构。

如图2D所示，选择子电路230可以包括第一选择子电路231，其第一端连接显示输入子电路的输出端Q_Scan，第二端连接消隐输入子电路的输出端Q_Sense，第三端连接第一上拉节点Q。

选择子电路230还可以包括第二选择子电路232，其第一端连接消隐输入子电路的输出端Q_Sense，第二端连接显示输入子电路的输出端Q_Scan，第三端连接第一上拉节点Q。

在一些实施例中，当显示输入子电路的输出端Q_Scan输出高电平的导通信号，消隐输入子电路的输出端Q_Sense输出低电平的非导通信号时，第一选择子电路231将导通，并将显示输入子电路输出的显示上拉信号输入到第一上拉节点Q，此时，第二选择子电路232将在显示上拉信号的控制下关断，并防止消隐输入子电路输出的消隐上拉信号输入到第一上拉节点Q。

类似地，当显示输入子电路的输出端Q_Scan输出低电平的非导通信号，消隐输入子电路的输出端Q_Sense输出高电平的导通信号时，第二选择子电路232将导通，并将消隐输入子电路输出的消隐上拉信号输入到第一上拉节点Q，此时，第一选择子电路231将在消隐上拉信号的控制下关断，并防止显示输入子电路输出的显示上拉信号输入到第一上拉节点Q。

图2E示出了根据本公开的实施例的选择子电路的示例性的电路结构。如图2E所示，第一选择子电路231可以包括第一选择晶体管M8，其第一极与控制极相连接，并连接到显示输入子电路220的输出端Q_Scan。第一选择子电路231还可以包括第二选择晶体管M9，其第一极连接到显示输入子电路220的输出端Q_Scan，第二极连接到第一上拉节点Q，控制极连接第一选择晶体管M8的第二极。第一选择子电路231还可以包括第三选择晶体管M10，其第一极连接第一选择晶体管M8的第二极，第二极连接到第二信号线VSS2，控制极连接消隐输入子电路210的输出端Q_Sense。其中，第二信号线VSS2可以输入低电平的非导通信号。

第二选择子电路232可以包括第四选择晶体管M5，其第一极与控制极相连接，并连接到消隐输入子电路的210输出端Q_Sense。第二选择子电路232还可以包括第五选择晶体管M6，其第一极连接到消隐输入子电路210的输出端Q_Sense，第二极连接到第一上拉节点Q，控制极连接第四选择晶体管M5的第二极。第二选择子电路232还可以包括第六选择晶体管M7，其第一极连接第四选择晶体管M7的第二极，第二极连接到第二信号线VSS2，控制极连接显示输入子电路220的输出端Q_Scan。其中，第二信号线VSS2可以输入低电平的非导通信号。

根据如图2E中示出的电路结构，当显示输入子电路220的输出端Q_Scan输出高电平的显示上拉信号，消隐输入子电路210的输出端Q_Sense输出低电平的非导通信号时，第一选择晶体管M8在显示上拉信号的控制下导通，并将高电平的显示上拉信号输出到第二选择晶体管M9的控制极，使得第二选择晶体管M9导通，从而将显示上拉信号输出到第一上拉节点Q。此时，第三选择晶体管M10在消隐输入子电路210的输出端Q_Sense输出低电平信号的控制下关断，使得第一选择晶体管M8和第二选择晶体管M9正常工作。

同时，第二选择子电路232中的第四选择晶体管M5在消隐输入子电路210输出的低电平信号的控制下关断。并且，由于第二选择子电路232中的第六选择晶体管M7在显示上拉信号的控制下导通，因此，第五选择晶体管M6的控制极经由第六选择晶体管被下拉到第二信号线VSS2输入的低电平，从而关断第五选择晶体管M6。因此，在显示上拉信号的控制下，第二选择子电路被关断，从而不会影响第一选择子电路的正常工作。

当显示输入子电路220和消隐输入子电路210同时输出高电平的信号时，由于第三选择晶体管M10和第六选择晶体管M7均导通，因此第二选择晶体管M9和第五选择晶体管M6的控制极被下拉到第二信号线VSS2输入的低电平的非导通信号，从而将第一选择子电路231和第二选择子电路232关断，不输出用于控制第一上拉节点Q的信号。

在一些实施例中，选择子电路可以是或逻辑电路、异或逻辑电路或其它任何能够实现上述工作原理的逻辑电路。

利用本公开提供的实施例，选择子电路230可以根据消隐上拉信号和显示上拉信号将第一上拉节点Q的电位上拉至高电平，并同时防止消隐上拉信号和显示上拉信号之间的互相影响。

图3a-3e示出了根据本公开的实施例的显示输入子电路220的示例性的电路结构。如图3a-图3e中所示出的，显示输入子电路220可以具有多种不同的连接结构及控制方法。

如图所示，显示输入子电路220可以包括显示输入晶体管M5。如图3a中示出的，显示输入晶体管M5的第一极连接到显示输入端STU2，第二极连接到第一上拉节点Q，控制极连接到第一时钟信号线CLKA。在一些实施例中，在一帧的显示期间，在第一时钟信号线CLKA输入的第一时钟信号的控制下，显示输入晶体管M5将导通，并将显示输入端STU2输入的显示输入信号作为显示上拉信号输入到第一上拉节点Q。

如图3b和图3d中示出的，显示输入晶体管M5的第一极可以连接到高电平信号线VDD/VGH，并始终输入高电平的导通信号，第二极连接到第一上拉节点Q，控制极连接到显示输入端STU2。在一些实施例中，在一帧的显示期间，在显示输入端STU2输入的显示输入信号的控制下，显示输入晶体管M5将导通，并将高电平信号线VDD/VGH输入的高电平信号作为显示上拉信号输入到第一上拉节点Q。

又例如，如图3c中示出的，显示输入晶体管M5的第一极和控制极相连接，并连接到显示输入端STU2，第二极连接到第一上拉节点Q。在一些实施例中，在一帧的显示期间，在显示输入端STU2输入的显示输入信号的控制下，显示输入晶体管M5将导通，并同时将显示输入信号线STU2输入的显示输入信号作为显示上拉信号输入到第一上拉节点Q。

显示子电路220还可以包括第二显示输入晶体管M16，其连接在显示输入晶体管M5和第一上拉节点Q之间。例如，如图3e中示出的，第二显示输入晶体管M16的第一极和控制极相连，并连接显示输入晶体管M5的第二极，第二极连接第一上拉节点Q。

利用图3e中示出的显示输入电路，当显示输入晶体管在显示输入端的控制下导通时，可以防止高电平的信号输入到第一上拉节点Q时，由于电路中的电容耦合而在输出端产生的毛刺。

图3f示出了输出端产生毛刺的仿真示意图。如前所述，当利用如图3b中的高电平信号线VDD直接将第一上拉节点Q处的电位上拉到高电平时，输出端OUT处由于电路中的电容耦合，可能出现大的毛刺，这样的毛刺可能会使该行移位寄存器单元输出错误的输出信号，从而导致移位寄存器单元工作不正常。

图3g示出了改进后的输出端的仿真示意图。当显示子电路220进一步包括第二显示输入晶体管M16时，VDD输入的高电平信号不直接拉高第一上拉节点Q，而是经过串联的第二显示输入晶体管M16实现对第一上拉节点Q的电位拉升，从而缓解了电路中电容的耦合效应，并从而减轻了输出端OUT处的毛刺现象。

图4a-图4c示出了根据本公开的实施例的输出子电路230的示例性的电路结构。

如图4a所示，输出子电路240可以包括输出晶体管M11和输出电容C2。其中输出晶体管M11的第一极连接第四时钟信号线CLKD，第二极连接输出端CR/OUT，控制极连接第一上拉节点Q。输出电容的第一端连接第一上拉节点Q，第二端连接输出端CR/OUT。输出电容C2用于存储并维持第一上拉节点Q的电位。当第一上拉节点Q的电位维持在高电平时，输出晶体管M11在第一上拉节点Q的控制下导通，并将第四时钟信号线CLKD输入的信号作为输出信号从输出端CR/OUT输出。其中CR/OUT输出的信号可以同时作为像素电路的驱动信号，也可以作为栅极驱动电路的移位驱动信号。

在一些实施例中，为了增加移位寄存器单元的驱动能力，输出子电路230可以进一步包括两个输出端。例如，如图4b所示，输出子电路240可以包括第一输出晶体管M11和第二输出晶体管M13。其中第一输出晶体管M11的第一极连接第四时钟信号线CLKD，第二极连接第一输出端CR，控制极连接第一上拉节点Q。第二输出晶体管M13的第一极连接第五时钟信号线CLKE，第二极连接第二输出端OUT1，控制极连接第一上拉节点Q。其中可以将第一输出端CR输出的信号用作栅极驱动电路的移位驱动信号，将第二输出端OUT1输出的信号用作像素电路的驱动信号。其中第四时钟信号线CLKD和第五时钟信号线CLKE可以是不同的时钟信号线，也可以是相同的时钟信号线。

在另一些实施例中，输出子电路240可以进一步包括多个输出端。例如，如图4c所示，输出子电路240进一步包括第三输出晶体管M15，其第一极连接第六时钟信号线CLKF，第二极连接第三输出端OUT2，控制极连接第一上拉节点Q。其中第六时钟信号线CLKF可以是与第四时钟信号线CLKD、第五时钟信号线CLKE相同的时钟信号线，也可以是与其不同的时钟信号线。

利用图4c中示出的输出子电路，可以向像素电路提供两路不同的驱动信号，增加像素电路的驱动方式的灵活性。例如，对于常见的3T1C型的像素电路，可以分别提供用于扫描晶体管和感测晶体管的驱动信号。

尽管以上仅示出了移位寄存器单元包括一个、两个、三个输出端的实例，本领域技术人员可以理解，根据本公开的原理，可以根据实际情况设置更多个输出端。上述示例不应构成对本公开保护范围的限制。

图5示出了根据本公开的实施例的移位寄存器单元的另一结构的示意框图。如图5所示，移位寄存器单元400包括消隐输入子电路410，显示输入子电路420、选择子电路430以及输出子电路440。其中显示输入子电路420和输出子电路440可以是如图2A示出的显示输入子电路220与输出子电路240及其变型，在此不再赘述。

如图5所示，消隐输入子电路410可以包括充电子电路411、存储子电路412以及隔离子电路413。

充电子电路411配置成根据消隐输入信号对消隐上拉控制节点H进行充电。在一些实施例中，充电子电路411可以接收消隐输入信号，并在消隐输入信号的控制下将高电平的消隐上拉控制信号输入到消隐上拉控制节点H。

存储子电路412的一端连接消隐上拉控制节点，配置成存储消隐上拉控制信号。

隔离子电路413配置成在一帧的消隐时段，根据消隐上拉控制信号将消隐上拉信号输入到消隐输入子电路210的输出端Q_Sense。在一些实施例中，当需要输出消隐上拉信号时，隔离子电路413将导通。当不需要输出消隐上拉信号时，隔离子电路413将关断。

根据本公开实施例的移位寄存器单元，可以实现根据消隐输入子电路和显示输入子电路分别输出的消隐上拉信号和显示上拉信号实现对第一上拉节点Q的控制，从而实现消隐输入子电路和显示输入子电路共用同一个输出单元实现复合输出信号的输出。

图6A-6F示出了根据本公开的实施例的消隐输入子电路的示例性的电路结构。如图6A-6F中所示出的，消隐输入子电路410可以有多种不同的连接结构及控制方法。

充电子电路411可以包括充电晶体管M1，配置成根据消隐输入信号对消隐上拉控制节点H进行充电。充电晶体管M1的第一极和/或控制极连接所述消隐输入端，第二极连接所述消隐上拉控制节点。

在一些实施例中，充电子电路411可以配置成将消隐输入信号输入到消隐上拉控制节点H。例如，如图6A(或图6C、图6D、图6F)中示出的，充电晶体管M1的第一极连接消隐输入端STU1，第二极连接消隐上拉控制节点H，控制极连接第二时钟信号线CLKB。其中，当第二时钟信号线CLKB输入高电平的导通信号时，充电晶体管M1在第二时钟信号线CLKB输入的第二时钟信号的控制下导通，并将消隐输入端STU1输入的消隐输入信号输入到消隐上拉控制节点H。又例如，如图6E中示出的，充电晶体管M1的控制极和第一极相连接，并连接到消隐输入信号线STU1，第二极连接到消隐上拉控制节点H。其中，当消隐输入端STU1输入高电平的导通信号时，充电晶体管M1在导通信号的控制下导通，并将消隐输入端STU1输入的消隐输入信号输入到消隐上拉控制节点H。

在另一些实施例中，充电子电路可以配置成在消隐输入信号的控制下将高电平的消隐上拉控制信号输入到消隐上拉控制节点H。例如，充电晶体管M1的第一极连接高电平信号线VDD，第二极连接消隐上拉控制节点H，控制极连接消隐输入端STU1。其中，当消隐输入端STU1输入高电平的导通信号时，充电晶体管M1在消隐输入端STU1输入的消隐输入信号的控制下导通，并将VDD输入的高电平信号输入到消隐上拉控制节点H。

存储子电路412可以包括第一电容C1，配置成存储所述消隐输入信号。第一电容C1的一端连接消隐上拉控制节点H。如图6A所示，第一电容C1的第一端连接消隐上拉控制节点H，第二端连接第一信号端VSS1。其中VSS1可以输入低电平信号。如前所述，当充电子电路将消隐输入信号输入到消隐上拉控制节点H时，可以对第一电容充电并将消隐上拉控制节点H的点位维持在高电平。

第一电容C1还可以有其他连接方式。例如，如图6C或图6D中所示出的，第一电容C1的第一端连接消隐上拉控制节点H，第二端连接隔离子电路413的一端。

隔离子电路413可以包括第一隔离晶体管M3。在一些实施例中，隔离子电路413配置成在消隐上拉控制节点的控制下将消隐上拉信号输出到消隐子电路的输出端Q_Sense。

例如，如图6A(或6C、6D、6E)所示，其中，第一隔离晶体管M3的第一极连接第三时钟信号线CLKC，第二极连接消隐子电路的输出端Q_Sense，控制极连接消隐上拉控制节点H。当消隐上拉控制节点H在存储子电路的控制下维持在高电平时，第一隔离晶体管M3在消隐上拉控制节点H的控制下导通。当第三时钟信号线CLKC输入高电平的导通信号时，第一隔离晶体管M3可以将将第三时钟信号线CLKC输入的高电平信号作为消隐上拉信号输入到消隐子电路的输出端Q_Sense。

又例如，如图6B所示，第一隔离晶体管M3的第一极可以连接高电平信号线VDD。当消隐上拉控制节点H在存储子电路的控制下维持在高电平时，第一隔离晶体管M3在消隐上拉控制节点H的控制下导通，并将高电平信号线VDD输入的高电平信号作为消隐上拉信号输入到消隐子电路的输出端Q_Sense。

在一些实施例中，隔离子电路413配置成将消隐上拉控制节点H处存储的高电平信号作为消隐上拉信号输出到消隐子电路的输出端Q_Sense。

例如，如图6F所示，隔离子电路413包括第一隔离晶体管M3，其第一极连接消隐上拉控制节点H，第二极连接消隐子电路的输出端Q_Sense，控制极连接第三时钟信号线CLKC。当第三时钟信号线CLKC输入高电平的导通信号时，第一隔离晶体管M3在导通信号的控制下导通，并将消隐上拉控制节点H处存储的高电平的消隐上拉控制信号作为消隐上拉信号输入到消隐子电路的输出端Q_Sense。

如前所述，充电子电路411、存储子电路412以及隔离子电路413可以分别具有多种不同的连接方式。尽管图6A-6F中仅示出了六种示例性的连接方式，本领域技术人员可以理解，根据上述的本公开的原理，可以将前述的充电子电路411、存储子电路412以及隔离子电路413的各种变型进行任意组合。

图7示出了根据本公开的实施例的移位寄存器单元的再一结构的示意框图。如图7所示，移位寄存器单元400可以包括消隐输入子电路410，显示输入子电路420、选择子电路430、输出子电路440、下拉控制子电路450、下拉子电路460、显示复位子电路470、消隐复位子电路480以及初始复位子电路490。其中消隐输入子电路410、显示输入子电路420、选择子电路430和输出子电路440可以是如图2A-图5中示出的消隐输入子电路210、显示输入子电路220、选择子电路230以及输出子电路240及其变型，在此不再赘述。

如图7所示，移位寄存器单元400还可以包括下拉控制子电路450，其配置成根据第一上拉节点Q控制下拉节点QB的电位。例如，当第一上拉节点Q的电位处于高电平时，下拉控制子电路450可以在第一上拉节点Q的控制下将下拉节点QB下拉到低电平。又例如，当第一上拉节点Q的电位处于低电平时，下拉控制子电路450可以在第一上拉节点Q的控制下将下拉节点QB上拉至高电平。

移位寄存器单元400还可以包括下拉子电路460，其配置成在下拉节点QB的控制下，将第一上拉节点Q和输出端OUT下拉为非工作电位。例如，当输出端OUT不输出信号时，可以通过控制下拉节点QB的电位将第一上拉节点Q和输出端OUT下拉为非工作电位，从而降低移位寄存器单元电路中输出端的噪声。

在一些实施例中，移位寄存器单元400还可以包括显示复位子电路470，其配置成在显示复位控制信号的控制下对第一上拉节点Q进行复位。在一些实施例中，当移位寄存器单元400在一帧的显示时段期间输出显示输出信号后，在显示时段结束之前，可以通过显示复位子电路470接收显示复位控制信号，从而将第一上拉节点Q的电位下拉至低电平。

在一些实施例中，移位寄存器单元400还可以包括消隐复位子电路480，其配置成在一帧的消隐时段结束前对第一上拉节点Q和/或输出端OUT进行复位。在一些实施例中，当移位寄存器单元400在一帧的消隐时段期间输出消隐输出信号后，在消隐时段结束之前，可以通过消隐复位子电路480接收消隐复位控制信号，从而将第一上拉节点Q的电位下拉至低电平。在另一些实施例中，还可以通过消隐复位子电路480将输出端OUT的电位也下拉至低电平，从而降低移位寄存器单元电路中输出端的噪声。

在一些实施例中，移位寄存器单元400还可以包括初始复位子电路490，其配置成在移位寄存器单元400开始工作之前，接收初始复位控制信号，并对消隐上拉控制节点H进行复位。

本领域技术人员可以理解，尽管图7中的移位寄存器单元示出了下拉控制子电路450、下拉子电路460、显示复位子电路470、消隐复位子电路480以及初始复位子电路490，然而上述示例并不能限制本公开的保护范围。在实际应用中，技术人员可以根据情况选择使用或不使用上述各子电路中的一个或多个，基于前述各子电路的各种组合变型均不脱离本公开的原理，对此不再加以赘述。

根据本公开提供的移位寄存器单元，可以实现在不同时段通过消隐输入子电路和显示输入子电路输入的消隐上拉信号和显示上拉信号分别控制第一上拉节点Q，从而实现消隐输入子电路和显示输入子电路共用同一个输出单元实现复合输出信号的输出。并且，通过在非输出时段控制输出端和上拉节点的电位，可以降低移位寄存器单元的噪声。

图8示出了根据本公开的实施例的移位寄存器单元的一种示例性的电路结构。其中，图8中示出的消隐输入子电路410、显示输入子电路420、选择子电路430以及输出子电路440与前述(如图2A、图5)消隐输入子电路、显示输入子电路和输出子电路是相同的，在此不再赘述。

如图8所示，下拉控制子电路450可以包括第一下拉控制晶体管M12，其控制极与第一极相连接，并连接到第七时钟信号线CLKM，第二极连接下拉节点QB。在移位寄存器单元400的工作期间，第七时钟信号线CLKM可以始终输入高电平的导通信号。下拉控制子电路450还可以包括第二下拉控制晶体管M13，其第一极连接下拉节点QB，第二极连接第五信号端VSS5，控制极连接第一上拉节点Q。其中，第五信号端VSS5可以输入低电平的非导通信号。当第一上拉节点Q处于高电平时，第二下拉控制晶体管M13将在第一上拉节点Q的控制下导通，通过设计第一下拉控制晶体管M12和第二下拉控制晶体管M13的沟道宽长比，可以将下拉节点QB的电位下拉到低电平。当第一上拉节点Q处于低电平时，第二下拉控制晶体管M13将在第一上拉节点Q的控制下关断。此时，第七时钟信号线CLKM输入的高电平信号将输入到下拉节点QB，并将下拉节点QB的电位上拉至高电平。

在上述实施例中，第七时钟信号线CLKM在移位寄存器单元的工作期间始终输入高电平的信号，因此第一下拉控制晶体管M12始终处于导通状态。为了避免晶体管长期导通引起的性能漂移，下拉控制子电路440还可以包括第三下拉控制晶体管M15，其控制极与第一极相连接，并连接到第八时钟信号线CLKN，第二极连接下拉节点QB。可以看出，第三下拉控制晶体管M10和第一下拉控制晶体管M7的结构相同。在使用过程中，可以交替使用第三下拉控制晶体管M15和第一下拉控制晶体管M12实现下拉控制子电路450的功能。例如，当第七时钟信号线CLKM输入高电平的信号时，第八时钟信号线CLKN输入低电平的信号。因此，此时第一下拉控制晶体管M12导通，第三下拉控制晶体管M15关断。当第七时钟信号线CLKM输入低电平的信号时，第八时钟信号线CLKN输入高电平的信号。因此，此时第一下拉控制晶体管M12关断，第三下拉控制晶体管M15导通。

如图8所示，下拉子电路460可以包括第一下拉晶体管M14，其第一极连接第一上拉节点Q，第二极连接第三信号线VSS3，控制极连接下拉节点QB。其中第三信号线VSS3可以输入低电平的非导通信号。当下拉节点QB处于高电平时，第一下拉晶体管M14将在下拉节点QB的控制下导通，并将第一上拉节点Q下拉至低电平。

下拉子电路460还可以包括第二下拉晶体管M17，其中，第二下拉晶体管M17的第一极连接第一输出端CR，第二极连接第六信号线VSS6，控制极连接下拉节点QB。其中第六信号线VSS6可以输入低电平的非导通信号。当下拉节点QB处于高电平时，第二下拉晶体管M7将在下拉节点QB的控制下导通，并将第一输出端CR下拉至低电平。

当输出子电路包括多个输出端时，下拉子电路还可以相应地包括更多的下拉晶体管。例如，如图8中示出的，下拉子电路460还可以包括第三下拉晶体管M19。其第一极连接第二输出端OUT，第二极连接第七信号线VSS7，控制极连接下拉节点QB。其中第七信号线VSS7可以输入低电平的非导通信号。当下拉节点QB处于高电平时，第三下拉晶体管M19将在下拉节点QB的控制下导通，并分别将第二输出端OUT下拉至低电平。

如图8所示，显示复位子电路470可以包括显示复位晶体管M11，其第一极连接第一上拉节点Q，第二极连接第三信号线VSS3，控制极连接显示复位控制端STD2。其中第三信号线VSS3可以输入低电平的非导通信号。在一帧的显示时段，当显示复位控制端STD2输入高电平的导通信号时，显示复位晶体管M11将导通，并将第一上拉节点Q下拉至低电平。

如图8所示，消隐复位子电路480可以包括第一消隐复位晶体管M20，其第一极连接第一上拉节点Q，第二极连接第七信号线VSS7，控制极连接消隐复位控制端TRST2。其中第七信号线VSS7可以输入低电平的非导通信号。在一帧的消隐时段结束前，消隐复位控制端TRST2可以输入高电平的导通信号，此时，第一消隐复位晶体管M20将导通，并将第一上拉节点Q下拉至低电平。

在一些实施例中，消隐复位子电路480还可以包括第二消隐复位晶体管，其第一极连接第一输出端CR，第二极连接第六信号线VSS6，控制极连接消隐复位控制端TRST2。当消隐复位控制端TRST2输入高电平的导通信号时，第二消隐复位晶体管将导通，并将第一输出端CR下拉至低电平。

当输出子电路包括多个输出端时，消隐复位子电路480还可以相应地包括更多的消隐复位晶体管。本领域技术人员可以理解，当输出子电路包括更多个输出端时，消隐复位子电路480可以包括更多对应于输出端，并用于对输出端复位的消隐复位晶体管。

如图8所示，初始复位子电路490可以包括初始复位晶体管M2，其第一端连接消隐上拉控制节点H，第二极连接第一信号线VSS1，控制极连接初始复位控制端TRST1。其中，第一信号线VSS1可以输入低电平的非导通信号。当初始复位控制端TRST1输入高电平的导通信号时，初始复位晶体管M2将导通，并对消隐上拉控制节点H进行复位。

需要说明的是，图8中示出的第一信号线VSS1、第二信号线VSS2、第三信号线VSS3、第四信号线VSS4、第五信号线VSS5、第六信号线VSS6和第七信号线VSS7可以是相同的信号线，也可以是不同的信号线。只要能够实现如前所述的移位寄存器单元的功能以及其中各晶体管的控制方式，本领域技术人员可以根据实际情况任意设置上述信号线。

图9示出根据本公开的实施例的移位寄存器单元的示例性的电路结构。如图9所示，下拉控制子电路450可以是反相器，其输入端连接到第一上拉节点Q，输出端连接到下拉节点QB。当第一上拉节点Q处于高电平时，利用反相器，可以将下拉节点QB处的电位控制为低电平。类似地，下拉子电路的第一部分460-1也可以是反相器。当下拉节点QB处于高电平时，可以利用反相器将第一上拉节点Q处的电位控制为低电平。

在现有技术的移位寄存器单元中，由于OLED面板性能不稳定，需要利用外部补偿算法，在外部补偿电路中栅极驱动电路的检测阶段，输出晶体管的控制极Q点需要保持一帧以上的时间为高电平，但是由于处于负偏压下的TFT发生阈值电压负漂会在Q点为高电平时漏电，使得输出异常。

图10示出了根据本公开的实施例的移位寄存器单元的示例性的电路结构。如前所述，在本公开提供的移位寄存器单元中，可以利用第一电容C1维持消隐上拉控制节点H处的电位，利用输出电容C2维持第一上拉节点Q处的电位。当第一上拉节点Q和/或消隐上拉控制节点H的电位维持在高电平时，存在一些晶体管其第一极连接第一上拉节点Q和/或消隐上拉控制节点H，第二极连接低电平的信号线。即使当这些晶体管的控制极输入的是非导通信号的情况下，由于其两端之间存在电压差，也可能出现漏电的情况，从而使得移位寄存器单元中对于第一上拉节点Q和/或消隐上拉控制节点H的电位维持的效果变差。

以消隐上拉控制节点H点为例，如图6A所示，充电晶体管M1的第一极连接消隐输入信号线STU1，第二极连接消隐上拉控制节点H。当消隐上拉控制节点H处于高电平，消隐输入信号线输入的是低电平的输入信号时，充电晶体管M1可能出现漏电的情况。

针对上述问题，以下将描述一种用于防漏电的移位寄存器单元的电路结构。

在图10示出的移位寄存器单元1000中，充电晶体管M1_a的第一极连接消隐输入信号线STU1，第二极连接连接防漏电子电路1001，控制极连接第二时钟信号线CLKB。初始复位晶体管M12_b的第一极连接防漏电子电路1001，第二极连接第一信号线VSS1，控制极连接初始复位控制端TRST。

如图10所示，移位寄存器单元1000可以包括防漏电子电路1001，其配置成用于在消隐上拉控制节点H处于高电平时，防止消隐上拉控制节点H处的电荷经由充电晶体管M1_a漏电到消隐输入信号线STU1，或经由初始复位晶体管M12_b漏电到第一信号线VSS1。

防漏电子电路1001可以包括第一防漏电晶体管M1_b以及第二防漏电晶体管M15。其中第一防漏电晶体管M1_b的第一极连接消隐上拉控制节点H，第二极连接充电晶体管M1_a的第二极，控制极连接M1_a的控制极。第二防漏电晶体管M15的第一极连接第一防漏电晶体管M1_b的第一极，第二极连接防漏电信号输入端VA，控制极连接消隐上拉控制节点H。其中，防漏电信号输入端VA可以输入高电平的信号。当消隐上拉控制节点H处于高电平时，第二防漏电晶体管M15在消隐上拉控制节点H的控制下导通，并将防漏电信号输入端VA输入的高电平信号输入到第一防漏电晶体管M1_b的第一极，从而使得第一防漏电晶体管M1_b的第一极和第二极都处于高电平的状态，防止从消隐上拉控制节点H处的电荷通过第一防漏电晶体管M1_b漏电。此时，由于充电晶体管M1_a的控制极连接M1_b的控制极，因此第一防漏电晶体管M1_b和充电晶体管M1_a的结合可以实现与前述的充电晶体管相同的效果，并同时具有防漏电的效果。

类似地，当移位寄存器单元1000中还可以包括第三防漏电晶体管M2_a，其第一极连接到消隐上拉控制节点H，第二极连接到初始复位晶体管M12_b的第一极，控制极连接到初始复位晶体管M12_b的控制极。第三防漏电晶体管M2_a的工作原理与第一防漏电晶体管M1_b的工作原理相同，并可以实现防止消隐上拉控制节点H处的电荷通过初始复位晶体管M2_b向低电平的信号端VSS1漏电的效果。

类似地，对于连接到第一上拉节点Q的输入晶体管M5、显示复位晶体管M6、消隐复位晶体管M15、第一下拉晶体管M9，可以采用与前述相同原理的防漏电子电路实现防漏电的效果。例如，移位寄存器单元1000可以进一步包括针对与第一上拉节点Q相连接的晶体管的防漏电子电路，其结构与原理和第一防漏电子电路1001的结构与原理是相同的，因此，在此不再加以赘述。

本领域技术人员可以理解，根据本公开提供的防漏电的原理的实施例，可以根据实际情况选择移位寄存器单元电路中的一个或多个晶体管增加防漏电的结构。图10仅示出了包括防漏电结构的一种示例性的电路结构，而不构成对本公开保护范围的限制。

因此，利用本公开的实施例提供的防漏电子电路的结构，可以防止当第一上拉节点Q与消隐上拉控制节点H电位不同时可能出现的漏电的情况。

如前所述的移位寄存器单元中的电容，既可以是电容器，也可以是晶体管的耦合电容。

图11示出了根据本公开的实施例的栅极驱动电路的示意性的框图。如图11所示，该栅极驱动电路包括多级级联的移位寄存器单元，其中任意一级或多级的移位寄存器单元可以采用如图2A-图10中任一所示的移位寄存器单元的结构或其变型。

根据图11所示的栅极驱动电路的移位寄存器单元的级联结构，其中，第i级的移位寄存器单元的显示输入端STU2和消隐输入端STU1与第i-1级的移位寄存器单元的输出端CR连接，第i级的移位寄存器单元的输出端CR与第i-1级的移位寄存器单元的显示复位端STD2连接，其中N为大于2的整数，1＜i≤N。第1级的移位寄存器单元的显示输入端STU2连接到显示信号线，消隐输入端连接到消隐信号线；第N级的移位寄存器单元的显示复位控制端STD2与显示复位信号线连接。

每一行移位寄存器单元分别连接到第二时钟信号线CLKB以及第三时钟信号线CLKC。每一行移位寄存器单元还可以连接到初始复位信号线TRST。其中，奇数行移位寄存器单元分别连接到第一时钟信号线CLKA_o、第四时钟信号线CLKD_o，偶数行移位寄存器单元分别连接到第一时钟信号线CLKA_e、第四时钟信号线CLKD_e。

其中，奇数行的移位寄存器单元的充电晶体管的控制端连接第二时钟信号线CLKB，偶数行的移位寄存器单元的充电晶体管的控制端连接第三时钟信号线CLKC。

图12A示出了根据本公开的实施例的栅极驱动电路的驱动时序图。图12A示出的驱动时序图适用于图11示出的栅极驱动电路。以下，以图8中示出的移位寄存器单元作为示例，描述包括多级级联的移位寄存器单元构成的栅极驱动电路的驱动时序。

其中，图12A中示出的驱动时序中，CLKA_odd表示栅极驱动电路中奇数行(例如，第1、3、5...行)的移位寄存器单元的第一时钟信号线CLKA，CLKA_even表示栅极驱动电路中偶数行(例如，第2、4、6...行)的移位寄存器单元的第一时钟信号线CLKA。类似地，CLKD_odd表示栅极驱动电路中奇数行(例如，第1、3、5...行)的移位寄存器单元的第四时钟信号线CLKD，CLKD_even表示栅极驱动电路中偶数行(例如，第2、4、6...行)的移位寄存器单元的第四时钟信号线CLKD。Q_1H表示栅极驱动电路中第一行移位寄存器单元中第一上拉节点Q处的电位变化，Q_2H表示栅极驱动电路中第二行移位寄存器单元中第一上拉节点Q处的电位变化。OUT_1H表示栅极驱动电路中第一行移位寄存器单元中输出端OUT处的电位变化，OUT_2H表示栅极驱动电路中第二行移位寄存器单元中输出端OUT处的电位变化。

图12A中示出的STU1、STU2分别代表第一行移位寄存器单元连接的消隐输入信号和显示输入信号，STD2代表最后一行移位寄存器单元连接的显示复位控制信号。

如图12A所示，在移位寄存器单元开始工作之前，第七时钟信号线CLKM和第八时钟信号线CLKM中的一个输入高电平的导通信号，另一个输入低电平的非导通信号。因此，此时各行移位寄存器的下拉节点QB被维持在高电平状态，第一上拉节点Q被维持在低电平的状态。当栅极驱动电路开始工作时，在显示第一帧之前，栅极驱动电路可以接收初始复位控制信号TRST1，并通过初始复位子电路对栅极驱动电路中的各移位寄存器单元的消隐上拉控制节点进行复位。

图12B示出了根据本公开的移位寄存器单元的用于初始复位的另一驱动时序图。在一些实施例中，移位寄存器单元可以省略初始复位子电路以及初始复位信号线TRST1。此时，可以利用第二时钟信号线CLKB和第三时钟信号线CLKC对消隐上拉控制节点H进行初始复位。例如，如图12B所示，可以通过在在显示第一帧之前先输入高电平的第二时钟信号CLKB，再输入高电平的第三时钟信号CLKC，从而实现对每一行移位寄存器单元的消隐上拉控制节点H的复位。又例如，也可以通过在显示第一帧之前先输入高电平的第三时钟信号CLKC，再输入高电平的第二时钟信号CLKB，从而实现对每一行移位寄存器单元的消隐上拉控制节点H的复位。再例如，如图12C所示，也可以通过同时输入高电平的第二时钟信号CLKB和第三时钟信号CLKC，实现对每一行移位寄存器单元的消隐上拉控制节点H的复位。

在一些实施例中，当移位寄存器单元包括消隐复位子电路时(如图8中示出的消隐复位子电路470)，还可以在显示第一帧之前利用消隐复位子电路对第一上拉节点Q进行复位。此时，可以通过消隐复位控制端TRST2输入高电平的信号。例如，如图12B、图12C所示，可以在输入高电平的第二时钟信号和第三时钟信号作为初始复位信号实现对消隐上拉控制节点H的复位的同时，输入高电平的消隐复位信号，从而实现对第一上拉节点Q的初始复位。在这里，TRST2输入的高电平的信号可以覆盖第二时钟信号线CLKB和第三时钟信号线CLKC输入的高电平信号。也就是说，TRST2输入的初始复位信号的上升沿早于第二时钟信号线CLKB和第三时钟信号线CLKC输入的各高电平信号的上升沿，下降沿晚于第二时钟信号线CLKB和第三时钟信号线CLKC输入的各高电平信号的下降沿。

利用上述初始复位的驱动方法，可以进一步简化移位寄存器单元的电路结构。

本领域技术人员可以理解，下文中描述的移位寄存器单元的驱动方法中都可以应用图12B、图12C中示出的初始复位驱动方法。

回到图12A，在第一帧的显示阶段，第一行移位寄存器单元从其显示输入端STU2接收用于显示输入的高电平的信号。此时，显示输入子电路可以根据显示输入信号输出显示上拉信号，此时，由于消隐上拉控制节点H处于低电平，因此消隐输入子电路输出的是低电平信号，因此选择子电路将向第一上拉节点Q输入上拉信号，并将第一上拉节点Q的电位上拉至高电平。之后，输出子电路从第一行的第四时钟信号线CLKD_odd接收高电平的信号输入。此时，由于输出晶体管M16、M18在第一上拉节点Q的控制下导通，因此，第四时钟信号线CLKD输入的高电平信号可以经由输出晶体管M11、M13作为显示输出信号从输出端CR、OUT_1H输出。

由于第一行移位寄存器单元的显示输出信号可以作为第二行移位寄存器单元的显示输入信号，因此，如图11所示的级联的多个移位寄存器单元将逐行完成显示信号的输出。例如，如图12A中所示出的，第一行移位寄存器单元的输出端输出信号OUT_1H，然后，第二行移位寄存器单元的输出端输出信号OUT_2H，以此类推，在此不再赘述。

对于第一行移位寄存器单元，其显示复位控制端连接到第二行移位寄存器单元的输出端。因此，当第二行移位寄存器单元输出显示输出信号OUT_2H时，第一行移位寄存器单元的第一上拉节点Q被复位至低电平。

以此类推，之后各行移位寄存器单元的第一上拉节点Q在输出显示输出信号之后被复位至低电平。最后一行移位寄存器单元的第一上拉节点Q将根据显示复位控制信号STD2的控制下进行复位。

至此，第一帧的显示时段结束。

在第一帧的消隐阶段，第一行移位寄存器单元接收消隐输入端STU1和第二时钟信号线CLKB输入的高电平的信号，第二时钟信号线CLKB输入高电平信号，因此，充电晶体管M1被导通，并通过充电晶体管M1将消隐上拉控制节点H的电位上拉至高电平。由于第一电容C1的存在，消隐上拉控制节点H将保持高电平的状态。由于在第一帧的消隐阶段，显示输入子电路和消隐输入子电路都没有输出高电平的上拉信号，因此，选择子电路不输出用于控制第一上拉节点Q的信号。

在第一帧的消隐阶段结束前，移位寄存器单元可以通过消隐复位信号线接收消隐复位信号，从而对第一上拉节点Q和/或输出端的电位进行复位。

至此，第一帧的驱动时序结束。

在第二帧的显示阶段，各行移位寄存器单元重复与第一帧的显示阶段相同的移位寄存器单元的驱动时序，并逐行输出像素电路的驱动信号，在此不再加以赘述。

在第二帧的消隐期间，对于第一行移位寄存器单元，第三时钟信号线CLKC输入高电平信号，由于消隐上拉控制节点H处于高电平状态，第一隔离晶体管M3是导通的，因此利用第三时钟信号线CLKC输入的高电平信号可以输出高电平的消隐上拉信号。由于此时充电子电路没有输出高电平的信号，因此，选择子电路将输出高电平的上拉信号并将第一上拉节点Q的电位上拉到高电平。

同时，第四时钟信号线CLKD输出高电平信号。此时，由于输出晶体管M3在第一上拉节点Q的控制下导通，因此，可以经由输出端输出第四时钟信号线CLKD输入的高电平信号作为消隐输出信号。

如图11中示出的，第一行移位寄存器单元的输出端CR连接到第二行移位寄存器单元的消隐输入端，因此，第一行移位寄存器单元的消隐输出信号可以作为第二行移位寄存器单元的消隐输入信号，并将第二行移位寄存器单元的消隐上拉控制节点H的电位上拉至高电平。

在第二帧的消隐阶段结束前，移位寄存器单元可以通过消隐复位信号线接收消隐复位信号，从而对第一上拉节点Q和/或输出端的电位进行复位。

至此，第二帧的驱动时序结束。

在第三帧的显示阶段，重复第一帧显示阶段的移位寄存器单元的驱动时序，逐行输出像素电路的驱动信号，在此不再加以赘述。

在第三帧的消隐时段，第二时钟信号线CLKB输入高电平的时钟信号，第二行移位寄存器单元重复第一行移位寄存器单元在第二帧的消隐阶段的驱动时序，并从第二行移位寄存器单元输出消隐输出信号。如前所述，第二行移位寄存器单元输出的消隐输出信号可以用于将第三行移位寄存器单元的消隐上拉控制节点H的电位上拉至高电平。

对于第一行移位寄存器单元来说，此时第二时钟信号线CLKB输入高电平的时钟信号，充电晶体管M1在该高电平的时钟信号的控制下导通。并且，此时第一行移位寄存器单元的消隐输入端输入的是低电平的信号，因此，第一行移位寄存器单元的第一电容中存储的电荷可以经由充电晶体管放电，并将消隐上拉控制节点H的电位下拉到低电平。

在第三帧的消隐阶段结束前，移位寄存器单元可以通过消隐复位信号线接收消隐复位信号，从而对第一上拉节点Q和/或输出端的电位进行复位。

至此，第三帧的驱动时序结束。

如上所述，在每一帧的显示阶段，级联的移位寄存器单元逐行输出相应的驱动信号。从第二帧开始，在每一帧的消隐阶段，级联的移位寄存器单元依次输出消隐输出信号。例如，如前所述，第一行移位寄存器单元在第二帧的消隐阶段输出消隐输出信号，第二行移位寄存器单元在第三帧的消隐阶段输出消隐输出信号，以此类推。

图13示出了根据本公开的实施例的栅极驱动电路的驱动时序图。在每一帧的显示阶段，级联的移位寄存器单元逐行输出相应的驱动信号。显示阶段的驱动时序与图12A中示出的相同，在此不再赘述。

在图13示出的驱动时序中，与图12A中示出的驱动时序不同的是，在图13示出的驱动时序中，第一行移位寄存器单元的消隐输入端在第一帧的显示阶段输入高电平的消隐输入信号，同时第三时钟信号线CLKB输入高电平信号，从而拉高第一行移位寄存器单元的消隐上拉控制节点H点处的电位。在第一帧的消隐阶段，第三时钟信号线CLKC输入高电平的时钟信号，并经由第一隔离晶体管M3输出高电平的输出上拉信号。由于此时显示输入子电路没有输出高电平的上拉信号，因此，选择子电路将输出上拉信号并将第一上拉节点Q的电位上拉到高电平。同时，第一行移位寄存器单元连接的第四时钟信号线CLKD_odd输入高电平的第四时钟信号，并将第四时钟信号作为消隐输出信号从输出端输出。

从第一帧的消隐阶段开始，如图13所示，第二时钟信号线CLKB和第三时钟信号线CLKC依次输入高电平的导通信号，从而控制各行移位寄存器单元依次输出消隐输出信号。

如上所述，第一行移位寄存器单元在第一帧的消隐阶段输出消隐输出信号，第二行移位寄存器单元在第二帧的消隐阶段输出消隐输出信号，以此类推。

根据本公开提供的栅极驱动电路，其中级联的移位寄存器单元可以实现在一帧的显示阶段逐行依次输出显示输出信号，在一帧的消隐期间，以每帧输出一行信号的频率逐行依次输出消隐输出信号。其中每行移位寄存器单元的显示输出信号和消隐输出信号共用一个输出晶体管。

图14示出了根据本公开的实施例的栅极驱动电路的示意性的框图。如图16所示，图中仅示出了N级级联的移位寄存器单元的前4级。对于2＜i＜N-1，第i行移位寄存器单元的消隐输入端连接到第i-1行移位寄存器单元的输出端，第i行移位寄存器单元的显示输入端连接到第i-2行移位寄存器单元的输出端，第i行移位寄存器单元的显示复位端连接到第i+2行移位寄存器单元的输出端。同时，第一行移位寄存器单元的消隐输入端和显示输入端分别连接到消隐输入信号线和第一显示输入信号线，第二行移位寄存器单元的显示输入端连接第二显示输入信号线，以及，第N-1行移位寄存器单元的显示复位端连接第一显示复位信号线，第N行移位寄存器单元的显示复位端连接第一显示复位信号线。

每一行移位寄存器单元分别连接到第二时钟信号线CLKB以及第三时钟信号线CLKC。每一行移位寄存器单元还可以连接到初始复位信号线TRST。其中，奇数行移位寄存器单元分别连接到第一时钟信号线CLKA_o、第四时钟信号线CLKD_o，偶数行移位寄存器单元分别连接到第一时钟信号线CLKA_e、第四时钟信号线CLKD_e。

图15示出了根据本公开的实施例的栅极驱动电路的驱动时序图。图15示出的驱动时序可以用于如图14所示的栅极驱动电路。

在图15中示出的时序图中，CLKD_1、CLKD_2、CLKD_3、CLKD_4分别代表第1、2、3、4行移位寄存器单元连接的第四时钟信号线。Q<1>、Q<2>分别代表第1、2行移位寄存器单元中第一上拉节点Q处的电位变化。OUT<1>、OUT<2>、OUT<3>、OUT<4>分别代表第1、2、3、4行移位寄存器单元中输出端CR、OUT处的电位变化。

如图15所示，在移位寄存器单元开始工作之前，第七时钟信号线CLKM和第八时钟信号线CLKM中的一个输入高电平的导通信号，另一个输入低电平的非导通信号。因此，此时下拉节点QB被维持在高电平状态，第一上拉节点Q被维持在低电平的状态。当栅极驱动电路开始工作时，在显示第一帧之前，栅极驱动电路可以接收初始复位控制信号TRST，并通过如前所述的初始复位子电路对栅极驱动电路中的每个移位寄存器单元的消隐上拉控制节点H进行复位。

在第一帧的显示阶段，第一行移位寄存器单元从其显示输入端STU2接收用于显示输入的高电平的信号。此时，显示输入子电路可以根据显示输入信号输出高电平的显示上拉信号。此时由于消隐输入子电路没有输出高电平的信号，因此选择子电路将输出上拉信号并将第一上拉节点Q的电位上拉到高电平。之后，输出子电路从第一行的第四时钟信号线CLKD_1接收高电平的信号输入。此时，由于输出晶体管M16、M18在第一上拉节点Q的控制下导通，因此，第四时钟信号线CLKD输入的高电平信号可以经由输出晶体管M16、M18作为显示输出信号从输出端CR、OUT_1H输出。

对于第二行移位寄存器单元，其可以从第二显示输入信号线STU2_2接收用于显示输入的高电平的信号。此时，第二行移位寄存器单元的显示输入子电路可以根据显示输入信号输出显示上拉信号。此时，由于第二行移位寄存器单元的消隐输入子电路没有输出高电平的消隐上拉信号，因此选择子电路将输出上拉信号并将第一上拉节点Q的电位上拉至高电平。之后，第二行移位寄存器单元的输出子电路从第四时钟信号线CLKD_2接收高电平的信号输入。此时，由于输出晶体管M16、M18在第一上拉节点Q的控制下导通，因此，第四时钟信号线CLKD_2输入的高电平信号可以经由输出晶体管M16、M18作为显示输出信号从输出端CR、OUT_1H输出。

如图15中所示出的，第二行移位寄存器单元连接的第四时钟信号线CLKD_2输入的时钟信号与第一行移位寄存器单元连接的第四时钟信号线CLKD_1输入的时钟信号的时钟宽度相同，但第二行移位寄存器单元连接的第四时钟信号线CLKD_2输入的时钟信号的上升沿比第一行移位寄存器单元连接的第四时钟信号线CLKD_1输入的时钟信号的上升沿晚半个时钟信号的宽度，相应地，第二行移位寄存器单元输出的显示输入信号也比第一行移位寄存器单元输出的显示输入信号晚半个时钟信号的宽度。此时，第一行移位寄存器单元的显示输出信号与第二行移位寄存器单元的显示输出信号之间存在50％的脉冲重叠。

由于第一行移位寄存器单元的显示输出信号可以作为第三行移位寄存器单元的显示输入信号，因此，如图14所示的级联的多个移位寄存器单元中的奇数级的移位寄存器单元将根据第一行移位寄存器单元的显示输出信号逐行完成显示信号的输出。类似地，如图14所示的级联的多个移位寄存器单元中的偶数级的移位寄存器单元将根据第一行移位寄存器单元的显示输出信号逐行完成显示信号的输出。以此类推，在此不再赘述。

通过本公开的实施例提供的栅极驱动电路，可以实现存在重叠输出的移位寄存器单元。

对于消隐输出信号，如图14所示，由于图中示出的级联的多个移位寄存器单元的消隐输出端的连接方式与图11中示出的级联的多个移位寄存器单元的消隐输出端的连接方式相同，因此图14中示出的栅极驱动电路在消隐阶段的驱动方式与图11中示出的栅极驱动电路消隐阶段的驱动方式相同，在此不再赘述。

根据图14示出的栅极驱动电路以及图15中示出的驱动时序，可以实现相邻的移位寄存器单元之间输出具有50％重叠的显示输出信号。本领域技术人员可以理解，利用本公开提供的原理，可以实现其他重叠比例的显示输出信号。

例如，可以将N行级联的移位寄存器单元划分为多个移位寄存器单元组，例如，栅极驱动电路中包括m组，其中每组包括n个如前所述的移位寄存器单元。

关于消隐输入信号，上述N行级联的移位寄存器单元的消隐输入信号端之间采用逐行级联的连接方式。也就是说，第一行移位寄存器单元的输出端连接到第二行移位寄存器单元的消隐输入端，第二行移位寄存器单元的输出端连接到第三行移位寄存器单元的消隐输入端，以此类推。

关于显示输入信号，上述每一组移位寄存器单元组中的n个移位寄存器单元分别与下一组移位寄存器单元组中的n个移位寄存器单元采用逐行连接的方式。也就是说，第1组移位寄存器单元组中的第1个移位寄存器单元的输出端连接到第2组移位寄存器单元组中的第1个移位寄存器单元(即N行移位寄存器单元中的第n+1行)的显示输入端，第1组移位寄存器单元组中的第2个移位寄存器单元的输出端连接到第2组移位寄存器单元组中的第2个移位寄存器单元(即N行移位寄存器单元中的第n+2行)的显示输入端，以此类推。

如上所述的栅极驱动电路中每一行移位寄存器单元的显示输出信号将与下一行移位寄存器单元的显示输出信号具有1/n的脉冲重叠的部分。

例如，图14中示出的栅极驱动电路的显示输出信号采用的是奇数行级联，偶数行级联的连接方式以实现具有50％重叠的显示输出信号。如果采用第1、4、7...行级联，第2、5、8...行级联，第3、6、9...行级联的方式，将实现具有33％重叠的显示输出信号。本领域技术人员可以根据实际情况选择栅极驱动电路的连接方式，从而实现相邻的移位寄存器单元之间输出具有不同重叠比例的显示输出信号。

图16示出了根据本公开的实施例的栅极驱动电路的示意性的框图。如图16所示，图中仅示出了N级级联的移位寄存器单元的前4级，N是正整数。对于2＜i＜N-2，第i行移位寄存器单元的消隐输入端连接到第i-1行移位寄存器单元的输出端，第i行移位寄存器单元的显示输入端连接到第i-2行移位寄存器单元的输出端，第i行移位寄存器单元的显示复位端连接到第i+3行移位寄存器单元的输出端。同时，第一行移位寄存器单元的消隐输入端和显示输入端分别连接到消隐输入信号线和第一显示输入信号线，第二行移位寄存器单元的显示输入端连接第二显示输入信号线，以及，第N-2行移位寄存器单元的显示复位端连接第一显示复位信号线，第N-1行移位寄存器单元的显示复位端连接第二显示复位信号线。第N行移位寄存器单元的显示复位端连接第三显示复位信号线。

每一行移位寄存器单元分别连接到第二时钟信号线CLKB以及第三时钟信号线CLKC。每一行移位寄存器单元还可以连接到初始复位信号线TRST。其中，奇数行移位寄存器单元分别连接到第一时钟信号线CLKA_o、第四时钟信号线CLKD_o，偶数行移位寄存器单元分别连接到第一时钟信号线CLKA_e、第四时钟信号线CLKD_e。

图16中示出的栅极驱动电路和图14中示出的栅极驱动电路的区别在于，图14中第i行移位寄存器单元的输出端连接到第i+2行移位寄存器单元的显示输入端，以及第i+2行移位寄存器单元的输出端连接到第i行移位寄存器单元的显示复位控制端。

图17示出了根据本公开的实施例的栅极驱动电路的驱动时序图。图17示出的驱动时序可以用于如图16所示的栅极驱动电路。

如前所述，图16示出的栅极驱动电路与图14中示出的栅极驱动电路的区别仅在于显示复位控制端的连接方式不同。因此，图17中示出的驱动时序中的各行移位寄存器单元的显示输入的驱动时序和消隐输入的驱动时序均与图15中示出的驱动时序相同，在此不再赘述。

关于显示复位阶段，根据图16、17提供的栅极驱动电路及其驱动方法，由于第一行移位寄存器单元的显示复位端连接到第四行移位寄存器单元的输出端，因此，如图17所示，当第一行移位寄存器单元输出显示输出信号后，第一上拉节点Q的电位维持在高电平。由于此时第四时钟信号线CLKD_1处于低电平，因此，输出端OUT处累积的电荷将经由输出晶体管向第四时钟信号线CLKD_1放电。

由于输出端OUT输出的是用于驱动像素电路的驱动信号，为了提高移位寄存器单元的驱动能力，因此，在现有技术的移位寄存器单元中，输出晶体管M18将采用体积较大的晶体管。相应地，在如图16所示的栅极驱动电路中采用的移位寄存器单元中，显示复位阶段，输出端OUT累积的电荷可以通过显示复位晶体管M19进行复位，这里的显示复位晶体管M19也需要采用体积较大的晶体管。

然而，根据本公开的实施例的栅极驱动电路，由于输出端OUT处累积的电荷可以经由输出晶体管M18进行放电，而不需要利用显示复位晶体管M19进行复位，因此，此时显示复位晶体管M19可以使用较小的晶体管，从而进一步减小移位寄存单元的体积。此外，由于当输出子电路的输出端处于高电平时，第一上拉节点Q的电位由于自举效应升高，因此对输出端进行放电时流过输出晶体管M18的电流可以更大，放电速度更快。

图18示出了根据本公开实施例的用于如前所述的移位寄存器单元的驱动方法的流程图。如图18所示，驱动方法2000可以包括步骤2001，第一上拉阶段，经由显示输入子电路将显示上拉信号输入到第一上拉节点。步骤2002，第一输出阶段，在第一上拉节点的控制下经由输出子电路输出第一输出信号。步骤2003，第二上拉阶段，经由消隐输入子电路将消隐上拉信号输入到第一上拉节点。步骤2004，第二输出阶段。在第一上拉节点的控制下经由输出子电路输出第二输出信号。

在一些实施例中，驱动方法2000还可以包括步骤2002b，显示复位阶段，在显示复位控制信号的控制下对第一上拉节点进行复位。

在一些实施例中，驱动方法2000还可以包括步骤2004b，消隐复位阶段，在消隐复位控制信号的控制下对第一上拉节点进行复位。

根据本公开实施例的用于移位寄存器单元的驱动方法，用于控制输出子电路在消隐时段输出消隐输出信号的消隐输入子电路和用于控制输出子电路在显示时段输出显示输出信号的显示输入子电路可以共用同一个上拉节点Q以及同一个输出子电路，从而实现更小尺寸的移位寄存器单元结构。

除非另有定义，这里使用的所有术语(包括技术和科学术语)具有与本发明所属领域的普通技术人员共同理解的相同含义。还应当理解，诸如在通常字典里定义的那些术语应当被解释为具有与它们在相关技术的上下文中的含义相一致的含义，而不应用理想化或极度形式化的意义来解释，除非这里明确地这样定义。

上面是对本发明的说明，而不应被认为是对其的限制。尽管描述了本发明的若干示例性实施例，但本领域技术人员将容易地理解，在不背离本发明的新颖教学和优点的前提下可以对示例性实施例进行许多修改。因此，所有这些修改都意图包含在权利要求书所限定的本发明范围内。应当理解，上面是对本发明的说明，而不应被认为是限于所公开的特定实施例，并且对所公开的实施例以及其他实施例的修改意图包含在所附权利要求书的范围内。本发明由权利要求书及其等效物限定。

Claims (20)

1.一种移位寄存器单元，包括：

显示输入子电路，配置成从显示输入端接收显示输入信号并输出显示上拉信号；

消隐输入子电路，配置成从消隐输入端接收消隐输入信号并输出消隐上拉信号；

选择子电路，第一端连接到显示输入子电路，第二端连接到消隐输入子电路，第三端连接到第一上拉节点，配置成根据所述显示上拉信号和所述消隐上拉信号控制所述第一上拉节点的电位；

输出子电路，配置成在所述第一上拉节点的控制下，经由输出端输出复合输出信号。

2.根据权利要求1所述的移位寄存器单元，其中所述选择子电路还包括：

第一选择子电路，配置成当所述显示上拉信号处于工作电位，所述消隐上拉信号处于非工作电位时，利用所述显示输入子电路输出的显示上拉信号将所述第一上拉节点的电位上拉至工作电位；

第二选择子电路，配置成当所述显示上拉信号处于非工作电位，所述消隐上拉信号处于工作电位时，利用所述消隐输入子电路输出的消隐上拉信号将所述第一上拉节点的电位上拉至工作电位。

3.根据权利要求2所述的移位寄存器单元，其中，所述第二输入子电路包括：

充电子电路，配置成根据所述消隐输入信号将所述消隐输入信号输入到消隐上拉控制节点；

存储子电路，其一端连接消隐上拉控制节点，配置成根据所述消隐输入信号存储消隐上拉控制信号；

隔离子电路，配置成在一帧的消隐时段，根据所述消隐上拉控制信号将所述消隐上拉信号输入到所述第一上拉节点。

4.根据权利要求3所述的移位寄存器单元，还包括

显示复位子电路，配置成在显示复位控制信号的控制下对所述第一上拉节点进行复位。

5.根据权利要求4所述的移位寄存器单元，还包括：

消隐复位子电路，配置成在一帧的消隐时段结束前，在消隐复位控制信号的控制下对所述第一上拉节点和/或所述输出端进行复位。

6.根据权利要求5所述的移位寄存器单元，其中。

所述输出子电路包括至少一个移位信号输出端以及至少一个像素信号输出端。

7.根据权利要求6所述的移位寄存器单元，还包括：

下拉控制子电路，配置成根据所述第一上拉节点的控制下拉节点的电位；

下拉子电路，配置成在所述下拉节点的控制下，将所述第一上拉节点和所述输出端下拉为非工作电位。

8.根据权利要求2所述的移位寄存器单元，其中，

所述第一选择子电路包括第一选择晶体管，其第一极连接所述显示输入子电路的输出端，第二极连接所述第一上拉节点，控制极连接第一选择控制端；

所述第二选择子电路包括第二选择晶体管，其第一极连接所述消隐输入子电路的输出端，第二极连接所述第一上拉节点，控制极连接第二选择控制端。

9.根据权利要求2所述的移位寄存器单元，其中，

所述第一选择子电路包括，

第一选择晶体管，其第一极与控制极相连接，并连接到所述显示输入子电路的输出端；

第二选择晶体管，其第一极连接到所述显示输入子电路的输出端，第二极连接到所述第一上拉节点，控制极连接所述第一选择晶体管的第二极，

第三选择晶体管，其第一极连接所述第一选择晶体管的第二极，第二极连接到下拉信号线，控制极连接所述消隐输入子电路的输出端；所述第二选择子电路包括，

第四选择晶体管，其第一极与控制极相连接，并连接到所述消隐输入子电路的输出端；

第五选择晶体管，其第一极连接到所述消隐输入子电路的输出端，第二极连接到所述第一上拉节点，控制极连接所述第四选择晶体管的第二极，

第六选择晶体管，其第一极连接所述第四选择晶体管的第二极，第二极连接到下拉信号线，控制极连接所述显示输入子电路的输出端。

10.根据权利要求3所述的移位寄存器单元，其中，

所述充电子电路包括充电晶体管，其第一极和/或控制极连接所述消隐输入端，第二极连接所述消隐上拉控制节点；以及

所述存储子电路包括第一电容，其第一端连接所述消隐上拉控制节点；以及

所述隔离子电路包括第一隔离晶体管，其中所述第一隔离晶体管的控制端连接所述消隐上拉控制节点，第二极连接所述消隐输入子电路的输出端。

11.根据权利要求1所述移位寄存器单元，其中，

所述显示输入子电路包括第一显示输入晶体管，其第一极连接所述第一上拉节点，第二极和/或控制极连接所述显示输入端；

所述输出子电路包括输出晶体管和输出电容，其中所述输出晶体管的第一极连接输出时钟信号线，第二极连接输出端，控制极连接所述第一上拉节点，所述输出电容的第一端连接所述第一上拉节点，第二端连接所述输出端。

12.根据权利要求11所述的移位寄存器单元，其中，所述显示输入子电路还包括第二显示输入晶体管，其第一极和控制极相连，并连接到所述第一显示输入晶体管的第一极，第二极连接所述第一上拉节点。

13.根据权利要求4所述的移位寄存器单元，其中，

所述显示复位子电路包括显示复位晶体管，其第一极连接所述第一上拉节点，控制极连接显示复位控制端，第二极连接显示复位信号线。

14.根据权利要求5所述的移位寄存器单元，其中，所述消隐复位子电路包括第一消隐复位晶体管，其第一极连接所述第一上拉节点，控制极连接消隐复位控制端，第二极连接消隐复位信号线。

15.根据权利要求14所述的移位寄存器单元，其中，所述消隐复位子电路还包括第二消隐复位晶体管，其第一极连接所述输出端，控制极连接消隐复位控制端，第二极连接消隐复位信号线。

16.根据权利要求7所述的移位寄存器单元，其中

所述下拉控制子电路包括第一下拉控制晶体管和第二下拉控制晶体管，其中所述第一下拉控制晶体管的第一极和控制极相连并连接到下拉控制信号线，第二极连接下拉节点，所述第二下拉控制晶体管的第一极连接所述下拉节点，控制极连接所述第一上拉节点，第二极连接下拉信号线；

所述下拉子电路包括第一下拉晶体管和第二下拉晶体管，其中所述第一下拉晶体管的第一极连接所述第一上拉节点，控制极连接所述下拉节点，第二极连接下拉信号线，所述第二下拉晶体管的第一极连接所述输出端，控制极连接所述下拉节点，第二极连接下拉信号线。

17.根据权利要求10所述的移位寄存器单元，还包括：

防漏电子电路，其配置成在所述消隐上拉控制节点的控制下，将工作电位输入到所述充电晶体管的第一极。

18.一种栅极驱动电路，包括级联的N级移位寄存器单元，所述移位寄存器单元为如权利要求1-17任一所述的移位寄存器单元，其中，

第i级的移位寄存器单元的显示输入端和消隐输入端与第i-1级的移位寄存器单元的输出端连接，第i级的移位寄存器单元的输出端与第i-1级的移位寄存器单元的显示复位端连接，其中N为大于2的整数，1＜i≤N；

第1级的移位寄存器单元的显示输入端连接到显示信号线，消隐输入端连接到消隐信号线；

第N级的移位寄存器单元的显示复位控制端与显示复位信号线连接。

19.一种显示装置，其特征在于，包括如权利要求18所述的栅极驱动电路。

20.一种应用于如权利要求1-17中任一所述的移位寄存器单元的驱动方法，包括：

在一帧的显示时段，包括

第一上拉阶段，经由第一输入子电路将第一上拉信号输入到第一上拉节点；

第一输出阶段，在所述第一上拉节点的控制下经由输出子电路输出第一输出信号；

在一帧的消隐时段，包括

第二上拉阶段，经由第二输入子电路将第二上拉信号输入到所述第一上拉节点；

第二输出阶段。在所述第一上拉节点的控制下经由输出子电路输出第二输出信号。